JPH06232448A - 発光素子及び光電子集積回路 - Google Patents
発光素子及び光電子集積回路Info
- Publication number
- JPH06232448A JPH06232448A JP1652493A JP1652493A JPH06232448A JP H06232448 A JPH06232448 A JP H06232448A JP 1652493 A JP1652493 A JP 1652493A JP 1652493 A JP1652493 A JP 1652493A JP H06232448 A JPH06232448 A JP H06232448A
- Authority
- JP
- Japan
- Prior art keywords
- single crystal
- light emitting
- layer
- mixed crystal
- crystal layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Led Devices (AREA)
Abstract
(57)【要約】
【目的】IV族半導体の混晶を用いた、室温で効率良く動
作する発光素子を提供すること。 【構成】n型Si(100)基板11の上に設けられた
アンドープ単結晶Si層12と単結晶Si0.8Ge0.2混
晶層13の積層体又はこの積層体の繰返し構造、その上
に設けられた第2のアンドープ単結晶Si層14、その
上に設けられたp型水素化非晶質Si層15からなり、
単結晶Si0.8Ge0.2混晶層13を発光領域とする発光
素子。或いは、ワイドギャップ半導体の単結晶SiGe
C混晶でSiGe発光領域を挾むか又は発光領域の材料
にバンドギャップの小さい単結晶SiGeSn混晶を用
いた構成としてもよい。
作する発光素子を提供すること。 【構成】n型Si(100)基板11の上に設けられた
アンドープ単結晶Si層12と単結晶Si0.8Ge0.2混
晶層13の積層体又はこの積層体の繰返し構造、その上
に設けられた第2のアンドープ単結晶Si層14、その
上に設けられたp型水素化非晶質Si層15からなり、
単結晶Si0.8Ge0.2混晶層13を発光領域とする発光
素子。或いは、ワイドギャップ半導体の単結晶SiGe
C混晶でSiGe発光領域を挾むか又は発光領域の材料
にバンドギャップの小さい単結晶SiGeSn混晶を用
いた構成としてもよい。
Description
【0001】
【産業上の利用分野】本発明は、IV族半導体からなる混
晶を用いた発光素子及びそれを用いた光電子集積回路に
関する。
晶を用いた発光素子及びそれを用いた光電子集積回路に
関する。
【0002】
【従来の技術】Si、Ge、C、SnのIV族半導体は、
間接遷移型の半導体であるため発光効率が極めて低く、
発光素子として用いるには不向きであった。しかしなが
ら、最近SiGe混晶が低温ではあるがフォトルミネッ
センスで強く発光することが見出されてフィジカル・レ
ビュー・レターズ 1991年66巻1362頁から1
365頁(Physical Review Lett
ers volume66,p.1362〜p.136
5)に発表されて以来、SiGeによる発光素子の研究
が盛んとなっている。
間接遷移型の半導体であるため発光効率が極めて低く、
発光素子として用いるには不向きであった。しかしなが
ら、最近SiGe混晶が低温ではあるがフォトルミネッ
センスで強く発光することが見出されてフィジカル・レ
ビュー・レターズ 1991年66巻1362頁から1
365頁(Physical Review Lett
ers volume66,p.1362〜p.136
5)に発表されて以来、SiGeによる発光素子の研究
が盛んとなっている。
【0003】この素子構造は、SiとSiGe混晶の積
層体が繰返された上にSiが設けられた構造であり、S
iGe混晶が発光領域となっている。この発光は、Si
Ge混晶ではGe原子がSiの結晶格子位置をランダム
に占めているためにSi結晶の並進対称性が崩れ、バン
ド構造が変化したことによっている。
層体が繰返された上にSiが設けられた構造であり、S
iGe混晶が発光領域となっている。この発光は、Si
Ge混晶ではGe原子がSiの結晶格子位置をランダム
に占めているためにSi結晶の並進対称性が崩れ、バン
ド構造が変化したことによっている。
【0004】一方、従来の光電子集積回路は、発光素子
がIII族−V族からなる半導体で、電子素子がSiで形
成されていた。そのため、1つのチップに発光素子と電
子素子を形成することが困難であった。
がIII族−V族からなる半導体で、電子素子がSiで形
成されていた。そのため、1つのチップに発光素子と電
子素子を形成することが困難であった。
【0005】
【発明が解決しようとする課題】上記従来技術は、キャ
リアを閉じ込めるSiバリア層とSiGe井戸層との間
の伝導帯のバンド不連続値が20meV程度と極めて小
さく、室温では電子を有効に閉じ込めることができない
ために、室温で効率良く動作する素子の形成が不可能で
あるという問題があった。
リアを閉じ込めるSiバリア層とSiGe井戸層との間
の伝導帯のバンド不連続値が20meV程度と極めて小
さく、室温では電子を有効に閉じ込めることができない
ために、室温で効率良く動作する素子の形成が不可能で
あるという問題があった。
【0006】本発明の目的は、IV族半導体の混晶を用い
た、室温で効率良く動作する発光素子及びそれを用いた
光電子集積回路を提供することにある。
た、室温で効率良く動作する発光素子及びそれを用いた
光電子集積回路を提供することにある。
【0007】
【課題を解決するための手段】上記目的を達成するため
に、本発明の第1の発光素子は、第1導電型の単結晶S
i基板、この単結晶Si基板上に設けられた、アンドー
プ単結晶Si層と単結晶Si1-AGeA混晶層(0<A<
1)の積層体又はこの積層体の繰返し構造、この積層体
の上に設けられた第2のアンドープ単結晶Si層及びこ
の第2のアンドープ単結晶Si層上に設けられた第2導
電型のSi1-BCB層(0≦B<1)からなり、単結晶S
i1-AGeA混晶層を発光領域、第1導電型の単結晶Si
基板と第2導電型のSi1-BCB層の一方を電子の注入電
極、他方を正孔の注入電極とするものである。
に、本発明の第1の発光素子は、第1導電型の単結晶S
i基板、この単結晶Si基板上に設けられた、アンドー
プ単結晶Si層と単結晶Si1-AGeA混晶層(0<A<
1)の積層体又はこの積層体の繰返し構造、この積層体
の上に設けられた第2のアンドープ単結晶Si層及びこ
の第2のアンドープ単結晶Si層上に設けられた第2導
電型のSi1-BCB層(0≦B<1)からなり、単結晶S
i1-AGeA混晶層を発光領域、第1導電型の単結晶Si
基板と第2導電型のSi1-BCB層の一方を電子の注入電
極、他方を正孔の注入電極とするものである。
【0008】また、本発明の第2の発光素子は、第1導
電型の単結晶Si1-C-DGeCCD混晶層(0<C<1、
0<D<1)、この単結晶Si1-C-DGeCCD混晶層上
に設けられた、アンドープ単結晶Si1-E-FGeECF混
晶層(0<E<1、0<F<1)と単結晶Si1-GGeG
混晶層(0<G<1)の積層体又はこの積層体の繰返し
構造、この積層体上に設けられた第2のアンドープ単結
晶Si1-E-FGeECF混晶層及びこの第2のアンドープ
単結晶Si1-E-FGeECF混晶層上に設けられた第2導
電型の単結晶Si1-H-IGeHCI混晶層(0≦H<1、
0<I<1)からなり、単結晶Si1-GGeG混晶層を発
光領域、第1導電型の単結晶Si1-C-DGeCCD混晶層
と第2導電型の単結晶Si1-H-IGeHCI混晶層の一方
を電子の注入電極、他方を正孔の注入電極とするもので
ある。
電型の単結晶Si1-C-DGeCCD混晶層(0<C<1、
0<D<1)、この単結晶Si1-C-DGeCCD混晶層上
に設けられた、アンドープ単結晶Si1-E-FGeECF混
晶層(0<E<1、0<F<1)と単結晶Si1-GGeG
混晶層(0<G<1)の積層体又はこの積層体の繰返し
構造、この積層体上に設けられた第2のアンドープ単結
晶Si1-E-FGeECF混晶層及びこの第2のアンドープ
単結晶Si1-E-FGeECF混晶層上に設けられた第2導
電型の単結晶Si1-H-IGeHCI混晶層(0≦H<1、
0<I<1)からなり、単結晶Si1-GGeG混晶層を発
光領域、第1導電型の単結晶Si1-C-DGeCCD混晶層
と第2導電型の単結晶Si1-H-IGeHCI混晶層の一方
を電子の注入電極、他方を正孔の注入電極とするもので
ある。
【0009】さらにまた、本発明の第3の発光素子は、
第1導電型の単結晶Si1-JGeJ混晶層(0≦J<
1)、この単結晶Si1-JGeJ混晶層の上に設けられ
た、アンドープ単結晶Si1-KGeK混晶層(0≦K<
1)と単結晶Si1-L-MGeLSnM混晶層(0<L<
1、0<M<1)の積層体又はこの積層体の繰返し構
造、この積層体上に設けられた第2のアンドープ単結晶
Si1-KGeK混晶層及びこの第2のアンドープ単結晶S
i1-KGeK混晶層の上に設けられた第2導電型の単結晶
Si1-NGeN混晶層(0≦N<1)からなり、単結晶S
i1-L-MGeLSnM混晶層を発光領域、第1導電型の単
結晶Si1-JGeJ混晶層と第2導電型の単結晶Si1-N
GeN混晶層の一方を電子の注入電極、他方を正孔の注
入電極とするものである。
第1導電型の単結晶Si1-JGeJ混晶層(0≦J<
1)、この単結晶Si1-JGeJ混晶層の上に設けられ
た、アンドープ単結晶Si1-KGeK混晶層(0≦K<
1)と単結晶Si1-L-MGeLSnM混晶層(0<L<
1、0<M<1)の積層体又はこの積層体の繰返し構
造、この積層体上に設けられた第2のアンドープ単結晶
Si1-KGeK混晶層及びこの第2のアンドープ単結晶S
i1-KGeK混晶層の上に設けられた第2導電型の単結晶
Si1-NGeN混晶層(0≦N<1)からなり、単結晶S
i1-L-MGeLSnM混晶層を発光領域、第1導電型の単
結晶Si1-JGeJ混晶層と第2導電型の単結晶Si1-N
GeN混晶層の一方を電子の注入電極、他方を正孔の注
入電極とするものである。
【0010】なおまた、本発明の光電子集積回路は、上
記各発光素子と、それぞれの発光素子が設けられた基板
にそれぞれ形成された電子素子とを有するものである。
好ましい光電子集積回路の一態様は、上記いずれかの発
光素子と、それと全く同じに形成された各半導体層から
構成され、発光領域に該当する部分を受光領域、電子の
注入電極に該当する部分を電子の取り出し電極、正孔の
注入電極に該当する部分を正孔の取り出し電極とする受
光素子と、それぞれの素子と接続された電子素子が同一
の基板に設けられ、発光素子の発光面と受光素子の受光
面が互いに向き合うように配置されたものである。
記各発光素子と、それぞれの発光素子が設けられた基板
にそれぞれ形成された電子素子とを有するものである。
好ましい光電子集積回路の一態様は、上記いずれかの発
光素子と、それと全く同じに形成された各半導体層から
構成され、発光領域に該当する部分を受光領域、電子の
注入電極に該当する部分を電子の取り出し電極、正孔の
注入電極に該当する部分を正孔の取り出し電極とする受
光素子と、それぞれの素子と接続された電子素子が同一
の基板に設けられ、発光素子の発光面と受光素子の受光
面が互いに向き合うように配置されたものである。
【0011】上記第1の発光素子において、第1導電型
の単結晶Si基板とは、単結晶Si基板自体が第1導電
型である場合も、単結晶Si基板上に第1導電型のSi
層が形成されている場合も含まれる。
の単結晶Si基板とは、単結晶Si基板自体が第1導電
型である場合も、単結晶Si基板上に第1導電型のSi
層が形成されている場合も含まれる。
【0012】また、いずれの発光素子においても、積層
体の発光領域となる層の厚みは、5nmから20nmの
範囲であることが好ましく、積層体の他の層の厚みは、
5nmから10nmの範囲であることが好ましい。積層
体の繰返し構造は、歪エネルギーが溜らない範囲であれ
ば何回繰り返してもよい。従って、好ましい繰返しの回
数は、発光領域の層の組成や厚み等によって異なるが、
一般的には、製造時の手数等も考慮に加えて、20回以
下である。
体の発光領域となる層の厚みは、5nmから20nmの
範囲であることが好ましく、積層体の他の層の厚みは、
5nmから10nmの範囲であることが好ましい。積層
体の繰返し構造は、歪エネルギーが溜らない範囲であれ
ば何回繰り返してもよい。従って、好ましい繰返しの回
数は、発光領域の層の組成や厚み等によって異なるが、
一般的には、製造時の手数等も考慮に加えて、20回以
下である。
【0013】
【作用】本発明の作用を、第1導電型をn型、第2導電
型をp型として説明する。上記第1の発光素子は、積層
体の単結晶Si1-AGeA混晶層が混晶効果による発光領
域であるが、伝導帯のバンド不連続値が小さいために、
電極から注入されたほとんどの電子が発光領域で正孔と
結合しないでp型Si1-BCB層の電極に達する。ところ
が、p型Si1-BCB層が伝導帯に電子に対してポテンシ
ャル障壁を形成するため、電子は再び発光領域に跳ね返
され、発光領域に閉じ込められている正孔と結合し、有
効に発光させることができる。
型をp型として説明する。上記第1の発光素子は、積層
体の単結晶Si1-AGeA混晶層が混晶効果による発光領
域であるが、伝導帯のバンド不連続値が小さいために、
電極から注入されたほとんどの電子が発光領域で正孔と
結合しないでp型Si1-BCB層の電極に達する。ところ
が、p型Si1-BCB層が伝導帯に電子に対してポテンシ
ャル障壁を形成するため、電子は再び発光領域に跳ね返
され、発光領域に閉じ込められている正孔と結合し、有
効に発光させることができる。
【0014】また、上記第2の発光素子は、積層体の単
結晶Si1-GGeG混晶層が発光領域であり、有効に電子
と正孔を発光領域に閉じ込めるために、バンドギャップ
の大きいSiGeCからなる混晶でこの発光領域を挾ん
だ構造となっており、有効に発光させることができる。
結晶Si1-GGeG混晶層が発光領域であり、有効に電子
と正孔を発光領域に閉じ込めるために、バンドギャップ
の大きいSiGeCからなる混晶でこの発光領域を挾ん
だ構造となっており、有効に発光させることができる。
【0015】また、上記第3の発光素子は、積層体の単
結晶Si1-L-MGeLSnM混晶層が発光領域となってい
る。この場合には、SiGeSnという混晶を用いるこ
とでバンドギャップの小さい半導体を発光領域としてい
るため、有効にこの領域に電子、正孔を閉じ込めて効率
の高い発光を行うことができる。
結晶Si1-L-MGeLSnM混晶層が発光領域となってい
る。この場合には、SiGeSnという混晶を用いるこ
とでバンドギャップの小さい半導体を発光領域としてい
るため、有効にこの領域に電子、正孔を閉じ込めて効率
の高い発光を行うことができる。
【0016】またさらに、半導体層がSi系のIV族半導
体であるため、Si基板上に上記の発光素子を形成で
き、Si電子素子と発光素子を同一Si基板上に作製す
ることができる。
体であるため、Si基板上に上記の発光素子を形成で
き、Si電子素子と発光素子を同一Si基板上に作製す
ることができる。
【0017】
【実施例】以下、本発明の実施例を図面を用いて説明す
る。 〈実施例1〉図1(a)に示すように、n型Si(10
0)基板11の表面を清浄化した後に、MBE(分子線
成長)法を用いて650℃で5nmの厚さのアンドープ
単結晶Si層12、10nmの厚さの単結晶Si0.8G
e0.2層13、5nmの厚さのアンドープ単結晶Si層
14を成長させ、その後分子線成長装置から外に取り出
し、プラズマCVD(化学気相成長)法により100n
mの厚さのp型水素化非晶質Si層15を成長させた。
る。 〈実施例1〉図1(a)に示すように、n型Si(10
0)基板11の表面を清浄化した後に、MBE(分子線
成長)法を用いて650℃で5nmの厚さのアンドープ
単結晶Si層12、10nmの厚さの単結晶Si0.8G
e0.2層13、5nmの厚さのアンドープ単結晶Si層
14を成長させ、その後分子線成長装置から外に取り出
し、プラズマCVD(化学気相成長)法により100n
mの厚さのp型水素化非晶質Si層15を成長させた。
【0018】その後、図1(b)に示すように、幅4μ
m、長さ400μmにドライエッチング法で加工し、図
1(c)に示すように、CVD法により400℃で10
0nmの厚さのSiO2層16を堆積し、フォトリソグ
ラフィー法を用いて図1(d)に示すようにSiO2層
16に孔を開け、Alを蒸着し、パターンニングして電
極17、18を形成し(図1(e))、1eV程度で室
温で発光する発光素子を作製した。
m、長さ400μmにドライエッチング法で加工し、図
1(c)に示すように、CVD法により400℃で10
0nmの厚さのSiO2層16を堆積し、フォトリソグ
ラフィー法を用いて図1(d)に示すようにSiO2層
16に孔を開け、Alを蒸着し、パターンニングして電
極17、18を形成し(図1(e))、1eV程度で室
温で発光する発光素子を作製した。
【0019】なお、アンドープ単結晶Si層12と単結
晶Si0.8Ge0.2層13からなる積層体の部分を上記と
同じ厚さで3層形成し、他は上記と同様な構造としたと
きも室温で発光する発光素子が得られた。このときの発
光効率は上記の約2倍であった。
晶Si0.8Ge0.2層13からなる積層体の部分を上記と
同じ厚さで3層形成し、他は上記と同様な構造としたと
きも室温で発光する発光素子が得られた。このときの発
光効率は上記の約2倍であった。
【0020】また、p型水素化非晶質Si層15に代え
て、p型水素化非晶質Si0.9C0.1層を用いても、ほぼ
同様の発光を示す発光素子が得られた。
て、p型水素化非晶質Si0.9C0.1層を用いても、ほぼ
同様の発光を示す発光素子が得られた。
【0021】〈実施例2〉図2(a)に示すように、n
型Si(100)基板21の表面を清浄化した後に、M
BE法により650℃で100nmの厚さのn型単結晶
Si0.55Ge0.40C0.05層22、5nmの厚さのアンド
ープ単結晶Si0.55Ge0.40C0.05層23、10nmの
厚さの単結晶Si0.8Ge0.2層24、5nmの厚さのア
ンドープの単結晶Si0.55Ge0.40C0.05層25、10
0nmの厚さのp型単結晶Si0.55Ge0.40C0.05層2
6を成長させた。
型Si(100)基板21の表面を清浄化した後に、M
BE法により650℃で100nmの厚さのn型単結晶
Si0.55Ge0.40C0.05層22、5nmの厚さのアンド
ープ単結晶Si0.55Ge0.40C0.05層23、10nmの
厚さの単結晶Si0.8Ge0.2層24、5nmの厚さのア
ンドープの単結晶Si0.55Ge0.40C0.05層25、10
0nmの厚さのp型単結晶Si0.55Ge0.40C0.05層2
6を成長させた。
【0022】その後、実施例1と同様に、図2(b)の
形状にドライエッチング法で加工し、図2(c)のよう
にCVD法により400℃で100nmの厚さのSiO
2層27を堆積し、フォトリソグラフィー法を用いて図
2(d)の形状とし、Alを蒸着し、パターンニングし
て電極28、29を形成し(図2(e))、1eV程度
で室温で発光する発光素子を作製した。
形状にドライエッチング法で加工し、図2(c)のよう
にCVD法により400℃で100nmの厚さのSiO
2層27を堆積し、フォトリソグラフィー法を用いて図
2(d)の形状とし、Alを蒸着し、パターンニングし
て電極28、29を形成し(図2(e))、1eV程度
で室温で発光する発光素子を作製した。
【0023】なお、上記アンドープ単結晶Si0.55Ge
0.40C0.05層23と単結晶Si0.8Ge0.2層24からな
る積層体の部分を同じ厚さで3層形成し、他は上記と同
様な構造としたときも、室温で発光する発光素子が得ら
れた。このときの発光効率は上記の約2倍であった。
0.40C0.05層23と単結晶Si0.8Ge0.2層24からな
る積層体の部分を同じ厚さで3層形成し、他は上記と同
様な構造としたときも、室温で発光する発光素子が得ら
れた。このときの発光効率は上記の約2倍であった。
【0024】また、p型単結晶Si0.55Ge0.40C0.05
層26に代えてp型単結晶Si0.9C0.1層を用いても、
ほぼ同様の発光を示す発光素子が得られた。
層26に代えてp型単結晶Si0.9C0.1層を用いても、
ほぼ同様の発光を示す発光素子が得られた。
【0025】〈実施例3〉図3(a)に示すように、n
型Si(100)基板31の表面を清浄化した後にMB
E法により650℃で100nmの厚さのn型単結晶S
i層32、5nmの厚さのアンドープ単結晶Si層3
3、10nmの厚さの単結晶Si0.8Ge0.1Sn0.1層
34、5nmの厚さのアンドープ単結晶Si層35、1
00nmの厚さのp型単結晶Si層36を成長させた。
型Si(100)基板31の表面を清浄化した後にMB
E法により650℃で100nmの厚さのn型単結晶S
i層32、5nmの厚さのアンドープ単結晶Si層3
3、10nmの厚さの単結晶Si0.8Ge0.1Sn0.1層
34、5nmの厚さのアンドープ単結晶Si層35、1
00nmの厚さのp型単結晶Si層36を成長させた。
【0026】その後、実施例1と同様に、図3(b)の
形状にドライエッチング法で加工し、図3(c)のよう
にCVD法により400℃で100nmの厚さのSiO
2層37を堆積し、フォトリソグラフィー法を用いて図
3(d)の形状とし、Alを蒸着し、パターンニングし
て電極38、39を形成し(図3(e))、1eV程度
で室温で発光する発光素子を作製した。
形状にドライエッチング法で加工し、図3(c)のよう
にCVD法により400℃で100nmの厚さのSiO
2層37を堆積し、フォトリソグラフィー法を用いて図
3(d)の形状とし、Alを蒸着し、パターンニングし
て電極38、39を形成し(図3(e))、1eV程度
で室温で発光する発光素子を作製した。
【0027】なお、アンドープ単結晶Si層33と単結
晶Si0.8Ge0.1Sn0.1層34からなる積層体の部分
を上記と同じ厚さで3層形成し、他は上記と同様な構造
としたときも、室温で発光する発光素子が得られた。こ
のときの発光効率は上記の約2倍であった。
晶Si0.8Ge0.1Sn0.1層34からなる積層体の部分
を上記と同じ厚さで3層形成し、他は上記と同様な構造
としたときも、室温で発光する発光素子が得られた。こ
のときの発光効率は上記の約2倍であった。
【0028】さらにアンドープ単結晶Si層33に代え
てアンドープ単結晶Si0.9Ge0.1層を用いても、ま
た、この層と単結晶Si0.8Ge0.1Sn0.1層34から
なる積層体の部分を3層の繰返し構造としても、同様の
発光素子が得られた。さらにまた、n型単結晶Si層3
2に代えてn型単結晶Si0.9Ge0.1層を用いても、p
型単結晶Si層36に代えてp型単結晶Si0.9Ge0.1
層を用いても同様の発光素子が得られた。
てアンドープ単結晶Si0.9Ge0.1層を用いても、ま
た、この層と単結晶Si0.8Ge0.1Sn0.1層34から
なる積層体の部分を3層の繰返し構造としても、同様の
発光素子が得られた。さらにまた、n型単結晶Si層3
2に代えてn型単結晶Si0.9Ge0.1層を用いても、p
型単結晶Si層36に代えてp型単結晶Si0.9Ge0.1
層を用いても同様の発光素子が得られた。
【0029】〈実施例4〉電子素子を実施例1に示した
発光素子と同一基板に作成し、光電子集積回路を形成し
た例を説明する。図4(a)に示すように、Si(10
0)基板41の表面を清浄化した後に、MBE法によ
り、650℃で100nmの厚みのp型単結晶Si層1
5’を形成し、以下、実施例1と逆の順に、5nmの厚
さのアンドープ単結晶Si層14、10nmの厚さの単
結晶Si0.8Ge0.2層13、5nmの厚さのアンドープ
単結晶Si層12を成長させ、次いで、n型単結晶Si
層40を形成した。
発光素子と同一基板に作成し、光電子集積回路を形成し
た例を説明する。図4(a)に示すように、Si(10
0)基板41の表面を清浄化した後に、MBE法によ
り、650℃で100nmの厚みのp型単結晶Si層1
5’を形成し、以下、実施例1と逆の順に、5nmの厚
さのアンドープ単結晶Si層14、10nmの厚さの単
結晶Si0.8Ge0.2層13、5nmの厚さのアンドープ
単結晶Si層12を成長させ、次いで、n型単結晶Si
層40を形成した。
【0030】その後、図4(b)に示すように、発光部
の発光素子及びこれに電気信号を伝達するための電子素
子並びに受光部の受光素子及びこれから電気信号が伝達
される電子素子の部分をドライエッチング法で所定の形
状に加工した。発光素子と受光素子の部分は実施例1と
同様に処理してそれぞれの素子とし、電子素子の部分は
イオン打ち込みによりn型領域42を形成して、ここを
ソース、ドレインとする電界効果トランジスタとし、図
に示すように配線した。この光電子集積回路は、室温に
おいて良好に作動した。
の発光素子及びこれに電気信号を伝達するための電子素
子並びに受光部の受光素子及びこれから電気信号が伝達
される電子素子の部分をドライエッチング法で所定の形
状に加工した。発光素子と受光素子の部分は実施例1と
同様に処理してそれぞれの素子とし、電子素子の部分は
イオン打ち込みによりn型領域42を形成して、ここを
ソース、ドレインとする電界効果トランジスタとし、図
に示すように配線した。この光電子集積回路は、室温に
おいて良好に作動した。
【0031】なお、実施例1と同様に、アンドープ単結
晶Si層と単結晶Si0.8Ge0.2層からなる積層体の部
分を3層形成し、他は上記と同様な構造としたときも、
ほぼ同様の効果を示す光電子集積回路が得られた。ま
た、発光素子の発光面と受光素子の受光面の間は空間と
したが、ガラスのような透明材料で光ガイドを設けても
よい。これは以下の実施例でも同様である。
晶Si層と単結晶Si0.8Ge0.2層からなる積層体の部
分を3層形成し、他は上記と同様な構造としたときも、
ほぼ同様の効果を示す光電子集積回路が得られた。ま
た、発光素子の発光面と受光素子の受光面の間は空間と
したが、ガラスのような透明材料で光ガイドを設けても
よい。これは以下の実施例でも同様である。
【0032】〈実施例5〉電子素子を実施例2に示した
発光素子と同一基板に作成し、光電子集積回路を形成し
た例を説明する。Si(100)基板の表面を清浄化し
た後に、実施例2と逆の順に、p型単結晶Si0.55Ge
0.40C0.05層からそれぞれ該当する層を形成した。次い
で、実施例4に準じて、それぞれの素子の部分をドライ
エッチング法で所定の形状に加工し、以下、各素子、配
線を形成した。
発光素子と同一基板に作成し、光電子集積回路を形成し
た例を説明する。Si(100)基板の表面を清浄化し
た後に、実施例2と逆の順に、p型単結晶Si0.55Ge
0.40C0.05層からそれぞれ該当する層を形成した。次い
で、実施例4に準じて、それぞれの素子の部分をドライ
エッチング法で所定の形状に加工し、以下、各素子、配
線を形成した。
【0033】得られた光電子集積回路は、図4(b)に
示した構造の発光素子、受光素子の部分を実施例2に示
した素子に置き換えた構造(但し実施例2と上下逆の構
造)であって、室温において良好に作動した。
示した構造の発光素子、受光素子の部分を実施例2に示
した素子に置き換えた構造(但し実施例2と上下逆の構
造)であって、室温において良好に作動した。
【0034】なお、アンドープ単結晶Si0.55Ge0.40
C0.05層と単結晶Si0.8Ge0.2層からなる積層体の部
分を3層形成し、他は上記と同様な構造としたときも、
さらに、p型単結晶Si0.55Ge0.40C0.05層に代え
て、p型単結晶Si0.9C0.1層を用いても、ほぼ同様の
効果を示す光電子集積回路が得られた。
C0.05層と単結晶Si0.8Ge0.2層からなる積層体の部
分を3層形成し、他は上記と同様な構造としたときも、
さらに、p型単結晶Si0.55Ge0.40C0.05層に代え
て、p型単結晶Si0.9C0.1層を用いても、ほぼ同様の
効果を示す光電子集積回路が得られた。
【0035】〈実施例6〉電子素子を実施例3に示した
発光素子と同一基板に作成し、光電子集積回路を形成し
た例を説明する。Si(100)基板の表面を清浄化し
た後に、実施例3と逆の順に、p型単結晶Si層からそ
れぞれ該当する層を形成した。次いで、実施例4に準じ
て、それぞれの素子の部分をドライエッチング法で所定
の形状に加工し、以下、各素子、配線を形成した。
発光素子と同一基板に作成し、光電子集積回路を形成し
た例を説明する。Si(100)基板の表面を清浄化し
た後に、実施例3と逆の順に、p型単結晶Si層からそ
れぞれ該当する層を形成した。次いで、実施例4に準じ
て、それぞれの素子の部分をドライエッチング法で所定
の形状に加工し、以下、各素子、配線を形成した。
【0036】得られた光電子集積回路は、図4(b)に
示した構造の発光素子、受光素子の部分を実施例3に示
した素子に置き換えた構造(但し実施例3と上下逆の構
造)であって、室温において良好に作動した。
示した構造の発光素子、受光素子の部分を実施例3に示
した素子に置き換えた構造(但し実施例3と上下逆の構
造)であって、室温において良好に作動した。
【0037】なお、アンドープ単結晶Si層と単結晶S
i0.8Ge0.1Sn0.1層からなる積層体の部分を3層形
成し、他は上記と同様な構造としたときも、さらに、ア
ンドープ単結晶Si層に代えて、、アンドープ単結晶S
i0.9Ge0.1層を用いても、また、この層と単結晶Si
0.8Ge0.1Sn0.1層からなる積層体の部分を3層の繰
返し構造としても、さらにまたn型単結晶Si層に代え
てn型単結晶Si0.9Ge0.1層を用いても、p型単結晶
Si層に代えてp型単結晶Si0.9Ge0.1層を用いて
も、いずれもほぼ同様の効果を示す光電子集積回路が得
られた。
i0.8Ge0.1Sn0.1層からなる積層体の部分を3層形
成し、他は上記と同様な構造としたときも、さらに、ア
ンドープ単結晶Si層に代えて、、アンドープ単結晶S
i0.9Ge0.1層を用いても、また、この層と単結晶Si
0.8Ge0.1Sn0.1層からなる積層体の部分を3層の繰
返し構造としても、さらにまたn型単結晶Si層に代え
てn型単結晶Si0.9Ge0.1層を用いても、p型単結晶
Si層に代えてp型単結晶Si0.9Ge0.1層を用いて
も、いずれもほぼ同様の効果を示す光電子集積回路が得
られた。
【0038】
【発明の効果】IV族半導体の混晶からなる発光素子を形
成するために、正孔と結合しないで電極に達する電子を
再び発光領域に戻すために伝導帯に障壁を有するp型S
i1-BCB層(0≦B<1)を設けるか、ワイドギャップ
半導体の単結晶SiGeC混晶でSiGe発光領域を挾
むか又は発光領域の材料にバンドギャップの小さい単結
晶SiGeSn混晶を用いた構成とすることによって、
室温で作動し、量子効率1%以上の発光素子が得られ
た。また、この発光素子は、IV族半導体を用いているた
め、Siからなる電子素子と同一の基板に形成すること
ができた。
成するために、正孔と結合しないで電極に達する電子を
再び発光領域に戻すために伝導帯に障壁を有するp型S
i1-BCB層(0≦B<1)を設けるか、ワイドギャップ
半導体の単結晶SiGeC混晶でSiGe発光領域を挾
むか又は発光領域の材料にバンドギャップの小さい単結
晶SiGeSn混晶を用いた構成とすることによって、
室温で作動し、量子効率1%以上の発光素子が得られ
た。また、この発光素子は、IV族半導体を用いているた
め、Siからなる電子素子と同一の基板に形成すること
ができた。
【図1】本発明の実施例1の発光素子の製造工程図であ
る。
る。
【図2】本発明の実施例2の発光素子の製造工程図であ
る。
る。
【図3】本発明の実施例3の発光素子の製造工程図であ
る。
る。
【図4】本発明の実施例4の光電子集積回路の模式的断
面図である。
面図である。
【符号の説明】 11、21、31…n型Si(100)基板 12、14…アンドープ単結晶Si層 13…単結晶Si0.8Ge0.2層 15…p型水素化非晶質Si層 15’…p型単結晶Si層 16、27、37…SiO2層 17、18、28、29、38、39…電極 22…n型単結晶Si0.55Ge0.40C0.05層 23、25…アンドープ単結晶Si0.55Ge0.40C0.05
層 24…単結晶Si0.8Ge0.2層 26…p型単結晶Si0.55Ge0.40C0.05層 32…n型単結晶Si層 33、35…アンドープ単結晶Si層 34…単結晶Si0.8Ge0.1Sn0.1層 36…p型単結晶Si層 40…n型単結晶Si層 41…Si(100)基板 42…n型領域
層 24…単結晶Si0.8Ge0.2層 26…p型単結晶Si0.55Ge0.40C0.05層 32…n型単結晶Si層 33、35…アンドープ単結晶Si層 34…単結晶Si0.8Ge0.1Sn0.1層 36…p型単結晶Si層 40…n型単結晶Si層 41…Si(100)基板 42…n型領域
Claims (12)
- 【請求項1】第1導電型の単結晶Si基板、該単結晶S
i基板上に設けられた、アンドープ単結晶Si層と単結
晶Si1-AGeA混晶層(0<A<1)の積層体又は該積
層体の繰返し構造、該積層体の上に設けられた第2のア
ンドープ単結晶Si層及び該第2のアンドープ単結晶S
i層上に設けられた第2導電型のSi1-BCB層(0≦B
<1)からなり、単結晶Si1-AGeA混晶層を発光領
域、第1導電型の単結晶Si基板と第2導電型のSi
1-BCB層の一方を電子の注入電極、他方を正孔の注入電
極とすることを特徴とする発光素子。 - 【請求項2】請求項1記載の発光素子において、上記第
1導電型の単結晶Si基板は、n型単結晶Si基板であ
って、上記電子の注入電極を構成し、上記第2導電型の
Si1-BCB層は、p型水素化非晶質Si1-BCB層であっ
て、上記正孔の注入電極を構成することを特徴とする発
光素子。 - 【請求項3】第1導電型の単結晶Si1-C-DGeCCD混
晶層(0<C<1、0<D<1)、該単結晶Si1-C-D
GeCCD混晶層上に設けられた、アンドープ単結晶Si
1-E-FGeECF混晶層(0<E<1、0<F<1)と単
結晶Si1-GGeG混晶層(0<G<1)の積層体又は該
積層体の繰返し構造、該積層体上に設けられた第2のア
ンドープ単結晶Si1-E-FGeECF混晶層及び該第2の
アンドープ単結晶Si1-E-FGeECF混晶層上に設けら
れた第2導電型の単結晶Si1-H-IGeHCI混晶層(0
≦H<1、0<I<1)からなり、単結晶Si1-GGeG
混晶層を発光領域、第1導電型の単結晶Si1-C-DGeC
CD混晶層と第2導電型の単結晶Si1-H-IGeHCI混晶
層の一方を電子の注入電極、他方を正孔の注入電極とす
ることを特徴とする発光素子。 - 【請求項4】請求項3記載の発光素子において、上記第
1導電型の単結晶Si1-C-DGeCCD混晶層は、n型の
単結晶Si1-C-DGeCCD混晶層であって、上記電子の
注入電極を構成し、上記第2導電型の単結晶Si1-H-I
GeHCI混晶層は、p型単結晶Si1-H-IGeHCI混晶
層であって、正孔の注入電極を構成することを特徴とす
る発光素子。 - 【請求項5】第1導電型の単結晶Si1-JGeJ混晶層
(0≦J<1)、該単結晶Si1-JGeJ混晶層の上に設
けられた、アンドープ単結晶Si1-KGeK混晶層(0≦
K<1)と単結晶Si1-L-MGeLSnM混晶層(0<L
<1、0<M<1)の積層体又は該積層体の繰返し構
造、該積層体上に設けられた第2のアンドープ単結晶S
i1-KGeK混晶層及び該第2のアンドープ単結晶Si
1-KGeK混晶層の上に設けられた第2導電型の単結晶S
i1-NGeN混晶層(0≦N<1)からなり、単結晶Si
1-L-MGeLSnM混晶層を発光領域、第1導電型の単結
晶Si1-JGeJ混晶層と第2導電型の単結晶Si1-NG
eN混晶層の一方を電子の注入電極、他方を正孔の注入
電極とすることを特徴とする発光素子。 - 【請求項6】請求項5記載の発光素子において、上記第
1導電型の単結晶Si1-JGeJ混晶層は、n型の単結晶
Si1-JGeJ混晶層であって、上記電子の注入電極を構
成し、上記第2導電型の単結晶Si1-NGeN混晶層は、
p型単結晶Si1-NGeN混晶層であって、上記正孔の注
入電極を構成することを特徴とする発光素子。 - 【請求項7】請求項1記載の発光素子と、該発光素子が
設けられた単結晶Si基板に形成された電子素子とを少
なくとも有することを特徴とする光電子集積回路。 - 【請求項8】(1)請求項1記載の発光素子、 (2)該発光素子が設けられた単結晶Si基板に形成さ
れた、該発光素子に電気信号を伝達するための電子素
子、 (3)上記単結晶Si基板に形成された、アンドープ単
結晶Si層と単結晶Si1-AGeA混晶層(0<A<1)
の積層体又は該積層体の繰返し構造、該積層体の上に設
けられた第2のアンドープ単結晶Si層及び該第2のア
ンドープ単結晶Si層上に設けられた第2導電型のSi
1-BCB層(0≦B<1)からなり、単結晶Si1-AGeA
混晶層を受光領域、第1導電型の単結晶Si基板と第2
導電型のSi1-BCB層の一方を電子の取り出し電極、他
方を正孔の取り出し電極とする受光素子並びに (4)上記単結晶Si基板に形成された、該受光素子か
ら電気信号が伝達される電子素子を少なくとも有し、上
記発光素子の発光面と上記受光素子の受光面は互いに向
き合って配置されたことを特徴とする光電子集積回路。 - 【請求項9】請求項3記載の発光素子と、該発光素子が
設けられた半導体基板に形成された電子素子とを少なく
とも有することを特徴とする光電子集積回路。 - 【請求項10】(1)請求項3記載の発光素子、 (2)該発光素子が設けられた半導体基板に形成され
た、該発光素子に電気信号を伝達するための電子素子、 (3)上記発光素子が設けられた半導体基板に形成され
た、第1導電型の単結晶Si1-C-DGeCCD混晶層(0
<C<1、0<D<1)、該単結晶Si1-C-DGeCCD
混晶層上に設けられた、アンドープ単結晶Si1-E-FG
eECF混晶層(0<E<1、0<F<1)と単結晶Si
1-GGeG混晶層(0<G<1)の積層体又は該積層体の
繰返し構造、該積層体上に設けられた第2のアンドープ
単結晶Si1-E-FGeECF混晶層及び該第2のアンドー
プ単結晶Si1-E-FGeECF混晶層上に設けられた第2
導電型の単結晶Si1-H-IGeHCI混晶層(0≦H<
1、0<I<1)からなり、単結晶Si1-GGeG混晶層
を受光領域、第1導電型の単結晶Si1-C-DGeCCD混
晶層と第2導電型の単結晶Si1-H-IGeHCI混晶層の
一方を電子の取り出し電極、他方を正孔の取り出し電極
とする受光素子並びに (4)上記単結晶Si基板に形成された、該受光素子か
ら電気信号が伝達される電子素子を少なくとも有し、上
記発光素子の発光面と上記受光素子の受光面は互いに向
き合って配置されたことを特徴とする光電子集積回路。 - 【請求項11】請求項5記載の発光素子と、該発光素子
が設けられた半導体基板に形成された電子素子とを少な
くとも有することを特徴とする光電子集積回路。 - 【請求項12】(1)請求項5記載の発光素子、 (2)該発光素子が設けられた半導体基板に形成され
た、該発光素子に電気信号を伝達するための電子素子、 (3)上記発光素子が設けられた半導体基板に形成され
た、第1導電型の単結晶Si1-JGeJ混晶層(0≦J<
1)、該単結晶Si1-JGeJ混晶層の上に設けられた、
アンドープ単結晶Si1-KGeK混晶層(0≦K<1)と
単結晶Si1-L-MGeLSnM混晶層(0<L<1、0<
M<1)の積層体又は該積層体の繰返し構造、該積層体
上に設けられた第2のアンドープ単結晶Si1-KGeK混
晶層及び該第2のアンドープ単結晶Si1-KGeK混晶層
の上に設けられた第2導電型の単結晶Si1-NGeN混晶
層(0≦N<1)からなり、単結晶Si1-L-MGeLSn
M混晶層を受光領域、第1導電型の単結晶Si1-JGeJ
混晶層と第2導電型の単結晶Si1-NGeN混晶層の一方
を電子の取り出し電極、他方を正孔の取り出し電極とす
る受光素子並びに (4)上記単結晶Si基板に形成された、該受光素子か
ら電気信号が伝達される電子素子を少なくとも有し、上
記発光素子の発光面と上記受光素子の受光面は互いに向
き合って配置されたことを特徴とする光電子集積回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1652493A JPH06232448A (ja) | 1993-02-03 | 1993-02-03 | 発光素子及び光電子集積回路 |
US08/189,865 US5523592A (en) | 1993-02-03 | 1994-02-01 | Semiconductor optical device, manufacturing method for the same, and opto-electronic integrated circuit using the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1652493A JPH06232448A (ja) | 1993-02-03 | 1993-02-03 | 発光素子及び光電子集積回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH06232448A true JPH06232448A (ja) | 1994-08-19 |
Family
ID=11918667
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1652493A Pending JPH06232448A (ja) | 1993-02-03 | 1993-02-03 | 発光素子及び光電子集積回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH06232448A (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1996028852A1 (fr) * | 1995-03-15 | 1996-09-19 | Hitachi, Ltd. | Dispositif optique a semiconducteur du groupe iv |
EP0749162A2 (en) * | 1995-06-16 | 1996-12-18 | Interuniversitair Micro-Elektronica Centrum Vzw | Vertical MISFET devices, CMOS process integration, RAM applications |
EP0799495A1 (en) * | 1994-11-10 | 1997-10-08 | Lawrence Semiconductor Research Laboratory, Inc. | Silicon-germanium-carbon compositions and processes thereof |
EP0812023A1 (en) * | 1996-04-09 | 1997-12-10 | Max-Planck-Gesellschaft zur Förderung der Wissenschaften e.V. | Semiconductor components, in particular photodetectors, light emitting diodes, optical modulators and waveguides with multilayer structures grown on silicon substrates |
US6678296B1 (en) | 1999-11-05 | 2004-01-13 | Fujitsu Limited | Optical semiconductor device using a SiGeC random mixed crystal |
KR100495543B1 (ko) * | 1996-09-17 | 2005-09-08 | 마츠시타 덴끼 산교 가부시키가이샤 | 반도체장치및그제조방법 |
US7732823B2 (en) | 2005-02-09 | 2010-06-08 | Fujitsu Limited | Light emitting device and semiconductor device |
-
1993
- 1993-02-03 JP JP1652493A patent/JPH06232448A/ja active Pending
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0799495A1 (en) * | 1994-11-10 | 1997-10-08 | Lawrence Semiconductor Research Laboratory, Inc. | Silicon-germanium-carbon compositions and processes thereof |
EP0799495A4 (en) * | 1994-11-10 | 1999-11-03 | Lawrence Semiconductor Researc | SILICON-GERMANIUM-CARBON COMPOSITIONS AND RELATED PROCESSES |
WO1996028852A1 (fr) * | 1995-03-15 | 1996-09-19 | Hitachi, Ltd. | Dispositif optique a semiconducteur du groupe iv |
EP0749162A2 (en) * | 1995-06-16 | 1996-12-18 | Interuniversitair Micro-Elektronica Centrum Vzw | Vertical MISFET devices, CMOS process integration, RAM applications |
EP0749162A3 (en) * | 1995-06-16 | 1998-08-26 | Interuniversitair Micro-Elektronica Centrum Vzw | Vertical MISFET devices, CMOS process integration, RAM applications |
EP0812023A1 (en) * | 1996-04-09 | 1997-12-10 | Max-Planck-Gesellschaft zur Förderung der Wissenschaften e.V. | Semiconductor components, in particular photodetectors, light emitting diodes, optical modulators and waveguides with multilayer structures grown on silicon substrates |
KR100495543B1 (ko) * | 1996-09-17 | 2005-09-08 | 마츠시타 덴끼 산교 가부시키가이샤 | 반도체장치및그제조방법 |
US6678296B1 (en) | 1999-11-05 | 2004-01-13 | Fujitsu Limited | Optical semiconductor device using a SiGeC random mixed crystal |
US7732823B2 (en) | 2005-02-09 | 2010-06-08 | Fujitsu Limited | Light emitting device and semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109791952B (zh) | 包含具超晶格的共振隧穿二极管结构的半导体器件及相关方法 | |
US7432524B2 (en) | Integrated circuit comprising an active optical device having an energy band engineered superlattice | |
US5970361A (en) | Process for producing semiconductor device having porous regions | |
CN106415854B (zh) | 包括n型和p型超晶格的电子装置 | |
EP0892446A2 (en) | Method of manufacturing an aggregate of semiconductor micro-needles and method of manufacturing a semiconductor device comprising an aggregate of semiconductor micro-needles | |
CN1516917A (zh) | 电子隧道效应器件 | |
US7589464B2 (en) | Nanotip electrode electroluminescence device with contoured phosphor layer | |
JP2002203987A5 (ja) | ||
US8440994B2 (en) | Nanotube array electronic and opto-electronic devices | |
JP2008518484A (ja) | 高出力半導体デバイスのための半導体構造体の作成方法 | |
WO2013118327A1 (ja) | 半導体光素子 | |
US8624224B2 (en) | Nanotube array bipolar transistors | |
JP2002536850A (ja) | シリコン発光装置とその製造方法 | |
JPH06232448A (ja) | 発光素子及び光電子集積回路 | |
EP1880425B1 (de) | Versetzungsbasierter lichtemitter | |
CN108899423A (zh) | 一种高效的二维超晶格异质结光伏器件及其制备 | |
JP3835830B2 (ja) | 短波長発光素子 | |
JP2006147518A (ja) | 窒化物半導体共鳴トンネル電子放出素子 | |
US8610125B2 (en) | Nanotube array light emitting diodes | |
JP6228874B2 (ja) | 半導体光素子 | |
US6406984B1 (en) | Method of making improved electrical contact to porous silicon using intercalated conductive materials | |
US8492249B2 (en) | Methods of forming catalytic nanopads | |
JP3514542B2 (ja) | 輝度変調型ダイヤモンド発光素子 | |
JP2006093087A (ja) | 窒化物半導体電子放出素子 | |
JPH1146014A (ja) | 4族系半導体装置、半導体光装置、および半導体高発光部材 |