JPH06232248A - Manufacture of semiconductor device - Google Patents
Manufacture of semiconductor deviceInfo
- Publication number
- JPH06232248A JPH06232248A JP1433493A JP1433493A JPH06232248A JP H06232248 A JPH06232248 A JP H06232248A JP 1433493 A JP1433493 A JP 1433493A JP 1433493 A JP1433493 A JP 1433493A JP H06232248 A JPH06232248 A JP H06232248A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- element isolation
- field oxide
- oxidation
- polysilicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は，選択酸化により半導体
基板表面に形成されたフィールド酸化膜と，そのフィー
ルド酸化膜を貫通しその半導体表面を掘り込んで形成さ
れた素子分離溝とにより素子分離される半導体装置の製
造方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to element isolation by a field oxide film formed on the surface of a semiconductor substrate by selective oxidation and an element isolation groove formed by penetrating the field oxide film and digging the semiconductor surface. The present invention relates to a method for manufacturing a semiconductor device.
【０００２】半導体集積回路の集積度を向上しかつ確実
に素子分離をするために，フィールド酸化膜と素子分離
溝とを組み合わせた素子分離構造が広く用いられてい
る。しかし，かかる構造を形成するには，フィールド酸
化膜形成のための選択酸化と，その後これとは別に素子
分離溝の形成工程を追加しなければならない。その結
果，素子分離領域の形状精度と表面平坦度の劣化を招
き，集積度の向上が阻害され，また製造歩留りが低下す
る。In order to improve the degree of integration of semiconductor integrated circuits and ensure element isolation, an element isolation structure in which a field oxide film and an element isolation groove are combined is widely used. However, in order to form such a structure, it is necessary to add selective oxidation for forming a field oxide film, and then to form a device isolation trench separately from this. As a result, the shape accuracy of the element isolation region and the surface flatness are deteriorated, the improvement of the integration degree is hindered, and the manufacturing yield is reduced.
【０００３】このため，精密なかつ表面平坦度の優れた
素子分離領域を形成する方法が強く望まれている。Therefore, there is a strong demand for a method of forming an element isolation region that is precise and has excellent surface flatness.
【０００４】[0004]
【従来の技術】従来，フィールド酸化膜と素子分離溝と
を組み合わせた素子分離領域の形成は，初めに完全なフ
ィールド酸化膜を形成し，その後に素子分離溝を形成す
ることによりなされていた。2. Description of the Related Art Conventionally, formation of an element isolation region in which a field oxide film and an element isolation groove are combined has been performed by first forming a complete field oxide film and then forming an element isolation groove.
【０００５】以下，従来の素子分離領域の形成方法を図
４及び図５を参照して説明する。図４及び図５は従来例
断面工程図であり，素子分離領域と素子分離された素子
形成領域の形成工程を表している。なお，図５は，図４
に表された工程に続く工程を表している。Hereinafter, a conventional method for forming an element isolation region will be described with reference to FIGS. 4 and 5. 4 and 5 are cross-sectional process diagrams of a conventional example, showing a process of forming an element isolation region and an element formation region in which an element is isolated. Note that FIG. 5 corresponds to FIG.
It shows a step following the step shown in FIG.
【０００６】先ず，図４（ａ）を参照して，シリコンか
らなる半導体基板１の表面にＳｉＯ 2 薄膜２を形成し，
次いでＳｉＯ2 薄膜上に素子形成領域を確定する窒化シ
リコンマスク３を形成する。なお，この明細書及び図面
において，窒化シリコンマスク３は，フィールド酸化膜
４を形成するための選択酸化に用いられる酸化用マスク
３の一例として同一符号が附されている。First of all, referring to FIG.
On the surface of the semiconductor substrate 1 made of SiO 2Form the thin film 2,
Then SiO2Silicon nitride that defines the device formation area on the thin film
The recon mask 3 is formed. In addition, this specification and drawings
At, the silicon nitride mask 3 is a field oxide film.
For use in selective oxidation for forming No. 4
The same reference numerals are given as an example of No. 3.
【０００７】その後，窒化シリコンマスク３を用いた選
択酸化により半導体基板１表面にフィールド酸化膜４を
形成する。次いで，図４（ｂ）を参照して，窒化シリコ
ンマスク３を除去した後，半導体基板１表面に窒化層１
１，リン化ガラス層１０（ＰＳＧ）を順次堆積し，リン
化ガラス層１０に素子分離溝５を確定する窓１０ａを開
口する。After that, a field oxide film 4 is formed on the surface of the semiconductor substrate 1 by selective oxidation using the silicon nitride mask 3. Next, referring to FIG. 4B, after removing the silicon nitride mask 3, the nitride layer 1 is formed on the surface of the semiconductor substrate 1.
1, a phosphide glass layer 10 (PSG) is sequentially deposited, and a window 10a for defining the element isolation groove 5 is opened in the phosphide glass layer 10.
【０００８】次いで，図４（ｃ）を参照して，リン化ガ
ラス層１０をマスクとするエッチングにより，窓１０ａ
が開口する領域に，窒化層１１及びフィールド酸化膜４
を貫通し，半導体基板１表面を堀り込む素子分離溝５を
形成する。Next, referring to FIG. 4C, the window 10a is formed by etching using the phosphide glass layer 10 as a mask.
The nitride layer 11 and the field oxide film 4 are formed in the regions where the openings are formed.
An element isolation groove 5 is formed which penetrates the substrate and digs the surface of the semiconductor substrate 1.
【０００９】その後，リン化ガラス層１０を除去する。
次いで，図４（ｄ）を参照して，窒化層１１をマスクと
する選択酸化により，素子分離溝５の内壁面に熱酸化膜
６を形成する。このとき，フィールド酸化膜４は窒化層
１１でマスクされているため殆どその厚さを増さない。
しかし，素子形成領域とフィールド酸化膜４との境界に
できるバーズピークは，この選択酸化工程中に大きくな
り素子形成領域中に侵入する。このため，素子形成領域
が狭くなる。Then, the phosphide glass layer 10 is removed.
Next, referring to FIG. 4D, a thermal oxide film 6 is formed on the inner wall surface of the element isolation trench 5 by selective oxidation using the nitride layer 11 as a mask. At this time, since the field oxide film 4 is masked by the nitride layer 11, its thickness hardly increases.
However, the bird's peak formed at the boundary between the element formation region and the field oxide film 4 becomes large during this selective oxidation step and penetrates into the element formation region. Therefore, the element formation area becomes narrow.
【００１０】次いで，図５（ｅ）を参照して，素子分離
溝５の内壁面に薄い窒化膜７ａを窒化層１１と一体とな
るように形成する。その後，素子分離溝５を埋込み，半
導体基板１全面を覆うポリシリコン層８を窒化層１１及
び窒化膜７ａ上に堆積する。Next, referring to FIG. 5E, a thin nitride film 7a is formed on the inner wall surface of the element isolation trench 5 so as to be integrated with the nitride layer 11. After that, the element isolation trench 5 is buried and a polysilicon layer 8 covering the entire surface of the semiconductor substrate 1 is deposited on the nitride layer 11 and the nitride film 7a.
【００１１】次いで，ポリシリコン層８を研磨又はエッ
チバックし，図５（ｆ）を参照して，素子分離溝５内に
ポリシリコン８ｂを残してその他のポリシリコン層８を
除去する。このとき，素子形成領域の表面はその周囲を
フィールド酸化膜４に囲われて窪みを形成しているた
め，この窪みにポリシリコン８ａが残留する。Next, the polysilicon layer 8 is polished or etched back, and referring to FIG. 5F, the polysilicon layer 8b is left in the element isolation trench 5 and the other polysilicon layer 8 is removed. At this time, since the surface of the element forming region is surrounded by the field oxide film 4 and forms a recess, the polysilicon 8a remains in this recess.
【００１２】次いで，図５（ｇ）を参照して，素子形成
領域上の窪みに残留するポリシリコン８ａをエッチング
して除去する。このエッチングの際，同時に素子分離溝
５内のポリシリコン８ｂの表面部分が除去されるため，
素子分離溝５の開口部表面に凹部が形成される。Next, referring to FIG. 5G, the polysilicon 8a remaining in the depression on the element forming region is etched and removed. At the same time as this etching, the surface portion of the polysilicon 8b in the element isolation trench 5 is removed,
A recess is formed on the surface of the opening of the element isolation groove 5.
【００１３】次いで，ポリシリコン８ｂを熱酸化して，
図５（ｈ）を参照して，ポリシリコン８ｂが表出する素
子分離溝５の開口部に熱酸化膜からなるキャップ９を形
成する。Then, the polysilicon 8b is thermally oxidized,
Referring to FIG. 5H, a cap 9 made of a thermal oxide film is formed in the opening of the element isolation trench 5 exposed by the polysilicon 8b.
【００１４】次いで，窒化層１１を除去して，素子形成
領域と，これを絶縁分離するフィールド酸化膜４と素子
分離溝５とから構成される素子分離領域が形成される。
上述した素子分離領域の従来の形成方法では，二つの問
題が生ずる。Then, the nitride layer 11 is removed to form an element formation region and an element isolation region composed of a field oxide film 4 and an element isolation groove 5 for insulating the element formation region.
Two problems occur in the conventional method of forming the element isolation region described above.
【００１５】一つの問題は，フィールド酸化膜４を完成
した後，素子分離溝５の内壁面に熱酸化膜６を形成する
ことから，この熱酸化の工程においてバーズピークが大
きくなり，素子形成領域を精密に形成することができな
いことである。One problem is that after the field oxide film 4 is completed, the thermal oxide film 6 is formed on the inner wall surface of the element isolation trench 5, so that the bird's peak becomes large in the thermal oxidation step, and the element formation region is formed. Is that it cannot be precisely formed.
【００１６】他の問題は，厚いフィールド酸化膜４で囲
まれた素子形成領域の表面は深く窪んでいるため，堆積
されたポリシリコン層８を研磨又はエッチバックしたと
き，この窪みにポリシリコン８ａが残留することであ
る。Another problem is that since the surface of the element forming region surrounded by the thick field oxide film 4 is deeply depressed, when the deposited polysilicon layer 8 is polished or etched back, polysilicon 8a is formed in this depression. Is to remain.
【００１７】即ち，この残留するポリシリコン８ａを放
置すると，素子形成領域に形成されたトランジスタ又は
配線の不良の原因となるので，このポリシリコン８ａを
除去する必要がある。That is, if the remaining polysilicon 8a is left as it is, it may cause a defect in the transistor or the wiring formed in the element forming region. Therefore, it is necessary to remove the polysilicon 8a.
【００１８】しかし，この残留するポリシリコン８ａを
エッチングにより除去すると，素子分離溝５を埋め込む
ポリシリコン８ｂの表面もエッチングされ，素子分離溝
５の上に溝状の凹部が形成される。このエッチングを完
全になすには十分なオーバエッチングを必要とし，この
オーバエッチングの結果，素子分離溝５上の凹部は深く
形成される。However, when the remaining polysilicon 8a is removed by etching, the surface of the polysilicon 8b filling the element isolation trench 5 is also etched, and a groove-like recess is formed on the element isolation trench 5. Sufficient over-etching is required to complete this etching, and as a result of this over-etching, the recesses on the element isolation trench 5 are formed deep.
【００１９】そして，後の工程において，この凹部が配
線の不良，絶縁層の不良を引起し，半導体装置の製造歩
留りを低下させるのである。他方，オーバエッチングの
問題を避けるために，素子形成領域上の窪みにポリシリ
コン８ａが残らないまでに十分な研磨又はエッチバック
を行うと，上記オーバエッチングの場合と同じく，素子
分離溝５内のポリシリコン８ｂもまた深くまで除去さ
れ，深い溝状の凹部となるのである。Then, in a later step, the recess causes a defect in the wiring and a defect in the insulating layer, which lowers the manufacturing yield of the semiconductor device. On the other hand, in order to avoid the problem of over-etching, if sufficient polishing or etch-back is performed until the polysilicon 8a does not remain in the depression on the element formation region, as in the case of the above-described over-etching, the inside of the element isolation groove 5 is The polysilicon 8b is also removed deeply to form a deep groove-shaped recess.
【００２０】従って，半導体装置の製造歩留りは低下
し，改善されないのである。Therefore, the manufacturing yield of the semiconductor device is lowered and is not improved.
【００２１】[0021]
【発明が解決しようとする課題】上述したように，選択
酸化により形成されたフィールド酸化膜と素子分離溝と
を組み合わせた素子分離領域を有する半導体装置の従来
の製造方法では，先に完成されたフィールド酸化膜のバ
ーズピークがその後の素子分離溝の形成過程で拡大する
ため，素子形成領域を精密に形成することができず，集
積度の向上が難しいという問題がある。As described above, the conventional method of manufacturing a semiconductor device having an element isolation region in which a field oxide film formed by selective oxidation and an element isolation groove are combined has been completed before. Since the bird's peak of the field oxide film expands in the subsequent process of forming the element isolation trench, the element formation region cannot be precisely formed, and it is difficult to improve the degree of integration.
【００２２】また，厚いフィールド酸化膜で囲まれた素
子形成領域の表面は深く窪んでいるため，その上に堆積
したポリシリコン層を除去して平坦化したときポリシリ
コンが残留し，この残留ポリシリコンを除去するために
素子分離溝の開口部に深い凹部が形成され，その結果，
半導体装置の製造歩留りが低下するという問題も生じて
いた。Further, since the surface of the element forming region surrounded by the thick field oxide film is deeply depressed, polysilicon remains when the polysilicon layer deposited thereon is removed and planarized. A deep recess is formed in the opening of the isolation trench to remove silicon, and as a result,
There is also a problem that the manufacturing yield of semiconductor devices is reduced.
【００２３】本発明は，所定の厚さより薄く形成したフ
ィールド酸化膜を，素子分離溝の内壁面の熱酸化工程に
おいて所定の厚さに形成することで，バーズピークの拡
大を抑制し，また，フィールド酸化用マスクを選択酸化
後も残しポリシリコン層除去時における素子形成領域上
の窪みを浅くすることで，素子分離溝上の窪みを浅く
し，精密かつ平坦な素子分離領域を形成する半導体装置
の製造方法を提供することを目的とする。According to the present invention, the field oxide film formed to have a thickness smaller than a predetermined thickness is formed to have a predetermined thickness in the thermal oxidation process of the inner wall surface of the element isolation trench, thereby suppressing the expansion of the bird's peak, and By leaving the field oxidation mask even after selective oxidation and making the depression on the element formation region shallow when removing the polysilicon layer, the depression on the element isolation trench is made shallow to form a precise and flat element isolation region of a semiconductor device. It is intended to provide a manufacturing method.
【００２４】[0024]
【課題を解決するための手段】図１は本発明の原理工程
図であり，素子分離領域の形成過程を半導体基板の断面
により表している。FIG. 1 is a principle process chart of the present invention, in which a process of forming an element isolation region is represented by a cross section of a semiconductor substrate.
【００２５】上記課題を解決するために，図１を参照し
て，本発明の第一の構成は，半導体基板１表面を酸化用
マスク３を用いて選択的に酸化しフィールド酸化膜４を
形成する工程と，該フィールド酸化膜４を貫通して該半
導体基板１表面を堀り込み素子分離溝５を形成する工程
と，該酸化用マスク３を用いた選択酸化により，該素子
分離溝５の表面に熱酸化膜６を形成する工程と，該熱酸
化膜６及び該酸化用マスク３を覆い該半導体基板１上に
耐酸化膜７を堆積する工程と，次いで，該半導体基板１
上に該素子分離溝５を埋め込みポリシリコン層８を堆積
する工程と，該フィールド酸化膜４上の該耐酸化膜７を
表出するまで該半導体基板１表面と略平行に該ポリシリ
コン層８を除去する工程と，次いで，エッチングにより
該フィールド酸化膜４及び該素子分離溝５が形成されて
いない領域上に残留するポリシリコン８ａを除去する工
程とを有することを特徴として構成し，及び，第二の構
成は，第一の構成の半導体装置の製造方法において，該
半導体基板１表面と略平行に該ポリシリコン層８を除去
する工程が，研磨工程又はウエットエッチング工程であ
ることを特徴として構成し，及び，第三の構成は，第一
及び第二の構成の半導体装置の製造方法において，残留
する該ポリシリコン８ａを除去する工程の後，該耐酸化
膜７をマスクとする選択的酸化により該素子分離溝５を
埋め込むポリシリコン８ｂの表面を酸化して該素子分離
溝５の開口部を塞ぐ酸化膜からなるキャップ９を形成す
る工程を有することを特徴として構成する。In order to solve the above problems, referring to FIG. 1, the first structure of the present invention is that the surface of the semiconductor substrate 1 is selectively oxidized by using an oxidation mask 3 to form a field oxide film 4. And the step of forming the element isolation trench 5 by penetrating the surface of the semiconductor substrate 1 through the field oxide film 4, and selectively oxidizing the element isolation trench 5 using the oxidation mask 3. A step of forming a thermal oxide film 6 on the surface, a step of covering the thermal oxide film 6 and the oxidation mask 3 and depositing an oxidation resistant film 7 on the semiconductor substrate 1, and then the semiconductor substrate 1
The step of depositing the polysilicon layer 8 in which the element isolation trenches 5 are buried, and the polysilicon layer 8 substantially parallel to the surface of the semiconductor substrate 1 until the oxidation resistant film 7 on the field oxide film 4 is exposed. And a step of removing the polysilicon 8a remaining on the region where the field oxide film 4 and the element isolation trench 5 are not formed by etching, and, The second configuration is characterized in that, in the method for manufacturing a semiconductor device of the first configuration, the step of removing the polysilicon layer 8 substantially parallel to the surface of the semiconductor substrate 1 is a polishing step or a wet etching step. In the third and third configurations, in the method of manufacturing the semiconductor device having the first and second configurations, the oxidation resistant film 7 is used as a mask after the step of removing the remaining polysilicon 8a. Configured as characterized by having a step of forming a cap 9 made of oxide film by oxidizing the surface of the polysilicon 8b embed the element separation groove 5 by selective oxidation to close the opening of the element separation groove 5.
【００２６】[0026]
【作用】本発明の構成では，図１（ａ）を参照して，先
ず，素子形成領域を画定する酸化用マスクを用いて半導
体基板１表面を選択的に酸化し，フィールド酸化膜４を
形成する。このとき，フィールド酸化膜４は，完成時の
膜厚よりも薄くする。In the structure of the present invention, referring to FIG. 1A, first, the surface of the semiconductor substrate 1 is selectively oxidized using the oxidation mask that defines the element formation region to form the field oxide film 4. To do. At this time, the field oxide film 4 is made thinner than the film thickness at the time of completion.
【００２７】次いで，フィールド酸化膜４を形成するた
めの選択酸化に用いた酸化用マスク３をそのまま残し
て，素子分離溝５を形成する。かかる素子分離溝５は，
例えばフォトエッチングにより，フィールド酸化膜４を
貫通して半導体基板表面に刻まれた溝として形成され
る。Then, the element isolation trench 5 is formed while leaving the oxidation mask 3 used for the selective oxidation for forming the field oxide film 4 as it is. The element isolation groove 5 is
For example, by photo etching, it is formed as a groove penetrating the field oxide film 4 and carved on the surface of the semiconductor substrate.
【００２８】次いで，図１（ｂ）を参照して，素子形成
領域上に残されている酸化用マスク３を用いて選択酸化
を行う。この選択酸化により，素子分離溝５の内壁に熱
酸化膜６が形成されると同時に，フィールド酸化膜４の
形成領域の酸化が進み所定の完全な厚さを有するフィー
ルド酸化膜４が形成される。Next, referring to FIG. 1B, selective oxidation is performed using the oxidation mask 3 left on the element formation region. By this selective oxidation, the thermal oxide film 6 is formed on the inner wall of the element isolation groove 5, and at the same time, the oxidation of the formation region of the field oxide film 4 progresses to form the field oxide film 4 having a predetermined complete thickness. .
【００２９】即ち，本発明では，初めに薄いフィールド
酸化膜４と素子分離用溝５とを形成し，その後，当初用
いた酸化用マスク３をそのまま利用した熱酸化により，
フィールド酸化膜４の厚膜化と素子分離溝５内壁の熱酸
化とを同時に行う。That is, according to the present invention, the thin field oxide film 4 and the element isolation trench 5 are first formed, and then the thermal oxidation using the oxidation mask 3 used as it is is performed.
The thickening of the field oxide film 4 and the thermal oxidation of the inner wall of the element isolation trench 5 are simultaneously performed.
【００３０】かかる工程では，素子分離溝５の内壁の熱
酸化を含めて，熱酸化の工程は全てフィールド酸化膜４
の選択酸化工程としてその膜厚の増加に寄与する。この
ため，本発明に係るフィールド酸化膜４は，最終のフィ
ールド酸化膜４の膜厚が同一であれば，選択酸化で形成
される通常のフィールド酸化膜とバーズピークを含めて
同一の形状となるから，バーズピークの形状が素子分離
溝５内壁の酸化工程に影響されることがない。In this process, the thermal oxidation process including the thermal oxidation of the inner wall of the element isolation trench 5 is carried out in all the field oxide film 4.
And contributes to the increase in the film thickness. Therefore, if the final field oxide film 4 has the same film thickness, the field oxide film 4 according to the present invention has the same shape as the normal field oxide film formed by selective oxidation, including the bird's peak. Therefore, the shape of the bird's peak is not affected by the oxidation process of the inner wall of the element isolation trench 5.
【００３１】従って，本発明に係るフィールド酸化膜
は，素子分離溝５内壁に熱酸化膜６を形成した後も，通
常の選択酸化により形成されたフィールド酸化膜と同じ
精度を保持するのである。Therefore, the field oxide film according to the present invention maintains the same accuracy as the field oxide film formed by the normal selective oxidation even after the thermal oxide film 6 is formed on the inner wall of the element isolation trench 5.
【００３２】是に対して，前述した従来の方法では，素
子分離溝５内壁の熱酸化時には素子分離溝５のみを選択
的に酸化する。このとき，フィールド酸化膜領域をマス
キングしてフィールド酸化膜の膜厚を抑制するため，バ
ービピークのみが大きくなる。本発明では，かかるフィ
ールド酸化膜厚が一定のままバーズピークのみ大きくと
いう事態を回避することができるのである。On the other hand, in the above-mentioned conventional method, only the element isolation groove 5 is selectively oxidized when the inner wall of the element isolation groove 5 is thermally oxidized. At this time, since the field oxide film region is masked to suppress the film thickness of the field oxide film, only the barbi peak becomes large. In the present invention, it is possible to avoid such a situation that only the bird's peak is large while the field oxide film thickness is constant.
【００３３】本発明の他の構成要素は，ポリシリコンに
よる素子分離溝の埋め込みに関する。本発明では，上記
の工程によりフィールド酸化膜４及び内壁に熱酸化膜６
を有する素子分離溝５を形成したのち，図１（ｃ）を参
照して，熱酸化膜６，フィールド酸化膜４及び酸化用マ
スク３の表面を覆う耐酸化膜７，例えば窒化膜を形成す
る。Another component of the present invention relates to the filling of the element isolation trench with polysilicon. According to the present invention, the thermal oxide film 6 is formed on the field oxide film 4 and the inner wall by the above process.
After forming the element isolation trench 5 having the structure shown in FIG. 1C, an oxidation resistant film 7, for example, a nitride film is formed to cover the surfaces of the thermal oxide film 6, the field oxide film 4 and the oxidation mask 3 with reference to FIG. .
【００３４】次いで，素子分離溝５を埋め込むポリシリ
コン層を半導体基板１上全面に堆積した後，ポリシリコ
ン層をフィールド酸化膜４上の耐酸化膜７が表出するま
で半導体基板１表面と平行に除去する。この様なポリシ
リコン層の除去は，例えばフィールド酸化膜４上の耐酸
化膜７をストッバーとする，研磨又はエッチバックによ
りなすことができる。Next, after depositing a polysilicon layer filling the element isolation trenches 5 on the entire surface of the semiconductor substrate 1, the polysilicon layer is parallel to the surface of the semiconductor substrate 1 until the oxidation resistant film 7 on the field oxide film 4 is exposed. To remove. Such removal of the polysilicon layer can be performed by, for example, polishing or etchback using the oxidation resistant film 7 on the field oxide film 4 as a stover.
【００３５】次いで，図１（ｄ）を参照して，フィール
ド酸化膜４が形成されないため窪みとなる素子形成領域
上に残るポリシリコン８ａをエッチングにより除去す
る。このエッチングは，等方性エッチング，特にウエッ
トエッチングによると下地層のダメージを最小にするこ
とができる。Then, referring to FIG. 1D, the polysilicon 8a remaining on the element forming region which will be a depression because the field oxide film 4 is not formed is removed by etching. This etching can minimize damage to the underlying layer by isotropic etching, particularly wet etching.
【００３６】かかる構成では，フィールド酸化に用いら
れた酸化用マスク３が，フィールド酸化膜４の間の窪み
となる素子形成領域上にこの窪みを埋める形で残るた
め，酸化用マスク３の厚さ分だけ窪みが埋め込まれて浅
くなる結果，ポリシリコン層を堆積すべき表面が平坦に
なるのである。In such a structure, the oxidation mask 3 used for the field oxidation remains in the form of filling the depressions on the element forming regions between the field oxide films 4, so that the thickness of the oxidation mask 3 is increased. As a result of the depressions being buried by that amount and becoming shallower, the surface on which the polysilicon layer is to be deposited becomes flat.
【００３７】このため，この素子形成領域上の窪んだ領
域に残るポリシリコン8aは僅かなエッチングにより容易
に除去されるから，このとき素子分離溝５を埋め込むポ
リシリコン８ｂ表面のエッチング量は僅少である。従っ
て素子分離溝５の開口部に生ずる凹部は浅いのである。For this reason, the polysilicon 8a remaining in the recessed region on the device forming region is easily removed by a slight etching, and at this time, the etching amount of the surface of the polysilicon 8b filling the device isolation trench 5 is small. is there. Therefore, the recess formed in the opening of the element isolation groove 5 is shallow.
【００３８】さらに，上述したポリシリコン層の研磨又
はバックエッチングを過剰にすることで素子形成領域上
にポリシリコン８ａを残すことなく除去することもでき
る。この方法によれば，エッチング工程を省略できる。
かかる場合，素子形成領域上の窪みが浅いことから，素
子分離溝５を埋めるポリシリコン８ｂの除去量は少な
く，素子分離溝５の開口部に深い凹部を生ずることはな
い。Furthermore, by excessively polishing or back-etching the polysilicon layer, it is possible to remove the polysilicon 8a without leaving it on the element forming region. According to this method, the etching step can be omitted.
In this case, since the depressions on the element formation region are shallow, the amount of polysilicon 8b filling the element isolation trench 5 is small, and a deep recess is not formed in the opening of the element isolation trench 5.
【００３９】上述の様に，本発明では，素子分離溝５を
ポリシリコン８ｂで埋め込むときに素子形成領域上の窪
みを小さくできるために，素子分離溝５の開口部に深い
凹部が形成されないのである。As described above, according to the present invention, when the element isolation groove 5 is filled with the polysilicon 8b, the depression on the element formation region can be made small, so that no deep recess is formed in the opening of the element isolation groove 5. is there.
【００４０】なお，素子分離溝５の開口部のポリシリコ
ン８ｂは，図１（ｄ）を参照して，必要に応じて，例え
ば耐酸化膜７をマスクとする熱酸化により酸化し，Ｓｉ
Ｏ2からなるキャップを形成することができる。本構成
によれば，上述したパーズピークが小さくかつ表面が平
坦な素子分離領域を構成する素子分離溝の開口部に，特
別の工程を追加することなく容易にキャップを形成する
ことができる。The polysilicon 8b at the opening of the element isolation trench 5 is oxidized by thermal oxidation using, for example, the oxidation resistant film 7 as a mask as shown in FIG.
A cap made of O 2 can be formed. According to this configuration, the cap can be easily formed in the opening of the element isolation groove that constitutes the element isolation region having a small surface peak and a flat surface described above, without adding a special step.
【００４１】さらにその後，必要ならば，耐酸化膜７及
び酸化用マスク３をエッチングして除去することができ
る。After that, if necessary, the oxidation resistant film 7 and the oxidation mask 3 can be removed by etching.
【００４２】[0042]
【実施例】以下，本発明をバイポーラ集積回路に適用し
た実施例を参照して，詳細に説明する。Embodiments will be described in detail below with reference to embodiments in which the present invention is applied to a bipolar integrated circuit.
【００４３】図２は本発明の実施例断面工程図（その
１），図３は本発明の実施例断面工程図（その２）であ
り，共に半導体基板の断面により素子分離領域の形成工
程を表している。なお図３は，図２の後工程を表してい
る。FIG. 2 is a sectional process diagram of the embodiment of the present invention (No. 1), and FIG. 3 is a sectional process diagram of the embodiment of the present invention (No. 2). It represents. Note that FIG. 3 illustrates a post process of FIG. 2.
【００４４】先ず，図２（ａ）を参照して，シリコン基
板１ａ表面に埋込み層１ｂを形成し，その上に例えば厚
さ１５０nmのエピタキシャル層１ｃを堆積したエピタキ
シャル基板を半導体基板１として用いる。First, referring to FIG. 2A, a buried layer 1b is formed on the surface of a silicon substrate 1a, and an epitaxial layer 1c having a thickness of 150 nm, for example, is deposited on the buried layer 1b.
【００４５】次いで，エピタキシャル層１ｃ表面を酸化
し例えば１０〜２０nmのＳｉＯ2 薄膜２を形成する。さ
らにＳｉＯ2 薄膜２上に，窒化シリコンを例えば１５０
nm堆積し，この窒化シリコンをフォトエッチングして素
子形成領域を画定する窒化シリコンマスク３を形成す
る。Next, the surface of the epitaxial layer 1c is oxidized to form a SiO 2 thin film 2 of 10 to 20 nm, for example. Further, on the SiO 2 thin film 2, silicon nitride, for example, 150
nm is deposited, and this silicon nitride is photoetched to form a silicon nitride mask 3 that defines an element formation region.
【００４６】次いで，窒化シリコンマスク３を選択酸化
用マスクとして用い，完成時の厚さよりも例えば２００
nm薄い厚さ４００nmのフィールド酸化膜４を形成する。
次いで，図２（ｂ）を参照して，半導体基板１上全面に
リン化ガラス１０（ＰＳＧ）を堆積し，リン化ガラス１
０のフィールド酸化膜４上の領域に素子分離溝５を画定
する窓１０ａを開口する。かかる窓１０ａは，図示され
ていないレジストマスクを用いた異方性エッチングによ
り開口することができる。Next, the silicon nitride mask 3 is used as a mask for selective oxidation, and the thickness is set to, for example, 200 than the thickness at the time of completion.
A field oxide film 4 having a thickness of 400 nm and a thickness of 400 nm is formed.
Next, referring to FIG. 2B, phosphide glass 10 (PSG) is deposited on the entire surface of the semiconductor substrate 1,
A window 10a that defines the element isolation trench 5 is opened in the region of 0 on the field oxide film 4. The window 10a can be opened by anisotropic etching using a resist mask (not shown).
【００４７】次いで，図２（ｃ）を参照して，リン化ガ
ラス１０をマスクとする異方性エッチングにより，エピ
タキシャル層１ｃ及び埋込み層１ｂを貫通してシリコン
基板１ａを彫り込む素子分離溝５を形成する。かかる溝
は，例えば幅１．２μｍ，深さ４〜５μｍである。勿
論，溝の寸法は半導体素子に応じたものとすることがで
きる。Next, referring to FIG. 2 (c), the element isolation trench 5 which engraves the silicon substrate 1a through the epitaxial layer 1c and the buried layer 1b by anisotropic etching using the phosphide glass 10 as a mask. To form. Such a groove has a width of 1.2 μm and a depth of 4 to 5 μm, for example. Of course, the dimensions of the groove can be adapted to the semiconductor device.
【００４８】次いで，リン化ガラス１０をエッチングし
て除去した後，素子分離溝５の底にチャネルストッパと
なる不純物イオンを注入する。次いで，図２（ｄ）を参
照して，素子形成領域上に残る窒化シリコンマスク３を
用いて選択的に熱酸化をする。この熱酸化によりフィー
ルド酸化膜４の厚さは例えば２００nm増加して所定の厚
さ６００nmとなる。同時に素子分離溝５の内壁が熱酸化
され例えば厚さ３００nmの熱酸化膜６が形成される。こ
のフィールド酸化膜４のバーズピークは，前述したよう
に通常の選択酸化により形成された厚さ６００nmのフィ
ールド酸化膜が形成するバーズピークと同じ大きさであ
る。なお，素子分離溝の底の熱酸化膜６とシリコン基板
１ａとの界面にはチャネルストッバ領域が形成される。Next, the phosphide glass 10 is removed by etching, and then impurity ions serving as a channel stopper are implanted into the bottom of the element isolation trench 5. Next, referring to FIG. 2D, thermal oxidation is selectively performed using the silicon nitride mask 3 remaining on the element formation region. By this thermal oxidation, the thickness of the field oxide film 4 is increased by, for example, 200 nm to a predetermined thickness of 600 nm. At the same time, the inner wall of the element isolation trench 5 is thermally oxidized to form a thermal oxide film 6 having a thickness of 300 nm, for example. The bird's peak of the field oxide film 4 has the same magnitude as the bird's peak formed by the 600 nm-thick field oxide film formed by the normal selective oxidation as described above. A channel stopper region is formed at the interface between the thermal oxide film 6 at the bottom of the element isolation groove and the silicon substrate 1a.
【００４９】次いで，図３（ｅ）を参照して，例えばＣ
ＶＤ法を用いて，例えば厚さ３０nmの窒化膜７（窒化シ
リコン膜）を素子分離溝の内面及び基板表面を覆い堆積
する。Next, referring to FIG. 3E, for example, C
Using the VD method, for example, a nitride film 7 (silicon nitride film) having a thickness of 30 nm is deposited so as to cover the inner surface of the element isolation trench and the substrate surface.
【００５０】この窒化膜７は，作用の欄で既述した耐酸
化膜７と同一作用をするもので，この明細書及び図面に
おいて同一の符号を附している。次いで，窒化膜７上に
例えば厚さ２μｍのポリシリコン層８を例えばＣＶＤ法
により，素子分離溝５を埋込み堆積する。The nitride film 7 has the same function as the oxidation resistant film 7 described above in the section of the function, and the same reference numerals are given in this specification and the drawings. Then, a polysilicon layer 8 having a thickness of 2 μm, for example, is deposited on the nitride film 7 by, for example, a CVD method so as to fill the element isolation trench 5.
【００５１】次いで，ポリシリコン層８を例えばエッチ
バック又は研磨によりフィールド酸化膜４上の窒化膜７
が表出するまで除去する。この結果，図３（ｆ）を参照
して，素子分離溝５を埋め込むポリシリコン８ｂ及びフ
ィールド酸化膜４の間に形成された窪みに残るポリシリ
コン８ａを除いて，ポリシリコン層８は除去される。Then, the polysilicon layer 8 is formed on the field oxide film 4 by etching back or polishing, for example.
Remove until appears. As a result, referring to FIG. 3F, the polysilicon layer 8 is removed except for the polysilicon 8b filling the element isolation trench 5 and the polysilicon 8a remaining in the recess formed between the field oxide film 4. It
【００５２】次いで，図３（ｆ）を参照して，窪みに残
るポリシリコン８ａを例えばウエットエッチングにより
除去する。勿論他のエッチング方法，例えば等方性プラ
ズマエッチングを用いることもできる。Next, referring to FIG. 3F, the polysilicon 8a remaining in the recess is removed by, for example, wet etching. Of course, other etching methods such as isotropic plasma etching can also be used.
【００５３】このポリシリコン８ａが残る窪みは，厚さ
６００nmのフィールド酸化膜４の谷間に相当する素子形
成領域上に形成された窪みであり，フィールド酸化膜４
の厚さの略半分にあたる３００nmの深さを，厚さ１５０
nmの窒化シリコンマスク３で埋め込んだ形状をしてい
る。従って，窒化膜７表面の窪みの深さは略１５０nmと
なる。これは，従来の方法による場合の１／２の深さに
過ぎない。The depression where the polysilicon 8a remains is a depression formed on the element forming region corresponding to the valley of the field oxide film 4 having a thickness of 600 nm.
Of 300 nm, which is about half the thickness of
It has a shape embedded with a silicon nitride mask 3 of nm. Therefore, the depth of the depression on the surface of the nitride film 7 is about 150 nm. This is only half the depth of the conventional method.
【００５４】このため，本実施例では僅かなエッチング
によっても残留するポリシリコン８ａが除去されるか
ら，素子分離溝５を埋め込むポリシリコン８ｂ表面のエ
ッチング量は僅少であり，素子分離溝５上の凹凸は浅い
ものとなる。Therefore, in this embodiment, since the remaining polysilicon 8a is removed by a slight etching, the amount of etching on the surface of the polysilicon 8b that fills the element isolation trench 5 is small, and the polysilicon above the element isolation trench 5 is etched. The unevenness is shallow.
【００５５】次いで，同じく図３（ｆ）を参照して，熱
酸化により素子分離溝５を埋め込むポリシリコン８ｂの
表面を酸化し，図３（ｇ）を参照して，素子分離溝５の
開口部を塞ぐＳｉＯ2 からなるキャップ９を形成する。
なお，この熱酸化では，素子分離溝５の開口部以外の領
域は窒化膜７で覆われているため酸化されない。Next, referring also to FIG. 3F, the surface of the polysilicon 8b filling the element isolation trench 5 is oxidized by thermal oxidation, and the opening of the element isolation trench 5 is referenced with reference to FIG. 3G. A cap 9 made of SiO 2 for closing the portion is formed.
In this thermal oxidation, the region other than the opening of the element isolation trench 5 is covered with the nitride film 7 and is not oxidized.
【００５６】次いで，表出する窒化膜７，及び窒化シリ
コンマスク３をエッチングして除去することで，素子形
成領域とこれを絶縁分離する素子分離領域が形成され
る。次いで，バイポーラトランジスタの通常の製造工程
を経て半導体装置が製造される。Next, the exposed nitride film 7 and the silicon nitride mask 3 are etched and removed to form an element formation region and an element isolation region for insulating the element formation region. Then, the semiconductor device is manufactured through the normal manufacturing process of the bipolar transistor.
【００５７】上記の実施例はバイポーラトランジスタを
用いた半導体装置についてであるが，電界効果トランジ
スタについても適用されることは当然である。Although the above-described embodiment is directed to a semiconductor device using a bipolar transistor, it goes without saying that it is also applied to a field effect transistor.
【００５８】[0058]
【発明の効果】上述したように本発明によれば，素子分
離溝の内壁の熱酸化によってもフィールド酸化膜のバー
ズピークの増大はなく，また素子分離溝の上面も平坦に
形成されるから，精密かつ平坦な素子分離領域を形成す
る半導体装置の製造方法を提供することができ，半導体
装置の性能向上に大いに寄与する。As described above, according to the present invention, the bird's peak of the field oxide film is not increased even by the thermal oxidation of the inner wall of the element isolation groove, and the upper surface of the element isolation groove is formed flat. It is possible to provide a method for manufacturing a semiconductor device in which a precise and flat element isolation region is formed, which greatly contributes to the performance improvement of the semiconductor device.
【図１】 本発明の原理説明図FIG. 1 is an explanatory view of the principle of the present invention.
【図２】 本発明の実施例断面工程図（その１）FIG. 2 is a sectional process drawing of the embodiment of the present invention (No. 1)
【図３】 本発明の実施例断面工程図（その２）FIG. 3 is a sectional process drawing of an example of the present invention (No. 2)
【図４】 従来例断面工程図（その１）FIG. 4 is a sectional view of a conventional example (No. 1)
【図５】 従来例断面工程図（その２）FIG. 5 is a sectional view of a conventional example (No. 2)
１ 半導体基板 １ａ シリコン基板 １ｂ 埋込み層 １ｃ エピタキシャル層 ２ ＳｉＯ2 薄膜 ３ 酸化用マスク（窒化シリコンマスク） ４ フィールド酸化膜 ５ 素子分離溝 ６ 熱酸化膜 ７ 耐酸化膜（窒化膜） ８ ポリシリコン層 ８ａ，８ｂ ポリシリコン ９ キャップ １０ りん化ガラス １０ａ 窓 １１ 窒化層1 Semiconductor Substrate 1a Silicon Substrate 1b Buried Layer 1c Epitaxial Layer 2 SiO 2 Thin Film 3 Oxide Mask (Silicon Nitride Mask) 4 Field Oxide Film 5 Element Isolation Groove 6 Thermal Oxide Film 7 Oxidation Resistant Film (Nitride Film) 8 Polysilicon Layer 8a , 8b Polysilicon 9 Cap 10 Phosphide glass 10a Window 11 Nitride layer
Claims (3)
（３）を用いて選択的に酸化しフィールド酸化膜（４）
を形成する工程と， 該フィールド酸化膜（４）を貫通して該半導体基板
（１）表面を堀り込み素子分離溝（５）を形成する工程
と， 該酸化用マスク（３）を用いた選択酸化により，該素子
分離溝（５）の表面に熱酸化膜（６）を形成する工程
と， 該熱酸化膜（６）及び該酸化用マスク（３）を覆い該半
導体基板（１）上に耐酸化膜（７）を堆積する工程と， 次いで，該半導体基板（１）上に該素子分離溝（５）を
埋め込みポリシリコン層（８）を堆積する工程と， 該フィールド酸化膜（４）上の該耐酸化膜（７）を表出
するまで該半導体基板（１）表面と略平行に該ポリシリ
コン層（８）を除去する工程と， 次いで，エッチングにより該フィールド酸化膜（４）及
び該素子分離溝（５）が形成されていない領域上に残留
するポリシリコン（８ａ）を除去する工程とを有するこ
とを特徴とする半導体装置の製造方法。1. A field oxide film (4) obtained by selectively oxidizing the surface of a semiconductor substrate (1) using an oxidation mask (3).
And a step of forming an element isolation groove (5) by penetrating the field oxide film (4) and digging the surface of the semiconductor substrate (1), and using the oxidation mask (3). A step of forming a thermal oxide film (6) on the surface of the element isolation trench (5) by selective oxidation, and covering the thermal oxide film (6) and the oxidation mask (3) on the semiconductor substrate (1) A step of depositing an oxidation resistant film (7) on the semiconductor substrate (1), a step of depositing a polysilicon layer (8) filling the element isolation trench (5) on the semiconductor substrate (1), and a step of depositing the field oxide film (4). ) A step of removing the polysilicon layer (8) substantially parallel to the surface of the semiconductor substrate (1) until the oxidation resistant film (7) is exposed, and then etching the field oxide film (4) And polysilicon remaining on a region where the element isolation trench (5) is not formed The method of manufacturing a semiconductor device characterized by a step of removing 8a).
おいて， 該半導体基板（１）表面と略平行に該ポリシリコン層
（８）を除去する工程が，研磨工程又はウエットエッチ
ング工程であることを特徴とする半導体装置の製造方
法。2. The method of manufacturing a semiconductor device according to claim 1, wherein the step of removing the polysilicon layer (8) substantially parallel to the surface of the semiconductor substrate (1) is a polishing step or a wet etching step. A method for manufacturing a semiconductor device, comprising:
の製造方法において， 残留する該ポリシリコン（８ａ）を除去する工程の後，
該耐酸化膜（７）をマスクとする選択的酸化により該素
子分離溝（５）を埋め込むポリシリコン（８ｂ）の表面
を酸化して該素子分離溝（５）の開口部を塞ぐ酸化膜か
らなるキャップ（９）を形成する工程を有することを特
徴とする半導体装置の製造方法。3. The method of manufacturing a semiconductor device according to claim 1, wherein after the step of removing the remaining polysilicon (8a),
From an oxide film that closes the opening of the element isolation trench (5) by oxidizing the surface of the polysilicon (8b) filling the element isolation trench (5) by selective oxidation using the oxidation resistant film (7) as a mask. A method of manufacturing a semiconductor device, comprising the step of forming a cap (9) which is
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1433493A JPH06232248A (en) | 1993-02-01 | 1993-02-01 | Manufacture of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1433493A JPH06232248A (en) | 1993-02-01 | 1993-02-01 | Manufacture of semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06232248A true JPH06232248A (en) | 1994-08-19 |
Family
ID=11858174
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1433493A Withdrawn JPH06232248A (en) | 1993-02-01 | 1993-02-01 | Manufacture of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06232248A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009124178A (en) * | 1997-06-13 | 2009-06-04 | United Microelectronics Corp | Method of manufacturing semiconductor device |
| US7791163B2 (en) | 2004-10-25 | 2010-09-07 | Renesas Technology Corp. | Semiconductor device and its manufacturing method |
-
1993
- 1993-02-01 JP JP1433493A patent/JPH06232248A/en not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009124178A (en) * | 1997-06-13 | 2009-06-04 | United Microelectronics Corp | Method of manufacturing semiconductor device |
| US7791163B2 (en) | 2004-10-25 | 2010-09-07 | Renesas Technology Corp. | Semiconductor device and its manufacturing method |
| US8043918B2 (en) | 2004-10-25 | 2011-10-25 | Renesas Electronics Corporation | Semiconductor device and its manufacturing method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6352468B2 (en) | ||
| JPH0449777B2 (en) | ||
| JP2000012676A (en) | Method of isolating elements through trenches of semiconductor device | |
| JPH0410740B2 (en) | ||
| US5371036A (en) | Locos technology with narrow silicon trench | |
| KR100244847B1 (en) | Methods to prevent divot formation in shallow trench isolation areas and integrated circuit chip formed thereby | |
| JPH0521591A (en) | Manufacture of semiconductor device | |
| US6103581A (en) | Method for producing shallow trench isolation structure | |
| JPH06232248A (en) | Manufacture of semiconductor device | |
| JP2000323565A (en) | Manufacture of semiconductor device and semiconductor device | |
| JP2757358B2 (en) | Method for manufacturing semiconductor device | |
| KR0148602B1 (en) | Elements isolation method for semiconductor devices | |
| JPH09289245A (en) | Fabrication method of semiconductor device | |
| TW415017B (en) | Method of improving trench isolation | |
| JPH0823027A (en) | Manufacture of semiconductor device | |
| KR100596876B1 (en) | Method for forming device isolation film of semiconductor device | |
| JPH05166921A (en) | Manufacture of semiconductor device | |
| JP3160928B2 (en) | Element isolation formation method | |
| JPH0521592A (en) | Manufacture of semiconductor device and semiconductor device | |
| KR100343132B1 (en) | Method for forming isolation layer of semiconductor | |
| KR100214530B1 (en) | Method for forming trench element isolation structure | |
| JPH1126569A (en) | Manufacture of semiconductor device | |
| JPH09153542A (en) | Method of manufacturing semiconductor device | |
| JPH0344060A (en) | Manufacture of semiconductor integrated circuit device | |
| JPH0834241B2 (en) | Method for manufacturing semiconductor integrated circuit device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000404 |