JPH06230081A - Abnormal position detector for electronic equipment board and probe used in this - Google Patents
Abnormal position detector for electronic equipment board and probe used in thisInfo
- Publication number
- JPH06230081A JPH06230081A JP5013876A JP1387693A JPH06230081A JP H06230081 A JPH06230081 A JP H06230081A JP 5013876 A JP5013876 A JP 5013876A JP 1387693 A JP1387693 A JP 1387693A JP H06230081 A JPH06230081 A JP H06230081A
- Authority
- JP
- Japan
- Prior art keywords
- probe
- test point
- detecting
- voltage
- board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】この発明は電子機器のボードに搭
載された電子回路網の故障個所を特定するために有効に
利用され、電子回路網の各ノード(試験点)の異常を検
出する異常個所検出装置、及びこれに用いるプローブに
関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention is effectively used to identify a failure point in an electronic circuit network mounted on a board of an electronic device, and detects an abnormality in each node (test point) of the electronic circuit network. The present invention relates to a position detection device and a probe used therefor.
【0002】[0002]
【従来の技術】電子回路網の故障診断技術としては「シ
グネチャ解析法」が知られている。これはテストパター
ン発生手段としてリニアフィードバックシフトレジスタ
を用いて疑似ランダムパターンを発生させ、そのシフト
レジスタの入力にテスト結果を順次入力させながらシフ
ト動作を繰返すと、シフトレジスタの各シフト段の最終
値は入力パターン系列(テスト結果)に対応した特定の
値(シグネチャ)に決まる。よって良品時のその値を記
憶しておき、照合することでその回路網の良否を判断す
るものである。2. Description of the Related Art A "signature analysis method" is known as a failure diagnosis technology for electronic circuits. This is because a pseudo random pattern is generated by using a linear feedback shift register as a test pattern generating means, and when the shift operation is repeated while sequentially inputting the test result to the input of the shift register, the final value of each shift stage of the shift register is It is determined by a specific value (signature) corresponding to the input pattern series (test result). Therefore, the value of a non-defective product is stored and the quality of the circuit network is determined by checking the value.
【0003】[0003]
【発明が解決しようとする課題】上述した従来の技術は
故障個所を特定する試験回路をその機器自体に一部もし
くは全部を内蔵する必要があった。またこれを内蔵して
ない電子回路網については、故障個所を特定するための
異常個所を、簡易に検出するものがなく、比較的高価な
ものでしかも専門的知識を必要とする手段を使用するし
かなかった。In the above-mentioned conventional technique, it is necessary to incorporate a part or all of the test circuit for identifying the failure part in the device itself. In addition, for an electronic circuit network that does not have this built-in, there is no one that can easily detect an abnormal point for specifying a failure point, and a relatively expensive means that requires specialized knowledge is used. There was nothing else.
【0004】さらに、上述の「シグネチャ解析法」は主
としてマイクロプロセッサ回路を含むロジック回路を対
象としたものであり、アナログ回路に対して利用するこ
とができない。従ってアナログ回路を含む回路網一般の
ものについて故障個所を特定するには他の技術と組合せ
使用する必要があるという問題があった。この発明の目
的はロジック回路のみならずアナログ回路の故障個所も
特定することを可能とすることに利用でき、しかも頗る
安価に構成することができる電子機器ボードの異常個所
検出装置及びこれに使用するプローブを提供することに
ある。Furthermore, the above-mentioned "signature analysis method" is intended mainly for logic circuits including microprocessor circuits, and cannot be used for analog circuits. Therefore, there is a problem that it is necessary to use it in combination with other techniques in order to specify a failure point in a general network including an analog circuit. The object of the present invention is to utilize for enabling to identify the faulty part of not only the logic circuit but also the analog circuit, and moreover, it can be constructed at a very low cost, and the abnormal part detecting device for an electronic equipment board and the use thereof To provide a probe.
【0005】[0005]
【課題を解決するための手段】請求項1の発明によれば
ボードに搭載された電子回路網の試験点における信号の
平均電圧がプローブで検出され、そのプローブが電圧を
検出している試験点を識別する識別情報が入力手段によ
り入力される。各試験点の識別情報別に基準データがメ
モリに記憶されてあり、プローブからの検出電圧と、そ
の入力された識別情報によりメモリを参照して得られた
基準データとが比較判定され、その判定結果が報知され
る。入力手段、メモリ、比較手段、報知手段は本体に保
持される。 請求項2の発明によれば上記プローブは試
験点における信号のピーク電圧も検出することができる
ようにされている。According to the present invention, a probe detects an average voltage of a signal at a test point of an electronic network mounted on a board, and the probe detects the voltage. Identification information for identifying is input by the input means. The reference data is stored in the memory for each identification information of each test point, and the detection voltage from the probe and the reference data obtained by referring to the memory by the input identification information are compared and judged, and the judgment result Is notified. The input unit, the memory, the comparison unit, and the notification unit are held in the main body. According to the invention of claim 2, the probe can detect the peak voltage of the signal at the test point.
【0006】請求項3の発明によればボードに搭載され
た電子回路網の各試験点にプローブが電気的に接触さ
れ、そのプローブからの入力された試験点の信号の平均
電圧が検出され、更にプローブが接触している試験点を
識別する識別情報が入力され、各試験点の識別情報別に
基準データがメモリに記憶されてあり、プローブを試験
点に接触させた状態で、上記検出平均電圧と入力された
識別情報によりメモリを参照して得た基準データとが比
較判定され、その判定結果が報知される。平均検出手
段、入力手段、メモリ、比較手段、報知手段は本体に保
持される。According to the invention of claim 3, the probe is electrically contacted with each test point of the electronic circuit network mounted on the board, and the average voltage of the signal of the test point inputted from the probe is detected, Further, identification information for identifying the test point with which the probe is in contact is input, reference data is stored in the memory for each identification information of each test point, and the detected average voltage is detected in the state where the probe is in contact with the test point. Is compared with the reference data obtained by referring to the memory by the input identification information, and the determination result is notified. The average detection means, the input means, the memory, the comparison means, and the notification means are held in the main body.
【0007】請求項4の発明によれば請求項3の発明に
おいてプローブからの入力された試験点の信号のピーク
電圧検出手段が本体に設けられ、ピーク電圧と基準デー
タとの比較判定が行われる。請求項5の発明によれば請
求項2又は4の発明でピーク検出手段はコンデンサ経由
後の正方向ピーク電圧と負方向ピーク電圧とを検出し、
これら検出両ピーク電圧と検出平均電圧とからマーク率
が演算され、そのマーク率とメモリに予め記憶されてい
る対応試験点のマーク率の基準データとの比較判定がな
される。According to the invention of claim 4, in the invention of claim 3, peak voltage detecting means of the signal of the test point inputted from the probe is provided in the main body, and the comparison judgment of the peak voltage and the reference data is performed. . According to the invention of claim 5, in the invention of claim 2 or 4, the peak detecting means detects the positive peak voltage and the negative peak voltage after passing through the capacitor,
The mark ratio is calculated from the detected peak voltage and the detected average voltage, and the mark ratio is compared with the reference data of the mark ratio of the corresponding test point stored in the memory in advance.
【0008】請求項6の発明によれば請求項1又は2の
発明において、プローブ内で試験点からの各入力信号が
所定幅、所定振幅のパルスに変換され、その変換された
パルスの平均電圧が検出される。請求項7の発明によれ
ば請求項3又は4の発明において、プローブから本体に
入力された各信号が所定幅、所定振幅のパルスに変換さ
れ、更にその変換されたパルスの平均電圧が検出され
る。According to the invention of claim 6, in the invention of claim 1 or 2, each input signal from the test point is converted into a pulse having a predetermined width and a predetermined amplitude in the probe, and an average voltage of the converted pulse. Is detected. According to the invention of claim 7, in the invention of claim 3 or 4, each signal input from the probe to the main body is converted into a pulse having a predetermined width and a predetermined amplitude, and the average voltage of the converted pulse is detected. It
【0009】請求項8の発明によれば請求項1〜7の何
れかの発明において、メモリには試験点の識別情報とし
て固有番号(ID番号)が記憶され、上記入力手段とし
て、ボードの試験点自体又はその近くに付けられた固有
番号を光学的に読取る手段がプローブに取付けられてい
る。請求項9の発明によれば請求項1〜7の何れかの発
明において、試験点の識別情報としてその位置座標がメ
モリに記憶され、プローブをボード上に位置させるとそ
の位置座標が入力手段としての位置デジタイザにより検
出されて本体へ供給される。According to an eighth aspect of the present invention, in any one of the first to seventh aspects of the present invention, a unique number (ID number) is stored in the memory as identification information of the test point, and the board test is performed as the input means. Means are attached to the probe to optically read the unique number attached at or near the point itself. According to the invention of claim 9, in any one of claims 1 to 7, the position coordinates are stored in a memory as identification information of the test point, and when the probe is positioned on the board, the position coordinates are used as the input means. Is detected by the position digitizer and is supplied to the main body.
【0010】請求項10の発明によれば請求項1〜7の
何れかの発明において、メモリに各試験点のボード上の
位置座標も記憶されてあり、プローブがボード上を移動
されて各試験点と接触され、その移動接触が試験点の位
置座標を順次読出して自動的に行われる。請求項11の
発明によれば請求項1〜7の何れかの発明において、複
数のプローブが、ボードの試験点が在り得る各位置の配
置と同一配置をもって保持され、これらプローブがボー
ド上の複数の試験点と接触させた状態で、プローブより
の信号または電圧が所定の順に取込まれる。According to the invention of claim 10, in any one of claims 1 to 7, the position coordinates on the board of each test point are also stored in the memory, and the probe is moved on the board to perform each test. A point is contacted and its moving contact is automatically performed by sequentially reading the position coordinates of the test point. According to the invention of claim 11, in the invention of any one of claims 1 to 7, a plurality of probes are held in the same arrangement as the arrangement of each position where a test point of the board may exist, and these probes are arranged on the board in a plurality of positions. The signal or voltage from the probe is captured in a predetermined order while being in contact with the test point of.
【0011】請求項12の発明によれば請求項1〜7の
何れかの発明において、基準データ設定モードや試験デ
ータ取得モードなどのモードの指定が行われ、基準デー
タ設定モードを指定した状態で、試験点の識別情報と基
準データとが入力され、識別情報別に基準データがメモ
リに記憶される。According to the twelfth aspect of the invention, in any one of the first to seventh aspects of the invention, a mode such as a reference data setting mode or a test data acquisition mode is designated, and the reference data setting mode is designated. The test point identification information and the reference data are input, and the reference data is stored in the memory for each identification information.
【0012】[0012]
【実施例】図1にこの発明の実施例を示す。この発明の
異常個所検出装置の本体11にプローブ12が接続され
る。プローブ12はペン状ボディ13の先端から針状コ
ンタクト14が突出され、コンタクト14はボード(図
示せず)に搭載された電子回路網の試験点と電気的に接
触させることができる。このプローブ12はこの実施例
ではボディ13内に平均検出回路15とピーク検出回路
16とが収容され、コンタクト14が接触している試験
点の信号の平均電圧を平均検出回路15で検出すること
ができ、またその試験点の信号のピーク電圧をピーク検
出回路16で検出できるようにされている。またこの実
施例ではコンタクト14と平行にアース用接触部17が
ボディ13から突出されている。FIG. 1 shows an embodiment of the present invention. The probe 12 is connected to the main body 11 of the abnormal point detecting device of the present invention. The probe 12 has a needle-shaped contact 14 protruding from the tip of a pen-shaped body 13, and the contact 14 can be electrically contacted with a test point of an electronic circuit network mounted on a board (not shown). In this embodiment, the probe 12 has an average detection circuit 15 and a peak detection circuit 16 housed in the body 13, and the average detection circuit 15 can detect the average voltage of the signal at the test point with which the contact 14 is in contact. In addition, the peak voltage of the signal at the test point can be detected by the peak detection circuit 16. Further, in this embodiment, the ground contact portion 17 is projected from the body 13 in parallel with the contact 14.
【0013】平均検出回路15は例えば図2Aに示すよ
うに、コンタクト14と接続される端子18に抵抗器1
9の一端が接続され、抵抗器19の他端がコンデンサ2
1を通じて接地される。これら抵抗器19及びコンデン
サ21は平均検出回路15を構成している。この例では
平均検出回路15の出力側、つまり抵抗器19及びコン
デンサ15の接続点は高入力インピーダンスのバッファ
22に接続されている。図1ではバッファ22を含めて
平均検出回路15とされている。As shown in FIG. 2A, the average detecting circuit 15 has a resistor 18 connected to a terminal 18 connected to the contact 14.
9 is connected to one end, and the other end of the resistor 19 is connected to the capacitor 2
It is grounded through 1. The resistor 19 and the capacitor 21 form an average detection circuit 15. In this example, the output side of the average detection circuit 15, that is, the connection point of the resistor 19 and the capacitor 15 is connected to the buffer 22 having a high input impedance. In FIG. 1, the average detection circuit 15 including the buffer 22 is used.
【0014】ピーク検出回路16は例えば図2Bに示す
ようにコンタクト14に接続される端子18に交流結合
回路23が接続される。つまり端子18に直流遮断用の
コンデンサ24の一端が接続され、コンデンサ24の他
端は抵抗器25を通じて接地されると共にダイオード2
6の一端に接続され、ダイオード26の他端は平滑用コ
ンデンサ27を通じて接地される。また必要に応じて、
図2Bに点線で示したコンデンサ27の放電用スイッチ
30が使われることもある。また端子18と交流結合回
路23の間に、高入力インピーダンス化を目的としてバ
ッファ(図示せず)が挿入されることもある。コンデン
サ24、27、抵抗器25及びダイオード26によりピ
ーク検出回路16が構成されている。この例ではピーク
検出回路16の出力側、つまりダイオード26及びコン
デンサ27の接続点は高入力インピーダンスのバッファ
28に接続され、バッファ28を含めた構成が図1では
ピーク検出回路16とされている。In the peak detection circuit 16, for example, as shown in FIG. 2B, an AC coupling circuit 23 is connected to a terminal 18 connected to the contact 14. That is, one end of the DC blocking capacitor 24 is connected to the terminal 18, and the other end of the capacitor 24 is grounded through the resistor 25 and the diode 2
6 is connected to one end, and the other end of the diode 26 is grounded through the smoothing capacitor 27. Also, if necessary,
The discharge switch 30 of the capacitor 27 shown by the dotted line in FIG. 2B may be used. A buffer (not shown) may be inserted between the terminal 18 and the AC coupling circuit 23 for the purpose of increasing the input impedance. The peak detection circuit 16 is configured by the capacitors 24 and 27, the resistor 25, and the diode 26. In this example, the output side of the peak detection circuit 16, that is, the connection point of the diode 26 and the capacitor 27 is connected to the high input impedance buffer 28, and the configuration including the buffer 28 is the peak detection circuit 16 in FIG.
【0015】図1において平均検出回路15の出力側、
及びピーク検出回路16の出力側はそれぞれリード線2
8、29を通じて本体11に接続される。本体11内の
直流電源31の正側がリード線32を通じてプローブ1
2内の平均検出回路15、ピーク検出回路16の各バッ
ファ22,28の電源端子に接続され、電源31の接地
側がリード線33を通じて平均検出回路15、ピーク検
出回路16の各接地側とアース用接触部17とに接続さ
れる。リード線28、29、32、33は1本のコード
34とされている。In FIG. 1, the output side of the average detection circuit 15
And the output side of the peak detection circuit 16 is the lead wire 2 respectively.
It is connected to the main body 11 through 8, 29. The positive side of the DC power supply 31 in the main body 11 is connected to the probe 1 through the lead wire 32.
2 is connected to the power supply terminals of the buffers 22 and 28 of the average detection circuit 15 and the peak detection circuit 16, and the ground side of the power supply 31 is connected to the ground side of the average detection circuit 15 and the peak detection circuit 16 through the lead wire 33 and the ground. It is connected to the contact part 17. The lead wires 28, 29, 32 and 33 are one cord 34.
【0016】本体11は制御をマイクロプロセッサ35
を主体として行うように構成した場合でマイクロプロセ
ッサ35にバス36を介して、AD変換器37、メモリ
38、表示器39、ブザー41、モード選択部42、ス
イッチ選択部43、スイッチ45,46、位置駆動部4
7が接続されている。メモリ38には各試験点を識別す
る識別情報ごとに基準データが記憶される。メモリ38
には例えば図2Cに示すように各アドレスに対して1つ
の試験点の識別情報としてその固有番号(ID番号)
と、その試験点のボード上の位置座標(x,y)とが、
また正常時の平均電圧値及びピーク電圧値がそれぞれ格
納されている。この平均電圧値、ピーク電圧値を基準デ
ータと称する。The main body 11 controls the microprocessor 35.
In the case of being configured to mainly perform the above, the A / D converter 37, the memory 38, the display 39, the buzzer 41, the mode selection unit 42, the switch selection unit 43, the switches 45 and 46 are connected to the microprocessor 35 via the bus 36. Position drive unit 4
7 is connected. The memory 38 stores reference data for each piece of identification information that identifies each test point. Memory 38
For example, as shown in FIG. 2C, a unique number (ID number) is provided as identification information of one test point for each address.
And the position coordinates (x, y) of the test point on the board are
Also, the average voltage value and the peak voltage value under normal conditions are stored. The average voltage value and the peak voltage value are referred to as reference data.
【0017】メモリ38に対する書込みは例えば次のよ
うにする。モード選択部42を操作して基準データ設定
モードに設定し、スイッチ45、46を共に入力部48
側に設定する。入力部48のキーボードを操作して、予
め知られている値を、ID番号、位置座標(x,y)、
平均電圧値、ピーク電圧値の順に入力し、その入力され
た各データをマイクロプロセッサ35によりメモリ38
に書込む。あるいは入力部48を通じて外部のデータベ
ースにバス接続し、CAD(電子計算機による設計装
置)によりそのボードの電子回路網を設計した時に用い
たデータから、ID番号に従って位置座標、正常電圧
(論理値など)をデータ転送して入力する。この場合は
マイクロプロセッサ35は入力されたデータより、平均
電圧やピーク電圧を演算してメモリ38に書込む。図2
Cに示すようなデータが予め書込まれたROMを、被検
査ボードに応じ着脱自在に本体11に装着してもよい。Writing to the memory 38 is performed as follows, for example. The mode selection section 42 is operated to set the reference data setting mode, and the switches 45 and 46 are both set in the input section 48.
Set to the side. By operating the keyboard of the input unit 48, the values known in advance are set to the ID number, position coordinate (x, y),
The average voltage value and the peak voltage value are input in this order, and each input data is stored in the memory 38 by the microprocessor 35.
Write to. Alternatively, a bus is connected to an external database through the input unit 48, and the data used when the electronic circuit network of the board is designed by CAD (design device by electronic computer) is used, and the position coordinates and normal voltage (logical value, etc.) are assigned according to the ID number. Transfer the data and enter. In this case, the microprocessor 35 calculates the average voltage or the peak voltage from the input data and writes it in the memory 38. Figure 2
A ROM in which data as shown in C is previously written may be detachably attached to the main body 11 according to the board to be inspected.
【0018】更に正常に動作しているボードをモデルと
して、そのボードの試験点の近くに付けられている、又
は試験点自体に付けられているID番号を入力部48の
キーボードを操作して入力し、その試験点にプローブ1
2を接触させ、その時の平均検出回路15、ピーク検出
回路16の各出力を取込みメモリ38に書込む。この
際、スイッチ選択部43を制御してスイッチ49、51
を交互にオンにし、平均検出回路15、ピーク検出回路
16の各出力電圧を交互に取込み、取込んだ電圧をAD
変換器37でデジタルデータに変換してメモリ38に書
込む。この各書込みを各試験点について行う。この時は
位置座標は書込まれない。図3Aに示すようにプローブ
12のボディ13にビデオカメラ(例えばCCDカメ
ラ)52が取付けられ、このビデオカメラ52により、
ボード上又は試験点に付けられているID番号を撮影
し、そのビデオ出力をコード34を通じて本体11に設
けられた画像処理部53に入力し、撮影したID番号を
認識し、そのID番号をスイッチ45を通じてマイクロ
プロセッサ35に取込んでもよい。Further, using a board operating normally as a model, an ID number attached near the test point of the board or attached to the test point itself is input by operating the keyboard of the input unit 48. Then, at the test point, probe 1
2 are brought into contact with each other, and the respective outputs of the average detection circuit 15 and the peak detection circuit 16 at that time are fetched and written in the memory 38. At this time, the switch selector 43 is controlled to control the switches 49, 51.
Are alternately turned on, the output voltages of the average detection circuit 15 and the peak detection circuit 16 are alternately captured, and the captured voltage is AD
It is converted into digital data by the converter 37 and written in the memory 38. This writing is performed for each test point. At this time, the position coordinates are not written. As shown in FIG. 3A, a video camera (for example, CCD camera) 52 is attached to the body 13 of the probe 12, and the video camera 52 allows
The ID number attached to the board or the test point is photographed, the video output is input to the image processing unit 53 provided in the main body 11 through the code 34, the photographed ID number is recognized, and the ID number is switched. It may be incorporated into the microprocessor 35 through 45.
【0019】なお試験点はプローブのコンタクト14が
十分良好に電気的に接触する面積が必要で、例えば図3
Bに示すようにボード54上の配線パターン55の一部
を円形ランド状に拡大して試験点56とする。この試験
点56の表面の酸化による接触不良を避ける点から半田
メッキをしておくとよい。試験点56の横にID番号5
7がボード54上に記入されている。既存のボードに対
しては本来の試験点に接続して例えば図3Cに示すよう
に板状試験用端子を試験点56としてボード54にこれ
と平行に取付ければよい。この試験点56の上面にID
番号57が付けられている。図3Dに示すように、端子
の試験点56の中央部をボード54側に凹ませコンタク
ト14の接触し易いようにしてもよい。ビデオカメラ5
2によりID番号57を読取らせる場合はID番号57
をバーコードで記してもよい。It should be noted that the test point needs an area where the contact 14 of the probe is in good electrical contact, for example, as shown in FIG.
As shown in B, a part of the wiring pattern 55 on the board 54 is enlarged into a circular land shape to form a test point 56. Solder plating is preferably performed in order to avoid contact failure due to oxidation of the surface of the test point 56. ID number 5 next to test point 56
7 is written on the board 54. For an existing board, it may be connected to an original test point and, for example, as shown in FIG. 3C, a plate-like test terminal may be attached to the board 54 as a test point 56 in parallel with the test point. ID on the upper surface of this test point 56
The number 57 is attached. As shown in FIG. 3D, the central portion of the test point 56 of the terminal may be recessed toward the board 54 so that the contact 14 can be easily contacted. Video camera 5
When the ID number 57 is read by 2, the ID number 57
May be marked with a bar code.
【0020】自動検査の場合は、例えば図4に示すよう
にxy可動機構(1種の位置デジタイザ)58にプロー
ブ12が取付けられ、プローブ12がボード54上を自
由移動してその任意の試験点にも接触することができる
ようにされる。ボード54の周辺部上に方形固定枠59
が適当な間隔を保って配され、その固定枠59の一方の
対向辺にy方向移動軸61の両端が、その辺に沿って移
動自在に取付けられ、y方向移動軸61にこれに沿って
x方向移動体62が移動自在に取付けられ、x方向移動
体62にプローブ12がボード54と垂直に移動自在に
保持される。y方向移動軸61の移動、及びx方向移動
体62の移動は例えばそれぞれ図に示していないパルス
モータにより移動させられ、プローブ12が試験点56
上に位置した状態で、プローブ12をボード54側に移
動させて試験点56と接触させる。In the case of automatic inspection, for example, as shown in FIG. 4, the probe 12 is attached to the xy movable mechanism (one type of position digitizer) 58, and the probe 12 freely moves on the board 54 to set an arbitrary test point. Will be able to contact you. Square fixing frame 59 on the periphery of the board 54
Are arranged at appropriate intervals, and both ends of the y-direction moving shaft 61 are movably attached to one of the opposing sides of the fixed frame 59 along the side, and along the y-direction moving shaft 61. An x-direction moving body 62 is movably attached, and the probe 12 is movably held on the x-direction moving body 62 in a direction perpendicular to the board 54. The movement of the y-direction moving shaft 61 and the movement of the x-direction moving body 62 are moved by, for example, a pulse motor (not shown), and the probe 12 is moved to the test point 56.
The probe 12 is moved to the board 54 side and brought into contact with the test point 56 in the state of being positioned above.
【0021】ボード54上に原点マーク63とフルスケ
ールマーク64とを付けておき、これらマークをx方向
移動体62に取付けた光学読取り手段により読取り、位
置座標の基準を知る。図1においてマイクロプロセッサ
35から位置座標データを位置駆動部47に与え、位置
駆動部47により、その座標データに応じてy方向移動
軸61及びx方向移動体62がそれぞれ移動されて、プ
ローブ12がマイクロプロセッサ35により指定された
ボード上の座標上に移動位置される。一方、識別情報の
入力手段として位置デジタイザが使われる場合は、その
機構は図4に示したものと同等で良く、パルスモータの
代わりにエンコーダ等が取付けられていればよい。その
場合y方向移動軸61の移動量、x方向移動体62の移
動量が位置座標変換部65に入力され、プローブ12の
位置座標が識別情報として求められ、これがスイッチ4
6を通じてマイクロプロセッサ35に取込まれる。An origin mark 63 and a full scale mark 64 are provided on the board 54, and these marks are read by an optical reading means attached to the x-direction moving body 62 to know the reference of position coordinates. In FIG. 1, the position coordinate data is given from the microprocessor 35 to the position drive unit 47, and the position drive unit 47 moves the y-direction moving shaft 61 and the x-direction moving body 62 in accordance with the coordinate data, so that the probe 12 moves. It is moved to a position on the board designated by the microprocessor 35. On the other hand, when the position digitizer is used as the input means of the identification information, its mechanism may be the same as that shown in FIG. 4, and an encoder or the like may be attached instead of the pulse motor. In that case, the movement amount of the y-direction moving shaft 61 and the movement amount of the x-direction moving body 62 are input to the position coordinate conversion unit 65, and the position coordinates of the probe 12 are obtained as identification information.
6 to the microprocessor 35.
【0022】上述のメモリ38の基準データの書込み
は、位置デジタイザとしてのxy可動機構58によりプ
ローブ12を正常なモデルボード54上の各試験点56
に順次接触させて行ってもよい。この場合はID番号は
記憶されない。故障個所を特定するにはモード選択部4
2を試験データ取得モードに設定し、試験点56にプロ
ーブ12のコンタクト14を接触させる。試験点56に
直流信号(電源電圧も含む)が現われる場合は、その電
圧がそのまま平均検出回路15の出力となる。試験点5
6にロジック信号が現われている状態では平均検出回路
15の出力電圧として図5Aaに示すように試験点56
が高レベルVH の場合はその高レベルVH が出力され、
デューティDのパルス信号の場合は図5Abに示すよう
に平均電圧VL +D(VH −VL )(VL は低レベル)
が出力され、マーク率Mのパルス信号の場合は図5Ac
に示すように平均電圧VL +M(VH −V L )が出力さ
れ、低レベルVL の場合はその低レベルVL が出力され
る。Writing of reference data in the memory 38 described above
Is controlled by the xy movable mechanism 58 as a position digitizer.
Lobe 12 is tested at each test point 56 on a normal model board 54.
May be sequentially contacted with. In this case, the ID number is
I can't remember. Mode selection unit 4
2 is set to the test data acquisition mode and the test point 56
The contact 14 of the probe 12 is brought into contact. At test point 56
If a DC signal (including power supply voltage) appears, then
The pressure directly becomes the output of the average detection circuit 15. Test point 5
The average detection circuit when a logic signal appears at 6
As shown in FIG.
Is a high level VHIn case of high level VHIs output,
In the case of a pulse signal of duty D, as shown in FIG. 5Ab
Average voltage VL+ D (VH-VL) (VLIs low level)
Is output, and in the case of a pulse signal with a mark ratio M, FIG.
Average voltage VL+ M (VH-V L) Is output
Low level VLIn case of low level VLIs output
It
【0023】試験点56にアナログ信号が現われる場合
は、例えば演算増幅器の出力アナログ信号でも、そのア
ナログ信号が周期的であれば、その周期以上の時間に平
均検出回路15の時定数を設定しておくことにより、平
均検出回路15の出力はある固有値として得られる。例
えば図5Bに示すような二重積分波形信号を平均検出回
路15を通すことにより、その低レベルVL と、高レベ
ルVH との中間にある特定の平均電圧VM が出力され
る。When an analog signal appears at the test point 56, for example, even if the output analog signal of the operational amplifier is periodic, the time constant of the average detection circuit 15 is set at a time longer than the cycle. By setting, the output of the average detection circuit 15 is obtained as a certain eigenvalue. For example by passing a double integration waveform signal average detection circuit 15 as shown in FIG. 5B, and its low level V L, the specific average voltage V M intermediate the high level V H is outputted.
【0024】従って直流結合信号の場合は何れも、平均
検出回路15の出力電圧から、その試験点56における
動作状況を把握することができる。交流結合信号、つま
りコンデンサ結合信号またはゼログロス信号の場合、平
均電圧は信号の振幅によらず常に0Vになる。しかしピ
ーク検出回路16(図2B)において、試験点56の信
号はコンデンサ24で直流遮断された後、ダイオード2
6で、この例では正側が整流されてコンデンサ27に充
電される。コンデンサ27には0Vに対する交流信号の
正のピーク値VP が充電される。正しくはダイオード2
6の順方向電圧降下分だけ小さい値VR がコンデンサ2
7の電圧となる。よってピーク検出回路16の出力から
その試験点における交流信号の動作状況を知ることがで
きる。Therefore, in any case of the DC coupling signal, the operating condition at the test point 56 can be grasped from the output voltage of the average detecting circuit 15. In the case of an AC coupling signal, that is, a capacitor coupling signal or a zero gloss signal, the average voltage is always 0V regardless of the signal amplitude. However, in the peak detection circuit 16 (FIG. 2B), the signal at the test point 56 is blocked by the capacitor 24 and then the diode 2
6, the positive side is rectified and the capacitor 27 is charged in this example. The capacitor 27 is charged with a positive peak value V P of the AC signal with respect to 0V. Correctly diode 2
6 forward voltage drop value smaller V R capacitor 2
The voltage is 7. Therefore, the operation status of the AC signal at the test point can be known from the output of the peak detection circuit 16.
【0025】プローブ12を手動で試験点56と接触さ
せる場合は、各試験点ごとにそのID番号を入力部48
のキーボードを操作して入力する。マイクロプロセッサ
35はそのID番号を取込み、またスイッチ選択部43
を制御して、スイッチ49、51を順次オンにして、平
均検出回路15の出力電圧、ピーク検出回路16の出力
電圧を順次取込み、それぞれデジタル値に変換し、また
メモリ38から前記取込んだID番号に対する基準デー
タの各平均電圧値、ピーク電圧値と前記取込んだ各出力
電圧とをそれぞれ比較し、所定値以上ずれがあるか否か
を判定する。AD変換器37としては8〜10ビットの
精度及び1〜10μSの応答時間をもつ中程度の性能の
ものの使用が考えられる。When the probe 12 is manually brought into contact with the test point 56, the ID number of each test point is input by the input section 48.
Input by operating the keyboard of. The microprocessor 35 fetches the ID number, and the switch selection unit 43
The output voltage of the average detection circuit 15 and the output voltage of the peak detection circuit 16 are sequentially taken in, respectively converted into digital values, and the taken-in ID from the memory 38 is controlled. The average voltage value and the peak voltage value of the reference data for the number are respectively compared with the output voltages thus taken in, and it is determined whether or not there is a deviation of a predetermined value or more. As the AD converter 37, it is conceivable to use a medium-performance converter having an accuracy of 8 to 10 bits and a response time of 1 to 10 μS.
【0026】ロジック素子の動作レベルは許容範囲が広
く、例えばTTLの低レベルは0〜0.8V、高レベル
は2.7〜5.0Vである。従って素子が変るごとに正
常値のバラツキが予想され、これに伴なって平均電圧も
ばらつく。このため故障判定に当っては一定の裕度をも
たせ、測定値が(基準データ)±(裕度)の範囲に入る
ものを正常とし、これより外れるものを異常とする。こ
の場合環境温度が変わると、測定値の温度変動も加味す
る必要があり、例えば±1%、±3%、±5%、±10
%、±20%の中から裕度を、入力部48のキーボード
を操作して選択できるようにするとよい。The operating level of the logic element has a wide allowable range, for example, the low level of TTL is 0 to 0.8V and the high level thereof is 2.7 to 5.0V. Therefore, the variation of the normal value is expected every time the element changes, and the average voltage also varies accordingly. For this reason, a certain allowance is given in the failure determination, and the one whose measured value falls within the range of (reference data) ± (allowance) is regarded as normal, and the one outside of this is regarded as abnormal. In this case, when the environmental temperature changes, it is necessary to take into consideration the temperature fluctuation of the measured value, for example, ± 1%, ± 3%, ± 5%, ± 10.
It is preferable that the tolerance can be selected from%, ± 20% by operating the keyboard of the input unit 48.
【0027】試験点56によっては平均検出回路15の
出力電圧のみ、又はピーク検出回路16の出力電圧のみ
をチェックすればよい。前記測定値と基準データとの比
較判定結果は報知手段により報知される。その報知方法
としては可聴報知と、可視報知と、その併用とがある。
可聴報知は、正常時にはブザー41を単に「ピー」と鳴
動させ、異常時にはブザー41を「ピッピッピッ」と鳴
動させる。可視報知としては例えば表示部39として、
図5Cに示すように、発光ダイオード(LED)66を
配列して設け、その各発光ダイオード66の近くにID
番号57を付け、チェックした試験点56のID番号5
7の所の発光ダイオード66を、正常時には単なる連続
点灯(図で黒丸として示す)させ、異常時には点滅(図
で斜線で示す)させ、未チェックものは消灯(図で白丸
で示す)させる。Depending on the test point 56, it is sufficient to check only the output voltage of the average detection circuit 15 or only the output voltage of the peak detection circuit 16. The notification means notifies the result of comparison and determination between the measured value and the reference data. As the notification method, there are an audible notification, a visual notification, and a combination thereof.
As for the audible notification, the buzzer 41 simply sounds “beep” when normal, and the buzzer 41 sounds “blip” when abnormal. As the visual notification, for example, as the display unit 39,
As shown in FIG. 5C, light emitting diodes (LEDs) 66 are arranged in an array, and IDs are provided near the respective light emitting diodes 66.
ID number 5 of test point 56 with number 57 checked
The light emitting diode 66 at 7 is simply lit continuously (indicated by a black circle in the figure) when normal, blinks (indicated by a shaded line in the figure) when abnormal, and unlit (indicated by a white circle in the figure).
【0028】更に表示部39による表示としては図5C
に示す表示と共にセグメント発光ダイオードの5桁程度
の数字表示部を設け、その数字表示部に、比較判定後に
故障個所の推定を行ってその結果を部品番号などとして
表示することもできる。また図5Cに示した表示や前記
数字表示部を液晶表示やCRT表示により実現してもよ
い。何れの可視報知と共に可聴報知を併用してもよい。
プローブ12をxy可動機構58により移動させて試験
点と接触させる場合や他の位置デジタイザを用いる場合
は通常は前記液晶表示又はCRT表示が採用され、手動
操作の場合は、前記報知手段の何れかの手法が採用され
る。Further, the display by the display unit 39 is shown in FIG. 5C.
It is also possible to provide a numerical display section of about 5 digits of the segment light emitting diode together with the display shown in (1), and to estimate the failure point after the comparison judgment and display the result as a part number or the like on the numerical display section. Further, the display shown in FIG. 5C and the numeral display section may be realized by liquid crystal display or CRT display. Audible notification may be used together with any visual notification.
When the probe 12 is moved by the xy movable mechanism 58 and brought into contact with the test point or when another position digitizer is used, the liquid crystal display or the CRT display is usually adopted, and in the case of manual operation, any of the notification means is used. Method is adopted.
【0029】上述ではプローブ12を接触させる試験点
56のID番号57をキーボードで手動入力したが、位
置デジタイザにより自動的に入力させてもよい。例えば
図6Aに前記した位置デジタイザとは別タイプのものを
示す。位置デジタイザ66はボード54上にその周辺部
と一致した方形固定枠67が配され、その固定枠67の
隣する2つの辺の内面に、その各辺に沿って単位距離間
隔でそれぞれ発光素子68が取付けられ、その対向する
辺にそれぞれ各発光素子68と対向し、その発光する光
69を受光する受光素子71が取付けられる。固定枠6
7内でボード54上の試験点56にプローブ12を接触
させると、このプローブ12により遮断されて光が達し
ない二つの受光素子(図示例で71x2, 71y2)から、
プローブ12の接触位置(2,2)が検出され、この位
置座標が位置座標変換部65に接続された位置デジタイ
ザ66からマイクロプロセッサ35に取込まれる。この
場合はこの取込まれた位置座標からこれと一致する位置
座標の試験点の基準データをメモリ38から読出す。In the above description, the ID number 57 of the test point 56 with which the probe 12 is brought into contact is manually input by the keyboard, but it may be automatically input by the position digitizer. For example, FIG. 6A shows a type different from the position digitizer described above. The position digitizer 66 is provided with a rectangular fixed frame 67 on the board 54 that matches the peripheral portion of the position fixed digitizer 66. The fixed digitizer 66 has light emitting elements 68 on the inner surfaces of two adjacent sides of the fixed frame 67 at unit distance intervals along the respective sides. Are attached, and light receiving elements 71 that face the respective light emitting elements 68 and receive the emitted light 69 are attached to the opposite sides. Fixed frame 6
When the probe 12 is brought into contact with the test point 56 on the board 54 in 7, the two light receiving elements (71 x2 , 71 y2 in the illustrated example) which are blocked by the probe 12 and the light does not reach,
The contact position (2, 2) of the probe 12 is detected, and this position coordinate is taken into the microprocessor 35 from the position digitizer 66 connected to the position coordinate conversion unit 65. In this case, the reference data of the test point of the position coordinate which coincides with the fetched position coordinate is read from the memory 38.
【0030】なお、プローブ12、本体11の各接地
(グランド)のとり方としては、例えば図6Bに示すよ
うに、ボード54の各試験点56と接近させて接地点7
2が試験点56と同様に設けられ、プローブ12のコン
タクト14及びアース用接触部17がそれぞれ試験点5
6及び接地点72に同時に接触するようにされる。電子
回路網の信号周波数が低ければ、例えば図4に示したx
y可動機構58を用いる場合は、固定枠59、y方向移
動軸61、x方向移動体62を導電材料で構成し、プロ
ーブ12をx方向移動体62に保持させた時に、プロー
ブ12の周面に導出したアース用接触箔がx方向移動体
62と接触するようにされ、固定枠59を通じてボード
54上の接地面に接続される。あるいは図4Bに示すよ
うに、プローブ12からアース導線73を導出し、これ
をボード54の接地面に接続する。アース導線73はプ
ローブ12の移動に支障がないようにたるませておく。As a method of grounding the probe 12 and the main body 11, as shown in FIG. 6B, for example, as shown in FIG.
2 is provided in the same manner as the test point 56, and the contact 14 of the probe 12 and the grounding contact portion 17 are respectively provided at the test point 5
6 and the ground point 72 are simultaneously contacted. If the signal frequency of the electronic network is low, for example, x shown in FIG.
When the y movable mechanism 58 is used, the fixed frame 59, the y direction moving shaft 61, and the x direction moving body 62 are made of a conductive material, and when the probe 12 is held by the x direction moving body 62, the peripheral surface of the probe 12 is held. The contact foil for ground that has been led out to contact the x-direction moving body 62 and is connected to the ground plane on the board 54 through the fixed frame 59. Alternatively, as shown in FIG. 4B, a ground wire 73 is led out from the probe 12 and connected to the ground plane of the board 54. The ground wire 73 is slackened so as not to hinder the movement of the probe 12.
【0031】またxy可動機構58をモータで駆動する
ことなく、プローブ12又はx方向移動体62を手で移
動させて試験点56に対しプローブ12を接触させても
よい。この時、y方向移動軸61、x方向移動体62の
各移動位置がエンコーダやポテンショメータなどにより
信号化されて本体11の位置座標変換部65へ送られ
る。Alternatively, the probe 12 or the x-direction moving body 62 may be manually moved to bring the probe 12 into contact with the test point 56 without driving the xy movable mechanism 58 with a motor. At this time, each moving position of the y-direction moving shaft 61 and the x-direction moving body 62 is converted into a signal by an encoder or a potentiometer and sent to the position coordinate conversion unit 65 of the main body 11.
【0032】次に自動的に各試験点の正常、異常を判定
する場合を説明する。図6Cに示すように、先ずNを1
とし(S1 )、試験点56の番号がN(=1)の位置座
標(x、y)をメモリ38から読出す(S2 )。その位
置座標(x、y)を図1の位置駆動部47に設定してプ
ローブ12を図4における位置座標(x、y)上に移動
させて番号N(=1)の試験点56にプローブ12を接
触させる(S3 )。平均検出回路15、ピーク検出回路
16の各出力VM 、VR を取込みデジタル値に変換し
(S4 )、これらVM 、VR と基準データと比較し判定
結果を記憶する(S5 )。Nを+1してNとし
(S6 )、そのNがP+1(Pは全試験点56の個数)
と一致したかをチェックし、不一致ならばステップS2
に戻り(S7 )、一致ならばそれまでに記憶した全試験
点に対する判定結果の報知をして終了する(S8 )。こ
の場合の入力手段はメモリ38から読出し位置駆動部4
7に位置座標を設定することにより兼ねられている。Next, a case where the normality / abnormality of each test point is automatically determined will be described. As shown in FIG. 6C, first set N to 1.
And (S 1), reads the position coordinates (x, y) of the number N of the test points 56 (= 1) from the memory 38 (S 2). The position coordinates (x, y) are set in the position drive unit 47 in FIG. 1, the probe 12 is moved to the position coordinates (x, y) in FIG. 4, and the probe is moved to the test point 56 with the number N (= 1). 12 is brought into contact (S 3 ). Converts average detection circuit 15, the output V M of the peak detection circuit 16, the V R to capture a digital value (S 4), these V M, stores the determined result compared to V R and the reference data (S 5) . N is incremented by 1 to be N (S 6 ), and N is P + 1 (P is the number of all test points 56)
Is checked, and if they do not match, step S 2
Returning to (S 7), and ends with the notification of the determination result for all test points stored so far, if match (S 8). The input means in this case is the read position drive unit 4 from the memory 38.
It is also used by setting the position coordinates to 7.
【0033】あるいは図7Aに図1と対応する部分に同
一符号を付けて示すように、試験点56の数Pだけプロ
ーブ12を用意し、これらプローブ12を各試験点56
の座標に応じた位置において図7Bに示すように保持板
74に挿通保持させる。保持板74をZ位置駆動部75
を制御してボード54側に移動させ、各試験点56に各
プローブ12を一斉に接触させることができる。各プロ
ーブ12からの検出電圧VM 、VR がそれぞれ供給され
るリード線28、29はそれぞれスイッチS1〜S2Pを
通じてAD変換器37と接続される。Alternatively, as shown in FIG. 7A by assigning the same reference numerals to the portions corresponding to those in FIG. 1, as many probes 12 as the number of test points 56 are prepared, and these probes 12 are used for each test point 56.
7B, the holding plate 74 is inserted and held at a position corresponding to the coordinates of. The holding plate 74 is attached to the Z position drive unit 75.
Can be controlled to move to the board 54 side, and each probe 12 can be simultaneously brought into contact with each test point 56. The lead wires 28 and 29 to which the detection voltages V M and V R from the respective probes 12 are respectively supplied are connected to the AD converter 37 through the switches S 1 to S 2P .
【0034】全試験点のID番号と基準データとがメモ
リ38に入力されている状態で、図7Cに示すようにま
ずZ位置駆動部75を制御してP個のプローブ12を対
応する試験点56にそれぞれ接触させる(S1 )。スイ
ッチ選択部43を制御してスイッチS1 から順に1個の
スイッチのみをオンにして、その時の検出電圧をAD変
換器37でデジタル値に変換する(S2 )。検出された
2P個の電圧と、対応基準データとを比較し、その判定
結果を報知部40(図1中の表示部39及びブザー4
1)で報知させる(S3 )。この場合の入力手段も、ス
イッチ選択部43の順次選択が兼ねていることになる。With the ID numbers and reference data of all the test points being input to the memory 38, first, as shown in FIG. 7C, the Z position drive unit 75 is controlled to set the P test probes 12 to the corresponding test points. 56 are contacted with each other (S 1 ). The switch selector 43 is controlled to turn on only one switch in order from the switch S 1, and the detected voltage at that time is converted into a digital value by the AD converter 37 (S 2 ). The detected 2P voltages are compared with corresponding reference data, and the determination result is notified by the notification unit 40 (the display unit 39 and the buzzer 4 in FIG. 1).
Notify in 1) (S 3 ). The input means in this case also serves as the sequential selection of the switch selection unit 43.
【0035】上述ではプローブ12にピーク検出回路1
6で、一方のピーク(実施例では正側ピーク)の電圧の
みを検出したが、他方のピーク電圧をも検出するように
してもよい。例えば図8Aに図2と対応する部分に同一
符号を付けて示すように、この例では交流結合回路23
と正側ピーク検出回路16との接続点に負側ピーク検出
回路76が接続される。つまりダイオード77のカソー
ドがダイオード26のアノード側に接続され、ダイオー
ド77のアノードはコンデンサ78を通じて接地される
と共に高入力インピーダンスバッファ79に接続され
る。In the above description, the probe 12 has the peak detection circuit 1
In FIG. 6, only the voltage of one peak (the positive peak in the embodiment) is detected, but the other peak voltage may be detected. For example, as shown in FIG. 8A by attaching the same symbols to the portions corresponding to those in FIG. 2, in this example, the AC coupling circuit 23
The negative peak detection circuit 76 is connected to the connection point between the positive peak detection circuit 16 and the positive peak detection circuit 16. That is, the cathode of the diode 77 is connected to the anode side of the diode 26, and the anode of the diode 77 is grounded through the capacitor 78 and connected to the high input impedance buffer 79.
【0036】バッファ22から得られた平均電圧V
M と、バッファ28から得られた正側ピークVPPと、バ
ッファ79から得られた負側ピークVPnとから、本体1
1のマイクロプロセッサ35において、高レベルVH =
VM +VPPと、低レベルVL =V M +VPn(VPn<0)
と、マーク率M(デューティ比Dを含む)(VM −
VPn)/(VPP−VPn)とをそれぞれ演算し、これら
と、予め求めておいた対応する基準データとを比較判定
する。前述したように例えばTTLでは低レベルVL 、
高レベルVH に対し大きな許容範囲があり、製造会社間
によるばらつき、ロット間によるばらつきが存在するた
め、平均電圧VM だけによる判定では誤まるおそれがあ
る。しかしマーク率M(又はデューティ比D)をも求め
て比較判定すれば、VH 、VL が等しく、かつマーク率
Mが等しい波形は例えば図8Bの(a)、(b)、
(c)に示すように無数存在するが、正常で(a)の波
形が、故障で(b)あるいは(c)の波形になる確率は
非常に小さい。よってこのVH 、VL 、Mを比較判定す
ることにより、より正確に試験点の異常を判定すること
ができる。Average voltage V obtained from the buffer 22
MAnd the positive peak V obtained from the buffer 28PPAnd
Negative peak V obtained from Luffa 79PnFrom the main body 1
In the microprocessor 35 of 1, the high level VH=
VM+ VPPAnd low level VL= V M+ VPn(VPn<0)
And the mark ratio M (including the duty ratio D) (VM−
VPn) / (VPP-VPn) And
And compare with the corresponding reference data obtained in advance
To do. As described above, for example, in TTL, the low level VL,
High level VHThere is a large tolerance for
There are variations due to lots and among lots.
Therefore, the average voltage VMThere is a risk of making a mistake with the judgment
It However, the mark ratio M (or duty ratio D) is also calculated.
If you compare and judgeH, VLAre equal and mark rate
Waveforms in which M is equal are, for example, (a), (b), and
There are innumerable as shown in (c), but normal and (a) wave
The probability that the shape will become the waveform of (b) or (c) due to failure is
Very small. Therefore this VH, VL, M are compared and judged
To more accurately determine the test point abnormality
You can
【0037】しかし周波数が異なるがマーク率Mが同一
の場合の異常をも検出するためには例えば図9Aに示す
ようにプローブ12に平均検出回路15、ピーク検出回
路16の他に周波数検出部81が設けられる。例えば端
子18から各信号は単安定マルチバイブレータ82で一
定パルス幅のパルスに変換され、その一定パルス幅のパ
ルスはスライサ83により低レベルがV1 、高レベルが
V2 の一定振幅のパルスにスライスされ、そのスライス
されたパルスが抵抗器、コンデンサよりなる平均値回路
84へ供給されて、平均化され、その平均電圧VF は本
体11へ供給される。However, in order to detect an abnormality when the frequencies are different but the mark ratio M is the same, for example, as shown in FIG. 9A, in addition to the average detection circuit 15 and the peak detection circuit 16 in the probe 12, the frequency detection section 81 is provided. Is provided. For example, each signal from the terminal 18 is converted into a pulse having a constant pulse width by the monostable multivibrator 82, and the pulse having the constant pulse width is sliced by the slicer 83 into a pulse having a constant amplitude of low level V 1 and high level V 2. The sliced pulse is supplied to an average value circuit 84 including a resistor and a capacitor and averaged, and the average voltage V F is supplied to the main body 11.
【0038】この平均電圧VF は試験点56、つまり端
子18の信号の周波数に比例したものとなる。従って、
この平均電圧VF についての基準データを予め用意して
おき、測定値VF を基準データと比較判定することによ
り、試験点の異常を確実に検出できる。上述においては
プローブ12内に電気回路を設けたが、この電気回路を
本体11に設けてもよい。例えば図9Bに図1と対応す
る部分に同一符号を付けて示すようにプローブ12はそ
のボディにコンタクト14とアース用接触部17(これ
には前述した箔状のものなどもある)とのみが設けら
れ、平均検出回路15及びピーク検出回路16は本体1
1内に設けられ、プローブのコンタクト14及びアース
用接触部17はそれぞれリード線85、86を通じて平
均検出回路15及びピーク検出回路16に接続される。
その他の構成は図1と同一であり、その動作も同一であ
る。この図9Bの構成においてもピーク検出回路16と
しては一方のピークのみの検出の他に、正側ピークと負
側ピークの両方を検出するようにしてもよい。また図9
Aに示す周波数検出部81を設けてもよい。プローブ1
2が接触した試験点56に対する識別情報の入力は前述
と同様に、キーボードによる場合、光学的読取りによる
場合、位置デジタイザによる場合などがある。更に図6
Cで説明したように自動的に各試験点を検出するように
することもでき、同様図7Aに示したように複数のプロ
ーブを設けて自動的に各試験点を検査するように構成す
ることもできる。更にこのプローブ12にもID番号を
光学的に読取る手段が取付けられることもできる。本体
11側に各検出回路を設ける場合はスイッチの切替えに
より平均値回路84を平均検出回路15と兼用すること
もできる。更にスイッチの切替えにより平均検出回路1
5のコンデンサ21とピーク検出回路16のコンデンサ
27とを兼用させることができる。This average voltage V F is proportional to the test point 56, that is, the frequency of the signal at the terminal 18. Therefore,
By preparing reference data for this average voltage V F in advance and comparing the measured value V F with the reference data, it is possible to reliably detect an abnormality at the test point. Although the electric circuit is provided in the probe 12 in the above description, the electric circuit may be provided in the main body 11. For example, as shown in FIG. 9B by attaching the same reference numerals to the portions corresponding to those in FIG. 1, the probe 12 has only a contact 14 and a grounding contact portion 17 (which may be the foil-like one described above) on its body. The average detection circuit 15 and the peak detection circuit 16 are provided in the main body 1
1, the probe contact 14 and the ground contact portion 17 are connected to the average detection circuit 15 and the peak detection circuit 16 through lead wires 85 and 86, respectively.
The other configuration is the same as that of FIG. 1, and the operation is also the same. Also in the configuration of FIG. 9B, the peak detection circuit 16 may detect not only one peak but also both the positive peak and the negative peak. Also in FIG.
The frequency detector 81 shown in A may be provided. Probe 1
Input of the identification information to the test point 56 contacted by 2 may be performed by a keyboard, by optical reading, by a position digitizer, or the like, as described above. Further, FIG.
It is also possible to automatically detect each test point as described in C. Similarly, as shown in FIG. 7A, it is possible to provide a plurality of probes to automatically inspect each test point. You can also Further, means for optically reading the ID number can be attached to the probe 12. When each detection circuit is provided on the main body 11 side, the average value circuit 84 can also be used as the average detection circuit 15 by switching a switch. Further, by switching the switch, the average detection circuit 1
The capacitor 21 of 5 and the capacitor 27 of the peak detection circuit 16 can be used in common.
【0039】ボード上の電子回路網がロジック信号、つ
まり直流結合信号(電源信号も含む)のみの場合は、上
述においてピーク検出回路16を省略してもよい。つま
りプローブ12に平均検出回路15のみ又はこれと周波
数検出部81を付加したもの、あるいはこれらを本体1
1に設けたものが用いられる。また上述では本体11で
各試験点が正常か異常かを判定したが、この判定を検査
員が行ってもよい。つまり平均検出回路15を、あるい
はこれとピーク検出回路16を、もしくは更に周波数検
出部81を設けたプローブ12,または平均検出回路1
5及び周波数検出部81を設けたプローブ12を、各試
験点を接触させ、その時のプローブ12の出力、つまり
平均検出回路15の出力電圧、ピーク検出回路16の出
力電圧、周波数検出部81の出力電圧を例えばデジタル
ボルト計で測定し、その測定値と、予め作られたドキュ
メント中のその試験点に対する基準データとの比較を検
査員が頭脳で行って判定してもよい。The peak detection circuit 16 may be omitted in the above description when the electronic circuit network on the board is only a logic signal, that is, a DC coupling signal (including a power supply signal). That is, only the average detection circuit 15 or the probe 12 and the frequency detection section 81 are added to the probe 12, or these are added to the main body 1
The one provided in No. 1 is used. Further, in the above description, the main body 11 determines whether each test point is normal or abnormal, but an inspector may make this determination. That is, the average detection circuit 15 or the peak detection circuit 16 and the probe 12 provided with the frequency detection unit 81, or the average detection circuit 1
5 and the probe 12 provided with the frequency detection unit 81 are brought into contact with each test point, and the output of the probe 12 at that time, that is, the output voltage of the average detection circuit 15, the output voltage of the peak detection circuit 16, and the output of the frequency detection unit 81. The voltage may be measured by, for example, a digital voltmeter, and the inspector may use the brain to make a comparison between the measured value and the reference data for the test point in the document prepared in advance.
【0040】この場合のドキュメントとしては例えば図
10Aに示すように用紙91をボード54と相似形と
し、その一端部にボード54のコネクタと対応したコネ
クタ表示92を表示し、ボード54上の搭載回路網を構
造的及び電気的に分割した各ブロックA,B,C,Dと
対応してその形状配置を似せたブロック93A,93
B,93C,93Dを用紙91上に画き、かつその入力
端子、出力端子の試験点56も同様の配置関係で記号9
4としてそれぞれ表示し、その各試験点56のID番号
57を同様に用紙91に書き込む。更にその各試験点表
示94には平均検出回路15の出力電圧を測定する場合
はDC,ピーク検出回路16の出力電圧を測定する場合
はACとしてそれぞれ対応試験点表示94の個所に記入
し、更にその正常動作時の基準データの表示95が付け
られる。コネクタ表示92においても、各対応コンタク
トを表示し、そのコンタクト表示に対し、正常動作時の
基準データ表示が付けられる。このようにすれば実際の
ボードの試験点あるいはコネクタのコンタクト部にプロ
ーブ12を接触させ、その時の測定電圧に対する基準デ
ータをドキュメントから簡単に知ることがでる。As a document in this case, for example, as shown in FIG. 10A, the paper 91 is similar in shape to the board 54, and a connector display 92 corresponding to the connector of the board 54 is displayed at one end of the paper 91. Blocks 93A, 93 whose shape and layout are similar to each of the blocks A, B, C, D obtained by structurally and electrically dividing the net
B, 93C and 93D are drawn on the paper 91, and the test points 56 of the input terminals and the output terminals of the paper 9 have the same arrangement as the symbol 9
4, and the ID number 57 of each test point 56 is similarly written on the paper 91. Further, in each of the test point displays 94, DC is used when measuring the output voltage of the average detection circuit 15, and AC is used when measuring the output voltage of the peak detection circuit 16, respectively. A reference data display 95 at the time of normal operation is attached. The connector display 92 also displays each corresponding contact, and the reference data display at the time of normal operation is attached to the contact display. By doing so, the probe 12 is brought into contact with the actual test point of the board or the contact portion of the connector, and the reference data for the measured voltage at that time can be easily known from the document.
【0041】このような測定においては、デジタルボル
ト計で測定する電圧は1入力のみであるから、平均検出
回路15の出力とピーク検出回路16の出力とをスイッ
チで切替えてデジタルボルト計へ供給することになり、
そのスイッチをプローブ12に設けることになる。図1
0Bに示すように、平均検出回路15の抵抗器19の出
力側と、ピーク検出回路16のダイオード26の出力側
とをスイッチ96で切替えてコンデンサ21に接続する
ようにして、コンデンサ21を共用し、かつスイッチ9
6を切替えて平均電圧を検出したり、ピーク電圧を検出
したりするようにすることもできる。In such a measurement, since the voltage measured by the digital voltmeter is only one input, the output of the average detection circuit 15 and the output of the peak detection circuit 16 are switched by the switch and supplied to the digital voltmeter. And then
The switch will be provided in the probe 12. Figure 1
As shown in 0B, the output side of the resistor 19 of the average detection circuit 15 and the output side of the diode 26 of the peak detection circuit 16 are switched by the switch 96 and connected to the capacitor 21, so that the capacitor 21 is shared. , And switch 9
It is also possible to switch 6 to detect the average voltage or the peak voltage.
【0042】故障個所の特定に当たっては、以下のよう
な手順で行なう。なお、必要な基準データは本発明によ
る異常個所検出装置に全て入力されているものとし、被
検査電子機器の故障個所は1ケ所だけとする。また後者
の双方向性のCPUデータバスについては、該電子機器
が内蔵するマイクロプロセッサ自身でセルフチェックさ
れていて異常ないものとし、かつ電源にも異常ないもの
とする。 (1)不良ボードの特定 複数のボードがあった場合、まずどのボードに故障があ
るかを特定する。方法は各ボードに出入りする信号を例
えばコネクタの部分で順にチェックし、入力信号が正常
であるが出力信号が異常なボードをさがし出す。このた
めには、基準データを入力する段階で、コネクタのピン
番、入力/出力の種類等の情報が入力されていると、都
合が良い。 (2)故障ブロックの特定 故障ボードが判明したら、そのボードをゲタ(エクステ
ンダ)、ないし引き出しコードを使ってそのボードの試
験点56にプローブ12を接触できる状況とし、まずボ
ード上を大まかなブロックに分けた状態の試験点(この
試験点の指示はドキュメントでも良いし、本体の表示に
示しても良い)に当たる。ここでも、入力信号が正常で
出力信号が異常なブロック(故障大ブロック)を探し出
す。故障大ブロックが判明したら、以下故障中ブロッ
ク、故障小ブロックの検出という様に進む。 (3)故障部品の特定 (2)のブロック分けを6ケを基準に行なうと、3回の
探索で1/63 =1/216の詳しさで故障個所が特定
できたことになる。このことは、216点の部品が載っ
ていた場合、部品1ケのレベルで判定できることを意味
する。 (4)故障部品の確認 故障部品がほぼ特定できたとしても、誤り判定がないと
は言えない。特に故障部品を見つけた後は部品の交換と
いうことになるので慎重さが必要である。また相手がピ
ン数の多いLSIとなると、確信のある特定が必要であ
る。そのため、最後にその該当部品に対して、全てのピ
ンでの信号チェックを行ない、入力信号が正常で出力信
号がまさに異常であるかどうかを確認する。In order to identify the faulty part, the following procedure is performed. It is assumed that all the necessary reference data are input to the abnormal point detecting device according to the present invention, and that the electronic device under test has only one faulty point. The latter bidirectional CPU data bus is assumed to be self-checked by the microprocessor itself incorporated in the electronic device and is normal, and the power supply is normal. (1) Identification of defective board If there are multiple boards, first identify which board has a failure. The method sequentially checks the signals coming in and out of each board, for example, at the connector part, and finds a board in which the input signal is normal but the output signal is abnormal. For this purpose, it is convenient if information such as the pin number of the connector and the type of input / output is input at the stage of inputting the reference data. (2) Identification of the faulty block When the faulty board is found, the probe 12 can be brought into contact with the test point 56 of the board by using the getter (extender) or the extraction cord, and then the board is roughly divided into blocks. It corresponds to the test point in the separated state (the instruction of this test point may be a document or may be shown on the display of the main body). Here again, a block having a normal input signal and an abnormal output signal (large failure block) is searched for. When the large failure block is found, the process proceeds to detection of the in-failure block and the small failure block. (3) Identification of faulty component If the block division of (2) is performed on the basis of 6 pieces, it means that the faulty portion can be identified with the detail of 1/6 3 = 1/216 in three searches. This means that if there are 216 parts, it can be judged at the level of one part. (4) Confirmation of defective parts Even if the defective parts can be almost specified, it cannot be said that there is no error judgment. In particular, it is necessary to be cautious because it means replacing parts after finding a defective part. Further, when the other party is an LSI having a large number of pins, it is necessary to specify with certainty. Therefore, finally, for the relevant part, a signal check is performed at all pins to confirm whether the input signal is normal and the output signal is truly abnormal.
【0043】[0043]
【発明の効果】この発明によれば以下の効果がある。 1本のプローブで直流電圧、ロジック信号の平均電
圧、交流信号のピーク電圧が検出でき、効率的である。 試験点に関する諸データ(DC電圧値、AC電圧値
およびID番号か位置座標)とボードコネクタおよび各
部品に関する他のデータ(ピン番号とI/O端子の区
別)が用意されていれば、回路の知識がなくてもあるい
は知識を必要とせずに、ブラックボックス化したブロッ
クを仕立てることで故障個所の探索ができ、従来高度の
電気技術を必要としていた故障個所の特定作業を一般化
ないし汎化でき、その効果は図り知れない。The present invention has the following effects. A single probe is efficient because it can detect the DC voltage, the average voltage of the logic signal, and the peak voltage of the AC signal. If various data related to test points (DC voltage value, AC voltage value and ID number or position coordinate) and other data related to board connector and each component (pin number and I / O terminal distinction) are prepared, It is possible to search for a failure point by tailoring a black box block without any knowledge or knowledge, and it is possible to generalize or generalize the task of specifying a failure point that conventionally required advanced electrical technology. , Its effect is immeasurable.
【0044】 特定の回路網に対し、入力信号が正常
で出力信号に異常性があるときその回路網に故障がある
と判定するのを基本としているが、この判定はかなり直
観的であり、また論理的である(ただし例外はあり、次
の回路網の入力に故障原因があったときは判定誤りとな
るが、この場合は1回目の部品交換で復旧しなかった場
合として次の回路網の部品を疑えば済む)。従って故障
個所の探索手順そのものをプログラム化し、自動化する
ことも可能である。これは故障個所特定作業の省力化に
つながる。Although it is basically determined that a particular network has a fault when the input signal is normal and the output signal is abnormal, the determination is quite intuitive and It is logical (There are exceptions, but if there is a cause of failure in the input of the next network, a judgment error will occur, but in this case, if the first component replacement did not recover, the next network All you have to do is doubt the parts). Therefore, it is possible to program and automate the procedure for searching for a faulty part. This leads to labor saving in the work of identifying the failure location.
【0045】 通常現場における故障個所の特定に於
いては、電圧計、抵抗計、オシロスコープ、時にはロジ
ックアナライザ等が必需品とされる。しかし、この発明
を用いた故障個所特定装置を利用すれば、それらの計器
はほとんど必要なくなり、設備費の大幅な低減と、計器
持ち運びの省力化を実現できる。 ある製品において、故障個所特定が必要になるフェ
ーズは2つあり、そのひとつは部品の実装が終了してボ
ードを初動作させるときであり、2つ目は出荷された後
の保守である。現在この2つのフェーズは目的が故障個
所特定と言うことで共通しているにもかかわらず、対処
方法は一元化されていない。すなわち、生産時はボード
・テスタや特有の治具が多用されるが、それらはフィー
ルド(現場)サービスには向かないものであり、現場で
はまた独自の保守技術を、新しいものが出ればその都度
磨かねばならずそれらは総体的に言ってかなりの2重投
資を発生していると言って良い。Normally, a voltmeter, an ohmmeter, an oscilloscope, and sometimes a logic analyzer are indispensable for identifying a failure point in the field. However, if the failure location identifying apparatus using the present invention is used, those instruments are almost unnecessary, and it is possible to realize a large reduction in equipment cost and labor saving of instrument transportation. In a given product, there are two phases in which it is necessary to identify the location of the failure, one of which is when the board is first operated after component mounting is completed, and the other is maintenance after shipment. At present, although the two phases have a common purpose in that the fault location is identified, the coping method is not unified. In other words, board testers and special jigs are often used during production, but they are not suitable for field (field) service. They have to be polished and they can be said to generate considerable double investment as a whole.
【0046】この発明を用いた故障個所特定の概念を用
いれば、生産時と保守時の故障個所特定装置の一元化は
可能である。生産時(あるいは設計時)に試験点に関す
る全てのデータが決まれば、それはそのまま保守時に使
用できるからである。 世の中の流れとして資源の節約が叫ばれているが、
電子機器について言えば利用者による保守ということが
ひとつの課題である。しかしその課題に反して、電子機
器の中は増々複雑になり課題は遠のくばかりである。こ
の状況に対し、この発明を用いた故障個所特定の概念は
非常に有効な解決方法を与える。その理由は2つあり、
1つは電子機器の製造会社は積極的に試験点に関するデ
ータや故障個所特定に関するデータを公開するだろうと
言うことである。なぜなら、それらは一切回路設計上の
ノウハウを流出することにはならない(ブラックボック
スと電圧値だけだから)からである。2つ目は、故障個
所を追いかけるのに特別な技術は要らないからである。By using the concept of specifying a failure point according to the present invention, it is possible to unify the failure point specifying device at the time of production and maintenance. This is because if all the data on test points are determined at the time of production (or at the time of design), it can be used as it is for maintenance. Resource saving is being called for as a trend in the world,
When it comes to electronic equipment, maintenance by users is one issue. However, contrary to that problem, the inside of electronic devices is becoming more and more complicated, and the problem is distant. For this situation, the fault localization concept using the present invention provides a very effective solution. There are two reasons.
One is that electronic device manufacturers will proactively release data on test points and data on fault location. This is because they do not leak any know-how in circuit design (because they are only black boxes and voltage values). The second is that no special skill is required to follow the failure point.
【図1】請求項2の発明の実施例を示すブロック図。FIG. 1 is a block diagram showing an embodiment of the invention of claim 2;
【図2】Aは平均検出回路15の例を示す接続図、Bは
ピーク検出回路16の例を示す接続図、Cはメモリ38
内に記憶状態の例を示す図である。2A is a connection diagram showing an example of an average detection circuit 15, B is a connection diagram showing an example of a peak detection circuit 16, and C is a memory 38. FIG.
It is a figure which shows the example of a memory state inside.
【図3】AはID番号読取り手段を備えたプローブを示
す外観図、Bはボード上の試験点の例を示す平面図、C
及びDはそれぞれその他の例を示し、(a)は平面図、
(b)は断面図である。FIG. 3A is an external view showing a probe having an ID number reading means, B is a plan view showing an example of test points on a board, and C is a plan view.
And D respectively show other examples, (a) is a plan view,
(B) is a sectional view.
【図4】xy可動機構58の例を示し、Aは平面図、B
は正面図である。FIG. 4 shows an example of an xy movable mechanism 58, where A is a plan view and B is a plan view.
Is a front view.
【図5】Aはロジック信号の各種の状態とその平均検出
回路15の出力との関係を示す図、Bは二重積分波形信
号と平均検出回路15の出力との関係を示す図、Cは表
示部39の表示例を示す図である。5A is a diagram showing a relationship between various states of a logic signal and an output of the average detection circuit 15, FIG. 5B is a diagram showing a relationship between a double integrated waveform signal and an output of the average detection circuit 15, and FIG. 6 is a diagram showing a display example of a display unit 39. FIG.
【図6】Aは位置デジタイザの他の例を示す平面図、B
はプローブの試験点及び接地点との接触を示す側面図、
Cは1個のプローブを自動的に各試験点と接触させる場
合の処理例を示す流れ図である。6A is a plan view showing another example of the position digitizer, FIG.
Is a side view showing the contact between the probe test point and the ground point,
C is a flow chart showing a processing example in the case where one probe is automatically brought into contact with each test point.
【図7】Aは複数のプローブにより各試験点信号を取込
むようにしたこの発明の実施例を示すブロック図、Bは
そのプローブとボードの関係例を示す正面図、Cはこの
処理例を示す流れ図である。7A is a block diagram showing an embodiment of the present invention in which each test point signal is captured by a plurality of probes, B is a front view showing an example of the relationship between the probes and a board, and C is this processing example. It is a flow chart shown.
【図8】Aはプローブ12の内部構成の他の例を示す接
続図、Bは同一マーク率で波形が異なる例を示す波形図
である。8A is a connection diagram showing another example of the internal configuration of the probe 12, and FIG. 8B is a waveform diagram showing an example in which the waveform is different at the same mark ratio.
【図9】Aはプローブ12の内部構成の更に他の例を示
す接続図、Bは請求項3の発明の実施例を示すブロック
図である。FIG. 9 is a connection diagram showing still another example of the internal configuration of the probe 12, and B is a block diagram showing an embodiment of the invention of claim 3.
【図10】Aは基準データが記載されているドキュメン
トの例を示す図、Bはプローブ12内の回路の他の例を
示す接続図である。10A is a diagram showing an example of a document in which reference data is described, and B is a connection diagram showing another example of a circuit in the probe 12. FIG.
Claims (16)
の信号の平均電圧を検出する平均検出手段を有するプロ
ーブと、 そのプローブが信号を検出している試験点を識別する識
別情報を入力する入力手段と、 上記各試験点の識別情報別に基準データを記憶するメモ
リと、 上記プローブからの検出電圧を、上記入力された識別情
報により上記メモリを参照して得た基準データと比較判
定する比較手段と、 その比較判定の結果を報知する報知手段と、 上記プローブと接続され、上記入力手段、上記メモリ、
上記比較手段及び上記報知手段を保持した本体と、 を具備する電子機器ボードの異常個所検出装置。1. A probe having an average detection means for detecting an average voltage of a signal at a test point of an electronic network mounted on a board, and inputting identification information for identifying a test point at which the probe detects a signal. Input means, a memory that stores reference data for each piece of identification information of each test point, and a detection voltage from the probe, which is compared and determined with reference data obtained by referring to the memory with the input identification information. A comparing means, an informing means for informing the result of the comparison determination, and the input means, the memory, connected to the probe,
An abnormality detecting device for an electronic device board, comprising: a main body holding the comparing means and the notifying means.
ーク電圧を検出するピーク検出手段が設けられているこ
とを特徴とする請求項1記載の電子機器ボードの異常個
所検出装置。2. The abnormality detecting device for an electronic device board according to claim 1, wherein the probe is provided with peak detecting means for detecting a peak voltage of the signal at the test point.
点と電気的に接触するプローブと、 そのプローブが接触している試験点を識別する識別情報
を入力する手段と、 上記プローブより入力された上記試験点の信号の平均電
圧を検出する平均検出手段と、 上記各試験点の識別情報別に基準データを記憶するメモ
リと、 上記プローブを試験点に接触した状態で、上記平均検出
手段からの検出電圧を、上記入力された識別情報により
上記メモリを参照して得た基準データと比較判定する比
較手段と、 その比較判定の結果を報知する報知手段と、 上記プローブと接続され、上記入力手段、上記平均検出
手段、上記メモリ、上記比較手段及び上記報知手段を保
持した本体と、 を具備する電子機器ボードの異常個所検出装置。3. A probe electrically contacting each test point of an electronic circuit network mounted on the board, a means for inputting identification information for identifying the test point with which the probe is in contact, and input from the probe. Average detection means for detecting the average voltage of the signal at the test point, a memory for storing reference data for each identification information of each test point, and a state in which the probe is in contact with the test point, from the average detection means Comparing means for judging the detected voltage of the reference data with reference data obtained by referring to the memory by the inputted identification information, notifying means for notifying the result of the comparison judgment, connected to the probe, A means for detecting an abnormality in an electronic device board, comprising: a means, the average detection means, the memory, the comparison means, and a main body holding the notification means.
上記試験点の信号のピーク電圧を検出するピーク検出手
段が設けられ、上記比較手段は上記プローブを試験点に
接触した状態で、上記ピーク検出手段からの検出電圧を
も、上記基準データと比較判定するものであることを特
徴とする請求項3記載の電子機器ボードの異常個所検出
装置。4. The main body is provided with peak detecting means for detecting a peak voltage of a signal at the test point input from the probe, and the comparing means detects the peak with the probe in contact with the test point. 4. The apparatus for detecting an abnormal portion of an electronic device board according to claim 3, wherein the detection voltage from the means is also compared and judged with the reference data.
向ピーク電圧と、負方向ピーク電圧とを検出する手段で
あり、上記本体に検出した上記正方向ピーク電圧と負方
向ピーク電圧と、上記平均電圧とからマーク率を演算す
る手段と、その演算したマーク率と上記メモリに予め記
憶した対応試験点のマーク率の基準データとを比較判定
する手段を含むことを特徴とする請求項2又は4記載の
電子機器ボードの異常個所検出装置。5. The peak detecting means is means for detecting a positive direction peak voltage and a negative direction peak voltage after AC coupling, and the positive direction peak voltage and the negative direction peak voltage detected by the main body, 3. A means for calculating a mark ratio from the average voltage, and a means for comparing and judging the calculated mark ratio with reference data of the mark ratio of a corresponding test point stored in advance in the memory. 4. An electronic device board abnormal point detecting device according to 4.
定振幅のパルスに変換する手段と、その変換されたパル
スの平均電圧を検出する手段とを上記プローブに含むこ
とを特徴とする請求項1又は2記載の電子機器ボードの
異常個所検出装置。6. The probe includes means for converting each signal from the test point into a pulse having a predetermined width and a predetermined amplitude, and means for detecting an average voltage of the converted pulse. Item 1. An electronic device board abnormal point detection device according to item 1 or 2.
の各信号を所定幅及び所定振幅のパルスに変換する手段
と、その変換されたパルスの平均電圧を検出する手段と
を上記本体に含むことを特徴とする請求項3又は4記載
の電子機器ボードの異常個所検出装置。7. The main body includes means for converting each signal from the test point input from the probe into a pulse having a predetermined width and a predetermined amplitude, and means for detecting an average voltage of the converted pulse. 5. An abnormal position detecting device for an electronic device board according to claim 3 or 4.
て固有の番号が記憶されてあり、上記入力手段は、上記
プローブに取付けられ、上記ボードの試験点自体又はそ
の近くに付けられたその固有番号を光学的に読取る手段
であることを特徴とする請求項1乃至7の何れかに記載
の電子機器ボードの異常個所検出装置。8. A unique number is stored in the memory as identification information of each test point, and the input means is attached to the probe and attached to or near the test point itself of the board. 8. An abnormality detecting device for an electronic device board according to claim 1, which is means for optically reading the unique number.
としてその位置座標が記憶されてあり、上記入力手段は
上記プローブを上記ボード上に位置させるとその位置座
標を検出する位置デジタイザであることを特徴とする請
求項1乃至7の何れかに記載の電子機器ボードの異常個
所検出装置。9. The memory stores the position coordinates as identification information of each test point, and the input means is a position digitizer that detects the position coordinates when the probe is positioned on the board. The abnormal part detecting device for an electronic device board according to any one of claims 1 to 7, wherein:
ード上の位置座標も記憶されてあり、上記プローブを上
記ボード上を移動させてその試験点と接触させる可動保
持手段と、各試験点の位置座標を上記メモリから順次読
出して上記可動保持手段に設定してその試験点に上記プ
ローブを順次接触させる手段とを含むことを特徴とする
請求項1乃至7の何れかに記載の電子機器ボードの異常
個所検出装置。10. The position coordinates on the board of each test point are also stored in the memory, movable holding means for moving the probe on the board to contact the test point, and each test point. 8. The electronic device according to claim 1, further comprising means for sequentially reading the position coordinates of the probe from the memory, setting the coordinates in the movable holding means, and sequentially bringing the probe into contact with the test point. Board abnormality detection device.
ボードの試験点が在り得る各位置の配置と同一配置をも
って上記複数のプローブが保持され、これらプローブを
上記ボードの複数の試験点と接触させた状態で、上記プ
ローブよりの信号または電圧を上記本体へ所定の順に取
込む手段が設けられていることを特徴とする請求項1乃
至7の何れかに記載の電子機器ボードの異常個所検出装
置。11. A plurality of the probes are provided, and the plurality of probes are held in the same arrangement as the positions of the test points on the board, and the probes are brought into contact with the plurality of test points on the board. 8. An abnormal part detection of the electronic device board according to claim 1, further comprising means for taking in a signal or voltage from the probe into the main body in a predetermined order in a state where the electronic device board is abnormal. apparatus.
得モードなどのモードを指定するモード指定手段と、そ
のモード指定手段で上記基準データ設定モードを指定し
た状態で、試験点の識別情報とその基準データとを入力
する手段と、その入力された基準データを識別情報別に
上記メモリに記憶する手段とを含むことを特徴とする請
求項1乃至7の何れかに記載の電子機器ボードの異常個
所検出装置。12. A mode designation means for designating a mode such as a reference data setting mode and a test data acquisition mode, and identification information of a test point and its reference data in a state where the reference data setting mode is designated by the mode designating means. 8. An abnormality detecting device for an electronic device board according to any one of claims 1 to 7, further comprising: a means for inputting the input reference data and a means for storing the input reference data for each identification information in the memory. .
と、 そのボディから突出し、試験点と電気的に接触させるこ
とができるコンタクトと、 上記ボディに収容され、上記コンタクトからの入力信号
の平均電圧を検出する平均検出手段と、 を具備する電子機器ボード異常個所検出用プローブ。13. A body that can be held and moved, a contact that projects from the body and can make electrical contact with a test point, and an average voltage of an input signal received from the contact that is housed in the body. A probe for detecting an abnormal part of an electronic device board, comprising: an average detecting means for detecting.
ク電圧を検出するピーク検出手段が上記ボディに収容さ
れていることを特徴とする請求項13記載の電子機器ボ
ード異常個所検出用プローブ。14. The probe for detecting an abnormal portion of an electronic device board according to claim 13, wherein peak detection means for detecting a peak voltage of an input signal from said contact is housed in said body.
側ピーク電圧と負側ピーク電圧とを検出するものである
ことを特徴とする請求項14記載の電子機器ボード異常
個所検出用プローブ。15. The probe for detecting an abnormal portion of an electronic device board according to claim 14, wherein said peak detecting means detects a positive side peak voltage and a negative side peak voltage after AC coupling.
トからの入力信号を所定幅及び所定振幅のパルスに変換
する手段と、その変換されたパルスの平均電圧を検出す
る手段を含むことを特徴とする請求項13記載の電子機
器ボード異常個所検出用プローブ。16. A means, which is housed in the body, includes means for converting an input signal from the contact into a pulse having a predetermined width and a predetermined amplitude, and means for detecting an average voltage of the converted pulse. The probe for detecting an abnormal portion of an electronic device board according to claim 13.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP01387693A JP3326756B2 (en) | 1993-01-29 | 1993-01-29 | Apparatus for detecting abnormal parts of electronic equipment board and probe used for the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP01387693A JP3326756B2 (en) | 1993-01-29 | 1993-01-29 | Apparatus for detecting abnormal parts of electronic equipment board and probe used for the same |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH06230081A true JPH06230081A (en) | 1994-08-19 |
JP3326756B2 JP3326756B2 (en) | 2002-09-24 |
Family
ID=11845426
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP01387693A Expired - Fee Related JP3326756B2 (en) | 1993-01-29 | 1993-01-29 | Apparatus for detecting abnormal parts of electronic equipment board and probe used for the same |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3326756B2 (en) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1076518C (en) * | 1994-09-14 | 2001-12-19 | 松下电器产业株式会社 | Plasma treating device |
JP2006231084A (en) * | 2006-05-22 | 2006-09-07 | Olympus Corp | Method for controlling ultrasonic surgery system |
JP2009284302A (en) * | 2008-05-23 | 2009-12-03 | Renesas Technology Corp | Ad converter and data processing apparatus |
KR100974346B1 (en) * | 2008-06-11 | 2010-08-06 | 한전케이디엔주식회사 | Digital probe inspection device and its method |
CN112946364A (en) * | 2021-02-03 | 2021-06-11 | 神威超算(北京)科技有限公司 | Resistance test pen and resistance test method |
CN115097280A (en) * | 2022-08-29 | 2022-09-23 | 北京京瀚禹电子工程技术有限公司 | Special tool for testing high-power diode module |
-
1993
- 1993-01-29 JP JP01387693A patent/JP3326756B2/en not_active Expired - Fee Related
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1076518C (en) * | 1994-09-14 | 2001-12-19 | 松下电器产业株式会社 | Plasma treating device |
JP2006231084A (en) * | 2006-05-22 | 2006-09-07 | Olympus Corp | Method for controlling ultrasonic surgery system |
JP4493625B2 (en) * | 2006-05-22 | 2010-06-30 | オリンパス株式会社 | Ultrasonic surgery system |
JP2009284302A (en) * | 2008-05-23 | 2009-12-03 | Renesas Technology Corp | Ad converter and data processing apparatus |
KR100974346B1 (en) * | 2008-06-11 | 2010-08-06 | 한전케이디엔주식회사 | Digital probe inspection device and its method |
CN112946364A (en) * | 2021-02-03 | 2021-06-11 | 神威超算(北京)科技有限公司 | Resistance test pen and resistance test method |
CN115097280A (en) * | 2022-08-29 | 2022-09-23 | 北京京瀚禹电子工程技术有限公司 | Special tool for testing high-power diode module |
Also Published As
Publication number | Publication date |
---|---|
JP3326756B2 (en) | 2002-09-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
GB2282230A (en) | P.C.B. test system | |
CN110494965B (en) | Inspection system, wafer map display method, and storage medium | |
WO2018159190A1 (en) | Inspection system and malfunction analysis/prediction method for inspection system | |
CN111781493A (en) | Circuit board electrical parameter measurement system | |
CN106980099B (en) | A kind of calibration method and system of Automatic Testing System of Circuit Board | |
CN108693459A (en) | Two point VI curved scannings for various circuit boards compare method for diagnosing faults | |
CN206945907U (en) | A kind of PCBA ATEs | |
CN116593894A (en) | Automatic test method, system and automatic test cabinet | |
US8008938B2 (en) | Testing system module | |
CN209842010U (en) | Fault detection system of CT circuit | |
JP3326756B2 (en) | Apparatus for detecting abnormal parts of electronic equipment board and probe used for the same | |
CN212379520U (en) | Circuit board electrical parameter measurement system | |
US20010028256A1 (en) | Diagnostic apparatus for electronics circuit and diagnostic method using same | |
CN112067971A (en) | VI curve fault phenomenon matrix comparison-based rapid hidden danger detection and diagnosis method | |
US20090108862A1 (en) | Testing system module | |
JPH06230078A (en) | Abnormal position detecting method for electronic equipment board, device thereof and electronic equipment board used therefor | |
JPS6379075A (en) | Continuity test apparatus | |
KR20220056584A (en) | Substrate inspection device | |
JPH10170585A (en) | Inspection method for circuit board | |
CN211554224U (en) | Automatic checking device for needle type use errors of ICT test probe | |
CN213457246U (en) | Automatic electronic circuit parameter detection and analysis recording system | |
KR100198397B1 (en) | Apparatus and its method for checking if part is inserted on pcb | |
JPH0949862A (en) | Probing position detecting method, probing position correcting method and electronic circuit inspecting method | |
JPH04315068A (en) | Apparatus for inspecting printed circuit board | |
KR0127639B1 (en) | Probing test method and apparatus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020528 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |