JPH06225179A - Quantizer for picture signal - Google Patents
Quantizer for picture signalInfo
- Publication number
- JPH06225179A JPH06225179A JP2625093A JP2625093A JPH06225179A JP H06225179 A JPH06225179 A JP H06225179A JP 2625093 A JP2625093 A JP 2625093A JP 2625093 A JP2625093 A JP 2625093A JP H06225179 A JPH06225179 A JP H06225179A
- Authority
- JP
- Japan
- Prior art keywords
- quantization
- circuit
- signal
- delay circuit
- subtractor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Picture Signal Circuits (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
- Image Input (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】この発明は、例えばディジタルテ
レビジョン信号等の画像信号の量子化に用いて好適な画
像信号用量子化器に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a quantizer for an image signal suitable for quantizing an image signal such as a digital television signal.
【０００２】[0002]
【従来の技術】例えば、ディジタル画像処理において、
入力信号として供給されたアナログビデオ信号は、Ａ／
Ｄ変換された後に標本化や量子化等の処理がなされ、デ
ィジタルビデオ信号に変換される。同様に、ディジタル
ビデオ信号の場合でも、量子化によってビット数の変換
がなされる。従来の量子化処理では、量子化誤差を低減
するために、ディザ法が用いられる。なお、公開公報６
１−１４４９８９号に示されるような量子化器が知られ
ている。2. Description of the Related Art For example, in digital image processing,
The analog video signal supplied as the input signal is A /
After D conversion, processing such as sampling and quantization is performed and converted into a digital video signal. Similarly, in the case of a digital video signal, the number of bits is converted by quantization. In the conventional quantization processing, the dither method is used in order to reduce the quantization error. In addition, publication 6
Quantizers such as that shown in No. 1-144989 are known.
【０００３】[0003]
【課題が解決しようとする課題】ところで、緩やかな輝
度変化を量子化した場合には、量子化誤差によって被写
体の輪郭に擬似輪郭が発生する問題がある。一方、ディ
ザ法では、入力信号に対してランダムな微小ノイズが重
畳されて量子化が行われる。従って、復号器で微小ノイ
ズをキャンセルする必要がある。この時、微小ノイズが
ランダムであるために、復号器でキャンセルできない場
合がある。これにより、微小ノイズのノイズレベルが増
加し、被写体の輪郭がぼやけてしまう。By the way, in the case where a gradual change in luminance is quantized, there is a problem that a pseudo contour is generated in a contour of a subject due to a quantization error. On the other hand, in the dither method, random minute noise is superimposed on the input signal and quantization is performed. Therefore, it is necessary for the decoder to cancel the minute noise. At this time, since the minute noise is random, it may not be canceled by the decoder. As a result, the noise level of minute noise increases, and the outline of the subject becomes blurred.
【０００４】従って、この発明の目的は、量子化誤差を
低減して擬似輪郭の発生を防止することが可能な画像信
号用量子化器を提供することである。SUMMARY OF THE INVENTION Therefore, an object of the present invention is to provide a quantizer for an image signal which can reduce the quantization error and prevent the occurrence of false contour.
【０００５】[0005]
【課題を解決するための手段】この発明は、空間的に隣
接した複数の画素における量子化誤差を発生する手段
と、量子化誤差の重み付き補正値を入力値に加算して量
子化を行う手段とからなる画像信号用量子化器である。According to the present invention, a means for generating a quantization error in a plurality of spatially adjacent pixels and a weighted correction value of the quantization error are added to an input value for quantization. And a quantizer for an image signal, which comprises
【０００６】[0006]
【作用】空間的及び時間的に近傍の画素を利用して、量
子化誤差を平均的に配分する。これにより、被写体の擬
似輪郭やぼやけを目立たなくする。The pixels are spatially and temporally close to each other, and the quantization error is distributed evenly. As a result, the pseudo contour and blurring of the subject are made inconspicuous.
【０００７】[0007]
【実施例】以下、この発明の実施例を図面を参照して説
明する。図１には、この発明による画像信号用量子化器
の第１の実施例が示される。ディジタル入力信号は、入
力端子１及び減算器２を介して量子化回路３及び減算器
４に供給される。量子化回路３では、再量子化がなさ
れ、各画素データのビット数の変換が行われる。量子化
回路３の量子化出力信号は、出力端子５から出力される
と共に減算器４に供給される。減算器４では、量子化回
路３の量子化出力信号から量子化回路３に対する入力信
号が減算され、減算器４からの量子化誤差信号がサンプ
ル遅延回路６及びライン遅延回路７に供給される。Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 shows a first embodiment of a quantizer for image signals according to the present invention. The digital input signal is supplied to the quantization circuit 3 and the subtractor 4 via the input terminal 1 and the subtractor 2. In the quantization circuit 3, requantization is performed and the number of bits of each pixel data is converted. The quantized output signal of the quantization circuit 3 is output from the output terminal 5 and is also supplied to the subtractor 4. In the subtractor 4, the input signal to the quantization circuit 3 is subtracted from the quantized output signal of the quantization circuit 3, and the quantized error signal from the subtractor 4 is supplied to the sample delay circuit 6 and the line delay circuit 7.
【０００８】サンプル遅延回路６からは、１サンプル前
の量子化誤差信号が係数乗算器８に供給される。同様
に、ライン遅延回路７からは、１ライン前の量子化誤差
信号が係数乗算器９に供給される。係数乗算器８及び９
のそれぞれの重み係数の値は、横方向（サンプル遅延）
及び縦方向（ライン遅延）とも同じ値（例えばα）とさ
れる。任意の画素で量子化誤差が発生した場合、その誤
差を空間的に隣接する複数の画素に配分することによ
り、平均的に量子化誤差を低減することが可能になる。
つまり、量子化誤差を２次元的に配分させ視覚的に平均
化することにより、画質劣化を目立たなくすることがで
きる。係数乗算器８及び９の出力信号は、加算器１０で
加算された後に、減算器２に供給される。減算器２で
は、入力信号から加算器１０の出力信号が減算される。
このような構成とすることにより、横方向及び縦方向に
量子化誤差を配分することができる。From the sample delay circuit 6, the quantized error signal one sample before is supplied to the coefficient multiplier 8. Similarly, the line delay circuit 7 supplies the quantization error signal of the preceding line to the coefficient multiplier 9. Coefficient multipliers 8 and 9
The value of each weighting factor in the horizontal direction (sample delay)
And the same value (for example, α) in the vertical direction (line delay). When a quantization error occurs in any pixel, the error is distributed to a plurality of spatially adjacent pixels, so that the quantization error can be reduced on average.
That is, the image quality deterioration can be made inconspicuous by allocating the quantization errors two-dimensionally and visually averaging them. The output signals of the coefficient multipliers 8 and 9 are added by the adder 10 and then supplied to the subtractor 2. The subtractor 2 subtracts the output signal of the adder 10 from the input signal.
With such a configuration, the quantization error can be distributed in the horizontal and vertical directions.
【０００９】図２には、ブロック内に含まれる複数画素
の最大値及び最小値により規定されるダイナミックレン
ジを求め、このダイナミックレンジに適応した符号化を
行う高能率符号化方法（ＡＤＲＣと称する）が上述の量
子化回路３として用いられた場合の詳細な回路ブロック
図が示される。図２において、１１で示す入力端子にデ
ィジタルビデオ信号が供給される。このディジタルビデ
オ信号は、８ビットにディジタル化されると共に、ラス
ター走査の順序からブロックの順序にデータの配列が変
換される。なお、１ブロックは、１フレームまたは１フ
ィールドの画面が細分化された結果の図３に示す（Ｍ画
素素×Ｎライン）の２次元領域とされる。In FIG. 2, a high-efficiency coding method (referred to as ADRC) in which a dynamic range defined by the maximum value and the minimum value of a plurality of pixels included in a block is calculated and coding is performed in accordance with this dynamic range. 2 is a detailed circuit block diagram when is used as the quantization circuit 3 described above. In FIG. 2, a digital video signal is supplied to the input terminal indicated by 11. This digital video signal is digitized into 8 bits, and the data array is converted from the raster scan order to the block order. Note that one block is a two-dimensional area of (M pixel element × N line) shown in FIG. 3 as a result of subdividing the screen of one frame or one field.
【００１０】入力ディジタルビデオ信号が最大値検出回
路１２、最小値検出回路１３及び遅延回路１４に供給さ
れる。検出回路１２及び１３は、各ブロックの最大値Ｍ
ＡＸと最小値ＭＩＮとをそれぞれ検出する。遅延回路１
４は、最大値ＭＡＸ及び最小値ＭＩＮを検出する時間だ
けデータを遅延させる。減算回路１５で（ＭＡＸ−ＭＩ
Ｎ）の減算が行われ、減算回路１５からそのブロックの
ダイナミックレンジＤＲが得られる。The input digital video signal is supplied to the maximum value detection circuit 12, the minimum value detection circuit 13 and the delay circuit 14. The detection circuits 12 and 13 have the maximum value M of each block.
AX and the minimum value MIN are detected respectively. Delay circuit 1
4 delays the data by the time for detecting the maximum value MAX and the minimum value MIN. In the subtraction circuit 15, (MAX-MI
N) is subtracted, and the dynamic range DR of the block is obtained from the subtraction circuit 15.
【００１１】ダイナミックレンジＤＲが量子化ステップ
幅（Δ）発生回路１６に供給される。量子化ビット数を
４ビットとすると、ダイナミックレンジＤＲが１／２4
とされることによって、量子化ステップΔが形成され
る。減算回路１７では、遅延回路１４からのビデオデー
タから最小値ＭＩＮが減算され、減算回路１７から最小
値が除去されたビデオデータが得られる。The dynamic range DR is supplied to the quantization step width (Δ) generation circuit 16. If the number of quantization bits is 4 bits, the dynamic range DR is 1/2 4
And the quantization step Δ is formed. In the subtraction circuit 17, the minimum value MIN is subtracted from the video data from the delay circuit 14, and the subtraction circuit 17 obtains the video data from which the minimum value is removed.
【００１２】減算回路１７の出力データ及びステップ幅
（Δ）発生回路１６の出力である量子化ステップ幅Δが
量子化回路１８に供給される。量子化回路１８から元の
ビット数（８ビット）より少ないビット数（この例では
４ビット）のコード信号ＤＴが得られる。量子化回路１
８は、ダイナミックレンジＤＲに適応した量子化を行
う。換言すれば、ダイナミックレンジＤＲを（２4 ＝１
６）等分した量子化ステップ幅Δで、最小値が除去され
たビデオデータが除算され、商を切り捨てて整数化した
値がコード信号ＤＴとされる。量子化回路１８は、除算
回路またはＲＯＭで構成可能とされる。The output data of the subtraction circuit 17 and the quantization step width Δ which is the output of the step width (Δ) generation circuit 16 are supplied to the quantization circuit 18. The quantization circuit 18 obtains a code signal DT having a bit number (4 bits in this example) smaller than the original bit number (8 bits). Quantization circuit 1
8 performs quantization adapted to the dynamic range DR. In other words, the dynamic range DR is (2 4 = 1
6) The video data from which the minimum value has been removed is divided by the equally divided quantization step width Δ, and the value obtained by rounding down the quotient to obtain an integer is used as the code signal DT. The quantization circuit 18 can be composed of a division circuit or a ROM.
【００１３】図４には、この発明による画像信号用量子
化器の第２の実施例が示される。ディジタル入力信号
は、入力端子２１及び減算器２２を介して量子化回路２
３及び減算器２５に供給される。量子化回路２３では、
再量子化がなされ、各画素データのビット数の変換が行
われる。量子化回路２３の量子化出力信号は、出力端子
２４から出力されると共に減算器２５に供給される。減
算器２５では、量子化回路２３の量子化出力信号から量
子化回路２３に対する入力信号が減算され、量子化誤差
信号としてサンプル遅延回路２６ａ、ライン遅延回路２
７ａ及びフレーム遅延回路２８ａに供給される。なお、
サンプル遅延回路、ライン遅延回路及びフレーム遅延回
路は、それぞれｎ段構成とされる。これにより、ｎサン
プル、ｎライン及びｎフレーム前の量子化誤差信号が後
述する係数乗算器に供給される。FIG. 4 shows a second embodiment of the quantizer for image signals according to the present invention. The digital input signal is input to the quantization circuit 2 via the input terminal 21 and the subtractor 22.
3 and the subtractor 25. In the quantization circuit 23,
Requantization is performed, and the number of bits of each pixel data is converted. The quantized output signal of the quantization circuit 23 is output from the output terminal 24 and also supplied to the subtractor 25. In the subtractor 25, the input signal to the quantization circuit 23 is subtracted from the quantized output signal of the quantization circuit 23, and the sample delay circuit 26a and the line delay circuit 2 are used as the quantization error signal.
7a and the frame delay circuit 28a. In addition,
The sample delay circuit, the line delay circuit, and the frame delay circuit each have an n-stage configuration. As a result, the quantized error signals of n samples, n lines, and n frames before are supplied to the coefficient multiplier described later.
【００１４】サンプル遅延回路のそれぞれの出力信号
は、対応する係数乗算器に供給される。例えば、サンプ
ル遅延回路２６ａの出力信号は、係数乗算器２９ａに供
給される。なお、サンプル遅延回路とそれに対応する係
数乗算器とで水平巡回回路が形成される。各係数乗算器
の出力信号は、加算器３０で加算された後に、加算器３
１に供給される。また、ライン遅延回路のそれぞれの出
力信号は、対応する係数乗算器に供給される。例えば、
ライン遅延回路２７ａの出力信号は、係数乗算器３２ａ
に供給される。なお、ライン遅延回路とそれに対応する
係数乗算器とで垂直巡回回路が形成される。各係数乗算
器の出力信号は、加算器３３で加算された後に、加算器
３１に供給される。さらに、フレーム遅延回路のそれぞ
れの出力信号は、対応する係数乗算器に供給される。例
えば、フレーム遅延回路２８ａの出力信号は、係数乗算
器３４ａに供給される。なお、フレーム遅延回路とそれ
に対応する係数乗算器とで時間巡回回路が形成される。
各係数乗算器の出力信号は、加算器３５で加算された後
に、加算器３１に供給される。なお、各係数乗算器２６
ａ〜２６ｎ、２７ａ〜２７ｎ及び２８ａ〜２８ｎのそれ
ぞれは、標準的な画像信号によって、最適なタップ数及
び重み係数とされる。Each output signal of the sample delay circuit is supplied to a corresponding coefficient multiplier. For example, the output signal of the sample delay circuit 26a is supplied to the coefficient multiplier 29a. It should be noted that the sample delay circuit and the coefficient multiplier corresponding thereto form a horizontal cyclic circuit. The output signals of the coefficient multipliers are added by the adder 30 and then added by the adder 3
1 is supplied. Also, each output signal of the line delay circuit is supplied to the corresponding coefficient multiplier. For example,
The output signal of the line delay circuit 27a is the coefficient multiplier 32a.
Is supplied to. The line delay circuit and the coefficient multiplier corresponding thereto form a vertical cyclic circuit. The output signals of the coefficient multipliers are added by the adder 33 and then supplied to the adder 31. Further, each output signal of the frame delay circuit is supplied to the corresponding coefficient multiplier. For example, the output signal of the frame delay circuit 28a is supplied to the coefficient multiplier 34a. The frame delay circuit and the coefficient multiplier corresponding to the frame delay circuit form a time cyclic circuit.
The output signals of the coefficient multipliers are added by the adder 35 and then supplied to the adder 31. Each coefficient multiplier 26
Each of a to 26n, 27a to 27n and 28a to 28n has an optimum number of taps and a weighting coefficient according to a standard image signal.
【００１５】加算器３１では、各加算器３０、３３及び
３５から供給された信号が加算される。加算器３１の出
力信号は、減算器２２に供給される。減算器２２では、
入力端子２１を介して入力されたディジタル入力信号か
ら量子化誤差信号が減算される。このような構成とする
ことにより、横方向、縦方向及び時間軸方向に量子化誤
差を平均的に配分することができる。In the adder 31, the signals supplied from the adders 30, 33 and 35 are added. The output signal of the adder 31 is supplied to the subtractor 22. In the subtractor 22,
The quantization error signal is subtracted from the digital input signal input via the input terminal 21. With such a configuration, the quantization error can be evenly distributed in the horizontal direction, the vertical direction, and the time axis direction.
【００１６】[0016]
【発明の効果】この発明によれば、空間的及び時間的に
量子化誤差を平均的に配分することにより、テレビジョ
ンに出力される被写体の擬似輪郭やぼやけを目立たなく
することができる。また、ディザ法を使用しないので、
復号器において、ノイズのキャンセルをする必要がなく
なる。According to the present invention, it is possible to make pseudo contours and blurring of a subject output to a television inconspicuous by allocating the quantization error evenly in space and time. Also, since the dither method is not used,
There is no need to cancel noise in the decoder.
【図１】この発明による画像信号用量子化器の第１実施
例を示す回路ブロック図である。FIG. 1 is a circuit block diagram showing a first embodiment of an image signal quantizer according to the present invention.
【図２】ＡＤＲＣを量子化回路として用いた場合の回路
ブロック図である。FIG. 2 is a circuit block diagram when ADRC is used as a quantization circuit.
【図３】ＡＤＲＣにおける１ブロックを説明する略線図
である。FIG. 3 is a schematic diagram illustrating one block in ADRC.
【図４】この発明による画像信号用量子化器の第２実施
例を示す回路ブロック図である。FIG. 4 is a circuit block diagram showing a second embodiment of an image signal quantizer according to the present invention.
３、２３ 量子化回路 ４、２５ 減算器 ６、２６ サンプル遅延回路 ７、２７ ライン遅延回路 ２８ フレーム遅延回路 3, 23 Quantization circuit 4, 25 Subtractor 6, 26 Sample delay circuit 7, 27 Line delay circuit 28 Frame delay circuit
Claims (2)
子化誤差を発生する手段と、 上記量子化誤差の重み付き補正値を入力値に加算して量
子化を行う手段とからなる画像信号用量子化器。1. An image signal comprising: means for generating a quantization error in a plurality of spatially adjacent pixels; and means for adding a weighted correction value of the quantization error to an input value for quantization. Quantizer.
における量子化誤差を発生する手段と、 上記量子化誤差の重み付き補正値を入力値に加算して量
子化を行う手段とからなる画像信号用量子化器。2. A means for generating a quantization error in a plurality of pixels spatially and temporally close to each other, and a means for performing a quantization by adding a weighted correction value of the quantization error to an input value. Image signal quantizer.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2625093A JPH06225179A (en) | 1993-01-21 | 1993-01-21 | Quantizer for picture signal |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2625093A JPH06225179A (en) | 1993-01-21 | 1993-01-21 | Quantizer for picture signal |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06225179A true JPH06225179A (en) | 1994-08-12 |
Family
ID=12188038
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2625093A Pending JPH06225179A (en) | 1993-01-21 | 1993-01-21 | Quantizer for picture signal |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06225179A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005516260A (en) * | 2002-01-25 | 2005-06-02 | トムソン ライセンシング ソシエテ アノニム | Method and system for removing contouring |
| US7747100B2 (en) * | 2005-05-31 | 2010-06-29 | Samsung Electronics Co., Ltd. | Adaptive directional edge-preserving false contour filtering |
| US10221193B2 (en) | 2010-01-18 | 2019-03-05 | Lintfiled Limited | Photoinitiated reactions |
-
1993
- 1993-01-21 JP JP2625093A patent/JPH06225179A/en active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005516260A (en) * | 2002-01-25 | 2005-06-02 | トムソン ライセンシング ソシエテ アノニム | Method and system for removing contouring |
| JP4740539B2 (en) * | 2002-01-25 | 2011-08-03 | トムソン ライセンシング | Method and system for removing contouring artifacts |
| US7747100B2 (en) * | 2005-05-31 | 2010-06-29 | Samsung Electronics Co., Ltd. | Adaptive directional edge-preserving false contour filtering |
| US10221193B2 (en) | 2010-01-18 | 2019-03-05 | Lintfiled Limited | Photoinitiated reactions |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970009469B1 (en) | Interlace/sequential scan conversion apparatus and method for facilitating double smoothing function | |
| JPH01200883A (en) | Decoder | |
| US20080123979A1 (en) | Method and system for digital image contour removal (dcr) | |
| US4430670A (en) | Reconstruction of quantized DPCM or PCM signals | |
| JPH0937214A (en) | Progressive scanning conversion method and progressive scanning converter | |
| US5767900A (en) | Digital apparatus for contour enhancement of video signal | |
| US7542620B1 (en) | Robust temporal dithering and filtering | |
| EP0796010B1 (en) | Noise reduction circuit for a TV receiver | |
| JPH06225179A (en) | Quantizer for picture signal | |
| JPS6315576A (en) | False outline suppressing circuit | |
| CA2140568C (en) | Reduced bit number motion vector detection | |
| JP2924279B2 (en) | Image signal prediction encoding / decoding device | |
| JP2683181B2 (en) | Color image processing equipment | |
| JPH047152B2 (en) | ||
| JP3769770B2 (en) | Quantizer and quantization method | |
| JP2525456B2 (en) | Noise reduction circuit for television video signals | |
| KR960011220B1 (en) | Inter polation method of image signal | |
| JP3411977B2 (en) | Signal processing device | |
| JP2506205B2 (en) | Black level correction device | |
| JP3214957B2 (en) | Noise reduction circuit | |
| JP4111108B2 (en) | Image processing apparatus and method | |
| JP2621421B2 (en) | Image data quantization circuit | |
| KR960013222B1 (en) | Edge - enhancing circuit for digital video signal processing system | |
| JPH0130347B2 (en) | ||
| JPH0130348B2 (en) |