JPH06222372A - 液晶表示装置 - Google Patents

液晶表示装置

Info

Publication number
JPH06222372A
JPH06222372A JP5028449A JP2844993A JPH06222372A JP H06222372 A JPH06222372 A JP H06222372A JP 5028449 A JP5028449 A JP 5028449A JP 2844993 A JP2844993 A JP 2844993A JP H06222372 A JPH06222372 A JP H06222372A
Authority
JP
Japan
Prior art keywords
liquid crystal
display device
crystal display
conductive film
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5028449A
Other languages
English (en)
Inventor
Heihachiro Ebihara
平八郎 海老原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Citizen Watch Co Ltd
Original Assignee
Citizen Watch Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Citizen Watch Co Ltd filed Critical Citizen Watch Co Ltd
Priority to JP5028449A priority Critical patent/JPH06222372A/ja
Publication of JPH06222372A publication Critical patent/JPH06222372A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)

Abstract

(57)【要約】 【構成】 基板上に於いて、導電膜上に、絶縁膜を介す
る事なく透明電極を設け、かつ該導電膜は個々の透明電
極に対応してスリットを設けて分離する。導電膜のない
前記画素部の画素電極下に、導電膜面とほぼ同一かそれ
より高い高さの透明な充填層を設ける。 【効果】 透明電極の抵抗値が下がり、クロストーク等
が減少し、かつ導電膜と透明電極の短絡事故がなくな
る。画素部のラビングが均一に行われる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、液晶表示装置の構造に
関するものである。液晶表示装置は基本的には複数の画
素を形成するための透明電極(以下画素電極とする)を
形成した2枚の基板を、画素電極を形成した面を対向さ
せ、封止材により封止し、これに液晶材料を注入して構
成する。個々にはモノクローム、カラー、セグメント
型、マトリクス型、アクティブ型、パッシブ型あるいは
TN、STNその他のモード等の違いにより、構造が異
なる場合があるが、本発明は何れにも対応可能である
が、以下の説明はSTN、パッシブマトリクス型モノク
ローム液晶表示装置を代表として説明する。
【0002】
【従来の技術】以下図面に基づいて従来技術を説明す
る。図8(a)は一方の基板21にチップオングラス
(以下COGとする)技術を用い、他方の基板11は画
素電極13をフレキシブルシート等の配線部材33に直
接接続する、通常の実装方式を使用する従来のパッシブ
マトリクス配列のモノクローム液晶表示装置の構造を示
す断面図であり、(b)は(a)に於けるAA’断面図
である。図8(a)、(b)に於いて第1の基板11と
第2の基板21は封止材24によって封止され、この封
止領域内に液晶14が注入される。両基板間の間隔(以
下基板間隔と言う)はスペーサー15によって規制され
る。
【0003】第1の基板11には画素電極13が設けら
れる。第2の基板21上には遮光導電膜25が設けら
れ、遮光導電膜25の上に絶縁膜28が設けられ、絶縁
膜28上に画素電極23が設けられる。画素電極13と
23上には実際には配向膜が設けられているが簡単のた
め図示を省略して有る。基板11、21の外側にはそれ
ぞれ偏光板12、22が設けられる。
【0004】画素電極13と23は、それぞれ直交して
井桁状に配列され、両者の交差する部分が画素となる。
画素電極23は封止材24の外側で、駆動集積回路40
の出力端子41に接続される。駆動集積回路40の入力
端子42は画素電極23とは分離し、かつ画素電極23
と同質の透明電極(以下配線電極とする)26に接続さ
れ、配線電極26はフレキシブルシート等の配線部材3
2に接続される。また基板11の画素電極13は直接に
配線部材33に接続される。
【0005】画素部分の液晶には画素電極13と画素電
極23にそれぞれ印加される駆動電圧の差の電圧が印加
され、液晶はその実効電圧に関係して状態を変え、表示
に関与する。画素以外の部分の液晶には正規の電圧が印
加されないため、表示に不都合な状態を呈して表示コン
トラストを低下させる場合があり、これを防ぐため非画
素部に井桁状に遮光用の膜を設ける場合がある。この膜
は非導電性、導電性のいずれであっても良いが、遮光特
性や膜厚が他の特性に与える影響を考慮して導電性の膜
が使用される場合が多い。
【0006】図8は遮光導電膜25を遮光膜として用い
た場合を示しており、この遮光導電膜25は上述の如く
画素が配列されている部分(以下表示部とする)の非画
素部に井桁状に設ける他、封止材24の近傍の見切りと
して、あるいは封止部分の基板間隔を表示部のそれと一
致させる目的で表示部以外の部分にも伸張される場合が
ある。図8では封止部分の基板間隔を表示部の基板間隔
と一致させる目的で遮光導電膜25を封止材24の下ま
で伸張して間隔調整導電膜29形成し、さらに基板11
の封止部分には基板間隔調整用の間隔調整電極16を設
け、基板21の封止部分には基板間隔調整用の間隔調整
電極27を設けている。
【0007】上記COG技術は特に細密な画素電極1
3、23を有する表示装置の実装方法として有効であ
る。またこの様に細密な画素電極13、23を有する表
示装置にあっては表示部に於ける画素部と非画素部の面
積比(有効画素面積)が低下してコントラストが低下す
る傾向にあり、遮光膜が必要となる事が多い。
【0008】
【発明が解決しようとする課題】COG技術の問題点の
一つは、駆動集積回路40が基板21上に設けられるた
め、その電源線の抵抗が上昇する傾向にある点である。
すなわち、配線部材32と配線電極26との接続抵抗、
配線電極26自身の配線抵抗、配線電極26と駆動集積
回路40の入力端子42との接続抵抗等の付加がその原
因となるが、このうち配線電極26自身の配線抵抗によ
る影響が特に大きい。液晶駆動電圧に関係する電源線の
抵抗増加は、液晶に印加する駆動電圧の波形に歪みを生
じさせ、理想波形からのズレを生じ、クロストークやコ
ントラスト低下の原因となる。
【0009】また画素電極23の集積回路40への引き
回し部分は極めて狭い範囲に集中的に寄せ集めるため、
この部分では画素電極23は極めて細い線幅となり抵抗
が増大し、これもクロストークやコントラスト低下の原
因となる。さらに各画素電極23は、引き回し部分の長
さがそれぞれ異なるため抵抗値が一定とならず、表示状
態が均一にならないと言う問題も生ずる。そして画素電
極23の表示部における抵抗は画面の左右(あるいは上
下)で表示の明るさが異なると言う現象を生じさせる原
因にもなる。そこで本発明が解決しようとする第1の課
題は、配線電極26の配線抵抗を低下させる事であり、
画素電極23の駆動集積回路40への引き回し部分、あ
るいは表示部の画素電極23の抵抗を低下させる事であ
る。
【0010】次に遮光膜として用いる遮光導電膜25
は、絶縁膜28により画素電極23と絶縁されているの
であるが、それにもかかわらずしばしば遮光導電膜25
と画素電極23の間で電気的短絡が起こり、歩留まりを
大幅に低下させてしまう。その原因としては、例えば絶
縁膜28に発生した微細なピンホールが挙げられる。こ
のピンホールを完全に無くすことは現在のところ非常に
難しい。また他の原因としてはゴミによるものが挙げら
れる。
【0011】画素電極23と遮光導電膜25の短絡する
箇所は、主として封止材24の近傍で有る事が多い。す
なわち前述の如く封止部分の基板間隔を表示部のそれと
一致させる目的で表示部以外の部分にも伸張した場合、
封止部分の遮光導電膜25の面積はかなり大きなものと
なり、短絡発生の確率が上昇する事に加え、一般に封止
部分に加わる応力の方が表示部に加わる応力よりも大き
いからである。しかし表示部での短絡も零ではない。そ
こで本発明が解決しようとする第2の課題は画素電極2
3と遮光導電膜25との短絡問題をなくす事である。
【0012】次に、スペーサー15によって規制される
基板間隔は液晶のスレッショルド電圧に関係し、基板間
隔が異なると同一駆動電圧を印加しても同一の表示状態
とならない。そこで本発明が解決しようとする第3の課
題は、基板間隔を均一化し、基板間隔の不均一性に依存
する表示状態の品位低下を解消する事である。
【0013】さらに封止材24の外部に於いては付着し
たゴミ等が原因で透明電極に腐食を生じたり、隣合う電
極間が短絡したりする事故が発生する。また工程内で余
分な基板部分を切り離す時に封止材24の外部の電極に
傷をつけてしまい、断線を生じる場合もある。COG技
術を用いた場合は前述のように画素電極23の集積回路
40への引き回し部分は極めて狭い範囲に集中的に寄せ
集めるため、この部分では画素電極23は極めて細い線
幅となり、これらの事故は特に問題となる。そこで本発
明が解決しようとする第4の課題は、封止材24の外部
に於ける画素電極23あるいは配線電極26の断線に対
し対策を施す事である。すなわち一つは透明電極23あ
るいは配線電極26に断線が生じて致命的な事故に至ら
ない様に対策する事であり、他の一つは透明電極23あ
るいは配線電極26を保護する事である。
【0014】さらに、液晶表示装置においては前記配向
膜をラビングして液晶の配向を整える工程が有るが、こ
の工程内あるいはそれ以外の工程に於いて、配線電極2
6あるいは画素電極23に静電気が発生し、この静電気
の放電時に各電極が損傷を受ける場合が多い。そこで本
発明が解決しようとする第5の課題は、各電極に静電気
が発生しても放電による電極の損傷がないように対策す
る事である。
【0015】また液晶層に含まれるイオン性不純物は、
ムラ表示、焼き付き等の表示品位の低下の原因になる事
が知られている。本発明の第6の課題は、この問題につ
いて提案されている公知の技術を効果的に適用可能にす
る事である。
【0016】
【課題を解決するための手段】上記第1から第4の課題
を解決するために本発明が用いる第1の手段は、絶縁膜
28を廃止し、基板上に設けた導電膜上に絶縁膜を介す
る事なく透明電極層を設ける構造とし、かつ各配線電極
26、各画素電極23に接する該導電膜を各透明電極毎
に分離する事である。
【0017】第2の手段は基板11に、基板21の遮光
導電膜の分離部分に対応する遮光部材を設ける事であ
り、第3の手段は各透明電極と、フレキシブルシートあ
るいは駆動集積回路等の他部材との接続部分の下部に於
いて導電膜のない部分を設ける事である。
【0018】また第4の手段は導電膜のない部分に透明
でかつ絶縁性の材料によりなる、導電膜面とほぼ同一の
高さの層を設ける事であり、第5の手段は画素電極の間
に、絶縁性の材料よりなる、画素電極面または配向膜面
とほぼ同一の高さの層を設ける事であり、更に第6の手
段は画素電極間に設けた前記絶縁性の材料よりなる層に
遮光性を持たせる事である。
【0019】本発明が用いる第7の手段は、第5の手段
の実施に於いて前記絶縁性の材料よりなる、封止材の内
側でほぼ画素電極面と同一の高さを有する層が封止材の
外側に於いて画素電極または配線電極上を覆うように構
成する事である。
【0020】本発明が用いる第8の手段は、前記第4、
第6の手段の実施にあたり、絶縁性の材料によりなる層
に導電性の材料を混入する事である。
【0021】本発明が用いる第9の手段は、前記第5の
手段の実施にあたり、絶縁性の材料によりなる層をイオ
ン吸着層とする事である。
【0022】
【作用】本発明が用いる第1の手段によれば、導電膜は
最初から配線電極26あるいは画素電極23に接してお
り、かつ各電極毎に分離しているのであるから、新たな
短絡事故は発生する事がないし、各透明電極は接触する
導電膜によって抵抗値が大幅に低減する。また配線電極
26、画素電極23は封止材24の外部に於いて導電膜
により裏打ちされているから、断線しても大事に至らな
い。第2の手段によれば基板21の遮光導電膜の分離部
分から漏れる光は基板11の遮光部材によって遮光され
るのでコントラストが低下しない。
【0023】第3の手段によれば基板21の裏面から導
電膜のない部分を通して各透明電極の接続部分の状態を
容易に目視検査する事が出来るから信頼性の高い表示装
置を提供出来る。
【0024】第4の手段によれば画素電極の表面がほぼ
均一の高さとなるからラビングが均一に行えるので配向
ムラが生じないし、基板間隔も均一化出来る。
【0025】第5の手段によれば基板21の表面全体を
ほぼ均一にする事が出来るから、基板間隔がより一層均
一化される。
【0026】また第6の手段によれば画素電極23の間
の遮光導電膜の分離部分から漏れる光は、遮光性を有す
る絶縁性の材料の層により遮光されるから、対向基板1
1に遮光部材を設ける必要がなくなる。
【0027】第7の手段によれば封止材24の外部に於
いて、配線電極26、画素電極23は絶縁性の材料によ
る層に覆われるから、基板切り離し時に電極に損傷を与
えることがなくなり、またゴミ等による腐食事故も大幅
に低減できる。
【0028】第8の手段によれば、隣接する各電極間は
絶縁性を低下させた層により短絡されるから、各電極に
静電気が発生しても電極間で徐々に漏洩し、瞬間的に放
電する事がないため、電極が損傷を受ける事がない。
【0029】第9の手段によれば液晶層中に含まれるイ
オン性不純物がイオン吸着層に吸着固定され不活性化す
るため、ムラ等の表示不良、コントラストの低下がなく
なり、かつ配向ムラを生じない。
【0030】
【実施例】以下、本発明の実施例を図面によって説明す
るが、図面は構造のみを示すものであって寸法などにつ
いて示すものではない。また符号は図8と同一のものに
ついては同一の符号を用いる。さらに本発明に於いて導
電膜とは透明電極とは異なるものを言う。
【0031】図1(a)は本発明の一実施例を示す基板
21の平面図であり、図1(b)は図1(a)のAA’
断面図である。図1においては本発明の第1の手段と第
3の手段を同時に実施している。
【0032】図1に於いて、基板21の全面に導電膜が
設けられた後、エッチング等により配線電極26の裏打
ち用の配線導電膜30、画素電極23の配線部分の裏打
ち用の配線導電膜31および遮光導電膜25が形成され
る。次に透明電極膜が基板全面に設けられた後、エッチ
ング等により配線電極26、画素電極23が形成され
る。
【0033】配線電極26、画素電極23と対応するそ
の裏打ち用の配線導電膜30、31の形状は、各透明電
極の抵抗値を下げるためには各透明電極より太くする事
が望ましいが、酸化等による悪影響、あるいはゴミ等に
よる短絡が考えられる場合は外部に露出しないように各
透明電極によって覆うようにしてもよい。図1は裏打ち
用の導電膜の形状を各透明電極とほぼ一致させた場合を
示して有る。
【0034】図2(a)は図1に於ける符号Cの部分を
拡大した基板21の平面図であり、図2(b)および図
2(c)はそれぞれ図2(a)に於けるAA’断面図お
よびBB’断面図である。各画素電極23の画素部50
に対応して窓が明けられた遮光導電膜25はスリット5
1により各画素電極23に対応して分離される。スリッ
ト51は光透過を少なくするため可能な限り狭くし、ま
たその位置は遮光導電膜25が隣の画素電極23と短絡
する事を防ぐため、隣合う2本の画素電極23の中間が
望ましい。
【0035】図2(a)あるいは図1(a)に於いては
画素電極23に裏打ちした配線導電膜31の幅は遮光導
電膜25の幅よりも小さいように示したが、例えば封止
材24の外部に於いて配線部分がモールド材等によって
覆われ、配線導電膜31の酸化等による悪影響、あるい
は隣合う配線導電膜31同士のゴミ等による短絡が問題
とならない場合は、配線導電膜31の幅を遮光導電膜2
5の幅と同一としてもよい。
【0036】再び図1について説明する。図1に於いて
は画素電極23の集積回路40への引き回し部分を簡略
に示したが、実際には極めて狭い範囲に画素電極23を
集中的に寄せ集めなければならず、従ってこの部分では
画素電極23は極めて細い線幅となり抵抗が増大する。
しかも各画素電極23の引き回し部分の長さはそれぞれ
異なるため抵抗値が一定とならず、表示状態が均一にな
らないと言う問題も生ずる。本発明によれば画素電極2
3の配線部分に配線導電膜31を設ける事により抵抗の
差が小さくなるから、表示状態の不均一の問題点も解決
する。
【0037】また画素電極23は表示部に於いても画素
部分を除いて遮光導電膜25によって裏打ちされている
から抵抗値が下がり、表示画面の端々で表示の明るさが
異なると言う問題も生じない。当然の事ながら遮光導電
膜25は各画素電極23に対応して分離されており、か
つ最初から対応する画素電極23と接しているのである
から、新たな短絡事故は発生する事はない。次に配線電
極26もまた配線導電膜30によって裏打ちされている
からその抵抗値は低減し、前記した問題点は解消され
る。
【0038】ここで裏打ち用の配線導電膜30、31が
不透明で、かつ配線電極26と配線部材32との接続
部、配線電極26と駆動集積回路40の入力端子42と
の接続部、画素電極23と駆動集積回路40の出力端子
41との接続部の下面全面に設けられていると、COG
技術により駆動集積回路40を基板21に取り付けた際
の配線電極26、画素電極23と駆動集積回路40の各
端子41、42との接続状態、または配線部材32を接
続した際の配線電極26と配線部材32との接続状態を
基板21の裏面から目視検査する事が出来なくなる。
【0039】そこで図1の実施例に示す如く、例えば配
線電極26の他部材との接続部付近に裏打ち用の配線導
電膜30のない部分33を設ければこれらの接続状態が
基板21の裏面から目視可能になり、接続信頼性の確保
が容易になる。図1には示していないが画素電極23と
他部材との接続部付近を同様の構造としても良い。
【0040】ところで従来は遮光導電膜25と画素電極
23との間に絶縁膜28が存在し、この絶縁膜28は両
者の短絡を防ぐ機能の他、遮光導電膜25の段差等を吸
収し、絶縁膜28の表面を平坦にするための機能も備え
ていた。しかるに本発明の図1、図2に示した実施例に
於いては、従来例に示した絶縁膜28が存在しないた
め、平坦化の機能を果たすものが存在しないから、遮光
導電膜25、あるいは配線導電膜30、31の形状によ
る段差はそのまま残ってしまう。
【0041】この段差による影響は十分に吟味する必要
がある。段差に関して検討すべき項目は大きく分けて2
点有り、その1つは基板間隔の一定性に関するものであ
る。すなわち基板間隔を表示装置の全面に渡って一定に
するための機能はスペーサー15が負うが、スペーサー
15を単純に散布したときは、スペーサーの位置は確率
の問題であり、様々な位置に存在する事になる。従って
封止材24の下部を含めスペーサー15が存在し得る範
囲に於いては出来るだけ段差が少なくなるようにする必
要がある。
【0042】図1、図2に於いては狭いスリット51で
分離された遮光導電膜25を封止材24の下部まで伸張
した場合を示した。勿論、封止材24の下部は広い間隔
で隣接する配線導電膜31が対応するようにしても良い
のであるが、例えば図2(a)に於いてスペーサー15
がDの位置に有る場合とEの位置に有る場合とではスペ
ーサーの高さが導電膜の厚みの分だけ異なるのであり、
上記の点を考慮し封止部分の基板間隔を表示部の基板間
隔と一致させためには封止材24の下部の基板構造は出
来るだけ表示部分の基板構造と類似させる事が望ましい
のである。
【0043】上記D、Eなる位置は隣接する透明電極2
3の間を示したのであるが、勿論隣接する透明電極23
の間の間隔よりも透明電極23の幅の方がはるかに大き
いのが一般的であり、従ってスペーサー15の位置は確
率的には画素電極23の上に存在する場合が多いとの考
えも成り立つ。これは相対的に対向基板11上の透明電
極13との関係についても言えるから、結局表示部に於
けるスペーサー15の大部分は画素上にあるとの見方も
出来る。一方封止材24の下部においては画素部がない
から、図2(b)に破線で示すように封止部と画素部で
はスペーサーに高さに差が出る事になる。
【0044】図3は上記の思想基づく本発明の第2の実
施例を示し、(a)は表示装置の断面図であり、(b)
はそのAA’断面図である。図3の実施例に於いては従
来の基板11上の基板間隔調整用の間隔調整電極16、
27を廃止する。従って図3(a)に於いては封止部に
於ける基板間隔は基板11の表面と、基板21上の配線
導電膜31で裏打ちされた画素電極23の表面に挟まれ
るスペーサー15の径によって規制され、一方表示部に
於いては対向基板11上の画素部の透明電極13の表面
と、基板21上の画素部50に於ける透明電極23の表
面に挟まれるスペーサー15の径によって規制される。
【0045】また図3(b)に於いては封止部に於ける
基板間隔は基板11上の画素電極13の表面と、基板2
1上の間隔調整用導電膜29の表面に挟まれるスペーサ
ー15の径によって規制され、一方表示部に於いては基
板11上の画素部の透明電極13の表面と、基板21上
の画素部50に於ける透明電極23の表面に挟まれるス
ペーサー15の径によって規制される。
【0046】そこで導電膜の厚みと基板11あるいは基
板21上の透明電極13、23の厚みをほぼ等しくして
おけば、基板間隔は封止部、表示部の全面に渡って均一
に保つ事が出来る。
【0047】また図3(b)に示すように対向基板11
上に基板21上のスリット51に対向して遮光部材17
を設けておけば、スリット51を漏れる光は遮光部材1
7により遮られ、コントラストの低下を防ぐ事が出来
る。この遮光部材17を設けた対向基板11の構造は従
来の方法によるものであっても良いし、本発明に基づく
ものであっても良い。従来構造を用いるものとすればカ
ラーフィルターも容易に対向基板11上に設ける事が出
来る。
【0048】しかしながらスペーサー15の位置は確率
的には画素部に多く分布するとしても、図2(c)に破
線で示した様に画素電極23上の、画素部50より高い
ところにスペーサー15が位置する確率も零ではない。
もしこの様な状況が発生すると、その付近の基板間隔は
他の部分よりも大きくなるため、表示ムラが発生する事
になる。
【0049】また図1(b)に示したように、本発明の
第3の手段を実施した場合、例えば配線電極26の他部
材との接続部に於ける配線導電膜30のない部分33を
はその周辺に対して凹部となるため、場合によっては接
続に悪影響がでる事が考えられる。
【0050】さらに段差に関して検討すべき項目の他の
1つは、ラビング条件に関するものである。本願の図面
には簡単のため配向膜を図示していないが、実際には画
素電極23の形成後に配向膜を設け、該配向膜上をラビ
ングして液晶層の配向を規正する。このラビングは通常
ロール状の布材を回転させて配向膜を擦る事により行う
が、配向膜上に段差があると、該段差部近傍の凹部には
布材が十分に触れず、ラビング状態が凸部とは異なって
しまう。従って図2(c)の場合、画素部50が凹状と
なっているため、凹部の段差が大きいと画素部50の周
辺部分は正常なラビングが行われず、配向ムラが生じて
表示を劣化させる事がある。
【0051】図4(a)から(e)は上記の問題点を解
決するための本発明の第3の実施例を示す工程図であ
り、図2(c)に対応する断面図である。図4(a)に
於いて、先ず基板21に遮光導電膜25を形成する。次
に(b)に於いて基板21の全面に絶縁性の透明なレジ
スト53を塗布する。(c)に於いて、基板21の裏面
から遮光導電膜25をマスクとしてレジスト53を露
光、現像し、オーバーエッチを含む適当なエッチングを
行うと遮光導電膜25の存在しない部分がレジスト53
の層で埋められて遮光導電膜25と段差の小さい面構造
を得る事が出来る。(d)に於いて基板全面に透明電極
層を設け、(e)に於いて画素電極23の形状を整え
る。
【0052】図4から明らかなように、レジスト53の
層の高さを調整する事により、画素電極23の画素部に
於ける高さを、非画素部よりも高めか、あるいは非画素
部とほぼ同一とする事が出来る。従って画素部以外に位
置するスペーサー15があっても、基板間隔はに悪影響
を与えないし、また画素部上の画素電極23の表面は均
一にラビングされるから配向ムラも生じない。
【0053】図4の実施例では画素部に限らず、導電膜
のない部分には全て同様にレジスト53の層で高さが均
一化されるのであるから、配線電極26あるいは画素電
極23の他部材との接続部において、目視検査を容易に
するために配線導電膜30あるいは31を設けない部分
33に生じる凹部も無くなり、接続の安定性がより高ま
る。
【0054】図4に於いてレジスト53に着色すればカ
ラーフィルターとして作用する事は言うまでもない。
【0055】ところで図4の実施例は、表示部に於ける
画素部の面積が非画素部よりも十分に大きく、しかも散
布したスペーサー15が散布後に移動する事がなければ
特に問題なく良質の表示状態を得る事が出来る。しかし
ながら、画素が細密になり、画素部と非画素部の面積比
が等しい方向に近づいてきたり、あるいはスペーサー1
5が散布後に移動する可能性が有る場合には、スペーサ
ー15が非画素部に片寄って分布する領域の発生を無視
できない。この様な場合、その領域付近の基板間隔は他
の部分に比して小さくなり、表示状態が部分的に他と異
なってしまうことになる。
【0056】図5は本発明の第4の実施例を示す図であ
り、(a)から(c)は図2(c)あるいは図4に対応
する断面図を工程順に示したものである。図5(a)は
図4(e)の状態を示す。(b)に於いて基板21の全
面にアクリル樹脂等を主材とする絶縁性のレジスト54
を塗布する。(c)に於いて、基板上面からマスクを用
いてレジスト54を露光、現像し、オーバーエッチを含
む適当なエッチングを行うと、画素電極23の間がレジ
スト54で埋められて画素電極23とほぼ同一の面が得
られる。図5(d)は図5(c)のAA’断面図であ
り、配線電極26、画素電極23が全面に渡って均一な
高さを有する事を示している。
【0057】図5に示す構造とすればスペーサー15は
画素部上でも非画素部上でも高さがほぼ同じとなるか
ら、基板間隔を表示部の全面に渡って均一に出来、基板
間隔の不均一に基づく表示ムラを防ぐ事が出来る。また
図5から明らかなように、導電膜上はレジスト54によ
って覆われるから、封止材24の外部に於いて導電膜間
の間隔を狭くしてもゴミ等による導電膜間の短絡の危険
性がない。したがって封止材24の外部に於いて配線導
電膜30、31の幅を広げる事が出来るから、より一層
各電極の抵抗を下げる事が出来る。
【0058】また図5に示す実施例に於いてレジスト5
4に顔料を混ぜる等して遮光性を持たせれば、スリット
51を漏れる光はレジスト54によって遮光されるため
コントラストが低下しない。この場合図3(b)に示し
た対向基板11上の遮光部材17は省略する事が可能と
なる。
【0059】図6は本発明の第5の実施例を示す図であ
り、図5(a)から(d)に対応する断面図である。図
6(a)は図4(b)に於いてレジスト53を導電膜の
厚みより厚く設けた場合の図4(e)の状態を示す。図
6(b)に於いて基板21の全面にアクリル樹脂等を主
材とする絶縁性のレジスト54を塗布する。図6(c)
に於いて、基板上面からマスクを用いてレジスト54を
露光、現像し、オーバーエッチを含む適当なエッチング
を行うと、画素電極23の間がレジスト54で埋められ
て画素電極23とほぼ同一の面が得られる。
【0060】この場合に於いて、レジスト54のエッチ
ングを画素部、および電極の接続部のみについて行うと
図6(d)のような構造が得られる。すなわち配線電極
26あるいは画素電極23は封止材24の外部に於いて
他部材との接続部を除いてはレジスト54によって覆わ
れる。したがって基板切り離し時に電極に損傷を与える
ことがなくなり、またゴミ等による腐食事故も大幅に低
減できる。
【0061】次に図4から図6に示した実施例に於い
て、レジスト53または54に導電性の材料を適量混入
して置くと、これらの絶縁抵抗を低下させる事が出来
る。このようにすれば隣接する配線電極26あるいは画
素電極23は比較的高い抵抗値によって短絡されること
になり、各工程に於いて電極に発生した静電気は比較的
高い抵抗値によって各電極間で中和され、一時的に放電
する事がないから各電極が損傷を受ける事がない。
【0062】ところで上記説明に於いては配向膜につい
ては特に説明を行わなかった。配向膜は画素電極23上
に設ける必要があるが、本発明に於いて第5図または第
6図に示す実施例に於いて配向膜を設ける工程は3つの
場合が考えられる。
【0063】図7は図6に示した実施例に於いて配向膜
を設ける工程を付加した実施例を示す断面図である。図
7(a)は図6(c)の工程後に配向膜55を設けた場
合を示す。この場合は図6の説明の通り、レジスト54
の面の高さは画素電極23とほぼ同一に設ければ良い。
【0064】図7(b)は図6(a)の状態で配向膜5
5を設け、その後レジスト54を設けた場合を示す。こ
の場合は図6の説明とは異なり、レジスト54の面の高
さは配向膜55とほぼ同一に設けるのが良い。
【0065】図7(c)は図6(a)の工程後に配向膜
55を設けた後、配向膜55をエッチングするか、ある
いは図4(d)の工程後に配向膜55を設けた後、配向
膜55と画素電極23をエッチングしてからレジスト5
4を設けた場合を示す。この場合も図6の説明とは異な
り、レジスト54の面の高さは配向膜55とほぼ同一に
設けるのが良い。
【0066】図7(b)もしくは(c)の構造とした場
合はレジスト54の面は液晶層と直接に接する事にな
る。この場合は特開平4−320211号公報(以下引
例とする)に記載の技術を効果的に実施する事が出来
る。すなわちレジスト54をイオン吸着層とすれば、引
例の説明にあるように液晶層中に含まれるイオン性不純
物がイオン吸着層に吸着固定され不活性化するため、ム
ラ等の表示不良、コントラストの低下がなくなる他、ア
クティブマトリクス型の表示装置に多く見られるいわゆ
る焼き付き現象をも低減する事が出来る。
【0067】ここで前記引例に於いては、その図1にあ
るようにイオン吸着膜は配向膜上に突起した状態で設け
られており、前記のようにラビング時においてこの突起
物の周辺ではラビングが正常に行われず配向ムラが生じ
て表示品質を低下させる恐れが多分に有るが、本発明に
よればイオン吸着層はほぼ配向膜面と同一であるから、
このような表示品位の低下を引き起こす事なく、引例の
技術思想を最大限に活用する事が可能となる。
【0068】図7(b)と(c)の差異は、図7(b)
の場合はレジスト54は画素電極23とは直接接触しな
いため、レジスト54に前記第8の手段を用いる事が出
来ない。これに対し図7(c)に於いてはレジスト54
は画素電極23とは直接接触するから、レジスト54に
前記第8の手段を用いる事が出来る。
【0069】図7は図6の実施例を中心に説明したが勿
論図5の実施例に於いても同様に適用出来る。
【0070】以上で本発明の実施例の説明を終えるが、
補足するならば、本願発明に於いては遮光導電膜25は
単に遮光性のみでなく導電性をも重視するのであるか
ら、その材質として比較的導電性のよいものを使用すべ
きであり、この場合密着性、安定性を考慮して多層構造
とする等の配慮は当然本願発明に含まれるものである。
【0071】レジスト53、レジスト54とした層は一
般的なの工程に則り説明したのであって、機能そのもの
を表現している訳ではないから、選択的に設ける事が出
来る層で有れば特にレジストとは限定しないし、層の材
質は有機材でも無機材でもよい。そこで上記理由から上
記説明中レジスト53、レジスト54とした部分は充填
層53、充填層54と定義する。また説明中ではこれら
のレジスト53、レジスト54を絶縁性としたが、本発
明の第8の手段を実施するとこれらは極めて高抵抗では
あるが電流をながすものとなるので、絶縁性との限定は
つけない。
【0072】また本発明は表示部の導電膜を遮光導電膜
25として説明したが、電熱線等の他の目的に使用され
る導電膜の場合であっても適用する事が出来る。勿論カ
ラーパネル等、構造的な差や液晶モードが異なっても有
効である事は自明である。いわゆるアクティブマトリク
スパネルの場合は、この時は画素電極をマトリクス電極
と読み変えれば良い。
【0073】また上記説明はCOG技術と共に実施する
場合を中心に行ったが、COG技術を用いない場合でも
有効である。例えば画素電極23は直接配線部材32と
接続される場合であっても、画素を構成する部分から配
線部材32までの引き出し部分の抵抗値は出来るだけ小
さい事が望ましく、この引き出し部分に本発明の第1の
手段を実施する事により抵抗値を下げる事が出来、しか
も短絡事故を減少する事が出来る。
【0074】さらに上記実施例は基板21を中心に行っ
たが、対向する基板11にも同様に本発明の全部若しく
は一部を実施する事が出来る。例えば基板11に遮光部
材17を設けない場合であっても、本発明の第5の手段
は基板11に適用する事が出来る。また例えば第1の手
段、第3、第4、第5、第6の手段は遮光等の目的を持
った遮光導電膜25のような導電膜が存在せず、配線導
電膜30、31のみを設けた場合にも有効に実施する事
が出来る。
【0075】
【発明の効果】以上の説明で明かなように、本発明の第
1の手段によれば、導電膜と透明電極の短絡事故は発生
する事がないし、各透明電極は接触する導電膜によって
抵抗値が大幅に低減するから、クロストークやコントラ
スト低下あるいは表示不均一等の問題を軽減する事が出
来る。また封止材24の外部に於いて配線電極26、画
素電極23が損傷を受け、断線に至る事があっても裏打
ちした配線導伝膜30、31により電気的接続が維持さ
れるから大事に至らない。
【0076】第2の手段によれば基板21の導電膜の分
離部分から漏れる光は基板11の遮光部材17によって
遮光されるのでコントラストが低下しない。
【0077】第3の手段によれば基板21の裏面から導
電膜のない部分を通して各透明電極の接続部分の状態を
容易に目視検査する事が出来るから信頼性の高い表示装
置を提供出来る。
【0078】第4の手段によれば画素電極の表面がほぼ
均一の高さとなるからラビングが均一に行えるので配向
ムラが生じないし、基板間隔も均一化出来るので表示ム
ラが低減できる。
【0079】第5の手段によれば基板21の表面全体を
ほぼ均一にする事が出来るから、基板間隔がより一層均
一化される。
【0080】また第6の手段によれば画素電極の間の遮
光導電膜25のスリット51による分離部分から漏れる
光は、遮光性を有する絶縁性の材料の層により遮光され
るから、対向基板に遮光部材を設ける必要がなくなる。
【0081】さらに第7の手段によれば、配線電極26
あるいは画素電極23は封止材24の外部に於いて他部
材との接続部を除いてはレジスト54によって覆われる
から、基板切り離し時に電極に損傷を与えることがなく
なり、またゴミ等による腐食事故も大幅に低減できる。
【0082】第8の手段によれば各電極が静電気の一時
的な放電により損傷を受ける事がない。
【0083】第9の手段によれば液晶層中に含まれるイ
オン性不純物がイオン吸着層に吸着固定され不活性化す
るため、ムラ等の表示不良、コントラストの低下がなく
なる他、アクティブマトリクス型の表示装置に多く見ら
れるいわゆる焼き付き現象をも低減する事が出来、しか
も配向ムラを生じない。
【0084】このように本発明は、従来の技術が有して
いた問題点を解消し、表示品質および信頼性の高い液晶
表示装置を提供する事に貢献するところは大きい。
【図面の簡単な説明】
【図1】本発明の第1、第3の手段の実施を示す第1の
実施例を示す図で(a)は基板21の平面図、(b)は
そのAA’断面図である。
【図2】図1に示す本発明の第1の実施例の部分拡大図
で(a)は基板21の平面図、(b)はそのAA’断面
図であり、(c)はBB’断面図である。
【図3】本発明の第2の実施例を示す図で(a)は基板
21の平面図、(b)はそのAA’断面図である。
【図4】本発明の第3の実施例を示す図で(a)から
(e)は基板21の製作工程を示す断面図である。
【図5】本発明の第4の実施例を示す図で(a)から
(c)は基板21の製作工程を示す断面図であり、
(d)は(c)に於けるAA’断面図である。
【図6】本発明の第5の実施例を示す図で(a)から
(c)は基板21の製作工程を示す断面図であり、
(d)は(c)に於けるAA’断面図である。
【図7】本発明の第6の実施例を示す図で(a)から
(c)は基板21の断面図である。
【図8】従来の導電膜を有しかつCOG技術を用いた液
晶表示装置の断面図である。
【符号の説明】
15 スペーサー 21 基板 23 画素電極 25 遮光導電膜 26 配線電極 30 配線導電膜 31 配線導電膜 51 スリット 53 レジスト(充填層) 54 レジスト(充填層)

Claims (15)

    【特許請求の範囲】
  1. 【請求項1】 基板上に於いて、導電膜と導電膜上に設
    けられた透明電極との間に絶縁膜を設けない構造を有す
    る事を特徴とする液晶表示装置。
  2. 【請求項2】 基板上に於いて、画素部を避けて設けた
    導電膜上に、絶縁膜を介する事なく画素電極を設け、か
    つ該導電膜は個々の画素電極に対応してスリットを設け
    て分離した事を特徴とする請求項1に記載の液晶表示装
    置。
  3. 【請求項3】 前記スリットに対応して対向基板上に遮
    光部材を設けた事を特徴とする請求項2に記載の液晶表
    示装置。
  4. 【請求項4】 基板上に於いて、個々に分離した導電膜
    上に絶縁膜を介する事なく画素電極と同質でかつ画素電
    極と分離した配線電極を設けた事を特徴とする請求項1
    に記載の液晶表示装置。
  5. 【請求項5】 配線電極または画素電極の他部材との接
    続部の下部に導電膜のない部分を設けた事を特徴とする
    請求項2または請求項3に記載の液晶表示装置。
  6. 【請求項6】 前記導電膜のない前記画素部の画素電極
    下に、導電膜面とほぼ同一かそれより高い高さの透明な
    充填層を設けた事を特徴とする請求項2に記載の液晶表
    示装置。
  7. 【請求項7】 前記導電膜のない前記配線電極または画
    素電極の他部材との接続部の下部に、導電膜面とほぼ同
    一かそれより高い高さの透明な充填層を設けた事を特徴
    とする請求項5に記載の液晶表示装置。
  8. 【請求項8】 少なくとも封止材の内側に於いて、画素
    電極の間に画素電極面または配向膜面とほぼ同一の高さ
    を有する充填層を設けた事を特徴とする請求項1に記載
    の液晶表示装置。
  9. 【請求項9】 前記画素電極間に設けた充填層に遮光性
    を持たせた事を特徴とする請求項8に記載の液晶表示装
    置。
  10. 【請求項10】 少なくとも封止材の外側に於いて、画
    素電極または配線電極の間に、画素電極面または配線電
    極面または配向膜面とほぼ同一の高さを有する充填層を
    設けた事を特徴とする請求項1に記載の液晶表示装置。
  11. 【請求項11】 封止材の内側で画素電極または配向膜
    面とほぼ同一の高さを有する充填層と同一の層を封止材
    の外側にも設けた事を特徴とする請求項8に記載の液晶
    表示装置。
  12. 【請求項12】 封止材の内側で画素電極面とほぼ同一
    の高さを有する充填層が封止材の外側に於いて画素電極
    または配線電極上を覆うように構成した事を特徴とする
    請求項11に記載の液晶表示装置。
  13. 【請求項13】 充填層に導電性の材料を混入した事を
    特徴とする、請求項6、請求項7、請求項8または請求
    項10に記載の液晶表示装置。
  14. 【請求項14】 前記配向膜面とほぼ同一の高さに設け
    た充填層をイオン吸着層とした事を特徴とする請求項8
    に記載の液晶表示装置。
  15. 【請求項15】 充填材をカラーフィルターとして使用
    する事を特徴とする請求項6に記載の液晶表示装置。
JP5028449A 1993-01-26 1993-01-26 液晶表示装置 Pending JPH06222372A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5028449A JPH06222372A (ja) 1993-01-26 1993-01-26 液晶表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5028449A JPH06222372A (ja) 1993-01-26 1993-01-26 液晶表示装置

Publications (1)

Publication Number Publication Date
JPH06222372A true JPH06222372A (ja) 1994-08-12

Family

ID=12248984

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5028449A Pending JPH06222372A (ja) 1993-01-26 1993-01-26 液晶表示装置

Country Status (1)

Country Link
JP (1) JPH06222372A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001025843A1 (fr) * 1999-10-06 2001-04-12 Matsushita Electric Industrial Co., Ltd. Element a cristaux liquides, dispositif afficheur a cristaux liquides et procedes de fabrication s'y rapportant
US6768533B2 (en) 2000-05-25 2004-07-27 Seiko Epson Corporation Liquid crystal device, manufacturing method therefor, and electronic apparatus
US6798476B2 (en) 2000-05-25 2004-09-28 Seiko Epson Corporation Liquid crystal device, method for making the same, and electronic apparatus
US7977679B2 (en) 2007-01-16 2011-07-12 Samsung Electronics Co., Ltd. Thin film transistor array panel

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001025843A1 (fr) * 1999-10-06 2001-04-12 Matsushita Electric Industrial Co., Ltd. Element a cristaux liquides, dispositif afficheur a cristaux liquides et procedes de fabrication s'y rapportant
US6801293B1 (en) 1999-10-06 2004-10-05 Matsushita Electric Industrial Co., Ltd. Method for manufacturing an in-plane electric field mode liquid crystal element
US6768533B2 (en) 2000-05-25 2004-07-27 Seiko Epson Corporation Liquid crystal device, manufacturing method therefor, and electronic apparatus
US6798476B2 (en) 2000-05-25 2004-09-28 Seiko Epson Corporation Liquid crystal device, method for making the same, and electronic apparatus
US6831717B2 (en) 2000-05-25 2004-12-14 Seiko Epson Corporation Liquid crystal device, method for making the same, and electronic apparatus
US7092050B2 (en) 2000-05-25 2006-08-15 Seiko Epson Corporation Liquid crystal device, manufacturing method therefor, and electronic apparatus
US7977679B2 (en) 2007-01-16 2011-07-12 Samsung Electronics Co., Ltd. Thin film transistor array panel

Similar Documents

Publication Publication Date Title
JP4094759B2 (ja) 液晶表示装置
KR100747357B1 (ko) 액정 표시 장치 및 그 제조 방법
KR100422567B1 (ko) 액정표시장치
US6208394B1 (en) LCD device and method for fabricating the same having color filters and a resinous insulating black matrix on opposite sides of a counter electrode on the same substrate
US8421973B2 (en) Liquid crystal display device
KR100731938B1 (ko) 액정용 주입 홀을 구비한 액정 디스플레이 장치
KR100355966B1 (ko) 표시 패널
US6906766B2 (en) TFT-LCD comprising test pixels, black matrix elements, common voltage line formed within particular dummy region
KR100479433B1 (ko) 액정표시장치및그제조방법
JP2003043462A (ja) 液晶表示装置及びその製造方法
KR20020033541A (ko) 블랙 매트릭스 및 색필터 사이의 갭에 삽입된 고저항층을갖는 평면 스위칭 모드 액티브 매트릭스 액정 디스플레이패널 및 그 제조 방법
JP3716964B2 (ja) 液晶表示装置
JP3399882B2 (ja) 液晶表示装置
JPH06222372A (ja) 液晶表示装置
JP3881124B2 (ja) 液晶表示装置
JP3403931B2 (ja) 液晶表示装置
JP2000338514A (ja) 液晶表示装置
JP3778751B2 (ja) 平板型表示素子
JP4008513B2 (ja) 液晶表示装置
JP3777907B2 (ja) 電気光学装置およびその装置を搭載する電子機器
JP3483278B2 (ja) 液晶表示パネル
JP4121357B2 (ja) 液晶表示装置
JP4750072B2 (ja) 液晶表示装置の製造方法
JP2002006328A (ja) 液晶表示装置
JP3776089B2 (ja) 液晶ディスプレイパネルの電触防止の機構と方法