JPH0621727A - 閾値電圧発生器、閾値電圧供給デバイス及び閾値電圧発生デバイス - Google Patents
閾値電圧発生器、閾値電圧供給デバイス及び閾値電圧発生デバイスInfo
- Publication number
- JPH0621727A JPH0621727A JP5089648A JP8964893A JPH0621727A JP H0621727 A JPH0621727 A JP H0621727A JP 5089648 A JP5089648 A JP 5089648A JP 8964893 A JP8964893 A JP 8964893A JP H0621727 A JPH0621727 A JP H0621727A
- Authority
- JP
- Japan
- Prior art keywords
- threshold voltage
- amplifier
- transistor
- input terminal
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/14—Modifications for compensating variations of physical values, e.g. of temperature
- H03K17/145—Modifications for compensating variations of physical values, e.g. of temperature in field-effect transistor switches
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Control Of Electrical Variables (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【目的】 低い閾値電圧を精度良く発生でき且つMOS
トランジスタの閾値電圧を検出できる閾値電圧発生器を
得る。 【構成】 第1のアンプ2の第1の入力端子Aを第1の
電流源Id1に接続し、第1のアンプの第2の入力端子
Bに第2のアンプ3を接続してその入力端子C1を第2
の電流源Id2に接続し、第1のアンプの後に第3のア
ンプ4を接続してその出力端子Uから閾値電圧を出力す
る。
トランジスタの閾値電圧を検出できる閾値電圧発生器を
得る。 【構成】 第1のアンプ2の第1の入力端子Aを第1の
電流源Id1に接続し、第1のアンプの第2の入力端子
Bに第2のアンプ3を接続してその入力端子C1を第2
の電流源Id2に接続し、第1のアンプの後に第3のア
ンプ4を接続してその出力端子Uから閾値電圧を出力す
る。
Description
【0001】
【産業上の利用分野】この発明は、電界効果トランジス
タのための閾値電圧発生器に関するものである。もう少
し詳しく云えば、この発明は、MOSトランジスタの閾
値電圧発生器であって、公称値からの閾値電圧の変動を
補償するのに有効なものに関する。
タのための閾値電圧発生器に関するものである。もう少
し詳しく云えば、この発明は、MOSトランジスタの閾
値電圧発生器であって、公称値からの閾値電圧の変動を
補償するのに有効なものに関する。
【0002】
【従来の技術】周知の様に、閾値電圧Vthは、MOS
トランジスタに電流を流すためにこのトランジスタのゲ
ート電極とソース電極の間に印加されなければならな
い。
トランジスタに電流を流すためにこのトランジスタのゲ
ート電極とソース電極の間に印加されなければならな
い。
【0003】この閾値電圧Vthは、従って、CMOS
技術又はバイポーラとMOSが混合したBiMOS技術
に応じて作られる集積回路の動作を制御するのに一番重
要なパラメータである。
技術又はバイポーラとMOSが混合したBiMOS技術
に応じて作られる集積回路の動作を制御するのに一番重
要なパラメータである。
【0004】閾値電圧の公称値は技術プロセスによって
設定されるが、この値は多数の要因、例えば製造プロセ
スにおける幾つかのパラメータの変動、動作温度、集積
回路の経年変化などのせいで長い時間一定に留らない。
これら要因は予知するのが難しい変化をもたらし、閾値
電圧Vthの公称値に対する変動は40%にもなる。
設定されるが、この値は多数の要因、例えば製造プロセ
スにおける幾つかのパラメータの変動、動作温度、集積
回路の経年変化などのせいで長い時間一定に留らない。
これら要因は予知するのが難しい変化をもたらし、閾値
電圧Vthの公称値に対する変動は40%にもなる。
【0005】この問題を解決するために、従来技術は、
「電子回路及びシステム」の第3巻、第1号(1979
年1月号)に掲載されたワイ・ピー・ティシィビィディ
(Y.P.Tsividis)及びアール・ダブリュー・ウル
マー(R.W.Ulmer)共著の論文“CMOS集積回路
における閾値電圧の発生及び電源と無関係なバイアス”
に述べられた回路を提案した。
「電子回路及びシステム」の第3巻、第1号(1979
年1月号)に掲載されたワイ・ピー・ティシィビィディ
(Y.P.Tsividis)及びアール・ダブリュー・ウル
マー(R.W.Ulmer)共著の論文“CMOS集積回路
における閾値電圧の発生及び電源と無関係なバイアス”
に述べられた回路を提案した。
【0006】この提案は、閾値電圧Vthの整数倍であ
る値の電圧を発生でき、これにより所望値を有し且つ閾
値電圧の変わりやすさによる影響を低減するために基準
電圧として使用するのに適した独立電源を提供する回路
デバイスに在る。
る値の電圧を発生でき、これにより所望値を有し且つ閾
値電圧の変わりやすさによる影響を低減するために基準
電圧として使用するのに適した独立電源を提供する回路
デバイスに在る。
【0007】この従来技術は、多くの利点を持っている
が、代表的な集積回路を作る際に出会う諸問題を全て解
決するとは限らない。
が、代表的な集積回路を作る際に出会う諸問題を全て解
決するとは限らない。
【0008】
【発明が解決しようとする課題】詳しく云えば、従来技
術によって提案された回路は、0.4ボルトより低い閾
値電圧を発生させることが要求された場合に、精度に重
大な制限がある。更に、いわゆるPウェル型の方法即ち
Pウェル型のポケットが半導体の基板に形成されるドー
ピング方法で作られるnチャネルMOSトランジスタの
閾値電圧を検出することが不可能であった。
術によって提案された回路は、0.4ボルトより低い閾
値電圧を発生させることが要求された場合に、精度に重
大な制限がある。更に、いわゆるPウェル型の方法即ち
Pウェル型のポケットが半導体の基板に形成されるドー
ピング方法で作られるnチャネルMOSトランジスタの
閾値電圧を検出することが不可能であった。
【0009】同様に、従来回路は、Nウェル型の方法で
得られるpチャネルMOSデバイスの閾値電圧を検出で
きない。
得られるpチャネルMOSデバイスの閾値電圧を検出で
きない。
【0010】この発明の技術的利点は、MOSトランジ
スタ用の閾値電圧発生器であって、上述した従来技術の
欠点を打破する様な構造と性能特性を有するものを提供
することである。
スタ用の閾値電圧発生器であって、上述した従来技術の
欠点を打破する様な構造と性能特性を有するものを提供
することである。
【0011】
【課題を解決するための手段】この利点は、公称値から
の閾値電圧の変動を補償するのに有効なタイプである電
界効果トランジスタ用閾値電圧発生器であって、第1の
電流源へ接続された第1の入力端子を有する第1のアン
プと、この第1のアンプの第2の入力端子の前に接続さ
れ且つ第2の電流源へ接続された入力端子を有する第2
のアンプと、前記第1のアンプの後に接続され且つ前記
閾値電圧の値を発生するのに適した出力端子を有する第
3のアンプとを備えたことを特徴とする閾値電圧発生器
を使用することにより、得られる。
の閾値電圧の変動を補償するのに有効なタイプである電
界効果トランジスタ用閾値電圧発生器であって、第1の
電流源へ接続された第1の入力端子を有する第1のアン
プと、この第1のアンプの第2の入力端子の前に接続さ
れ且つ第2の電流源へ接続された入力端子を有する第2
のアンプと、前記第1のアンプの後に接続され且つ前記
閾値電圧の値を発生するのに適した出力端子を有する第
3のアンプとを備えたことを特徴とする閾値電圧発生器
を使用することにより、得られる。
【0012】この発明に係る閾値電圧発生器の特色や利
点は、添付図面に一例として示された実施例についての
以下の詳しい説明から明らかになろう。
点は、添付図面に一例として示された実施例についての
以下の詳しい説明から明らかになろう。
【0013】
【実施例】図1〜図3には、閾値電圧発生器1が示され
ている。この発明の閾値電圧発生器1は、図1にVou
tと示された閾値電圧Vthを発生し且つMOS型のト
ランジスタM(図示しない)のゲート電極G(図示しな
い)に供給することを意図されている。
ている。この発明の閾値電圧発生器1は、図1にVou
tと示された閾値電圧Vthを発生し且つMOS型のト
ランジスタM(図示しない)のゲート電極G(図示しな
い)に供給することを意図されている。
【0014】この閾値電圧発生器1は、2個の入力端子
A及びBを有し且つ例えば差動セル型である第1の差動
アンプ2を備える。反転入力端子とも云われる第1の入
力端子Aは、第1の電流源Id1へ電気的に接続される
と共にMOSトランジスタM1のドレイン電極D1へも
接続されている。このトランジスタM1は、そのソース
電極S1が基準電位点5、代表的な例ではデバイス・グ
ランドへ接続され、そしてそのゲート電極G1がドレイ
ン電極D1へ接続されている。
A及びBを有し且つ例えば差動セル型である第1の差動
アンプ2を備える。反転入力端子とも云われる第1の入
力端子Aは、第1の電流源Id1へ電気的に接続される
と共にMOSトランジスタM1のドレイン電極D1へも
接続されている。このトランジスタM1は、そのソース
電極S1が基準電位点5、代表的な例ではデバイス・グ
ランドへ接続され、そしてそのゲート電極G1がドレイ
ン電極D1へ接続されている。
【0015】基本的には、第1のアンプ2の第1の入力
端子Aは、ダイオード構成のトランジスタM1を介して
基準電位点5へ接続される。
端子Aは、ダイオード構成のトランジスタM1を介して
基準電位点5へ接続される。
【0016】第1のアンプ2の第2の入力端子(非反転
入力端子)Bは、パラメータαで決められた利得値を有
する第2の電圧アンプ3の出力端子C2へ接続されてい
る。
入力端子)Bは、パラメータαで決められた利得値を有
する第2の電圧アンプ3の出力端子C2へ接続されてい
る。
【0017】この第2のアンプ3は、その入力端子C1
が第2の電流源Id2へ接続されると共にMOSトラン
ジスタM2を介して基準電位点5へ接続される。このト
ランジスタM2は、ダイオード構成に接続されているの
でそのゲート電極G2とドレイン電極D2が一緒に接続
され、そしてそのソース電極S2が基準電位点5へ接続
されている。
が第2の電流源Id2へ接続されると共にMOSトラン
ジスタM2を介して基準電位点5へ接続される。このト
ランジスタM2は、ダイオード構成に接続されているの
でそのゲート電極G2とドレイン電極D2が一緒に接続
され、そしてそのソース電極S2が基準電位点5へ接続
されている。
【0018】閾値電圧発生器1は、第1のアンプ2の後
に利得1/(α−1)を有する第3のアンプ4を接続す
ることによって完成される。
に利得1/(α−1)を有する第3のアンプ4を接続す
ることによって完成される。
【0019】閾値電圧発生器1の一実施例は図2に詳し
く示されている。図1と同一の部品には同一の符号を付
けた。
く示されている。図1と同一の部品には同一の符号を付
けた。
【0020】第1のアンプ2は、トランジスタT1を介
して一定の基準電圧Vdに共通ベース・リンクで接続さ
れたバイポーラ・トランジスタQ1a及びQ1bから成
る第1のセルを備える。
して一定の基準電圧Vdに共通ベース・リンクで接続さ
れたバイポーラ・トランジスタQ1a及びQ1bから成
る第1のセルを備える。
【0021】トランジスタQ1bのエミッタ電極E1b
は第1の入力端子Aへ接続されている。この第1の入力
端子Aには、上述した様に構成されたトランジスタM1
のドレイン電極D1及び第1の電流源Id1が接続され
ている。
は第1の入力端子Aへ接続されている。この第1の入力
端子Aには、上述した様に構成されたトランジスタM1
のドレイン電極D1及び第1の電流源Id1が接続され
ている。
【0022】第1のアンプ2は、トランジスタT2と組
み合ってカレント・ミラーとして構成されたバイアス回
路6を構成するトランジスタQ2a及びQ2bも含み、
その各々は電流I1をそれぞれトランジスタQ1a,Q
1bに供給する。
み合ってカレント・ミラーとして構成されたバイアス回
路6を構成するトランジスタQ2a及びQ2bも含み、
その各々は電流I1をそれぞれトランジスタQ1a,Q
1bに供給する。
【0023】最初に述べたトランジスタ対Q1a−Q1
bと並列にnpn型のバイポーラ・トランジスタQ5が
接続されている。このトランジスタQ5は、そのエミッ
タ電極が抵抗Rを介して基準電位点5へ接続され且つそ
のコレクタ電極C5がpnp型のトランジスタQ6のコ
レクタ電極C6と一緒に接続されている。トランジスタ
Q6は、図1に示した第2のアンプ3に相当し、そのエ
ミッタ電極が抵抗値R/αの抵抗を介して基準電圧Vd
に接続されている。
bと並列にnpn型のバイポーラ・トランジスタQ5が
接続されている。このトランジスタQ5は、そのエミッ
タ電極が抵抗Rを介して基準電位点5へ接続され且つそ
のコレクタ電極C5がpnp型のトランジスタQ6のコ
レクタ電極C6と一緒に接続されている。トランジスタ
Q6は、図1に示した第2のアンプ3に相当し、そのエ
ミッタ電極が抵抗値R/αの抵抗を介して基準電圧Vd
に接続されている。
【0024】第2のセルは、ベース電極が一緒に接続さ
れた一対のバイポーラ・トランジスタQ3a及びQ3b
から成る。別なトランジスタT3はこれらベース電極を
基準電圧Vdに接続する。
れた一対のバイポーラ・トランジスタQ3a及びQ3b
から成る。別なトランジスタT3はこれらベース電極を
基準電圧Vdに接続する。
【0025】トランジスタQ3aのエミッタ電極は第2
の入力端子Bへ接続されている。この第2の入力端子B
には、トランジスタM2のドレイン電極D2及び第1の
電流源Id1と同じ第2の電流源Id2も接続されてい
る。第2のアンプ3の機能がトランジスタQ6の構成及
び第2のセルの出力側に接続されたバイアス抵抗R/α
によって実現されるので、図1に第2のアンプ3として
示された様な個別のアンプを、第1のアンプ2の第2の
入力端子BとトランジスタM2の相互接続したゲート電
極/ドレイン電極D2及び第2の電流源Id2との間に
設ける必要はない。
の入力端子Bへ接続されている。この第2の入力端子B
には、トランジスタM2のドレイン電極D2及び第1の
電流源Id1と同じ第2の電流源Id2も接続されてい
る。第2のアンプ3の機能がトランジスタQ6の構成及
び第2のセルの出力側に接続されたバイアス抵抗R/α
によって実現されるので、図1に第2のアンプ3として
示された様な個別のアンプを、第1のアンプ2の第2の
入力端子BとトランジスタM2の相互接続したゲート電
極/ドレイン電極D2及び第2の電流源Id2との間に
設ける必要はない。
【0026】カレント・ミラー・バイアス回路7は、バ
イアス回路6と同様に、トランジスタQ3a,Q3bと
それぞれ接続されたトランジスタQ4a,Q4b及び他
のトランジスタT4から成る。トランジスタQ4a,Q
4bのベース電極は一緒に接続されると共にトランジス
タQ6のベース電極B6へ接続されている。加えて、ト
ランジスタQ6の面積はトランジスタQ4aの面積のQ
倍も広い。
イアス回路6と同様に、トランジスタQ3a,Q3bと
それぞれ接続されたトランジスタQ4a,Q4b及び他
のトランジスタT4から成る。トランジスタQ4a,Q
4bのベース電極は一緒に接続されると共にトランジス
タQ6のベース電極B6へ接続されている。加えて、ト
ランジスタQ6の面積はトランジスタQ4aの面積のQ
倍も広い。
【0027】閾値電圧発生器1は、バイポーラnpn型
の一対のトランジスタQD1及びQD2によって完成さ
れる。これらトランジスタは、互いに直列に接続される
と共にダイオード構成に接続され、トランジスタQ5の
両端間に適切なコレクタ・エミッタ電圧降下を確保する
機能を果す。
の一対のトランジスタQD1及びQD2によって完成さ
れる。これらトランジスタは、互いに直列に接続される
と共にダイオード構成に接続され、トランジスタQ5の
両端間に適切なコレクタ・エミッタ電圧降下を確保する
機能を果す。
【0028】これらトランジスタのうちの前者QD1は
そのコレクタ電極CD1がトランジスタQ5及びQ6の
コレクタ電極C5及びC6と一緒に接続されるが、後者
QD2はそのエミッタ電極ED2が抵抗Routを介し
て基準電位点5へ接続される。
そのコレクタ電極CD1がトランジスタQ5及びQ6の
コレクタ電極C5及びC6と一緒に接続されるが、後者
QD2はそのエミッタ電極ED2が抵抗Routを介し
て基準電位点5へ接続される。
【0029】エミッタ電極ED2は、所望の閾値電圧V
thに相当する電圧値Voutが得られる場合に、閾値
電圧発生器1の出力端子Uにもなる。
thに相当する電圧値Voutが得られる場合に、閾値
電圧発生器1の出力端子Uにもなる。
【0030】この実施例では、グランド基準の閾値電圧
が発生されるが、この閾値電圧が基準電圧即ち電源電圧
Vdの値を基準とすることには何も禁止しない。電源電
圧Vdを基準とするには、ダイオード構成のトランジス
タQD1及びQD2としてpnpトランジスタを使用し
且つこの交換したpnpトランジスタと直列に出力抵抗
Routを出力端子Uと基準電位点5ではなく電源電圧
Vdとの間に接続するだけで良い。この別な実施例が図
3に示されている。トランジスタと抵抗の対Q5とR及
びQ6とR/αの位置は互換可能であることに注目され
たい。
が発生されるが、この閾値電圧が基準電圧即ち電源電圧
Vdの値を基準とすることには何も禁止しない。電源電
圧Vdを基準とするには、ダイオード構成のトランジス
タQD1及びQD2としてpnpトランジスタを使用し
且つこの交換したpnpトランジスタと直列に出力抵抗
Routを出力端子Uと基準電位点5ではなく電源電圧
Vdとの間に接続するだけで良い。この別な実施例が図
3に示されている。トランジスタと抵抗の対Q5とR及
びQ6とR/αの位置は互換可能であることに注目され
たい。
【0031】次に、閾値電圧発生器1の動作を説明しよ
う。オーバードライブ電圧Vovは、下記の数式に示す
ように、トランジスタM1,M2の両端間のゲート・ソ
ース電圧降下VgsとそれぞれのトランジスタM1,M
2の閾値電圧Vthとの差である。
う。オーバードライブ電圧Vovは、下記の数式に示す
ように、トランジスタM1,M2の両端間のゲート・ソ
ース電圧降下VgsとそれぞれのトランジスタM1,M
2の閾値電圧Vthとの差である。
【0032】Vov=(Vgs−Vth)
【0033】飽和領域で作動されるMOSトランジスタ
を流れる電流は下記の式で表される。
を流れる電流は下記の式で表される。
【0034】 Io=[μoCox/(1+QVov)](W/L)Vov2×(1+KVDS) (1) ただし、μoとCoxはMOSトランジスタの分野で知
られた或る種の特性パラメータであり、WとLはチャネ
ル領域の幅と長さであり、Qは荷電キャリアの移動度を
説明するパラメータであり、そしてKはチャネル長変調
を説明する。なお、QとKは2次効果である。
られた或る種の特性パラメータであり、WとLはチャネ
ル領域の幅と長さであり、Qは荷電キャリアの移動度を
説明するパラメータであり、そしてKはチャネル長変調
を説明する。なお、QとKは2次効果である。
【0035】K=Q=0の例をまず説明しよう。トラン
ジスタM1及びM2の各々の比(W/L)即ち
ジスタM1及びM2の各々の比(W/L)即ち
【0036】 (W/L)2=αo2(W/L)1 (2)
【0037】の関係に基づいてαoを定める。ただし、
(W/L)2はトランジスタ2の幅/長さの比であり、
(W/L)1はトランジスタ1の幅/長さの比であり、
そしてαoは例えば1.5〜2の範囲に在る。
(W/L)2はトランジスタ2の幅/長さの比であり、
(W/L)1はトランジスタ1の幅/長さの比であり、
そしてαoは例えば1.5〜2の範囲に在る。
【0038】トランジスタM1及びM2を流れる電流
は、同じであり且つ対応する電流源Id1及びId2か
らの電流に完全に依存する。トランジスタQ1a,Q1
b;Q2a,Q2b;Q3a,Q3b;Q4a,Q4b
から成る回路網のために、電流は第1の入力端子A及び
第2の入力端子Bに入らない。
は、同じであり且つ対応する電流源Id1及びId2か
らの電流に完全に依存する。トランジスタQ1a,Q1
b;Q2a,Q2b;Q3a,Q3b;Q4a,Q4b
から成る回路網のために、電流は第1の入力端子A及び
第2の入力端子Bに入らない。
【0039】従って、トランジスタM1,M2のそれぞ
れオーバードライブ電圧Vov1,Vov2間の関係は式
(1)及び(2)からIo=Id1=Id2として下記の様に
表せる。
れオーバードライブ電圧Vov1,Vov2間の関係は式
(1)及び(2)からIo=Id1=Id2として下記の様に
表せる。
【0040】 Vov1=αoVov2 (3)
【0041】そして、V2=Vgs2且つV1=Vgs1
(ただし、Vgs1及びVgs2はトランジスタM1及
びM2のゲート・ソース電圧である。)に注目すれば、
図1の第1のアンプ2への入力は下記の通りである。
(ただし、Vgs1及びVgs2はトランジスタM1及
びM2のゲート・ソース電圧である。)に注目すれば、
図1の第1のアンプ2への入力は下記の通りである。
【0042】 V2−V1=α(Vov2+Vth)−(Vov1+Vth) (4)
【0043】上述した様にトランジスタQ6の面積を選
択することによってα=αoとなる様にもしα(第2の
アンプ3の利得)が選択されるならば、
択することによってα=αoとなる様にもしα(第2の
アンプ3の利得)が選択されるならば、
【0044】 V2−V1=(α−1)Vth (4A)
【0045】これにより、出力端子Uに出力電圧Vou
tが得られ、この出力電圧Voutは所望の閾値電圧V
thに等しく、利得1/(α−1)を持つ第3のアンプ
4で得られる。
tが得られ、この出力電圧Voutは所望の閾値電圧V
thに等しく、利得1/(α−1)を持つ第3のアンプ
4で得られる。
【0046】1つの有用な設計上の特色は、両方のトラ
ンジスタM1及びM2のソース電極が基準電位点5即ち
グランドへ接続されていわゆる“ボディ(body)効果”
が起きるのを防止することである。
ンジスタM1及びM2のソース電極が基準電位点5即ち
グランドへ接続されていわゆる“ボディ(body)効果”
が起きるのを防止することである。
【0047】オーバードライブ効果によってもたらされ
る様なキャリアの移動度による且つVds(及びパラメ
ータ)によってもたらされるチャネル長変調による2次
効果が考察されるときに、閾値電圧Vthを得る際のエ
ラー・パーセントが評価され得る。
る様なキャリアの移動度による且つVds(及びパラメ
ータ)によってもたらされるチャネル長変調による2次
効果が考察されるときに、閾値電圧Vthを得る際のエ
ラー・パーセントが評価され得る。
【0048】トランジスタM1及びM2を流れる2つの
電流(互いに同じである様な)を取り出して式(1)を解
けば、オーバードライブ電圧の式(3)は下記の様に書き
直せる。
電流(互いに同じである様な)を取り出して式(1)を解
けば、オーバードライブ電圧の式(3)は下記の様に書き
直せる。
【0049】 Vov1=αVov2+(1/2)(Q−1)(α−1)Vov2 2 (5)
【0050】従って、式(4A)は2次効果を考慮すれば下
記の様になる。
記の様になる。
【0051】 V2−V1=(α−1)[Vth+(1/2)(Q−1)Vov2 2] (6)
【0052】2乗項が移動度及びチャネル長変調による
エラーである。従って、閾値電圧を決定する際のエラー
のエラー・パーセントE%は下記の式で表される。
エラーである。従って、閾値電圧を決定する際のエラー
のエラー・パーセントE%は下記の式で表される。
【0053】 E%=100(1/2)(Q−1)(Vgs2−Vth)2/Vth (7)
【0054】これは0.5%よりも小さくできる。
【0055】図2の実施例を参照すれば、第1のセル及
びトランジスタM1から成る回路網は、閾値電圧プラス
後述する様なトランジスタM1のオーバードライブ電圧
の電圧/電流変換を実行する。同様に、第2のセル及び
トランジスタM2は、Vth+Vov2の電圧/電流変
換を実行する。バイアス回路6及び7を設けて高精度及
び高出力インピーダンスを確保する。
びトランジスタM1から成る回路網は、閾値電圧プラス
後述する様なトランジスタM1のオーバードライブ電圧
の電圧/電流変換を実行する。同様に、第2のセル及び
トランジスタM2は、Vth+Vov2の電圧/電流変
換を実行する。バイアス回路6及び7を設けて高精度及
び高出力インピーダンスを確保する。
【0056】第1のセルQ1a,Q1bを通して電流I
1=Vgs1/Rが流れ、又第2のセルQ3a,Q3b
を通して電流I2=Vgs2/Rが流れる。トランジス
タQ5はI1を正確に反映するが、トランジスタQ6は
上述した様にその寸法のせいで電流αI2を反映する。
1=Vgs1/Rが流れ、又第2のセルQ3a,Q3b
を通して電流I2=Vgs2/Rが流れる。トランジス
タQ5はI1を正確に反映するが、トランジスタQ6は
上述した様にその寸法のせいで電流αI2を反映する。
【0057】その結果、トランジスタQD1及びQD2
と直列に接続された出力抵抗Routには下記の式で表
される電流Ioutが流れる。
と直列に接続された出力抵抗Routには下記の式で表
される電流Ioutが流れる。
【0058】 Iout=αI2−I1=(1/R)(αVgs2−Vgs1) =Vth(α−1)/R (8)
【0059】
【発明の効果】この様に、出力抵抗Routを値R/
(α−1)に選択することにより、VoutはVthに
正確に一致させられ得る。この発明の閾値電圧発生器1
は、3.5ボルトを越える電源電圧の各値に対して2%
よりも小さいエラーで室温にて良く作動できる。
(α−1)に選択することにより、VoutはVthに
正確に一致させられ得る。この発明の閾値電圧発生器1
は、3.5ボルトを越える電源電圧の各値に対して2%
よりも小さいエラーで室温にて良く作動できる。
【0060】この閾値電圧発生器即ちデバイス1の別な
利点は、従来のデバイスに比べていわゆる“ボディ”効
果に対する弱点を少なくしたことである。
利点は、従来のデバイスに比べていわゆる“ボディ”効
果に対する弱点を少なくしたことである。
【図1】この発明に係る閾値電圧発生器の概略回路図で
ある。
ある。
【図2】図1の閾値電圧発生器を詳しく示す回路図であ
る。
る。
【図3】別な実施例を詳しく示す回路図である。
1 閾値電圧発生器 2 第1のアンプ 3 第2のアンプ 4 第3のアンプ 5 基準電位点 Id1 第1の電流源 Id2 第2の電流源 A 第1の入力端子 B 第2の入力端子 C1 第1のアンプの入力端子 C2 第2のアンプの入力端子 U 第3のアンプの出力端子 M1,M2 トランジスタ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 アンドレア・バスキロット イタリア国、15057 トルトナ、ヴィア・ バルストラ 3 (72)発明者 リナルド・カステッロ イタリア国、20043 アルコーレ、ヴィ ア・ゴルジ 13 (72)発明者 サルヴァトーレ・ポルタルリ イタリア国、27100 パヴィア、ヴィア・ パヴェズィ 4
Claims (17)
- 【請求項1】 公称値からの閾値電圧の変動を補償する
のに有効なタイプである電界効果トランジスタ用閾値電
圧発生器であって、 第1の電流源へ接続された第1の入力端子を有する第1
のアンプと、 この第1のアンプの第2の入力端子の前に接続され且つ
第2の電流源へ接続された入力端子を有する第2のアン
プと、 前記第1のアンプの後に接続され且つ前記閾値電圧の値
を発生するのに適した出力端子を有する第3のアンプ
と、 を備えたことを特徴とする閾値電圧発生器。 - 【請求項2】 前記第1のアンプの第1の入力端子と前
記第2のアンプの入力端子とはそれぞれトランジスタを
介して基準電位点に接続されることを特徴とする請求項
1の閾値電圧発生器。 - 【請求項3】 前記トランジスタが電界効果トランジス
タであることを特徴とする請求項2の閾値電圧発生器。 - 【請求項4】 前記トランジスタがダイオード構成に配
列されたことを特徴とする請求項2の閾値電圧発生器。 - 【請求項5】 前記第2のアンプは所定のαパラメータ
で与えられる利得値を有し、そして前記第3のアンプは
1/(α−1)で定められる利得を有することを特徴と
する請求項1の閾値電圧発生器。 - 【請求項6】 前記第1のアンプの第1の入力端子と前
記第2のアンプの入力端子とはチャネル領域を有するそ
れぞれの電界効果トランジスタを介して基準電位点へ接
続され、前記αパラメータは関係(W/L)2=α2(W
/L)1[ただし、(W/L)2及び(W/L)1は第2
及び第1のトランジスタのチャネル領域の幅と長さの比
である。]に従って前記電界効果トランジスタのチャネ
ル領域の寸法に関係付けられる請求項5の閾値電圧発生
器。 - 【請求項7】 前記第2のアンプはバイポーラ・トラン
ジスタであることを特徴とする請求項1の閾値電圧発生
器。 - 【請求項8】 第1の基準入力信号発生器及び第2の基
準入力信号発生器を備え、各基準入力信号が差動アンプ
のそれぞれ異なる入力端子に印加され、更に、入力端子
に前記差動アンプの出力を受け且つ出力端子に選択され
た閾値電圧を供給する閾値電圧出力回路を備えた閾値電
圧供給デバイス。 - 【請求項9】 各基準入力信号発生器は、 基準端子及び入力端子を有するダイオード構成に接続さ
れたトランジスタと、 このトランジスタの入力端子へ入力される基準電流出力
を有する入力電流源と、 を含む請求項8の閾値電圧供給デバイス。 - 【請求項10】 前記トランジスタが電界効果トランジ
スタである請求項9の閾値電圧供給デバイス。 - 【請求項11】 前記トランジスタの各々のソース電極
が基板のボディに接続されてボディ効果が起きるのを防
止する請求項9の閾値電圧供給デバイス。 - 【請求項12】 利得αを有し、入力端子に前記基準入
力信号を受け、且つ出力端子が前記差動アンプの入力端
子に接続された初アンプ段を更に含み、この初アンプ段
を通して前記差動アンプへ前記第2の基準入力信号が印
加される様になっている請求項8の閾値電圧供給デバイ
ス。 - 【請求項13】 前記初アンプ段の利得の2乗は、前記
第1の基準入力信号発生器のトランジスタの幅対長さ比
によって除算された、前記第2の基準入力信号発生器の
トランジスタの幅対長さ比に等しく選択される請求項1
2の閾値電圧供給デバイス。 - 【請求項14】 前記差動アンプの出力は、前記閾値電
圧を発生する補償出力を有する補償用アンプへ入力され
る請求項11の閾値電圧供給デバイス。 - 【請求項15】 補償用アンプは利得1/(α−1)を
有する請求項12の閾値電圧供給デバイス。 - 【請求項16】 第1の閾値電圧及び第1のオーバード
ライブ電圧を有する第1の基準トランジスタを含み、前
記第1の閾値電圧と前記第1のオーバードライブ電圧と
の和に等しい第1の基準電圧を発生する第1の入力基準
電圧源と、 比例定数が乗算された前記第1の基準電圧に等しい第2
の基準電圧を発生する第2の入力基準電圧源と、 前記比例定数に等しい利得を有し、入力端子に前記第2
の基準電圧を受け、且つ出力信号を発生する第1のアン
プと、 前記第1の入力基準電圧源からの前記第1の基準電圧を
受ける第1の入力端子、前記第1のアンプの出力信号を
受ける第2の入力端子、並びに前記第1の入力端子及び
前記第2の入力端子での電圧に応答して被比較電圧を発
生する比較出力端子を有する比較用アンプと、 を備えた閾値電圧発生デバイス。 - 【請求項17】 比較出力信号を受ける補償入力端子、
及び前記閾値電圧を供給する補償出力端子を有する補償
用出力アンプを更に備えた請求項16の閾値電圧発生デ
バイス。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP92830187A EP0565806B1 (en) | 1992-04-16 | 1992-04-16 | Accurate MOS threshold voltage generator |
IT92830187.8 | 1992-04-16 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0621727A true JPH0621727A (ja) | 1994-01-28 |
Family
ID=8212090
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5089648A Pending JPH0621727A (ja) | 1992-04-16 | 1993-04-16 | 閾値電圧発生器、閾値電圧供給デバイス及び閾値電圧発生デバイス |
Country Status (4)
Country | Link |
---|---|
US (1) | US5495166A (ja) |
EP (1) | EP0565806B1 (ja) |
JP (1) | JPH0621727A (ja) |
DE (1) | DE69213213T2 (ja) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW297862B (en) * | 1996-06-07 | 1997-02-11 | United Microelectronics Corp | Threshold voltage measuring method of MOSFET |
EP0851585A1 (en) * | 1996-12-24 | 1998-07-01 | STMicroelectronics S.r.l. | Circuit for generating an electric signal of constant duration, said duration being independant of temperature and process variations |
US6049244A (en) * | 1997-12-18 | 2000-04-11 | Sgs-Thomson Microelectronics S.R.L. | Circuit generator of a constant electric signal which is independent from temperature and manufacturing process variables |
US6407611B1 (en) * | 1998-08-28 | 2002-06-18 | Globespan, Inc. | System and method for providing automatic compensation of IC design parameters that vary as a result of natural process variation |
US6362613B1 (en) * | 2000-11-13 | 2002-03-26 | Gain Technology Corporation | Integrated circuit with improved current mirror impedance and method of operation |
US6710642B1 (en) * | 2002-12-30 | 2004-03-23 | Intel Corporation | Bias generation circuit |
FR2856856B1 (fr) * | 2003-06-24 | 2005-08-26 | Atmel Corp | Circuit basse tension a fin d'interfacage avec des signaux analogiques a haute tension |
US8219049B2 (en) * | 2008-03-31 | 2012-07-10 | Javelin Semiconductor, Inc. | Generating a process and temperature tracking bias voltage |
US8344808B2 (en) * | 2008-03-31 | 2013-01-01 | Javelin Semiconductor, Inc. | Non-linear capacitance compensation |
US8787850B2 (en) | 2008-03-31 | 2014-07-22 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Compensating for non-linear capacitance effects in a power amplifier |
US7872528B2 (en) * | 2008-04-10 | 2011-01-18 | Javelin Semiconductor, Inc. | Providing pre-distortion to an input signal |
CN107783582B (zh) * | 2017-09-27 | 2020-09-11 | 思瑞浦微电子科技(苏州)股份有限公司 | 用于多电压域控制信号的产生电路 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3777235A (en) * | 1971-07-19 | 1973-12-04 | Power Syst Inc | Variable dc motor power source |
CH657712A5 (de) * | 1978-03-08 | 1986-09-15 | Hitachi Ltd | Referenzspannungserzeuger. |
US5159260A (en) * | 1978-03-08 | 1992-10-27 | Hitachi, Ltd. | Reference voltage generator device |
US4531699A (en) * | 1982-07-15 | 1985-07-30 | The Boeing Company | Active vibration isolator |
GB2198559B (en) * | 1986-12-09 | 1990-09-12 | Stc Plc | Voltage reference circuit |
US4837459A (en) * | 1987-07-13 | 1989-06-06 | International Business Machines Corp. | CMOS reference voltage generation |
GB2214018A (en) * | 1987-12-23 | 1989-08-23 | Philips Electronic Associated | Current mirror circuit arrangement |
KR930009148B1 (ko) * | 1990-09-29 | 1993-09-23 | 삼성전자 주식회사 | 전원전압 조정회로 |
-
1992
- 1992-04-16 EP EP92830187A patent/EP0565806B1/en not_active Expired - Lifetime
- 1992-04-16 DE DE69213213T patent/DE69213213T2/de not_active Expired - Fee Related
-
1993
- 1993-04-08 US US08/045,465 patent/US5495166A/en not_active Expired - Lifetime
- 1993-04-16 JP JP5089648A patent/JPH0621727A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
EP0565806A1 (en) | 1993-10-20 |
EP0565806B1 (en) | 1996-08-28 |
US5495166A (en) | 1996-02-27 |
DE69213213D1 (de) | 1996-10-02 |
DE69213213T2 (de) | 1997-01-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3759513B2 (ja) | バンドギャップ基準回路 | |
US6501299B2 (en) | Current mirror type bandgap reference voltage generator | |
US7570040B2 (en) | Accurate voltage reference circuit and method therefor | |
JP3519361B2 (ja) | バンドギャップレファレンス回路 | |
EP0194031A1 (en) | CMOS bandgap reference voltage circuits | |
EP0573240A2 (en) | Reference voltage generator | |
US7902912B2 (en) | Bias current generator | |
EP0601540A1 (en) | Reference voltage generator of a band-gap regulator type used in CMOS transistor circuit | |
JPH08234853A (ja) | Ptat電流源 | |
JP3476363B2 (ja) | バンドギャップ型基準電圧発生回路 | |
US6342781B1 (en) | Circuits and methods for providing a bandgap voltage reference using composite resistors | |
JPH0621727A (ja) | 閾値電圧発生器、閾値電圧供給デバイス及び閾値電圧発生デバイス | |
US6388507B1 (en) | Voltage to current converter with variation-free MOS resistor | |
JPH11272346A (ja) | 電流ソース | |
US7248099B2 (en) | Circuit for generating reference current | |
JPH03119814A (ja) | 電流ミラー回路 | |
US20160252923A1 (en) | Bandgap reference circuit | |
WO2000005814A1 (en) | Differential comparator with stable switching threshold | |
CN114967830A (zh) | 限流电路、芯片及电子设备 | |
JP3644156B2 (ja) | 電流制限回路 | |
US6472858B1 (en) | Low voltage, fast settling precision current mirrors | |
KR100468715B1 (ko) | 높은 출력 임피던스와 큰 전류비를 제공하는 전류 반복기및 이를 구비하는 차동증폭기 | |
JP2772069B2 (ja) | 定電流回路 | |
KR20030092585A (ko) | 저전압 고속용 셀프-오실레이터 | |
JPH03278110A (ja) | 定電圧発生回路 |