JPH0621727A - 閾値電圧発生器、閾値電圧供給デバイス及び閾値電圧発生デバイス - Google Patents

閾値電圧発生器、閾値電圧供給デバイス及び閾値電圧発生デバイス

Info

Publication number
JPH0621727A
JPH0621727A JP5089648A JP8964893A JPH0621727A JP H0621727 A JPH0621727 A JP H0621727A JP 5089648 A JP5089648 A JP 5089648A JP 8964893 A JP8964893 A JP 8964893A JP H0621727 A JPH0621727 A JP H0621727A
Authority
JP
Japan
Prior art keywords
threshold voltage
amplifier
transistor
input terminal
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5089648A
Other languages
English (en)
Inventor
Roberto Alini
ロベルト・アリーニ
Andrea Baschirotto
アンドレア・バスキロット
Rinaldo Castello
リナルド・カステッロ
Salvatore Portaluri
サルヴァトーレ・ポルタルリ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SGS THOMSON MICROELECTRONICS
STMicroelectronics SRL
Original Assignee
SGS THOMSON MICROELECTRONICS
SGS Thomson Microelectronics SRL
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SGS THOMSON MICROELECTRONICS, SGS Thomson Microelectronics SRL filed Critical SGS THOMSON MICROELECTRONICS
Publication of JPH0621727A publication Critical patent/JPH0621727A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/14—Modifications for compensating variations of physical values, e.g. of temperature
    • H03K17/145—Modifications for compensating variations of physical values, e.g. of temperature in field-effect transistor switches

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Control Of Electrical Variables (AREA)
  • Amplifiers (AREA)

Abstract

(57)【要約】 【目的】 低い閾値電圧を精度良く発生でき且つＭＯＳ
トランジスタの閾値電圧を検出できる閾値電圧発生器を
得る。 【構成】 第１のアンプ２の第１の入力端子Ａを第１の
電流源Ｉｄ１に接続し、第１のアンプの第２の入力端子
Ｂに第２のアンプ３を接続してその入力端子Ｃ１を第２
の電流源Ｉｄ２に接続し、第１のアンプの後に第３のア
ンプ４を接続してその出力端子Ｕから閾値電圧を出力す
る。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、電界効果トランジス
タのための閾値電圧発生器に関するものである。もう少
し詳しく云えば、この発明は、ＭＯＳトランジスタの閾
値電圧発生器であって、公称値からの閾値電圧の変動を
補償するのに有効なものに関する。
【０００２】
【従来の技術】周知の様に、閾値電圧Ｖｔｈは、ＭＯＳ
トランジスタに電流を流すためにこのトランジスタのゲ
ート電極とソース電極の間に印加されなければならな
い。
【０００３】この閾値電圧Ｖｔｈは、従って、ＣＭＯＳ
技術又はバイポーラとＭＯＳが混合したＢｉＭＯＳ技術
に応じて作られる集積回路の動作を制御するのに一番重
要なパラメータである。
【０００４】閾値電圧の公称値は技術プロセスによって
設定されるが、この値は多数の要因、例えば製造プロセ
スにおける幾つかのパラメータの変動、動作温度、集積
回路の経年変化などのせいで長い時間一定に留らない。
これら要因は予知するのが難しい変化をもたらし、閾値
電圧Ｖｔｈの公称値に対する変動は４０％にもなる。
【０００５】この問題を解決するために、従来技術は、
「電子回路及びシステム」の第３巻、第１号（１９７９
年１月号）に掲載されたワイ・ピー・ティシィビィディ
（Ｙ．Ｐ．Ｔsividis）及びアール・ダブリュー・ウル
マー（Ｒ．Ｗ．Ｕlmer）共著の論文“ＣＭＯＳ集積回路
における閾値電圧の発生及び電源と無関係なバイアス”
に述べられた回路を提案した。
【０００６】この提案は、閾値電圧Ｖｔｈの整数倍であ
る値の電圧を発生でき、これにより所望値を有し且つ閾
値電圧の変わりやすさによる影響を低減するために基準
電圧として使用するのに適した独立電源を提供する回路
デバイスに在る。
【０００７】この従来技術は、多くの利点を持っている
が、代表的な集積回路を作る際に出会う諸問題を全て解
決するとは限らない。
【０００８】
【発明が解決しようとする課題】詳しく云えば、従来技
術によって提案された回路は、０.４ボルトより低い閾
値電圧を発生させることが要求された場合に、精度に重
大な制限がある。更に、いわゆるＰウェル型の方法即ち
Ｐウェル型のポケットが半導体の基板に形成されるドー
ピング方法で作られるｎチャネルＭＯＳトランジスタの
閾値電圧を検出することが不可能であった。
【０００９】同様に、従来回路は、Ｎウェル型の方法で
得られるｐチャネルＭＯＳデバイスの閾値電圧を検出で
きない。
【００１０】この発明の技術的利点は、ＭＯＳトランジ
スタ用の閾値電圧発生器であって、上述した従来技術の
欠点を打破する様な構造と性能特性を有するものを提供
することである。
【００１１】
【課題を解決するための手段】この利点は、公称値から
の閾値電圧の変動を補償するのに有効なタイプである電
界効果トランジスタ用閾値電圧発生器であって、第１の
電流源へ接続された第１の入力端子を有する第１のアン
プと、この第１のアンプの第２の入力端子の前に接続さ
れ且つ第２の電流源へ接続された入力端子を有する第２
のアンプと、前記第１のアンプの後に接続され且つ前記
閾値電圧の値を発生するのに適した出力端子を有する第
３のアンプとを備えたことを特徴とする閾値電圧発生器
を使用することにより、得られる。
【００１２】この発明に係る閾値電圧発生器の特色や利
点は、添付図面に一例として示された実施例についての
以下の詳しい説明から明らかになろう。
【００１３】
【実施例】図１〜図３には、閾値電圧発生器１が示され
ている。この発明の閾値電圧発生器１は、図１にＶｏｕ
ｔと示された閾値電圧Ｖｔｈを発生し且つＭＯＳ型のト
ランジスタＭ（図示しない）のゲート電極Ｇ（図示しな
い）に供給することを意図されている。
【００１４】この閾値電圧発生器１は、２個の入力端子
Ａ及びＢを有し且つ例えば差動セル型である第１の差動
アンプ２を備える。反転入力端子とも云われる第１の入
力端子Ａは、第１の電流源Ｉｄ１へ電気的に接続される
と共にＭＯＳトランジスタＭ１のドレイン電極Ｄ１へも
接続されている。このトランジスタＭ１は、そのソース
電極Ｓ１が基準電位点５、代表的な例ではデバイス・グ
ランドへ接続され、そしてそのゲート電極Ｇ１がドレイ
ン電極Ｄ１へ接続されている。
【００１５】基本的には、第１のアンプ２の第１の入力
端子Ａは、ダイオード構成のトランジスタＭ１を介して
基準電位点５へ接続される。
【００１６】第１のアンプ２の第２の入力端子（非反転
入力端子）Ｂは、パラメータαで決められた利得値を有
する第２の電圧アンプ３の出力端子Ｃ２へ接続されてい
る。
【００１７】この第２のアンプ３は、その入力端子Ｃ１
が第２の電流源Ｉｄ２へ接続されると共にＭＯＳトラン
ジスタＭ２を介して基準電位点５へ接続される。このト
ランジスタＭ２は、ダイオード構成に接続されているの
でそのゲート電極Ｇ２とドレイン電極Ｄ２が一緒に接続
され、そしてそのソース電極Ｓ２が基準電位点５へ接続
されている。
【００１８】閾値電圧発生器１は、第１のアンプ２の後
に利得１／（α−１）を有する第３のアンプ４を接続す
ることによって完成される。
【００１９】閾値電圧発生器１の一実施例は図２に詳し
く示されている。図１と同一の部品には同一の符号を付
けた。
【００２０】第１のアンプ２は、トランジスタＴ１を介
して一定の基準電圧Ｖｄに共通ベース・リンクで接続さ
れたバイポーラ・トランジスタＱ１ａ及びＱ１ｂから成
る第１のセルを備える。
【００２１】トランジスタＱ１ｂのエミッタ電極Ｅ１ｂ
は第１の入力端子Ａへ接続されている。この第１の入力
端子Ａには、上述した様に構成されたトランジスタＭ１
のドレイン電極Ｄ１及び第１の電流源Ｉｄ１が接続され
ている。
【００２２】第１のアンプ２は、トランジスタＴ２と組
み合ってカレント・ミラーとして構成されたバイアス回
路６を構成するトランジスタＱ２ａ及びＱ２ｂも含み、
その各々は電流Ｉ１をそれぞれトランジスタＱ１ａ，Ｑ
１ｂに供給する。
【００２３】最初に述べたトランジスタ対Ｑ１ａ−Ｑ１
ｂと並列にｎｐｎ型のバイポーラ・トランジスタＱ５が
接続されている。このトランジスタＱ５は、そのエミッ
タ電極が抵抗Ｒを介して基準電位点５へ接続され且つそ
のコレクタ電極Ｃ５がｐｎｐ型のトランジスタＱ６のコ
レクタ電極Ｃ６と一緒に接続されている。トランジスタ
Ｑ６は、図１に示した第２のアンプ３に相当し、そのエ
ミッタ電極が抵抗値Ｒ／αの抵抗を介して基準電圧Ｖｄ
に接続されている。
【００２４】第２のセルは、ベース電極が一緒に接続さ
れた一対のバイポーラ・トランジスタＱ３ａ及びＱ３ｂ
から成る。別なトランジスタＴ３はこれらベース電極を
基準電圧Ｖｄに接続する。
【００２５】トランジスタＱ３ａのエミッタ電極は第２
の入力端子Ｂへ接続されている。この第２の入力端子Ｂ
には、トランジスタＭ２のドレイン電極Ｄ２及び第１の
電流源Ｉｄ１と同じ第２の電流源Ｉｄ２も接続されてい
る。第２のアンプ３の機能がトランジスタＱ６の構成及
び第２のセルの出力側に接続されたバイアス抵抗Ｒ／α
によって実現されるので、図１に第２のアンプ３として
示された様な個別のアンプを、第１のアンプ２の第２の
入力端子ＢとトランジスタＭ２の相互接続したゲート電
極／ドレイン電極Ｄ２及び第２の電流源Ｉｄ２との間に
設ける必要はない。
【００２６】カレント・ミラー・バイアス回路７は、バ
イアス回路６と同様に、トランジスタＱ３ａ，Ｑ３ｂと
それぞれ接続されたトランジスタＱ４ａ，Ｑ４ｂ及び他
のトランジスタＴ４から成る。トランジスタＱ４ａ，Ｑ
４ｂのベース電極は一緒に接続されると共にトランジス
タＱ６のベース電極Ｂ６へ接続されている。加えて、ト
ランジスタＱ６の面積はトランジスタＱ４ａの面積のＱ
倍も広い。
【００２７】閾値電圧発生器１は、バイポーラｎｐｎ型
の一対のトランジスタＱＤ１及びＱＤ２によって完成さ
れる。これらトランジスタは、互いに直列に接続される
と共にダイオード構成に接続され、トランジスタＱ５の
両端間に適切なコレクタ・エミッタ電圧降下を確保する
機能を果す。
【００２８】これらトランジスタのうちの前者ＱＤ１は
そのコレクタ電極ＣＤ１がトランジスタＱ５及びＱ６の
コレクタ電極Ｃ５及びＣ６と一緒に接続されるが、後者
ＱＤ２はそのエミッタ電極ＥＤ２が抵抗Ｒｏｕｔを介し
て基準電位点５へ接続される。
【００２９】エミッタ電極ＥＤ２は、所望の閾値電圧Ｖ
ｔｈに相当する電圧値Ｖｏｕｔが得られる場合に、閾値
電圧発生器１の出力端子Ｕにもなる。
【００３０】この実施例では、グランド基準の閾値電圧
が発生されるが、この閾値電圧が基準電圧即ち電源電圧
Ｖｄの値を基準とすることには何も禁止しない。電源電
圧Ｖｄを基準とするには、ダイオード構成のトランジス
タＱＤ１及びＱＤ２としてｐｎｐトランジスタを使用し
且つこの交換したｐｎｐトランジスタと直列に出力抵抗
Ｒｏｕｔを出力端子Ｕと基準電位点５ではなく電源電圧
Ｖｄとの間に接続するだけで良い。この別な実施例が図
３に示されている。トランジスタと抵抗の対Ｑ５とＲ及
びＱ６とＲ／αの位置は互換可能であることに注目され
たい。
【００３１】次に、閾値電圧発生器１の動作を説明しよ
う。オーバードライブ電圧Ｖｏｖは、下記の数式に示す
ように、トランジスタＭ１，Ｍ２の両端間のゲート・ソ
ース電圧降下ＶｇｓとそれぞれのトランジスタＭ１，Ｍ
２の閾値電圧Ｖｔｈとの差である。
【００３２】Ｖov＝（Ｖgs−Ｖth）
【００３３】飽和領域で作動されるＭＯＳトランジスタ
を流れる電流は下記の式で表される。
【００３４】 Ｉo＝［μoＣox／（１＋ＱＶov）］（Ｗ／Ｌ）Ｖov2×（１＋ＫＶDS） (1) ただし、μｏとＣｏｘはＭＯＳトランジスタの分野で知
られた或る種の特性パラメータであり、ＷとＬはチャネ
ル領域の幅と長さであり、Ｑは荷電キャリアの移動度を
説明するパラメータであり、そしてＫはチャネル長変調
を説明する。なお、ＱとＫは２次効果である。
【００３５】Ｋ＝Ｑ＝０の例をまず説明しよう。トラン
ジスタＭ１及びＭ２の各々の比（Ｗ／Ｌ）即ち
【００３６】 （Ｗ／Ｌ）2＝αo2（Ｗ／Ｌ）1 (2)
【００３７】の関係に基づいてαｏを定める。ただし、
（Ｗ／Ｌ）2はトランジスタ２の幅／長さの比であり、
（Ｗ／Ｌ）1はトランジスタ１の幅／長さの比であり、
そしてαｏは例えば１.５〜２の範囲に在る。
【００３８】トランジスタＭ１及びＭ２を流れる電流
は、同じであり且つ対応する電流源Ｉｄ１及びＩｄ２か
らの電流に完全に依存する。トランジスタＱ１ａ，Ｑ１
ｂ；Ｑ２ａ，Ｑ２ｂ；Ｑ３ａ，Ｑ３ｂ；Ｑ４ａ，Ｑ４ｂ
から成る回路網のために、電流は第１の入力端子Ａ及び
第２の入力端子Ｂに入らない。
【００３９】従って、トランジスタＭ１，Ｍ２のそれぞ
れオーバードライブ電圧Ｖｏｖ1，Ｖｏｖ2間の関係は式
(1)及び(2)からＩｏ＝Ｉｄ１＝Ｉｄ２として下記の様に
表せる。
【００４０】 Ｖov1＝αoＶov2 (3)
【００４１】そして、Ｖ２＝Ｖｇｓ2且つＶ１＝Ｖｇｓ1
（ただし、Ｖｇｓ1及びＶｇｓ2はトランジスタＭ１及
びＭ２のゲート・ソース電圧である。）に注目すれば、
図１の第１のアンプ２への入力は下記の通りである。
【００４２】 Ｖ２−Ｖ１＝α（Ｖov2＋Ｖth）−（Ｖov1＋Ｖth） (4)
【００４３】上述した様にトランジスタＱ６の面積を選
択することによってα＝αｏとなる様にもしα（第２の
アンプ３の利得）が選択されるならば、
【００４４】 Ｖ２−Ｖ１＝（α−１）Ｖth (4A)
【００４５】これにより、出力端子Ｕに出力電圧Ｖｏｕ
ｔが得られ、この出力電圧Ｖｏｕｔは所望の閾値電圧Ｖ
ｔｈに等しく、利得１／（α−１）を持つ第３のアンプ
４で得られる。
【００４６】１つの有用な設計上の特色は、両方のトラ
ンジスタＭ１及びＭ２のソース電極が基準電位点５即ち
グランドへ接続されていわゆる“ボディ（body）効果”
が起きるのを防止することである。
【００４７】オーバードライブ効果によってもたらされ
る様なキャリアの移動度による且つＶｄｓ（及びパラメ
ータ）によってもたらされるチャネル長変調による２次
効果が考察されるときに、閾値電圧Ｖｔｈを得る際のエ
ラー・パーセントが評価され得る。
【００４８】トランジスタＭ１及びＭ２を流れる２つの
電流（互いに同じである様な）を取り出して式(1)を解
けば、オーバードライブ電圧の式(3)は下記の様に書き
直せる。
【００４９】 Ｖov1＝αＶov2＋（１／２)(Ｑ−１)(α−１）Ｖov2 2 (5)
【００５０】従って、式(4A)は２次効果を考慮すれば下
記の様になる。
【００５１】 Ｖ２−Ｖ１＝（α−１)［Ｖth＋（１／２)(Ｑ−１）Ｖov2 2］ (6)
【００５２】２乗項が移動度及びチャネル長変調による
エラーである。従って、閾値電圧を決定する際のエラー
のエラー・パーセントＥ％は下記の式で表される。
【００５３】 Ｅ％＝１００（１／２)(Ｑ−１)(Ｖgs2−Ｖth）2／Ｖth (7)
【００５４】これは０.５％よりも小さくできる。
【００５５】図２の実施例を参照すれば、第１のセル及
びトランジスタＭ１から成る回路網は、閾値電圧プラス
後述する様なトランジスタＭ１のオーバードライブ電圧
の電圧／電流変換を実行する。同様に、第２のセル及び
トランジスタＭ２は、Ｖｔｈ＋Ｖｏｖ2の電圧／電流変
換を実行する。バイアス回路６及び７を設けて高精度及
び高出力インピーダンスを確保する。
【００５６】第１のセルＱ１ａ，Ｑ１ｂを通して電流Ｉ
１＝Ｖｇｓ1／Ｒが流れ、又第２のセルＱ３ａ，Ｑ３ｂ
を通して電流Ｉ２＝Ｖｇｓ2／Ｒが流れる。トランジス
タＱ５はＩ１を正確に反映するが、トランジスタＱ６は
上述した様にその寸法のせいで電流αＩ２を反映する。
【００５７】その結果、トランジスタＱＤ１及びＱＤ２
と直列に接続された出力抵抗Ｒｏｕｔには下記の式で表
される電流Ｉｏｕｔが流れる。
【００５８】 Ｉout＝αＩ２−Ｉ１＝（１／Ｒ)(αＶgs2−Ｖgs1） ＝Ｖth（α−１）／Ｒ (8)
【００５９】
【発明の効果】この様に、出力抵抗Ｒｏｕｔを値Ｒ／
（α−１）に選択することにより、ＶｏｕｔはＶｔｈに
正確に一致させられ得る。この発明の閾値電圧発生器１
は、３.５ボルトを越える電源電圧の各値に対して２％
よりも小さいエラーで室温にて良く作動できる。
【００６０】この閾値電圧発生器即ちデバイス１の別な
利点は、従来のデバイスに比べていわゆる“ボディ”効
果に対する弱点を少なくしたことである。
【図面の簡単な説明】
【図１】この発明に係る閾値電圧発生器の概略回路図で
ある。
【図２】図１の閾値電圧発生器を詳しく示す回路図であ
る。
【図３】別な実施例を詳しく示す回路図である。
【符号の説明】
１ 閾値電圧発生器 ２ 第１のアンプ ３ 第２のアンプ ４ 第３のアンプ ５ 基準電位点 Ｉｄ１ 第１の電流源 Ｉｄ２ 第２の電流源 Ａ 第１の入力端子 Ｂ 第２の入力端子 Ｃ１ 第１のアンプの入力端子 Ｃ２ 第２のアンプの入力端子 Ｕ 第３のアンプの出力端子 Ｍ１，Ｍ２ トランジスタ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 アンドレア・バスキロット イタリア国、15057 トルトナ、ヴィア・ バルストラ ３ (72)発明者 リナルド・カステッロ イタリア国、20043 アルコーレ、ヴィ ア・ゴルジ 13 (72)発明者 サルヴァトーレ・ポルタルリ イタリア国、27100 パヴィア、ヴィア・ パヴェズィ ４

Claims (17)

    【特許請求の範囲】
  1. 【請求項１】 公称値からの閾値電圧の変動を補償する
    のに有効なタイプである電界効果トランジスタ用閾値電
    圧発生器であって、 第１の電流源へ接続された第１の入力端子を有する第１
    のアンプと、 この第１のアンプの第２の入力端子の前に接続され且つ
    第２の電流源へ接続された入力端子を有する第２のアン
    プと、 前記第１のアンプの後に接続され且つ前記閾値電圧の値
    を発生するのに適した出力端子を有する第３のアンプ
    と、 を備えたことを特徴とする閾値電圧発生器。
  2. 【請求項２】 前記第１のアンプの第１の入力端子と前
    記第２のアンプの入力端子とはそれぞれトランジスタを
    介して基準電位点に接続されることを特徴とする請求項
    １の閾値電圧発生器。
  3. 【請求項３】 前記トランジスタが電界効果トランジス
    タであることを特徴とする請求項２の閾値電圧発生器。
  4. 【請求項４】 前記トランジスタがダイオード構成に配
    列されたことを特徴とする請求項２の閾値電圧発生器。
  5. 【請求項５】 前記第２のアンプは所定のαパラメータ
    で与えられる利得値を有し、そして前記第３のアンプは
    １／（α−１）で定められる利得を有することを特徴と
    する請求項１の閾値電圧発生器。
  6. 【請求項６】 前記第１のアンプの第１の入力端子と前
    記第２のアンプの入力端子とはチャネル領域を有するそ
    れぞれの電界効果トランジスタを介して基準電位点へ接
    続され、前記αパラメータは関係（Ｗ／Ｌ）2＝α2（Ｗ
    ／Ｌ）1［ただし、（Ｗ／Ｌ）2及び（Ｗ／Ｌ）1は第２
    及び第１のトランジスタのチャネル領域の幅と長さの比
    である。］に従って前記電界効果トランジスタのチャネ
    ル領域の寸法に関係付けられる請求項５の閾値電圧発生
    器。
  7. 【請求項７】 前記第２のアンプはバイポーラ・トラン
    ジスタであることを特徴とする請求項１の閾値電圧発生
    器。
  8. 【請求項８】 第１の基準入力信号発生器及び第２の基
    準入力信号発生器を備え、各基準入力信号が差動アンプ
    のそれぞれ異なる入力端子に印加され、更に、入力端子
    に前記差動アンプの出力を受け且つ出力端子に選択され
    た閾値電圧を供給する閾値電圧出力回路を備えた閾値電
    圧供給デバイス。
  9. 【請求項９】 各基準入力信号発生器は、 基準端子及び入力端子を有するダイオード構成に接続さ
    れたトランジスタと、 このトランジスタの入力端子へ入力される基準電流出力
    を有する入力電流源と、 を含む請求項８の閾値電圧供給デバイス。
  10. 【請求項１０】 前記トランジスタが電界効果トランジ
    スタである請求項９の閾値電圧供給デバイス。
  11. 【請求項１１】 前記トランジスタの各々のソース電極
    が基板のボディに接続されてボディ効果が起きるのを防
    止する請求項９の閾値電圧供給デバイス。
  12. 【請求項１２】 利得αを有し、入力端子に前記基準入
    力信号を受け、且つ出力端子が前記差動アンプの入力端
    子に接続された初アンプ段を更に含み、この初アンプ段
    を通して前記差動アンプへ前記第２の基準入力信号が印
    加される様になっている請求項８の閾値電圧供給デバイ
    ス。
  13. 【請求項１３】 前記初アンプ段の利得の２乗は、前記
    第１の基準入力信号発生器のトランジスタの幅対長さ比
    によって除算された、前記第２の基準入力信号発生器の
    トランジスタの幅対長さ比に等しく選択される請求項１
    ２の閾値電圧供給デバイス。
  14. 【請求項１４】 前記差動アンプの出力は、前記閾値電
    圧を発生する補償出力を有する補償用アンプへ入力され
    る請求項１１の閾値電圧供給デバイス。
  15. 【請求項１５】 補償用アンプは利得１／（α−１）を
    有する請求項１２の閾値電圧供給デバイス。
  16. 【請求項１６】 第１の閾値電圧及び第１のオーバード
    ライブ電圧を有する第１の基準トランジスタを含み、前
    記第１の閾値電圧と前記第１のオーバードライブ電圧と
    の和に等しい第１の基準電圧を発生する第１の入力基準
    電圧源と、 比例定数が乗算された前記第１の基準電圧に等しい第２
    の基準電圧を発生する第２の入力基準電圧源と、 前記比例定数に等しい利得を有し、入力端子に前記第２
    の基準電圧を受け、且つ出力信号を発生する第１のアン
    プと、 前記第１の入力基準電圧源からの前記第１の基準電圧を
    受ける第１の入力端子、前記第１のアンプの出力信号を
    受ける第２の入力端子、並びに前記第１の入力端子及び
    前記第２の入力端子での電圧に応答して被比較電圧を発
    生する比較出力端子を有する比較用アンプと、 を備えた閾値電圧発生デバイス。
  17. 【請求項１７】 比較出力信号を受ける補償入力端子、
    及び前記閾値電圧を供給する補償出力端子を有する補償
    用出力アンプを更に備えた請求項１６の閾値電圧発生デ
    バイス。
JP5089648A 1992-04-16 1993-04-16 閾値電圧発生器、閾値電圧供給デバイス及び閾値電圧発生デバイス Pending JPH0621727A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP92830187A EP0565806B1 (en) 1992-04-16 1992-04-16 Accurate MOS threshold voltage generator
IT92830187.8 1992-04-16

Publications (1)

Publication Number Publication Date
JPH0621727A true JPH0621727A (ja) 1994-01-28

Family

ID=8212090

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5089648A Pending JPH0621727A (ja) 1992-04-16 1993-04-16 閾値電圧発生器、閾値電圧供給デバイス及び閾値電圧発生デバイス

Country Status (4)

Country Link
US (1) US5495166A (ja)
EP (1) EP0565806B1 (ja)
JP (1) JPH0621727A (ja)
DE (1) DE69213213T2 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW297862B (en) * 1996-06-07 1997-02-11 United Microelectronics Corp Threshold voltage measuring method of MOSFET
EP0851585A1 (en) * 1996-12-24 1998-07-01 STMicroelectronics S.r.l. Circuit for generating an electric signal of constant duration, said duration being independant of temperature and process variations
US6049244A (en) * 1997-12-18 2000-04-11 Sgs-Thomson Microelectronics S.R.L. Circuit generator of a constant electric signal which is independent from temperature and manufacturing process variables
US6407611B1 (en) * 1998-08-28 2002-06-18 Globespan, Inc. System and method for providing automatic compensation of IC design parameters that vary as a result of natural process variation
US6362613B1 (en) * 2000-11-13 2002-03-26 Gain Technology Corporation Integrated circuit with improved current mirror impedance and method of operation
US6710642B1 (en) * 2002-12-30 2004-03-23 Intel Corporation Bias generation circuit
FR2856856B1 (fr) * 2003-06-24 2005-08-26 Atmel Corp Circuit basse tension a fin d'interfacage avec des signaux analogiques a haute tension
US8219049B2 (en) * 2008-03-31 2012-07-10 Javelin Semiconductor, Inc. Generating a process and temperature tracking bias voltage
US8344808B2 (en) * 2008-03-31 2013-01-01 Javelin Semiconductor, Inc. Non-linear capacitance compensation
US8787850B2 (en) 2008-03-31 2014-07-22 Avago Technologies General Ip (Singapore) Pte. Ltd. Compensating for non-linear capacitance effects in a power amplifier
US7872528B2 (en) * 2008-04-10 2011-01-18 Javelin Semiconductor, Inc. Providing pre-distortion to an input signal
CN107783582B (zh) * 2017-09-27 2020-09-11 思瑞浦微电子科技（苏州）股份有限公司 用于多电压域控制信号的产生电路

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3777235A (en) * 1971-07-19 1973-12-04 Power Syst Inc Variable dc motor power source
CH657712A5 (de) * 1978-03-08 1986-09-15 Hitachi Ltd Referenzspannungserzeuger.
US5159260A (en) * 1978-03-08 1992-10-27 Hitachi, Ltd. Reference voltage generator device
US4531699A (en) * 1982-07-15 1985-07-30 The Boeing Company Active vibration isolator
GB2198559B (en) * 1986-12-09 1990-09-12 Stc Plc Voltage reference circuit
US4837459A (en) * 1987-07-13 1989-06-06 International Business Machines Corp. CMOS reference voltage generation
GB2214018A (en) * 1987-12-23 1989-08-23 Philips Electronic Associated Current mirror circuit arrangement
KR930009148B1 (ko) * 1990-09-29 1993-09-23 삼성전자 주식회사 전원전압 조정회로

Also Published As

Publication number Publication date
EP0565806A1 (en) 1993-10-20
EP0565806B1 (en) 1996-08-28
US5495166A (en) 1996-02-27
DE69213213D1 (de) 1996-10-02
DE69213213T2 (de) 1997-01-23

Similar Documents

Publication Publication Date Title
JP3759513B2 (ja) バンドギャップ基準回路
US6501299B2 (en) Current mirror type bandgap reference voltage generator
US7570040B2 (en) Accurate voltage reference circuit and method therefor
JP3519361B2 (ja) バンドギャップレファレンス回路
EP0194031A1 (en) CMOS bandgap reference voltage circuits
EP0573240A2 (en) Reference voltage generator
US7902912B2 (en) Bias current generator
EP0601540A1 (en) Reference voltage generator of a band-gap regulator type used in CMOS transistor circuit
JPH08234853A (ja) Ｐｔａｔ電流源
JP3476363B2 (ja) バンドギャップ型基準電圧発生回路
US6342781B1 (en) Circuits and methods for providing a bandgap voltage reference using composite resistors
JPH0621727A (ja) 閾値電圧発生器、閾値電圧供給デバイス及び閾値電圧発生デバイス
US6388507B1 (en) Voltage to current converter with variation-free MOS resistor
JPH11272346A (ja) 電流ソース
US7248099B2 (en) Circuit for generating reference current
JPH03119814A (ja) 電流ミラー回路
US20160252923A1 (en) Bandgap reference circuit
WO2000005814A1 (en) Differential comparator with stable switching threshold
CN114967830A (zh) 限流电路、芯片及电子设备
JP3644156B2 (ja) 電流制限回路
US6472858B1 (en) Low voltage, fast settling precision current mirrors
KR100468715B1 (ko) 높은 출력 임피던스와 큰 전류비를 제공하는 전류 반복기및 이를 구비하는 차동증폭기
JP2772069B2 (ja) 定電流回路
KR20030092585A (ko) 저전압 고속용 셀프-오실레이터
JPH03278110A (ja) 定電圧発生回路