JPH06216282A - 樹脂封止型半導体装置 - Google Patents

樹脂封止型半導体装置

Info

Publication number
JPH06216282A
JPH06216282A JP5006711A JP671193A JPH06216282A JP H06216282 A JPH06216282 A JP H06216282A JP 5006711 A JP5006711 A JP 5006711A JP 671193 A JP671193 A JP 671193A JP H06216282 A JPH06216282 A JP H06216282A
Authority
JP
Japan
Prior art keywords
pellet
semiconductor device
semiconductor
coating material
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP5006711A
Other languages
English (en)
Inventor
Tomoko Tono
朋子 東野
Kazunari Suzuki
一成 鈴木
Asao Matsuzawa
朝夫 松澤
Takeshi Kaneda
剛 金田
Yujiro Kajiwara
祐二郎 梶原
Hiroshi Ono
浩 大野
Kunihiro Tsubosaki
邦宏 坪崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Microcomputer System Ltd
Hitachi Ltd
Original Assignee
Hitachi Microcomputer System Ltd
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Microcomputer System Ltd, Hitachi Ltd filed Critical Hitachi Microcomputer System Ltd
Priority to JP5006711A priority Critical patent/JPH06216282A/ja
Publication of JPH06216282A publication Critical patent/JPH06216282A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10158—Shape being other than a cuboid at the passive surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】 【目的】 組立て工程において生ずる半導体ペレットの
クラック及び半導体装置の動作不良を防止することが可
能な技術を提供すること及び半導体ペレットの少なくと
も裏面側とモールドレジン側との接着性を向上させるこ
とが可能な技術を提供すること。 【構成】 樹脂封止型半導体装置において、組立て工程
前の段階で半導体ペレットの少なくとも裏面を被覆材料
でコーティングすること及びこのペレットコーティング
のための被覆材料の熱膨脹係数が、該半導体ペレットの
熱膨脹係数の近傍の値であり、かつ、モールドレジンの
熱膨張係数の近傍の値であるように三者の材料を選ぶこ
と。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、樹脂封止型の半導体装
置に適用して有効な技術に関するものであり、特にプラ
スチック樹脂封止型の半導体装置のパッケージ構造に通
用して有効な技術に関するものである。
【０００２】
【従来の技術】半導体メモリーの高集積化に伴い、半導
体チップの大型化及び半導体パッケージのバリエーショ
ンの拡大化等の必要性が高まっている。この要求に対応
するための方法の一つとしてリード・オン・チップ（以
下、ＬＯＣと称する）の構造を有する半導体装置が従来
から利用されてきた。
【０００３】ＬＯＣ構造の半導体装置の組立て工程で
は、半導体ペレットの裏面及び側面が剥き出しのまま組
み立てられ、該組立て工程の後、上記ペレットの全面を
前記半導体封止樹脂（例えば、レジンを用いる。以下、
モールドレジンと称する。）で封じ込めるという方法が
採られている。
【０００４】なお、ＬＯＣ構造の詳細については例えば
「日経マイクロデバイス１９９１年２月号」の８９頁〜
９７頁に記載されている。
【０００５】
【発明が解決しようとする課題】しかしながら、本発明
者は、上記技術を検討した結果、次の問題点があること
を見出した。
【０００６】すなわち、ＬＯＣ構造の半導体パッケージ
の場合、組立て工程の間半導体ペレットの裏面及び側面
が剥き出しであるため、組立て工程前に位置する半導体
ウエハのダイシング工程において生じたペレット外面の
傷、切り残し、付着した切りクズ等がこの組立て工程に
よって、ペレットに大きな傷及びクラック等を発生した
り、ペレット上面に切りクズが付着して、半導体装置の
動作不良や信頼性の低下を招くという問題があった。
【０００７】また、ペレットの裏面及び側面がモールド
レジンと直接接触しているため、リフローはんだ時にお
いて生じるペレットとモールドレジンとの熱応力の差に
よりペレットの裏面及び側面とモールドレジンとの接着
性が悪くなり、両者の間の界面の剥離及びモールドレジ
ンのクラック等の発生を招くという問題があった。
【０００８】本発明の目的は、組立て工程において、半
導体ペレットのクラック及び半導体装置の動作不良を防
止することが可能な技術を提供することにある。
【０００９】本発明の他の目的は、半導体ペレットの少
なくとも裏面側とモールドレジン側との接着性を向上さ
せることが可能な技術を提供することにある。
【００１０】
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば、下
記のとおりである。
【００１１】すなわち、樹脂封止型半導体装置におい
て、組立て工程前の段階で半導体ペレットの少なくとも
裏面を被覆材料でコーティングするものとする。
【００１２】さらに、このペレットコーティングのため
の被覆材料の熱膨脹係数が、該半導体ペレットの熱膨脹
係数の近傍の値であり、かつ、モールドレジンの熱膨張
係数の近傍の値であるように三者の材料を選ぶものとす
る。
【００１３】
【作用】上記した手段によれば、樹脂封止型半導体装置
の組立て工程において半導体ペレットの少なくとも裏面
が被覆材料でコーティングされたことによって、組立て
工程前のウエハのダイシング工程で生じたペレット外面
の傷、切り残し、付着した切りクズの内少なくとも裏面
に形成されたものは覆われるので、組立て工程時に半導
体ペレットの傷の拡大、クラックの発生、切り残し部の
損傷及び落下、付着した切りクズの落下等を防止するこ
とができる。これにより、半導体装置の動作不良、信頼
性の低下等を阻止することができる。
【００１４】また、少なくとも上記半導体ペレットの裏
面は、前記モールドレジンとは直接接触せず、代わりに
該ペレット及び該モールドレジンの両者と近い熱膨脹係
数を有する前記コーティング材料で被覆されることによ
り、リフローはんだ時において生じる該コーティング材
料と半導体ペレット及びモールドレジンとの熱応力の差
が小さくなるので、ペレットの少なくとも裏面側とモー
ルドレジン側との接着性を向上させることができる。こ
れにより、コーティング材料と半導体ペレットとの界面
の剥離及びモールドレジンのクラックを防止することが
できる。
【００１５】
【実施例】以下、本発明に係るＬＯＣ構造を有する樹脂
封止型半導体装置の実施例を図面を参照して、詳細に説
明する。
【００１６】図１は、本発明によるＬＯＣ構造の樹脂封
止型半導体装置の一実施例の構成を示す断面図である。
【００１７】同図において、１はＳｉ半導体ペレット、
101は該ペレット１の裏面についた傷、102はペレット１
の裏面に付着したＳｉの切りクズ、103はダイシング工
程でのペレット１の切り残し部、ペレット１の裏面及び
側面の一部を被覆している２はコーティング材料、３は
半導体を封止するモールドレジン、４は両面に接着剤塗
工された絶縁テープ、５はリードフレーム、６はワイヤ
ーである。
【００１８】本実施例では、コーティング材料２とモー
ルドレジン３とは同一の熱膨脹係数を有する同一のポリ
イミド系樹脂を用いる。本発明は、これに限定されるも
のではなく、同一系の樹脂で両者の熱膨脹係数が等しい
か若しくは近いものであってもよい。例えば、両者の熱
膨脹係数の比が0.1〜10の範囲にあるのが好ましい。
【００１９】以下に本実施例による半導体装置の組立て
工程を簡潔に説明する。
【００２０】Ｓｉ半導体ウエハのダイシング工程を経た
Ｓｉ半導体ペレット１は、本実施例では組立て工程に入
る前に該ペレット１の裏面と側面の一部にコーティング
材料２で被覆される。この後組立て工程に入ると初めに
絶縁テープ４は、先ず一方の面をリードフレーム５の片
側の面に貼り付けられ、その後他方の面をペレット１の
上面に加熱圧着でダイ付けされる。次に、ワイヤー６を
リードフレーム５上面及びペレット１上面にボンディン
グする。この後モールドレジン３で半導体装置を封止し
て、図１に示す樹脂封止型半導体装置の組立て工程が完
了する。
【００２１】上記実施例の樹脂封止型半導体装置によれ
ば、次のような効果を得ることができる。
【００２２】すなわち、本実施例ではＳｉ半導体ウエハ
ーのダイシング工程を経てＳｉ半導体ペレット１の裏面
及び側面の一部に生じた傷101、付着した切りクズ102、
切り残し部103が組立て工程前の段階でコーティング材
料２によって封止されるので、組立て工程を経る間に、
傷101の拡大、切りクズ102のペレット１の上面への付
着、切り残し部103の損傷及び落下、さらにはペレット
１のクラックの発生までも防止することができる。これ
により、該半導体装置の動作不良、信頼性の低下等を阻
止することができる。
【００２３】上述した効果に加えて、本実施例ではペレ
ット１の裏面と側面の一部は、前記モールドレジン３と
は直接接触せず、その代わりに該ペレット１及び該モー
ルドレジン３の両者と近い熱膨脹係数を有するコーティ
ング材料２で被覆されるので、リフローはんだ時におい
て生じるコーティング材料２とペレット１及びモールド
レジン３との両界面における熱応力の集中を低下させる
ことができる。これにより、両界面の接着性が強化され
るので、両界面の剥離及びモールドレジン３のクラック
を防止することができる。
【００２４】以上、本発明者によってなされた発明を実
施例に基づき具体的に説明したが、本発明は上記実施例
に限定されるものではなく、その要旨を逸脱しない範囲
で種々変更可能であることは言うまでもない。例えば、
本実施例ではコーティング材料２で被覆する場所として
ペレット１の裏面全部と側面の一部を選んだが、これに
限定されるものではなく、少なくとも裏面の一部が被覆
してあれば種々変更しても適用可能である。
【００２５】さらに、本実施例ではコーティング材料２
で被覆する工程としてダイシング工程後の組立て工程前
の段階を選んだが、これに限定されるものではなく、ダ
イシング工程前の段階に選んでも適用可能である。
【００２６】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記の通りである。
【００２７】すなわち、Ｓｉ半導体ウエハーのダイシン
グ工程を経てＳｉ半導体ペレットの裏面及び側面の一部
に生じた傷、付着した切りクズ、切り残し部が組立て工
程前の段階でコーティング樹脂材料によって封止される
ので、組立て工程を経る間に、傷の拡大、切りクズのペ
レットの上面への付着、切り残し部の損傷及び落下、さ
らにはペレットのクラックの発生までも防止することが
できる。これにより、該半導体装置の動作不良、信頼性
の低下等を阻止することができる。
【００２８】また、ペレットの裏面と側面の一部は、前
記モールドレジンとは直接接触せず、その代わりに該ペ
レット及び該モールドレジンの両者と近い熱膨脹係数を
有するコーティング材料で被覆されるので、リフローは
んだ時において生じるコーティング材料とペレット及び
モールドレジンとの両界面における熱応力の集中を低下
させることができる。これにより、両界面の接着性が強
化されるので、両界面の剥離及びモールドレジンのクラ
ックを防止することができる。
【図面の簡単な説明】
【図１】は、本発明によるＬＯＣ構造の樹脂封止型半導
体装置の一実施例の構成を示す断面図である。
【符号の説明】
１…Ｓｉ半導体ペレット、１０１…ペレット裏面の傷、
１０２…ペレット裏面に付着したＳｉウエハーの切りク
ズ、１０３…ダイシング工程でのＳｉウエハーの切り残
し部、２…コーティング材料、３…モールドレジン、４
…絶縁接着テープ、５…リードフレーム、６…ワイヤ
ー。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 松澤 朝夫 東京都小平市上水本町５丁目22番１号 株 式会社日立マイコンシステム内 (72)発明者 金田 剛 東京都小平市上水本町５丁目22番１号 株 式会社日立マイコンシステム内 (72)発明者 梶原 祐二郎 東京都小平市上水本町５丁目22番１号 株 式会社日立マイコンシステム内 (72)発明者 大野 浩 東京都小平市上水本町５丁目22番１号 株 式会社日立マイコンシステム内 (72)発明者 坪崎 邦宏 東京都小平市上水本町５丁目20番１号 株 式会社日立製作所武蔵工場内

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】 樹脂封止型半導体装置において、該半導
    体装置を構成する半導体ペレットの少なくとも裏面を被
    覆材料でコーティングしたことを特徴とする半導体装
    置。
  2. 【請求項２】 上記半導体装置において、上記コーティ
    ング材料の熱膨脹係数は、上記半導体ペレットの熱膨脹
    係数の近傍の値であり、かつ、半導体封止樹脂の熱膨脹
    係数の近傍の値でもあることを特徴とする半導体装置。
JP5006711A 1993-01-19 1993-01-19 樹脂封止型半導体装置 Withdrawn JPH06216282A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5006711A JPH06216282A (ja) 1993-01-19 1993-01-19 樹脂封止型半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5006711A JPH06216282A (ja) 1993-01-19 1993-01-19 樹脂封止型半導体装置

Publications (1)

Publication Number Publication Date
JPH06216282A true JPH06216282A (ja) 1994-08-05

Family

ID=11645875

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5006711A Withdrawn JPH06216282A (ja) 1993-01-19 1993-01-19 樹脂封止型半導体装置

Country Status (1)

Country Link
JP (1) JPH06216282A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08139231A (ja) * 1994-11-08 1996-05-31 Nec Corp 樹脂封止型半導体装置
US5874783A (en) * 1995-06-21 1999-02-23 Oki Electric Industry Co., Ltd. Semiconductor device having the inner end of connector leads displaced onto the surface of semiconductor chip
US7154185B2 (en) * 2003-11-20 2006-12-26 Taiwan Semiconductor Manufacturing Co., Ltd. Encapsulation method for SBGA
JP2009188392A (ja) * 2008-01-08 2009-08-20 Toppan Printing Co Ltd 半導体装置及び半導体装置の製造方法
JP2014212146A (ja) * 2013-04-17 2014-11-13 三菱電機株式会社 半導体素子、その製造方法および半導体装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08139231A (ja) * 1994-11-08 1996-05-31 Nec Corp 樹脂封止型半導体装置
US5874783A (en) * 1995-06-21 1999-02-23 Oki Electric Industry Co., Ltd. Semiconductor device having the inner end of connector leads displaced onto the surface of semiconductor chip
US7154185B2 (en) * 2003-11-20 2006-12-26 Taiwan Semiconductor Manufacturing Co., Ltd. Encapsulation method for SBGA
JP2009188392A (ja) * 2008-01-08 2009-08-20 Toppan Printing Co Ltd 半導体装置及び半導体装置の製造方法
JP2014212146A (ja) * 2013-04-17 2014-11-13 三菱電機株式会社 半導体素子、その製造方法および半導体装置

Similar Documents

Publication Publication Date Title
JP2820645B2 (ja) 半導体リードフレーム
JPH08111491A (ja) 半導体装置
JP2936669B2 (ja) 樹脂封止型半導体装置
JPH06216282A (ja) 樹脂封止型半導体装置
JPS60195955A (ja) 半導体装置
JPH0697349A (ja) 樹脂封止型半導体装置とその製造方法
JP2716405B2 (ja) 半導体装置およびその製造方法
JPS63293963A (ja) 樹脂封止型半導体装置
JP3345759B2 (ja) 半導体装置およびその製造方法
US7009304B2 (en) Resin-sealed semiconductor device
JP2686240B2 (ja) 樹脂封止型半導体装置の製造方法
JPH0778910A (ja) 半導体装置
US5960261A (en) Method for manufacturing semiconductor package
JPH09326463A (ja) 樹脂封止型半導体装置
JPH06252194A (ja) 半導体装置
JPH06326230A (ja) 樹脂封止型半導体装置
JPH0430563A (ja) 半導体集積回路装置
JP2779322B2 (ja) 半導体パッケージの製造方法
JPH07176557A (ja) 半導体装置
JP3018225B2 (ja) 半導体装置
JPH05308083A (ja) 半導体装置
JPH09153589A (ja) 半導体装置
JPH0256958A (ja) 樹脂封止型半導体装置の製造方法
JPH02130864A (ja) リードフレームのダイパッド構造
KR100728956B1 (ko) 반도체 패키지의 제조방법

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20000404