JPH06216262A - Semiconductor device - Google Patents
Semiconductor deviceInfo
- Publication number
- JPH06216262A JPH06216262A JP505893A JP505893A JPH06216262A JP H06216262 A JPH06216262 A JP H06216262A JP 505893 A JP505893 A JP 505893A JP 505893 A JP505893 A JP 505893A JP H06216262 A JPH06216262 A JP H06216262A
- Authority
- JP
- Japan
- Prior art keywords
- film
- wiring
- insulating film
- interconnection
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、接続孔を有する半導体
装置に関するものであり、特に、接続プラグと接続され
る配線の長寿命化に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device having a connection hole, and more particularly to a long life of a wiring connected to a connection plug.
【０００２】[0002]
【従来の技術】従来、基板に設けられた拡散層と上層配
線とを接続する技術には特開平2-166731に開示されてい
るような接続プラグを用いたものがある。また、多層配
線構造において異なる層の配線間を接続する技術には、
例えば、図５に開示されているような、接続プラグであ
るヴィアプラグ５１を用いたものがある。これは、具体
的には、層間絶縁膜４０に接続孔であるヴィア孔５０を
穿設し、ヴィア孔５０底面の下層配線３０と、層間絶縁
膜４０上に形成される上層配線８０とを接続するため
に、このヴィア孔５０にタングステン（以下、Ｗと略
す）を埋め込んで接続プラグ５１としたものである。ヴ
ィア孔５０の内周面、即ち層間絶縁膜４０と、埋め込ま
れるＷとの密着性をよくするとともに、Ｗの拡散防止の
ために、チタン（以下、Tiと略す）やチタンナイトライ
ド（以下、TiＮと略す）等からなる数百オングストロー
ム程度の薄い膜９０が接続孔５１の内周面や層間絶縁膜
４０上に形成されている。2. Description of the Related Art Conventionally, as a technique for connecting a diffusion layer provided on a substrate and an upper layer wiring, there is a technique using a connection plug as disclosed in JP-A-2-66731. In addition, in the technology for connecting between the wirings of different layers in the multilayer wiring structure,
For example, there is one using a via plug 51 which is a connection plug as disclosed in FIG. Specifically, a via hole 50 which is a connection hole is formed in the interlayer insulating film 40, and the lower layer wiring 30 on the bottom surface of the via hole 50 is connected to the upper layer wiring 80 formed on the interlayer insulating film 40. In order to do so, the via hole 50 is filled with tungsten (hereinafter abbreviated as W) to form the connection plug 51. In order to improve the adhesion between the inner peripheral surface of the via hole 50, that is, the interlayer insulating film 40 and the embedded W, and to prevent the diffusion of W, titanium (hereinafter abbreviated as Ti) or titanium nitride (hereinafter, A thin film 90 of about several hundred angstroms made of TiN or the like is formed on the inner peripheral surface of the connection hole 51 and on the interlayer insulating film 40.
【０００３】このとき、カバレッジが良好であるという
理由から層間絶縁膜４０としては、ＳＯＧ塗布膜やＴＥ
ＯＳ−Ｏ3 膜等のSiＯ2 膜が用いられていた。At this time, the SOG coating film or the TE film is used as the interlayer insulating film 40 because of its good coverage.
A SiO 2 film such as an OS-O 3 film has been used.
【０００４】[0004]
【発明が解決しようとする課題】しかし、例えば、下層
配線３０から上層配線８０に電流を流した場合には、接
続プラグ５１と上層配線８０との接続部近傍における電
流密度の分布は、図６に示すようになり、Ｗからなる接
続プラグ５１の上端部の電流が流れていく方向のコーナ
ー部分に電流が集中し、その部分におけるジュール発熱
量は他の部分に比べ大きくなっていた。一方、SiＯ2 の
膜は熱伝導率が非常に低いため、発生した熱の大部分は
上層配線８０若しくは下層配線３０に伝達されていた。
この結果、接続プラグ５１の上端部では高温になり、ま
た温度勾配も接続プラグ５１の上端部で最も高くなって
いた。このため、上層下層の両配線３０、８０にアルミ
ニウム（以下、Alと略す）等の金属を用いていた場合に
はこの部分でAl原子の拡散が生じやすく、ボイド等が生
じ、電気抵抗が高まると同時に、ボイドが成長してやが
て断線に至るという問題があった。However, for example, when a current is passed from the lower layer wiring 30 to the upper layer wiring 80, the current density distribution in the vicinity of the connecting portion between the connection plug 51 and the upper layer wiring 80 is as shown in FIG. The current is concentrated in the corner portion of the upper end of the connection plug 51 made of W in the direction in which the current flows, and the amount of Joule heat generation in that portion is larger than in other portions. On the other hand, since the SiO 2 film has a very low thermal conductivity, most of the generated heat was transferred to the upper layer wiring 80 or the lower layer wiring 30.
As a result, the upper end of the connection plug 51 has a high temperature, and the temperature gradient is highest at the upper end of the connection plug 51. Therefore, when a metal such as aluminum (hereinafter abbreviated as Al) is used for both the upper and lower wirings 30 and 80, diffusion of Al atoms is likely to occur in this portion, a void is generated, and electric resistance is increased. At the same time, there was a problem that the void grew and eventually the wire was broken.
【０００５】なお、このような問題は、特開平2-166731
に開示されているような技術においても同様に生ずる。Incidentally, such a problem is caused by Japanese Patent Laid-Open No. 2-166731.
The same also occurs in the technique disclosed in.
【０００６】そこで、本発明は、かかる問題点を解決す
る半導体装置を提供することを目的とする。[0006] Therefore, an object of the present invention is to provide a semiconductor device which solves such a problem.
【０００７】[0007]
【課題を解決するための手段】上記問題点を解決するた
めに、本発明に係る半導体装置は、基板上に形成された
SiＯ2 を含む絶縁膜と、絶縁膜の所定の位置を穿設させ
て形成された接続孔の内周面又は絶縁膜上の少なくとも
いずれか一方にSiＯ2 よりも熱伝導率の高い熱分散膜を
形成し、熱分散膜を含む接続孔の内周面内に埋め込み形
成された接続プラグとを有することを特徴とする。In order to solve the above problems, a semiconductor device according to the present invention is formed on a substrate.
An insulating film containing SiO 2 and a heat dispersion film having a higher thermal conductivity than that of SiO 2 on at least one of the inner peripheral surface of a connection hole formed by drilling a predetermined position of the insulating film or on the insulating film. And a connection plug embedded and formed in the inner peripheral surface of the connection hole including the heat dispersion film.
【０００８】[0008]
【作用】上記の構成によれば、本発明は、SiＯ2 よりも
熱伝導率の高い熱分散膜を形成してこの熱分散膜上に接
続プラグ又は上層配線を形成するので、接続プラグの一
部に電流が集中して大きな発熱があっても、熱分散膜に
よって熱が拡散されるため、局所に熱が集中することが
ない。このため、Al等の金属を用いた配線中にボイド等
が生ずることがなく、また、電気抵抗も高まることもな
い。According to the above structure, according to the present invention, since the heat dispersion film having a higher thermal conductivity than that of SiO 2 is formed and the connection plug or the upper layer wiring is formed on the heat dispersion film, one of the connection plugs is formed. Even if a large amount of current is generated by concentrating an electric current on the part, the heat is not concentrated locally because the heat is diffused by the heat dispersion film. Therefore, voids or the like do not occur in the wiring using a metal such as Al, and the electrical resistance does not increase.
【０００９】[0009]
【実施例】以下、添付図面を参照して本発明の実施例に
ついて説明する。なお、図面の説明において同一要素に
は同一符号を付し、重複する説明は省略する。Embodiments of the present invention will be described below with reference to the accompanying drawings. In the description of the drawings, the same elements will be denoted by the same reference symbols, without redundant description.
【００１０】図１に基づいて本実施例に係る半導体装置
について説明する。本実施例に係る半導体装置は、Si基
板１０上に下地絶縁膜２０が形成され、この下地絶縁膜
２０上にAl合金膜からなりパターニングされた下層Al配
線３０が形成されている。下層Al配線３０の形成された
下地絶縁膜２０上には層間絶縁膜４０が形成されてい
る。この層間絶縁膜４０にはヴィア孔５０が穿設されて
おり、このヴィア孔５０の内周面及び層間絶縁膜４０の
表面上にはAl2 Ｏ3 からなる熱分散膜６０が形成されて
いる。ヴィア孔５０の底面に露出した下層Al配線３０及
び熱分散膜６０の表面上にはTiＮ膜７０が形成されてい
る。さらに、ヴィア孔５０の内周面に周設された熱分散
膜６０の内側にはＷからなる接続プラグ５１が設けられ
ている。そして、層間絶縁膜４０の上面には上層Al配線
８０が形成されている。この上層Al配線８０と下層Al配
線３０とは接続プラグ５１によって電気的に接続されて
いる。上層Al配線８０は、下層Al配線３０と同様にAlの
膜で形成されている。A semiconductor device according to this embodiment will be described with reference to FIG. In the semiconductor device according to the present embodiment, the base insulating film 20 is formed on the Si substrate 10, and the patterned lower Al wiring 30 made of an Al alloy film is formed on the base insulating film 20. An interlayer insulating film 40 is formed on the base insulating film 20 on which the lower layer Al wiring 30 is formed. A via hole 50 is formed in the interlayer insulating film 40, and a heat dispersion film 60 made of Al 2 O 3 is formed on the inner peripheral surface of the via hole 50 and the surface of the interlayer insulating film 40. . A TiN film 70 is formed on the lower Al wiring 30 exposed on the bottom surface of the via hole 50 and on the surface of the heat dispersion film 60. Furthermore, a connection plug 51 made of W is provided inside the heat dispersion film 60 provided around the inner peripheral surface of the via hole 50. An upper layer Al wiring 80 is formed on the upper surface of the interlayer insulating film 40. The upper layer Al wiring 80 and the lower layer Al wiring 30 are electrically connected by a connection plug 51. The upper layer Al wiring 80 is formed of an Al film similarly to the lower layer Al wiring 30.
【００１１】このように、ヴィア孔５０の内周面及び層
間絶縁膜４０の表面上にSiＯ2 よりも熱伝導率の高いAl
2 Ｏ3 からなる熱分散膜６０を形成して、この熱分散膜
６０上に接続プラグ５１及び上層Al配線８０を形成する
ので、接続プラグ５１の一部に電流が集中して大きな発
熱があっても、熱分散膜６０によって熱が拡散されるた
めAl等の金属を用いた配線中にボイド等が生ずることが
なく、また、電気抵抗も高まることもない。この結果、
上層Al配線８０及び下層Al配線３０の長寿命化が実現で
きるので半導体装置の長寿命化を図ることが可能とな
る。As described above, Al having a higher thermal conductivity than SiO 2 is formed on the inner peripheral surface of the via hole 50 and the surface of the interlayer insulating film 40.
Since the heat dispersion film 60 made of 2 O 3 is formed and the connection plug 51 and the upper Al wiring 80 are formed on the heat dispersion film 60, a large amount of heat is generated due to the concentration of current in a part of the connection plug 51. However, since heat is diffused by the heat dispersion film 60, voids or the like do not occur in the wiring using a metal such as Al, and the electric resistance does not increase. As a result,
Since the upper-layer Al wiring 80 and the lower-layer Al wiring 30 can have a long life, the life of the semiconductor device can be extended.
【００１２】本実施例においては、上下両層の配線の材
料としてはAlを、接続プラグの材料としてはＷをそれぞ
れ用いているが、これらの材料としては他の導電材料
（例えばPt、Au、Ti等）を用いた場合でも、また、Cuが
0.5重量％含まれているAl合金等の複合材料を用いた場
合でも同様の効果を得ることができる。さらに、上層Al
配線８０に用いられるものと下層Al配線３０に用いられ
るものとで同一成分であっても、異なる成分であっても
よい。また、熱分散膜の材料としてはAl2 Ｏ3 を用いて
いるが、SiＯ2 よりも熱伝導率の高い材料であれば、他
の絶縁材料（例えば、ダイヤモンド、SiＣ、AlＮ、AlＯ
Ｎ、Si3 Ｎ4 ）でもよく、また導電材料でもよい。In this embodiment, Al is used as the material for the wirings in the upper and lower layers, and W is used as the material for the connection plugs, but other conductive materials (for example, Pt, Au, (Such as Ti), when Cu is
Similar effects can be obtained even when a composite material such as an Al alloy containing 0.5% by weight is used. Furthermore, the upper layer Al
The component used for the wiring 80 and the component used for the lower layer Al wiring 30 may have the same component or different components. Although Al 2 O 3 is used as the material of the heat dispersion film, other insulating materials (for example, diamond, SiC, AlN, AlO) can be used as long as they have a higher thermal conductivity than SiO 2.
N, Si 3 N 4 ) or a conductive material.
【００１３】上記の半導体装置において、Si基板１０内
および表面には拡散層、ゲート電極等の半導体装置とし
て必要な構造が形成されている。また、下地絶縁膜２０
の必要な位置にはコンタクト孔が存在し、下層Al配線３
０と、拡散層もしくはゲート電極あるいはその他の構造
とを接続するコンタクト構造が形成されていることはい
うまでもないが、このとき、コンタクト孔に上記のよう
な熱分散膜が形成されていてもよい。コンタクト孔に上
記のような熱分散膜を形成しておけば、コンタクト孔に
埋め込まれるコンタクトプラグと、配線との間における
ジュール熱の発生を防ぐことができる。In the above semiconductor device, structures necessary for the semiconductor device, such as a diffusion layer and a gate electrode, are formed in and on the surface of the Si substrate 10. In addition, the base insulating film 20
There is a contact hole in the required position of the lower layer Al wiring 3
It is needless to say that a contact structure for connecting 0 to the diffusion layer, the gate electrode, or other structure is formed, but at this time, even if the heat dispersion film as described above is formed in the contact hole. Good. If the heat dispersion film as described above is formed in the contact hole, it is possible to prevent generation of Joule heat between the contact plug buried in the contact hole and the wiring.
【００１４】なお、上層Al配線８０上にさらに新たな層
間絶縁膜４０および金属配線をそれぞれ１層もしくはそ
れ以上積層することもできる。次に、図２のフローチャ
ート、図３及び図４に基づいて本発明の本実施例に係る
半導体装置の製造方法について説明する。まず、Si基板
１０の表面に下地絶縁膜２０を形成し、この下地絶縁膜
２０上にスパッタ法でAl合金を 300ないし 800nmの膜厚
に堆積させ、Al合金膜３１を形成する（ステップ２０
１）。次に、Al合金膜３１を所定の配線パターンに加工
して下層Al配線３０を形成する（ステップ２０２）。配
線パターンの形成は、露光装置を用いてレジストパター
ンを形成した後、塩素系のガスを用いたＲＩＥによって
なされる。このとき、線幅 1.0μｍ以下と微細な場合に
は、金属膜であるAl合金表面からの露光光の反射の影響
によってレジストパターンの精密な形成が困難になるた
め、下層Al配線３０上にさらにスパッタ法によってTiＮ
を20ないし80nmの膜厚で堆積してTiＮ膜を形成し、露光
光に対する反射率を減少させる方法を採ることが望まし
い。このTiＮ膜は、金属膜のエッチングおよびレジスト
の除去の後、例えばフッ素系のガスを用いたプラズマエ
ッチによって除去すればよい。It is also possible to further stack one or more new interlayer insulating film 40 and metal wiring on the upper Al wiring 80. Next, a method of manufacturing a semiconductor device according to this embodiment of the present invention will be described based on the flowchart of FIG. 2 and FIGS. First, the base insulating film 20 is formed on the surface of the Si substrate 10, and an Al alloy is deposited to a thickness of 300 to 800 nm on the base insulating film 20 by a sputtering method to form an Al alloy film 31 (step 20).
1). Next, the Al alloy film 31 is processed into a predetermined wiring pattern to form the lower layer Al wiring 30 (step 202). The wiring pattern is formed by RIE using a chlorine-based gas after forming a resist pattern using an exposure device. At this time, if the line width is as fine as 1.0 μm or less, it becomes difficult to form a resist pattern precisely due to the influence of the exposure light reflected from the surface of the Al alloy, which is a metal film. TiN by sputtering method
It is desirable that a TiN film is formed by depositing 20 to 80 nm in thickness to reduce the reflectance with respect to exposure light. The TiN film may be removed by, for example, plasma etching using a fluorine-based gas after etching the metal film and removing the resist.
【００１５】次に、下層Al配線３０の形成された下地絶
縁膜２０上に層間絶縁膜４０を形成する（ステップ２０
３）。この層間絶縁膜４０は、プラズマＣＶＤ法によっ
てSiＯ2 を 300nmの膜厚で堆積させてSiＯ2 膜を形成
し、ＳＯＧを平坦部において 300nmの厚さに塗布してＳ
ＯＧ膜を形成し、必要な温度で加熱処理を行うことによ
って形成される。その後、再びプラズマＣＶＤ法によっ
てSiＯ2 を 200nmの膜厚で堆積させてSiＯ2 膜を形成す
る。なお、線幅が 0.6μｍ程度以下のさらに微細なＬＳ
Ｉに層間絶縁膜４０を形成する方法としては、以下のよ
うに行う。すなわち、テトラエトキシシラン（以下、Ｔ
ＥＯＳという）と酸素とを原料としたプラズマＣＶＤ法
によってSiＯ2 を堆積させ膜厚 100nmのSiＯ2 膜を形成
し、さらにこのSiＯ2 膜の上に、ＴＥＯＳとオゾンとを
原料とした常圧ＣＶＤ法によってSiＯ2 を堆積させ膜厚
1.6μｍのSiＯ2 膜を形成する。そして、SiＯ2 膜上に
レジストを塗布した後に平坦部のSiＯ2 膜の膜厚が 700
nmになるまでエッチバックを行い、再びプラズマＣＶＤ
法によって膜厚 100nmのSiＯ2 を堆積するのである。Next, an interlayer insulating film 40 is formed on the base insulating film 20 on which the lower Al wiring 30 is formed (step 20).
3). The interlayer insulating film 40 is formed by depositing TiO 2 with a film thickness of 300 nm by a plasma CVD method to form a TiO 2 film, and applying SOG to a thickness of 300 nm in the flat portion to form an S film.
It is formed by forming an OG film and performing heat treatment at a necessary temperature. After that, SiO 2 is deposited again to a film thickness of 200 nm by the plasma CVD method to form a SiO 2 film. A finer LS with a line width of about 0.6 μm or less
The method of forming the interlayer insulating film 40 on I is as follows. That is, tetraethoxysilane (hereinafter, T
The EOS hereinafter) and the oxygen by plasma CVD method using a raw material to form a SiO 2 film having a film thickness of 100nm is deposited SiO 2, further on the SiO 2 film, the normal pressure CVD using TEOS and ozone as a raw material Method to deposit SiO 2
A 1.6 μm SiO 2 film is formed. Then, the film thickness of the SiO 2 film of the flat portion after a resist is applied to the SiO 2 film 700
Etch back to nm and plasma CVD again
By this method, 100-nm thick SiO 2 is deposited.
【００１６】次に、層間絶縁膜４０の上にフォトマスク
をセットし、露光装置を用いてレジストパターンを形成
した後、フッ素系のガスを用いたＲＩＥによって図３
（ａ）に示すように、層間絶縁膜４０の所定の位置に直
径 0.9μｍのヴィア孔５０を形成する（ステップ２０
４）。次に、図３（ｂ）に示すように、ＴＥＯＳと酸素
とを原料とした反応性スパッタ方によってAl2 Ｏ3 を、
ヴィア孔５０の内周面及び層間絶縁膜４０の表面上に堆
積させ膜厚 200nmの熱分散膜６０を形成する（ステップ
２０５）。また、このとき、内周面での熱分散膜６０の
膜厚が増加するほど接続プラグ５１が埋め込まれる部分
の径が減少するため、熱分散膜６０の膜厚は可能な限り
薄くすることが望ましい。Next, a photomask is set on the interlayer insulating film 40, a resist pattern is formed using an exposure device, and then RIE using a fluorine-based gas is performed, as shown in FIG.
As shown in (a), a via hole 50 having a diameter of 0.9 μm is formed at a predetermined position of the interlayer insulating film 40 (step 20).
4). Next, as shown in FIG. 3B, Al 2 O 3 is added by reactive sputtering using TEOS and oxygen as raw materials.
A thermal dispersion film 60 having a film thickness of 200 nm is formed by depositing on the inner peripheral surface of the via hole 50 and the surface of the interlayer insulating film 40 (step 205). Further, at this time, as the thickness of the heat dispersion film 60 on the inner peripheral surface increases, the diameter of the portion where the connection plug 51 is embedded decreases, so that the thickness of the heat dispersion film 60 should be made as thin as possible. desirable.
【００１７】次に、図３（ｃ）に示すように、異方性エ
ッチングによってヴィア孔５０底部の熱分散膜６０を除
去し、下層Al配線３０の一部を直径 0.5μｍほど露出さ
せる（ステップ２０６）。次に、図３（ｄ）に示すよう
に、スパッタ法によってTiＮをヴィア孔５０底部に露出
した下層Al配線３０及び熱分散膜６０の表面上に堆積さ
せ膜厚数百オングストロームのTiＮ膜を形成する（ステ
ップ２０７）。このTiＮ膜はＷと層間絶縁膜との密着性
を向上させるとともにＷの拡散を防止するバリア膜の役
割を果たしている。Next, as shown in FIG. 3C, the heat dispersion film 60 at the bottom of the via hole 50 is removed by anisotropic etching to expose a part of the lower layer Al wiring 30 to a diameter of 0.5 μm (step). 206). Next, as shown in FIG. 3D, TiN is deposited on the surface of the lower Al wiring 30 and the heat dispersion film 60 exposed at the bottom of the via hole 50 by a sputtering method to form a TiN film having a thickness of several hundred angstroms. (Step 207). This TiN film serves as a barrier film that improves the adhesion between W and the interlayer insulating film and prevents the diffusion of W.
【００１８】次に、ＣＶＤ法でヴィア孔５０内にのみ選
択的にＷを堆積することによって図４（ｃ）に示すよう
に、接続プラグ５１を形成する（ステップ２０８）。な
お、プラグ形成のためにＣＶＤ法以外の選択堆積、例え
ばメッキ法を使用することも可能である。Next, by selectively depositing W only in the via hole 50 by the CVD method, the connection plug 51 is formed as shown in FIG. 4C (step 208). It is also possible to use a selective deposition other than the CVD method, for example, a plating method for forming the plug.
【００１９】次にスパッタ法でAlを 400ないし1000nmの
膜厚に堆積させAl合金膜を形成し、上述した下層Al配線
３０を形成するときと同様の方法を用いて、図４（ｄ）
に示すように、上層Al配線８０を形成して多層配線構造
の半導体装置を製造する（ステップ２０９）。以上、説
明した製造方法により、上述した効果を半導体装置を製
造することができる。なお、上記の製造方法において、
ｐｎ接合を形成するための不純物導入方法等については
省略した。Next, Al is deposited by sputtering to a thickness of 400 to 1000 nm to form an Al alloy film, and the same method as that used to form the lower layer Al wiring 30 described above is used, as shown in FIG.
As shown in, the upper Al wiring 80 is formed to manufacture a semiconductor device having a multilayer wiring structure (step 209). By the manufacturing method described above, a semiconductor device having the above-described effects can be manufactured. In the above manufacturing method,
A method of introducing impurities for forming a pn junction is omitted.
【００２０】[0020]
【発明の効果】以上、詳細に説明したように、本発明の
半導体装置によれば、接続孔の内周面又は層間絶縁膜の
表面上にSiＯ2 よりも熱伝導率の高いAl2 Ｏ3 からなる
熱分散膜が形成されており、さらに、この熱分散膜上に
は接続プラグ及び上層Al配線が形成されている。このた
め、接続プラグの一部に電流が集中して大きな発熱があ
っても、熱分散膜によって熱が拡散されるためAl等の金
属を用いた配線中にボイド等が生ずることがなく、ま
た、電気抵抗も高まることもない。この結果、上層Al配
線及び下層Al配線の長寿命化が実現できるので半導体装
置の長寿命化を図ることが可能となる。また、配線内に
おけるボイドの形成や抵抗の上昇を抑えることができ、
断線も生じなくなるので、信頼性の高いＬＳＩを得るこ
とができるようにもなる。As described in detail above, according to the semiconductor device of the present invention, Al 2 O 3 having a higher thermal conductivity than SiO 2 is formed on the inner peripheral surface of the connection hole or the surface of the interlayer insulating film. And a connection plug and an upper layer Al wiring are formed on the heat dispersion film. Therefore, even if a large amount of heat is generated by concentrating the current in a part of the connection plug, the heat is diffused by the heat dispersion film, so that a void or the like does not occur in the wiring using the metal such as Al. , Electric resistance does not increase. As a result, the upper-layer Al wiring and the lower-layer Al wiring can be made longer in life, so that the life of the semiconductor device can be made longer. In addition, it is possible to suppress the formation of voids and the increase in resistance in the wiring,
Since disconnection does not occur, a highly reliable LSI can be obtained.
【図１】本発明の実施例に係る半導体装置の断面図であ
る。FIG. 1 is a cross-sectional view of a semiconductor device according to an embodiment of the present invention.
【図２】本発明の実施例に係る半導体装置の各製造工程
のフローチャートである。FIG. 2 is a flowchart of each manufacturing process of a semiconductor device according to an example of the present invention.
【図３】本発明の実施例に係る半導体装置の各製造工程
を示す図である。FIG. 3 is a diagram showing each manufacturing process of the semiconductor device according to the example of the invention.
【図４】本発明の実施例に係る半導体装置の各製造工程
を示す図である。FIG. 4 is a diagram showing each manufacturing process of the semiconductor device according to the example of the invention.
【図５】従来例に係る半導体装置の断面図である。FIG. 5 is a cross-sectional view of a semiconductor device according to a conventional example.
【図６】従来例に係る半導体装置の接続プラグと上層配
線との接続部近傍における電流密度の分布状況を示す図
である。FIG. 6 is a diagram showing a current density distribution in the vicinity of a connection portion between a connection plug and an upper layer wiring of a semiconductor device according to a conventional example.
１０…Si基板、２０…下地絶縁膜、３０…下層金属配
線、４０…層間絶縁膜、５０…接続孔、５１…接続プラ
グ、６０…熱分散膜、７０…TiＮ膜、８０…上層金属配
線。10 ... Si substrate, 20 ... Base insulating film, 30 ... Lower layer metal wiring, 40 ... Interlayer insulating film, 50 ... Connection hole, 51 ... Connection plug, 60 ... Heat dispersion film, 70 ... TiN film, 80 ... Upper layer metal wiring.
Claims (1)
と、 前記絶縁膜の所定の位置を穿設させて形成された接続孔
の内周面又は前記絶縁膜上の少なくともいずれか一方に
SiＯ2 よりも熱伝導率の高い熱分散膜を形成し、前記熱
分散膜を含む前記接続孔の内周面内に埋め込み形成され
た接続プラグとを有することを特徴とする半導体装置。1. An insulating film containing SiO 2 formed on a substrate, and at least one of an inner peripheral surface of a connection hole formed by drilling a predetermined position of the insulating film or on the insulating film. To
A semiconductor device comprising: a heat dispersion film having a thermal conductivity higher than that of SiO 2 ; and a connection plug embedded in an inner peripheral surface of the connection hole including the heat dispersion film.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP505893A JPH06216262A (en) | 1993-01-14 | 1993-01-14 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP505893A JPH06216262A (en) | 1993-01-14 | 1993-01-14 | Semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06216262A true JPH06216262A (en) | 1994-08-05 |
Family
ID=11600802
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP505893A Pending JPH06216262A (en) | 1993-01-14 | 1993-01-14 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06216262A (en) |
-
1993
- 1993-01-14 JP JP505893A patent/JPH06216262A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6143672A (en) | Method of reducing metal voidings in 0.25 μm AL interconnect | |
| KR100572036B1 (en) | Borderless vias with cvd barrier layer | |
| US7312532B2 (en) | Dual damascene interconnect structure with improved electro migration lifetimes | |
| JP4224434B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP3708732B2 (en) | Manufacturing method of semiconductor device | |
| US20050009333A1 (en) | Methods of forming metal layers in integrated circuit devices using selective deposition on edges of recesses | |
| JP4084513B2 (en) | Method of manufacturing dual damascene | |
| JP2003017496A (en) | Semiconductor device and method for manufacturing the same | |
| WO2005119750A1 (en) | Semiconductor device and method for fabricating same | |
| US6522013B1 (en) | Punch-through via with conformal barrier liner | |
| JP2004040101A (en) | Alloying and/or local-doping of metallization for improving wiring performance | |
| JPH10214891A (en) | Semiconductor device | |
| KR20000012027A (en) | Method for manufacturing a semiconductor device | |
| JPH0228253B2 (en) | ||
| JP2001176965A (en) | Semiconductor device and method of fabrication | |
| JPH06216262A (en) | Semiconductor device | |
| JP2002064139A (en) | Method of manufacturing semiconductor device | |
| TW413917B (en) | Semiconductor device and method of manufacturing the same | |
| JPH04355951A (en) | Semiconductor device and manufacture thereof | |
| KR100875169B1 (en) | Method for forming metal line of semiconductor device | |
| TW424301B (en) | Manufacturing method for dual damascene | |
| JP3339901B2 (en) | Semiconductor device having a multilayer wiring structure and method of manufacturing the same | |
| JPH09283623A (en) | Semiconductor device and manufacture thereof | |
| JP2646897B2 (en) | Method of forming multilayer wiring | |
| JPH08203899A (en) | Fabrication of semiconductor device |