JPH06216143A - 改良型トランジスタ装置レイアウト - Google Patents

改良型トランジスタ装置レイアウト

Info

Publication number
JPH06216143A
JPH06216143A JP5298491A JP29849193A JPH06216143A JP H06216143 A JPH06216143 A JP H06216143A JP 5298491 A JP5298491 A JP 5298491A JP 29849193 A JP29849193 A JP 29849193A JP H06216143 A JPH06216143 A JP H06216143A
Authority
JP
Japan
Prior art keywords
collector
transistor
transistor layout
base
emitter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5298491A
Other languages
English (en)
Inventor
Joel M Lott
エム． ロット ジョエル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics lnc USA
Original Assignee
SGS Thomson Microelectronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SGS Thomson Microelectronics Inc filed Critical SGS Thomson Microelectronics Inc
Publication of JPH06216143A publication Critical patent/JPH06216143A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48638—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48644—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H01L2924/30111—Impedance matching

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Amplifiers (AREA)
  • Bipolar Transistors (AREA)
  • Microwave Amplifiers (AREA)

Abstract

(57)【要約】 【目的】 トランジスタ電力利得に悪影響を与えること
無しに高周波数で動作することの可能な改良型トランジ
スタレイアウトを提供する。 【構成】 ベース回路及びコレクタ回路を修正して、入
力回路と出力回路との間のフィードバック問題及び接地
バー抵抗を最小としている。これは印加された負のフィ
ードバックを減少させ且つ利得を最大とさせる。コレク
タコンタクトバー及び出力コンデンサがコレクタ島状部
の上に直接的にマウントされており、出力コンデンサは
直接的に接地したパッケージ金属へ配線され且つコレク
タはコレクタコンタクトバーへ配線される。このことは
トランジスタチップをコレクタ島状部上へマウントする
ことから発生する共晶ランナウトで被覆されるコレクタ
島状部上の区域へワイヤボンドを行なうことの必要性を
取除いている。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、大略、トランジスタに
関するものであって、更に詳細には、改良型無線周波数
（ＲＦ）／マイクロ波バイポーラ接合トランジスタ装置
レイアウトに関するものである。
【０００２】
【従来の技術】高周波数パワートランジスタ回路の装置
レイアウトはその性能に対して重要なものである場合が
ある。ＲＦ周波数及びマイクロ波周波数においては、装
置の内部的及び外部的な寄生要素が問題となることがし
ばしばある。例えば、ボンドワイヤのインダクタンス
が、増幅器形態に依存して正又は負となることの可能な
入力及び出力インピーダンスマッチング回路の間にフィ
ードバックを導入する場合がある。これは利得及び安定
性にとって有害な場合がある。回路の動作周波数が増加
すると、この問題は悪化する。
【０００３】ベースリードのトランジスタダイへの接続
は、典型的には、トランジスタのベースからのボンドワ
イヤを入力及び出力マッチング回路ＭＯＳコンデンサの
両方の必須部分を形成するマッチングコンデンサ接地バ
ーへ接続することによって行なわれている。この接地バ
ーは、典型的には、例えばドープしたシリコン等の高導
電度の物質から構成されており、従って、それは経路か
ら接地に対して小さいが有意性の抵抗を発生させる。出
力回路内を流れる大きな電流は入力回路及び出力回路に
とって共通なこの抵抗を横断してかなりの電圧降下を発
生し、それは負のフィードバックに貢献する。このフィ
ードバック電圧は、該回路におけるこの点における入力
信号電圧から差引かれ、従って、トランジスタの電力利
得が制限される。
【０００４】入力回路及び出力回路に共通な要素によっ
て電力利得上に課される拘束条件に加えて、コレクタ回
路のレイアウトがトランジスタの性能に悪影響を与える
場合がある。コレクタ接続は、トランジスタチップの後
ろ側に形成される（エミッタ接続及びベース接続は上側
のコンタクトへなされる）。トランジスタチップがチッ
プよりも僅かに大きな寸法を有する電気的に絶縁された
コレクタ島状部にマウントされる。従って、コレクタリ
ードは多数のボンドワイヤを使用してこの「コレクタ島
状部」へ接続することが可能である。
【０００５】チップをそのパッケージ内へマウントする
プロセス期間中に、該島状部がシリコン／金共晶内に被
覆される場合があり、その場合には金のボンドワイヤを
信頼性をもってボンディングさせることは不可能であ
る。シリコン／金に対してボンディングされている場合
にボンディングの引張り強度がしばしば劣化することの
あるアルミニウムワイヤが、コレクタリードをトランジ
スタダイへボンディングするために使用されねばならな
い。実際上、金のボンドワイヤに対して使用したものと
異なった装置を使用することが必要である場合には、ア
ルミニウムのボンドワイヤが不所望のものである場合が
ある。何故ならば、組立て期間中にエキストラなワイヤ
ボンドステップが必要とされるからである。
【０００６】
【発明が解決しようとする課題】トランジスタの電力利
得に悪影響を与えること無しに高周波数において動作を
することの可能な改良したトランジスタレイアウトを提
供する。
【０００７】
【課題を解決するための手段】本発明によれば、入力回
路と出力回路との間のフィードバック問題及び接地バー
抵抗を最小とするためにベース回路及びコレクタ回路を
改良している。本発明の構成によれば、印加される負の
フィードバックを減少させ且つ利得を最大とさせる。コ
レクタコンタクトバー及び出力コンデンサがコレクタ島
状部の上に直接的にマウントされており、出力コンデン
サは接地されたパッケージ金属へ直接的に配線されてお
り且つコレクタはコレクタコンタクトバーへ配線され
る。この構成によれば、トランジスタチップをコレクタ
島状部上にマウントすることから発生することのある共
晶ランナウト即ち共晶のあふれ出しで被覆されるコレク
タ島状部上の区域にワイヤボンドを行なうことの必要性
が取除かれている。
【０００８】
【実施例】本発明は、高周波数無線周波数（ＲＦ）及び
マイクロ波回路において改良した電力利得特性を与える
ための改良したトランジスタ装置レイアウト構造を提供
している。トランジスタ装置のベース回路及びコレクタ
回路は、入力及び出力ＭＯＳコンデンサマッチング回路
の間のフィードバックを減少させ、その際に電力利得を
増加させるために、従来技術と異なった構成を有してい
る。改良されたコレクタ接続は、シリコン／金共晶に対
してボンディングを行なうことの必要性を取除いてい
る。
【０００９】図１は、従来技術に基づくトランジスタレ
イアウト構造を示している。トランジスタ装置レイアウ
ト１０は、トランジスタチップ１６のエミッタ、コレク
タ、ベースへの接続を示している。エミッタリード１２
は、エミッタボンドワイヤ２６によって入力ＭＯＳコン
デンサ１８及びトランジスタチップ１６へ接続してい
る。入力コンデンサ１８及び接地バー２２は、出力コン
デンサ２０及び接地バー２４と同じく、パッケージ金属
１９上にマウント即ち装着されている。出力ＭＯＳコン
デンサ２０がシャントボンドワイヤ３２によってトラン
ジスタチップ１６へ接続している。
【００１０】ベース接続は二つのボンドワイヤ２８及び
３０で行なわれている。ベースボンドワイヤ２８及び３
０は、夫々、接地バー２２及び２４を介してパッケージ
接地へ接続しており、それらは入力及び出力ＭＯＳコン
デンサの必須な部分を形成している。接地バー２２及び
２４は、例えばドープしたシリコン等の高導電度の物質
から構成されている。接地バー２２及び２４によって導
入される抵抗は低いものであるが、この回路の部分を流
れる電流の大きさのためにかなりのものであって、それ
は回路のこの部分における入力信号と比較してかなりの
振幅のフィードバック電圧を発生する場合がある。
【００１１】コレクタリード１４は、コレクタボンドワ
イヤ３４によって、コレクタ島状部３６上にマウントさ
れているトランジスタチップ１６へ接続している。この
コレクタ接続は幾つかの問題を発生する。トランジスタ
チップをそのパッケージ内へマウントする期間中に、コ
レクタ島状部３６がシリコン／金共晶で被覆されること
が通常である。例えば金又はアルミニウム等のボンドワ
イヤは、シリコン／金共晶へ接着させることが可能であ
る。然しながら、その結果得られるボンドは信頼性のあ
るものではない。
【００１２】図２は図１に示したトランジスタ装置レイ
アウトの等価回路である。ＬE ，ＬC ，ＬSH，ＬB1，Ｌ
B2は、夫々、エミッタボンドワイヤ２６、コレクタボン
ドワイヤ３４、シャントボンドワイヤ３２、ベースボン
ドワイヤ２８及び３０によって導入されるインダクタン
スを表わしている。ＣIN及びＣOUT は、夫々、入力ＭＯ
Ｓコンデンサ１８及び出力ＭＯＳコンデンサ２０に対応
している。抵抗ＲG1及びＲG2は、夫々、接地バー２２及
び２４によって導入される抵抗を表わしており、それら
は両方とも接地電圧に到達する。大きな循環電流が出力
回路内を流れる。接地バー２２及び２４は両方とも入力
回路及び出力回路内にあるので（即ち、それらは両方に
共通である）、それらを介して流れる出力回路電流は、
エミッタとベースとの間に印加される増幅中の信号上に
負のフィードバック電圧を発生する。この不所望な効果
は電力利得の損失を発生する。
【００１３】図３は本発明に基づくトランジスタ装置レ
イアウトを示しており、図１に示したレイアウトに関連
する問題に対する解決を与えている。エミッタ接続は同
じであり、エミッタリード４２はエミッタボンドワイヤ
５６によって入力ＭＯＳコンデンサ４８及びトランジス
タチップ４６へ接続している。入力ＭＯＳコンデンサ４
８及び接地バー５２は直接的にパッケージ金属５０へマ
ウントされている。然しながら、出力マッチング回路の
構成が異なっている。出力ＭＯＳコンデンサ６８はコレ
クタ島状部７０上に直接的にマウントされている。シャ
ントボンドワイヤ６２は出力ＭＯＳコンデンサ６８へ接
続すると共に接地電圧レベルにあるパッケージ金属５０
へ接続している。
【００１４】第一ベース接続は、ベースボンドワイヤ５
８及び接地バー５２を介してなされている。然しなが
ら、その他のベース接続は、ボンドワイヤ６０を介して
直接的にパッケージ金属へなされている。コレクタリー
ド４４への接続は、コレクタコンタクトバー５４へ接続
するコレクタボンドワイヤ６４を介してなされている。
コレクタコンタクトバー５４はメタライズした金であ
り、従ってボンドワイヤは容易にそれに接着する。一つ
の例として、レイアウト全体にわたって金のボンドワイ
ヤを使用することが可能である。然しながら、金に加え
て、多数の異なったメタリゼーション方法を使用するこ
とが可能である。この特徴事項は、シリコン／金共晶へ
ボンディングすることの必要性を取除いている。このよ
うなボンディングは信頼性に欠けるものである。
【００１５】図４は図３に示したトランジスタ装置レイ
アウトの等価回路である。ＬE ，ＬC ，ＬSH，ＬB1，Ｌ
B2は、夫々、エミッタボンドワイヤ５６、コレクタボン
ドワイヤ６４、シャントボンドワイヤ６２、ベースボン
ドワイヤ５８及び６０によって導入されるインダクタン
スを表わしている。ＣIN及びＣOUT は、夫々、入力ＭＯ
Ｓコンデンサ４８及び出力ＭＯＳコンタクト６８に対応
している。Ｉは、コレクタとベースとの間の循環電流で
ある。
【００１６】この等価回路においては、ＲG1及びＲ
G2は、接地バー５２及びコレクタコンタクトバー５４の
抵抗を表わしている。ＲG2はコレクタリードと直列して
おり、且つもはやベース回路内にはない。ベース回路内
の抵抗（入力回路及び出力回路に共通）は減少される。
何故ならば、インダクタンスＬB2はＬB1及びＲG1の直列
結合と並列しているからである。このことは、負のフィ
ードバックを最小とさせ且つ電力利得を最大とさせる。
ＲG2の抵抗は、本回路内のその位置におけるインピーダ
ンスと比較して小さなものであり、従って発生する損失
は最小のものである。
【００１７】上述した本発明装置は、特に、例えばＬバ
ンド、Ｓバンド、Ｃバンド及びＸバンド等の多数の周波
数範囲において特に有用なものである。
【００１８】以上、本発明の具体的実施の態様について
詳細に説明したが、本発明は、これら具体例にのみ限定
されるべきものではなく、本発明の技術的範囲を逸脱す
ることなしに種々の変形が可能であることは勿論であ
る。説明の便宜上、ベース接地トランジスタレイアウト
について説明したが、本発明はエミッタ接地トランジス
タレイアウトを使用する場合にも適用可能であることは
勿論である。
【図面の簡単な説明】
【図１】 従来技術に基づくトランジスタ装置レイアウ
トを示した概略図。
【図２】 従来技術に基づく図１に示したトランジスタ
装置レイアウトの等価回路を示した回路図。
【図３】 本発明に基づくトランジスタ装置レイアウト
を示した概略図。
【図４】 本発明に基づく図３に示したトランジスタ装
置レイアウトの等価回路を示した回路図。
【符号の説明】
４２ エミッタリード ４４ コレクタリード ４６ トランジスタチップ ４８ 入力ＭＯＳコンデンサ ５０ パッケージ金属 ５２ 接地バー ５４ コレクタコンタクトバー ５８ ベースボンドワイヤ ６０ ボンドワイヤ ６２ シャントボンドワイヤ ６８ 出力ＭＯＳコンデンサ ７０ コレクタ島状部

Claims (19)

    【特許請求の範囲】
  1. 【請求項１】 高周波数電力利得回路に使用するトラン
    ジスタレイアウトにおいて、 ベースとエミッタとコレクタとを具備するトランジスタ
    チップ、 前記トランジスタチップのコレクタへ接続しているコレ
    クタ島状部、 エミッタリード及びコレクタリード、 前記コレクタ島状部へ接続しているコレクタコンタクト
    バー、 を有することを特徴とするトランジスタレイアウト。
  2. 【請求項２】 請求項１において、更に入力コンデンサ
    を有することを特徴とするトランジスタレイアウト。
  3. 【請求項３】 請求項２において、前記エミッタリード
    がエミッタリードを入力コンデンサ及びトランジスタチ
    ップへ接続するエミッタバンドワイヤによって前記エミ
    ッタへ接続されていることを特徴とするトランジスタレ
    イアウト。
  4. 【請求項４】 請求項３において、前記エミッタバンド
    ワイヤが金であることを特徴とするトランジスタレイア
    ウト。
  5. 【請求項５】 請求項２において、前記入力コンデンサ
    が取付けた接地バーを有することを特徴とするトランジ
    スタレイアウト。
  6. 【請求項６】 請求項５において、前記ベースが第一ベ
    ース接続部と第二ベース接続部とによって前記トランジ
    スタチップへ接続していることを特徴とするトランジス
    タレイアウト。
  7. 【請求項７】 請求項６において、前記第一ベース接続
    部が第一ベースボンドワイヤを介して前記トランジスタ
    チップを前記入力コンデンサ接地バーへ接続することに
    より構成されていることを特徴とするトランジスタレイ
    アウト。
  8. 【請求項８】 請求項７において、前記第一ベースボン
    ドワイヤが金であることを特徴とするトランジスタレイ
    アウト。
  9. 【請求項９】 請求項６において、前記第二ベース接続
    部が、第二ベースボンドワイヤを介して前記トランジス
    タチップを前記トランジスタチップパッケージの金属へ
    直接的に接続することによって構成されていることを特
    徴とするトランジスタレイアウト。
  10. 【請求項１０】 請求項９において、前記第二ベースボ
    ンドワイヤが金であることを特徴とするトランジスタレ
    イアウト。
  11. 【請求項１１】 請求項２において、前記入力コンデン
    サがＭＯＳであることを特徴とするトランジスタレイア
    ウト。
  12. 【請求項１２】 請求項１において、更に、出力コンデ
    ンサを有することを特徴とするトランジスタレイアウ
    ト。
  13. 【請求項１３】 請求項１２において、前記出力コンデ
    ンサが前記コレクタ島状部に直接的にマウントされてお
    り、前記出力コンデンサがシャントボンドワイヤを介し
    て前記トランジスタチップパッケージの金属へ接続して
    おり、かつ前記コレクタコンタクトバーがコレクタボン
    ドワイヤを介して前記コレクタリードへ接続しているこ
    とを特徴とするトランジスタレイアウト。
  14. 【請求項１４】 請求項１３において、前記コレクタコ
    ンタクトバーがメタライズされた金であることを特徴と
    するトランジスタレイアウト。
  15. 【請求項１５】 請求項１３において、前記コレクタボ
    ンドワイヤが金であることを特徴とするトランジスタレ
    イアウト。
  16. 【請求項１６】 請求項１３において、前記シャントボ
    ンドワイヤが金であることを特徴とするトランジスタレ
    イアウト。
  17. 【請求項１７】 請求項１３において、前記パッケージ
    金属が接地電圧にあることを特徴とするトランジスタレ
    イアウト。
  18. 【請求項１８】 請求項１２において、前記出力コンデ
    ンサがＭＯＳであることを特徴とするトランジスタレイ
    アウト。
  19. 【請求項１９】 請求項１３において、前記出力コンデ
    ンサが取付けられたコレクタコンタクトバーを有するこ
    とを特徴とするトランジスタレイアウト。
JP5298491A 1992-11-30 1993-11-29 改良型トランジスタ装置レイアウト Pending JPH06216143A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US984221 1992-11-30
US07/984,221 US5315156A (en) 1992-11-30 1992-11-30 Transistor device layout

Publications (1)

Publication Number Publication Date
JPH06216143A true JPH06216143A (ja) 1994-08-05

Family

ID=25530391

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5298491A Pending JPH06216143A (ja) 1992-11-30 1993-11-29 改良型トランジスタ装置レイアウト

Country Status (4)

Country Link
US (1) US5315156A (ja)
EP (1) EP0600694B1 (ja)
JP (1) JPH06216143A (ja)
DE (1) DE69320156T2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5665996A (en) * 1994-12-30 1997-09-09 Siliconix Incorporated Vertical power mosfet having thick metal layer to reduce distributed resistance
US5767546A (en) * 1994-12-30 1998-06-16 Siliconix Incorporated Laternal power mosfet having metal strap layer to reduce distributed resistance
EP1356521B1 (en) * 2001-01-18 2008-12-10 Nxp B.V. Power transistor with internally combined low-pass and band-pass matching stages
US7952448B2 (en) * 2005-10-19 2011-05-31 Nxp B.V. Device comprising an element with electrodes coupled to connections

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3969752A (en) * 1973-12-03 1976-07-13 Power Hybrids, Inc. Hybrid transistor
US3860879A (en) * 1973-12-26 1975-01-14 Texas Instruments Inc Broadband low noise parametric amplifier
US3886505A (en) * 1974-04-29 1975-05-27 Rca Corp Semiconductor package having means to tune out output capacitance
US4168507A (en) * 1977-11-21 1979-09-18 Motorola, Inc. Structure and technique for achieving reduced inductive effect of undesired components of common lead inductance in a semiconductive RF power package
US4200880A (en) * 1978-03-28 1980-04-29 Microwave Semiconductor Corp. Microwave transistor with distributed output shunt tuning
US4393392A (en) * 1980-06-23 1983-07-12 Power Hybrids, Incorporated Hybrid transistor
JPS6424616A (en) * 1987-07-21 1989-01-26 Mitsubishi Electric Corp Power output transistor high frequency high
US4891686A (en) * 1988-04-08 1990-01-02 Directed Energy, Inc. Semiconductor packaging with ground plane conductor arrangement
JPH0228958A (ja) * 1988-07-18 1990-01-31 Mitsubishi Electric Corp 高周波高出力トランジスタ

Also Published As

Publication number Publication date
EP0600694B1 (en) 1998-08-05
US5315156A (en) 1994-05-24
DE69320156T2 (de) 1999-08-12
EP0600694A1 (en) 1994-06-08
DE69320156D1 (de) 1998-09-10

Similar Documents

Publication Publication Date Title
US5164683A (en) RF amplifier assembly
EP1750298B1 (en) RF power transistor with impedance matched output electrode
US6407449B1 (en) Pin layout of semiconductor integrated circuits including dual band amplifier and receiving mixer
US6162697A (en) High Q inductor realization for use in MMIC circuits
US6492667B2 (en) Radio frequency semiconductor apparatus
KR20010080542A (ko) 고주파 전력 트랜지스터 소자
JPH0514069A (ja) 高出力電界効果トランジスタ増幅器
JPH06216143A (ja) 改良型トランジスタ装置レイアウト
US4975659A (en) Amplifier package using vertical power transistors with ungrounded common terminals
JP3130809B2 (ja) 半導体装置
JP2755250B2 (ja) 半導体集積回路
US6583673B2 (en) Stability enhanced multistage power amplifier
US20020063602A1 (en) High-frequency power amplifier
US5406114A (en) Bipolar high-frequency transistor
JPH05335487A (ja) 伝送回路素子
EP1227578A2 (en) RF amplifier
JP3102006B2 (ja) 高周波高出力トランジスタ
JPS63265457A (ja) 高周波トランジスタ
JP2000349221A (ja) リードフレームおよびそれを用いた半導体デバイス
JP3509849B2 (ja) 高出力用半導体装置
JP2624370B2 (ja) 高周波集積回路
JP2002171144A (ja) 高周波増幅器
JP2870503B2 (ja) ヘテロ接合バイポーラトランジスタ
JP2005517298A (ja) Ｉｃ端子を基準電位に接続するための装置
JPS63229725A (ja) 半導体装置