JPH0621321A - 電気部品実装用支持体付きの集積回路装置 - Google Patents

電気部品実装用支持体付きの集積回路装置

Info

Publication number
JPH0621321A
JPH0621321A JP5014102A JP1410293A JPH0621321A JP H0621321 A JPH0621321 A JP H0621321A JP 5014102 A JP5014102 A JP 5014102A JP 1410293 A JP1410293 A JP 1410293A JP H0621321 A JPH0621321 A JP H0621321A
Authority
JP
Japan
Prior art keywords
contacts
integrated circuit
capacitor
circuit device
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5014102A
Other languages
English (en)
Inventor
Daniel Baudouin
ボドウィン ダニエル
James Wallace
ウォラス ジェームズ
Ernie Russell
ラッセル エルニー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of JPH0621321A publication Critical patent/JPH0621321A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49589—Capacitor integral with or on the leadframe
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0231—Capacitors or dielectric substances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06136—Covering only the central area of the surface to be connected, i.e. central arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48253—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a potential ring of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0397—Tab
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/1053—Mounted components directly electrically connected to each other, i.e. not via the PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10689—Leaded Integrated Circuit [IC] package, e.g. dual-in-line [DIL]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】 バイパスコンデンサを集積回路装置にできる
だけ近い所に経済的に実装すること。 【構成】 集積回路装置（２）のパッケージング材料
（４）の外辺の外側に接触子（８ａ、８ｂ）が露出して
いる。接触子（８ａ、８ｂ）はパッケージング材料
（４）の外側に実装されるバイパスコンデンサの端子と
電気的に接続されるようになっている。接触子（８ａ、
８ｂ）はパッケージング材料（４）の中から外側に伸び
ている電源リード線とアースリード線（６）とに電気的
に接続されている。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は集積回路装置に関するも
のであり、特に電気部品実装用の接触子を有するパッケ
ージングされた集積回路装置に関するものである。
【０００２】
【従来の技術】集積回路に電力を供給する電源の出力の
変動を除去するために、集積回路装置のアースリード線
と電線リード線間にバイパスコンデンサ、すなわち減結
合コンデンサを接続することが必要な集積回路装置が多
い。
【０００３】プラスチックパッケージの集積回路装置に
は、リードフレームが付いていて、複数のリード線がパ
ッケージの中から外へ伸びている。リード線は表面実装
技術で印刷回路基板上のボンディングパッドに半田付け
されるか、または基板貫通技術で印刷回路基板内のめっ
きスルーホールに半田付けされる。少なくとも１本のリ
ードはボンディングパッドまたはスルーホールを介し
て、印刷回路基板上で集積回路にアースを供給するパタ
ーン線に電気的に接続される。また、少なくとも１本の
リード線はボンディングパッドまたはスルーホールを介
して、基板上で集積回路に電源を供給するパターン線に
電気的に接続される。
【０００４】通常、プラスチックパッケージの集積回路
装置用のバイパスコンデンサは、印刷回路基板上のボン
ディングパッドまたはスルーホールに半田付けされるた
めの一対の端子を有する。一方の端子はボンディングパ
ッドまたはスルーホールと印刷回路のパターン線を経由
して、集積回路装置にアースを供給するパターン線に電
気的に接続される。他方の端子はボンディングパッドま
たはスルーホールと印刷回路のパターン線を経由して、
集積回路装置に電源を供給するパターンに電気的に接続
される。効率を最大限に高めるには、バイパスコンデン
サをパッケージングされた集積回路装置のできるだけ近
くに実装することが望ましい。
【０００５】バイパスコンデンサを印刷回路基板に実装
することに付随して、いくつかの問題が見つかった。問
題のひとつは、印刷回路基板のレイアウトを考えると、
しばしばバイパスコンデンサを集積回路装置の近くに実
装することができないという事実である。特に、複数個
の集積回路装置各々にバイパスコンデンサを付して、印
刷回路基板上に密に実装しなければならないような場合
にあてはまる。また、バイパスコンデンサを直接印刷回
路基板上に実装することによって、他の装置や印刷回路
の配線に利用できる基板の面積が減るという事実もあ
る。更に、バイパスコンデンサを印刷回路基板に実装す
る場合、部品を印刷回路基板に組込む以前に、集積回路
装置とコンデンサとを実際の物理的関係で同時に検査す
るのに便利な方法がない。部品を印刷回路基板に組込む
前に、集積回路装置とコンデンサとを検査することがで
きないために保護帯を考慮するので、集積回路の歩留り
が悪くなる。
【０００６】
【発明が解決しようとする課題】これらの問題を解決す
るために、バイパスコンデンサをプラスチックパッケー
ジングの中に実装することが試みられた。その結果、バ
イパスコンデンサが劣化したときに全装置を捨てなけれ
ばならないという問題が生じた。プラスチックパッケー
ジの中に収められた集積回路のダイはバイパスコンデン
サより一般にはるかに高価であるから、この方法は経済
的に望ましくない。
【０００７】
【課題を解決するための手段】本発明の一形式による
と、集積回路装置は半導体ダイと、ダイに貼付けられて
いて、第１と第２の接触子を有するリードフレームと、
ダイとリードフレームの一部とを包むパッケージング材
料とを含み、第１と第２の接触子はパッケージング材料
の外側に実装される電気部品の端子と電気的に接続され
るように露出した構造になっている。
【０００８】
【実施例】次に本発明について図面を参照しながら説明
する。図が異なっても別に指示のない限りは、対応する
部品には同じ番号や記号を付してある。図１はプラスチ
ックパッケージの集積回路メモリ装置２を示す。後述す
るようにこのメモリ装置２はセンターボンド付リードオ
ーバチップ（ＬＯＣＣＢ）型のスモールアウトラインＪ
リード（ＳＯＪ）パッケージを有するＤＲＡＭである
が、本発明はリードを有し、バイパスコンデンサを必要
とするどんなパッケージ集積回路装置にも適用すること
ができる。
【０００９】メモリ装置２は半導体ダイと金属リードフ
レーム５の一部を包み込んでいるプラスチックパッケー
ジ４を含む。リードフレーム５はパッケージ４の中から
伸びているＪ形リード線６1 −６24と、パッケージ４の
外側にバイパスコンデンサ１０を実装するためにむき出
しになっているコンデンサ用接触子８ａ、８ｂとを含
む。メモリ装置２はリード６1 −６24を印刷回路基板上
のボンディングパッドに半田付けすることにより、印刷
回路基板上に実装される。メモリ装置２が印刷回路基板
上に実装されると、リード線６1 と６12が外部のＶｄｄ
電源をメモリ装置２に接続する。リード線６13と６24は
メモリ装置２をアースに接続する。リード線６2 、
６3 、６22、６23はデータ入力／データ出力用のリード
である。リード線６4 は書込みイネーブル信号をメモリ
装置２に供給する。リード線６5 と６21はそれぞれメモ
リ装置２に行アドレスストロブ信号と列アドレスストロ
ブ信号を供給する。リード線６6 −６11と６14−６19は
メモリ装置２にアドレス信号を供給する。
【００１０】接触子８ａはパッケージ４の中でリード線
６13と６24に電気的に接続されているので、メモリ装置
２が印刷回路基板に実装されたときにアースに接続され
る。接触子８ｂはパッケージ４の中でリード線６1 と６
12に電気的に接続されているので、メモリ装置２が印刷
回路基板に実装されたときにＶｄｄ電源に接続される。
【００１１】バイパスコンデンサ１０はボディ部１２と
その両側の導電性端子１４ａ、１４ｂとから成る。ボデ
ィ部１２はセラミックのような絶縁材料からつくられて
いる。端子１４ａと１４ｂは典型的には金属である。バ
イパスコンデンサ１０は図３に示すように、端子１４ａ
と１４ｂをそれぞれ接触子８ａと８ｂに半田付けするこ
とにより、メモリ装置２に実装される。メモリ装置２の
後続実装工程で端子１４ａ；１４ｂと接触子８ａ、８ｂ
とを結合している半田が再び溶けて流れだすかもしれな
いが、半田が固まるまで半田の表面張力と重力とがコン
デンサ１０を適所に保持する。コンデンサ１０をメモリ
装置２に半田付けする半田の温度を、メモリ装置２を印
刷回路基板に半田付けするのに用いる半田の温度よりも
高くすることにより、端子１４ａ、１４ｂと接触子８
ａ、８ｂとを結合している半田の再溶融を防止すること
ができる。
【００１２】図２はプラスチックパッケージ４を除いた
ときのメモリ装置２を示す。リードフレーム５は、リー
ド線６13、６24および接触子８ａと一体に形成されてい
るアースバス部１６と、リード線６1 、６12および接触
子８ｂと一体に形成されているＶｄｄバス部１８とを含
む。アースバス部１６はリード線６13と６24を接触子８
ａに接続し、Ｖｄｄバス部１８はリード線６1 と６12を
接触子８ｂに接続している。したがって、コンデンサ１
０が接触子８ａと８ｂに半田付けされたときに、コンデ
ンサ１０はメモリ装置２にアースとＶｄｄを供給するリ
ード線の間に電気的に接続される。
【００１３】メモリ装置２に含まれる半導体ダイ２０の
表面の真中にボンディングパッド２６が設けられてい
る。リードフレーム５はボンディングパッド２６に隣接
した所でダイ２０の表面にテープボンディングされる。
リード線６1 −６12とバス部１８とはテープ２４により
ボンディングパッド２６の片側でダイ２０の表面に接着
される。リード線６13−６24とバス部１６とはテープ２
２によりボンディングパッド２６の反対側でダイ２０の
表面に接着される。ワイヤ２８の各一方の端がリード線
６1 −６24、バス部１６、１８に接続され、ワイヤ２８
の各他端はボンディングパッド２６の中の１個のパッド
に接続されることにより、リード線６1 −６24、バス部
１６、１８は適当なボンディングパッド２６に電気的に
接続される。
【００１４】本発明の利点をいくつか挙げると、バイパ
スコンデンサ１０が図３と４に示すように接触子８ａ、
８ｂに半田付けされたとき、コンデンサ１０の位置がメ
モリ装置２に極めて近接して、印刷回路基板に半田付け
されているリード線６1 −６ 24の部分に関して位置関係
がよいこと、および、コンデンサと集積回路装置とを印
刷回路基板に実装する前に一緒に検査することができる
ということが挙げられる。バイパスコンデンサ１０がメ
モリ装置２に極めて近接しているという事実によって、
効果的な減結合が確実になる。メモリ装置２が印刷回路
基板に半田付けされたとき、バイパスコンデンサ１０が
印刷回路基板から浮いているという事実によって、印刷
回路基板を高密度にすることができる。すなわち、印刷
回路基板上でバイパスコンデンサ１０の下に他の部品を
実装することにより、印刷回路基板の実装密度を高める
ことができよう。あるいは、バイパスコンデンサ１０の
下の印刷回路基板にほかの印刷回路パターンを配線する
ことにより、印刷回路基板の配線密度を高めることもで
きる。印刷回路基板に実装するに先だってコンデンサと
集積回路装置とを一緒に検査することによって、組立て
られた回路基板の部品を検査して交換するのに要する時
間をかなり減らすことができる。
【００１５】接触子８ａと８ｂがメモリ装置２の一方の
端から出ている例を示してあるが、代わりに、メモリ装
置２の反対側からでも、リード線６1 −６12が出ている
側からでも、リード線６13−６24が出ている側からで
も、メモリ装置２の上面からでも、下面からでもよい。
更に、接触子８ａと８ｂはコンデンサ１０の同じ側と接
触しているように示してあるが、接触子８ａと８ｂがコ
ンデンサ１０の異なる側で接触するような配置にしても
よい。また、１個以上の接触子がコンデンサ１０の複数
の面に同時に接触するような構造にしてもよい。
【００１６】図５−８は本発明の第２の実施例によるプ
ラスチックパッケージ集積回路メモリ装置３２を示す。
メモリ装置３２が図１−４のメモリ装置２と異なる点
は、補助コンデンサ接触子３０ａと３０ｂが設けられて
いることである。接触子３０ａと３０ｂはそれぞれバイ
パスコンデンサ１０の両側の端子１４ａ、１４ｂと接触
する。接触子３０ａと３０ｂはコンデンサ１０の長さよ
りわずかに短い距離だけ離れるように、リードフレーム
をつくるときに形成される。したがって、バイパスコン
デンサ１０を半田付けのために接触子８ａと８ｂの上に
置くとき、コンデンサ１０の両端が接触子３０ａと３０
ｂにはさまれて、ばねの張力を与えられてしっかりと保
持される。
【００１７】端子１４ａを接触子８ａと３０ａに半田付
けし、端子１４ｂを接触子８ｂと３０ｂに半田付けする
ことによって、バイパスコンデンサ１０をメモリ装置３
２に実装する。接触子３０ａと３０ｂは、コンデンサ１
０が半田付けの前に不注意で位置が乱れたり、何かにぶ
つけて接触子８ａ、８ｂから落ちたりするのを防止する
のに役立つ。更に、もし端子１４ａと１４ｂを接触子８
ａ、８ｂ、３０ａ、３０ｂに接着している半田が、メモ
リ装置３２を印刷回路基板に表面実装中に再び溶けて流
れ出すようなことが起きれば、半田が固まる迄接触子３
０ａと３０ｂがコンデンサ１０を適所に保持する役目を
果たす。
【００１８】接触子３０ａ、３０ｂを接触子８ａ、８ｂ
と一緒に用いることにより、コンデンサ１０の支持が強
加されるのであるが、接触子８ａと８ｂを除去して、リ
ードフレーム５はコンデンサ１０の実装用に接触子３０
ａと３０ｂだけを備えるようにしてもよい。
【００１９】図９から１２は本発明の第３の実施例であ
るプラスチックパッケージ集積回路メモリ装置３３を示
す。メモリ装置３３が図１−４のメモリ装置２と異なる
のは、コンデンサ用接触子３５ａと３５ｂが接触子８
ａ、８ｂの代わりに設けられている点である。接触子３
５ａは端子１４ａの複数の側面と接触する表面３７ａ、
３９ａ、４３ａを備えている。接触子３５ｂは端子１４
ｂの複数の側面と接触する表面３７ｂ、３９ｂ、４３ｂ
を備えている。表面３７ａと３７ｂはコンデンサ１０の
両側で端子１４ａと１４ｂに接触する。表面３９ａと３
９ｂはコンデンサ１０の上面で端子１４ａと１４ｂに接
触する。表面４３ａと４３ｂはコンデンサ１０の底面で
端子１４ａと１４ｂに接触する。表面３７ａと３７ｂは
コンデンサ１０の長さよりもわずかに短い距離だけ離れ
るように、リードフレーム形成時につくられる。したが
って、バイパスコンデンサ１０がハンダ付けのために接
触子３５ａと３５ｂに保持されるとき、コンデンサ１０
の両側が表面３７ａと３７ｂによりばねの張力を与えら
れて、適所にしっかりと支えられる。
【００２０】端子１４ａを接触子３５ａに半田付けし、
端子１４ｂを接触子３５ｂに半田付けすることにより、
バイパスコンデンサ１０をメモリ装置３３に実装する。
接触子３５ａと３５ｂは、コンデンサ１０が半田付けの
前にふとしたはずみに位置が乱れたり、何かにぶつけて
接触子８ａ、８ｂから外れたりするのを防止する役目を
果たす。更に、もし端子１４ａと１４ｂを接触子３５ａ
と３５に接着している半田が、メモリ装置３３を印刷回
路基板に実装中に再び溶けて流れ出すようなことが起き
れば、半田が固まる迄接触子３５ａと３５ｂがコンデン
サ１０を適所に保持する役目を果たす。
【００２１】図１３ａと１３ｂはデュアルインパッケー
ジ（ＤＩＰ）の集積回路装置３４を示す。図１３ａに示
すように、集積回路装置３４のリードフレームはプラス
チックパッケージ４０から外側に伸びている複数のリー
ド３６と一対のコンデンサ用接触子３８ａ、３８ｂとを
含む。集積回路装置３４が印刷回路基板に実装される
と、少くとも１本のリード線３６がアースに接続され、
残りのリード線３６のうち少なくとも１本のリード線が
電源に接続される。接触子３８ａはプラスチックパッケ
ージ４０内のリードフレームのアースバス（図示せず）
を経由して、集積回路装置３４にアースを供給するリー
ド線に電気的に接続されている。接触子３８ｂはプラス
チックパッケージ４０内のリードフレームの電源バス
（図示せず）を経由して、集積回路装置３４に電源を供
給するリード線に電気的に接続されている。図１３ｂに
示すように、コンデンサ１０の端子１４ａと１４ｂはコ
ンデンサ１０の同じ側で接触子３８ａと３８ｂに半田付
けされる。
【００２２】図５に示した接触子３０ａと３０ｂのよう
に、コンデンサ１０の両側と接触する接触子を、デュア
ルインパッケージ（ＤＩＰ）装置３４でも接触子３８
ａ、３８ｂと共に、またはそれらに代えて採用してもよ
い。また、図９に示した接触子３５ａと３５ｂのよう
に、コンデンサ１０の複数の面と接触する接触子を、デ
ュアルインパッケージ（ＤＩＰ）装置３４でも接触子３
８ａと３８ｂに代えて用いてもよい。
【００２３】図１４ａと１４ｂは縦形表面実装パッケー
ジの集積回路装置４２を示す。集積回路装置４２のリー
ドフレームは図１４ａに示すように、プラスチックパッ
ケージ４１から外側に伸びている複数のリード線４４と
一対のコンデンサ用接触子４６ａ、４６ｂとを含む。集
積回路装置４２が印刷回路基板に実装されると、少なく
とも１本のリード線４４がアースに接続され、残りのリ
ード線４４のうち少なくとも１本のリード線が電源に接
続される。接触子４６ａはプラスチックパッケージ４１
内のリードフレームのアースバス（図示せず）を経由し
て、集積回路装置４２にアースを供給するリード線に電
気的に接続されている。接触子４６ｂはプラスチックパ
ッケージ４１内のリードフレームの電源バス（図示せ
ず）を経由して、集積回路装置４２に電源を供給するリ
ード線に電気的に接続されている。図１４ｂに示すよう
に、コンデンサ１０の端子１４ａと１４ｂはコンデンサ
１０の同じ側で接触子４６ａと４６ｂに半田付けされ
る。
【００２４】図５に示した接触子３０ａと３０ｂのよう
に、コンデンサ１０の両側と接触する接触子を、縦形表
面実装パッケージ装置４２でも、接触子４６ａ、４６ｂ
と共に、あるいはこれらに代えて用いてもよい。また、
図９に示した接触子３５ａと３５ｂのように、コンデン
サ１０の複数の面と接触する接触子を、縦形表面実装パ
ッケージ装置でも接触子４６ａ、４６ｂに代えて用いて
もよい。
【００２５】図１５ａと１５ｂはスモールアウトライン
表面実装パッケージの集積回路装置４８を示す。集積回
路装置４８のリードフレームは図１５ａに示すように、
プラスチックパッケージ４９から外側に伸びている複数
のリード線５０と一対のコンデンサ用接触子５２ａ、５
２ｂとを含む。集積回路装置４８が印刷回路基板に実装
されると、少なくとも１本のリード線５０がアースに接
続され、残りのリード線５０のうち少なくとも１本のリ
ード線が電源に接続される。接続子５２ａはプラスチッ
クパッケージ４９内のリードフレームのアースバス（図
示せず）を経由して、集積回路装置４８にアースを供給
するリード線に電気的に接続されている。接触子５２ｂ
はプラスチックパッケージ４９内のリードフレームの電
源バス（図示せず）を経由して、集積回路装置４８に電
源を供給するリードに電気的に接続されている。図１５
ｂに示すように、コンデンサ１０の端子１４ａと１４ｂ
はコンデンサ１０の両側で接触子５２ａと５２ｂに半田
付けされる。
【００２６】図１に示した接触子８ａと８ｂのように、
コンデンサ１０の同じ側で接触する接触子を、スモール
アウトライン表面実装パッケージ装置４８においても、
接触子５２ａ、５２ｂと共に、あるいはこれらに代えて
用いてもよい。また、図９に示した接触子３５ａと３５
ｂのようにコンデンサ１０の複数の面と接触する接触子
を、スモールアウトライン表面実装パッケージ装置４８
においても、接触子５２ａ、５２ｂに代えて用いてもよ
い。
【００２７】図１６から１９は本発明の第４の実施例で
あるプラスチックパッケージ集積回路メモリ装置５４を
示す。図１６に示すように、メモリ装置５４が図１−４
に示したメモリ装置と異なる点は、リードフレーム５５
が接触子８ａと８ｂの代わりに第１組の接触子５８ａ、
５８ｂと、第２組の接触子６０ａ、６０ｂをそれぞれ有
することと、パッケージ５６がへこんだ領域５７ａと５
７ｂを有することである。パッケージ５６はリードフレ
ーム５５の一部を包み隠しているが、凹所５７ａで接触
子５８ａと５８ｂが、凹所５７ｂで接触子６０ａと６０
ｂが露出されている。接触子５８ａと５８ｂはパッケー
ジ５６の一端から凹所５７ａに伸びている。接触子６０
ａと６０ｂはパッケージ５６の他端から凹所５７ｂに伸
びている。接触子５８ａ、５８ｂと接触子６０ａ、６０
ｂはメモリ装置５４の外形線より外にはみ出さないのが
望ましい。接触子５８ａと５８ｂは第１のバイパスコン
デンサ１０の同じ側で端子１４ａと１４ｂにそれぞれ接
触する。接触子６０ａと６０ｂは第２のバイパスコンデ
ンサ１０の同じ側で端子１４ａと１４ｂにそれぞれ接触
する。
【００２８】バイパスコンデンサ１０は凹所５７ａと５
７ｂのいずれか一方または両方に実装される。バイパス
コンデンサの実装位置が複数あれば、電源リード線とア
ースリード線を複数有する装置において、効果的な減結
合が確実になる。例えば本装置では電源リード線６1 、
６12のうち少なくとも１本が外部のＶｄｄ電源に接続さ
れ、かつアースリード線６13、６24のうち少なくとも１
本が外部電源のアースに接続される。
【００２９】図１７に示すように、接触子５８ａと６０
ａはリードフレーム５５のアースバス部１６と一体成形
され、アースバス部１６の両端から伸びている。接触子
５８ｂと６０ｂはリードフレーム５５のＶｄｄバス部１
８と一体成形され、Ｖｄｄバス部１８の両端から伸びて
いる。
【００３０】バイパスコンデンサ１０は端子１４ａを接
触子５８ａと６０ａに半田付けし、端子１４ｂを接触子
５８ｂと６０ｂに半田付けすることによって、メモリ装
置５４に実装される。凹所５７ａと５７ｂの大きさは、
図１８に示すように、コンデンサ１０が集積回路装置５
４の外形線からはみ出さないで集積回路装置５４に実装
することができるようにすることが好ましい。接触子５
８ａ、５８ｂ、６０ａ、６０ｂとコンデンサ１０が集積
回路装置５４の外形線の内側に納まれば、印刷回路基板
への集積回路の実装密度が最適化される。更に、接触子
５８ａ、５８ｂ、６０ａ、６０ｂとコンデンサ１０を集
積回路装置５４の外形線の内側に納めることは、運搬や
回路基板の組立中に接触子とバイパスコンデンサを保護
するのに役立つ。
【００３１】図５に示した接触子３０ａと３０ｂのよう
に、コンデンサ１０の両側と接触する接触子を、集積回
路装置５４においても、接触子５８ａ、５８ｂ、６０
ａ、６０ｂと共に、またはこれらに代えて用いてもよ
い。あるいはまた、図９に示した接触子３５ａと３５ｂ
のように、コンデンサ１０の複数の面と接触する接触子
を、集積回路装置５４において接触子５８ａ、５８ｂ、
６０ａ、６０ｂに代えて用いてもよい。
【００３２】以上いくつかの好ましい実施例を詳細に説
明した。本発明の範囲は請求の範囲に記載した範囲内で
上記の実施例と異なる態様も含むものである。例えば、
他の形のパッケージを使ってもよい。ダイを包むのにプ
ラスチック以外の材料を用いてもよい。接触子はパッケ
ージの他の側面から、または上面から、あるいは底面か
ら伸ばしてもよい。接触子とリード線はパッケージの同
じ側面から伸ばしてもよい。別の形の接触子を用いても
よい。２個以上のコンデンサを収納できるように接触子
を設けてもよい。非セラミックの二端子コンデンサを用
いてもよい。コンデンサ以外の二端子部品を接触子の上
に搭載してもよい。本発明を図示した実施例に関して説
明したが、このことは限定的意味を持つものではない。
例示した実施例に関する各種の修正や組合せ、およびそ
の他の実施例は、当業者が本明細書の記述を参照すれば
明らかであろう。したがって請求の範囲はこうした修正
や実施例をすべて含むものである。
【００３３】
【発明の効果】以上説明したように本発明によればバイ
パスコンデンサを集積回路装置にできるだけ近い所に実
装することができる。更に、バイパスコンデンサをプラ
スチックパッケージの外側に実装するようにしたから、
コンデンサが劣化したときコンデンサだけを交換するこ
とができるので経済的である。更に、コンデンサを基板
から浮かしたため、その下の部分に配線できるので、高
密度実装が可能になる。
【００３４】以上の説明に関して更に以下の項を開示す
る。 (1) 半導体ダイと、第１と第２の相対する面を有し、
前記半導体ダイに電気的に接続されている第１と第２の
接触子と、前記ダイを包み、外辺を有するパッケージン
グ材料であって、前記第１と第２の接触子の第１と第２
の相対する面がパッケージング材料の外辺から外側に伸
びていて、パッケージング材料の外辺の外側で電気部品
を支えるようになっている、パッケージング材料と、を
含むことを特徴とする、集積回路装置。
【００３５】(2) 第(1) 項記載の装置において、前記
第１の接触子に電気的に接続される第１の端子と、前記
第２の接触子に電気的に接続される第２の端子とを有す
る電気部品を、更に含むことを特徴とする、集積回路装
置。
【００３６】(3) 第(2) 項記載の装置において、前記
電気部品はコンデンサであることを特徴とする、集積回
路装置。
【００３７】(4) 第(1) 項記載の装置において、前記
半導体ダイに電気的に接続され、第１の電圧源に接続さ
れるために前記パッケージング材料の中から外に伸びて
いる第１のリード線と、前記半導体ダイに電気的に接続
され、第２の電圧源に接続されるために前記パッケージ
材料の中から外に伸びている第２のリード線と、前記第
１のリード線と前記第１の接触子とを電気的に接続する
第１のバスと、前記第２のリード線と前記第２の接触子
とを電気的に接続する第２のバスと、を更に含むことを
特徴とする、集積回路装置。
【００３８】(5) 第(4) 項記載の装置において、前記
第１のリード線と前記第１の接触子と前記第１のバスと
が一体成形され、前記第２のリード線と前記第２の接触
子と前記第２のバスとが一体成形されることを特徴とす
る、集積回路装置。
【００３９】(6) 第(5) 項記載の装置において、前記
第１のバスと前記第２のバスは前記半導体ダイに接着さ
れることを特徴とする、集積回路。
【００４０】(7) 第(4) 項記載の装置において、前記
第１の電圧源は電源であり、前記第２の電圧源はアース
であることを特徴とする、集積回路。
【００４１】(8) 第(4) 項記載の装置において、前記
パッケージング材料は複数の側面を有し、前記第１と第
２の接触子は第１の側面から外に伸びていることを特徴
とする、集積回路。
【００４２】(9) 第(8) 項記載の装置において、前記
第１と第２のリード線は前記第１の側面とは異なる側面
から外に伸びていることを特徴とする、集積回路。
【００４３】(10) 第(1) 項記載の装置において、前記
半導体ダイに電気的に接続されている第３と第４の接触
子を更に含み、前記第３と第４の接触子は前記電気部品
と電気的に接続するために前記パッケージング材料の外
辺から外側に伸びていて、前記第３の接触子は前記第１
の接触子と電気的に接続されていて、前記第４の接触子
は前記第２の接触子と電気的に接続されている、ことを
特徴とする、集積回路。
【００４４】(11) 第(10)項記載の装置において、前記
第１と第２の接触子は前記電気部品の第１と第２の分離
配置されている端子と、前記電気部品の同じ側面で接触
するように配置されていることを特徴とする、集積回
路。
【００４５】(12) 第(10)項記載の装置において、前記
第３と第４の接触子は前記電気部品の第１と第２の分離
配置されている端子と、前記電気部品の対向側面で接触
するように配置されていることを特徴とする、集積回
路。
【００４６】(13) 第(12)項記載の装置において、前記
第３と第４の接触子は前記電気部品をばねの張力で保持
することを特徴とする、集積回路。
【００４７】(14) 第(1) 項記載の装置において、前記
パッケージング材料はプラスチックであることを特徴と
する、集積回路。
【００４８】(15) 半導体ダイと、前記半導体ダイに電
気的に接続されている第１と第２の接触子と、前記ダイ
を包み、外辺を有するパッケージング材料であって、前
記第１と第２の接触子がパッケージング材料の外辺から
外側で電気部品を保持するためにパッケージング材料の
外辺から外側に伸びていて、前記第１と第２の接触子の
うち少なくとも一方は、前記電気部品の第１と第２の分
離配置されている端子の一方と前記電気部品の複数の側
面で接触するようになっている、パッケージング材料
と、を含むことを特徴とする、集積回路。
【００４９】(16) 第(15)項記載の装置において、前記
第１と第２の接触子両方が、前記電気部品の第１と第２
の分離配置されている端子と前記電気部品の複数の側面
で接触するようになっていることを特徴とする、集積回
路。
【００５０】(17) 半導体ダイと、前記半導体ダイに電
気的に接続されている第１と第２の接触子と、前記ダイ
を包み、外辺を有するパッケージング材料であって、前
記第１と第２の接触子がパッケージング材料の外辺から
外側で電気部品を保持するためにパッケージング材料の
外辺から外側に伸びていて、前記第１と第２の接触子が
電気部品をばねの張力で保持するようになっている、パ
ッケージング材料と、を含むことを特徴とする、集積回
路。
【００５１】(18) パッケージングされた集積回路装置
２が露出された接触子８ａ、８ｂを有し、接触子８ａ、
８ｂはパッケージング材料４の外側に実装されるバイパ
スコンデンサ１０のような電気部品の端子と電気的に接
続されるようになっている。接触子８ａ、８ｂはパッケ
ージング材料４の中から外側に伸びている電源リード線
とアースリード線６とに電気的に接続されている。
【図面の簡単な説明】
【図１】本発明の第１の実施例であるパッケージングさ
れた集積回路装置の斜視図。
【図２】図１の集積回路装置のプラスチックパッケージ
を除いた図。
【図３】図１の集積回路装置に減結合コンデンサを実装
した図。
【図４】図２の集積回路装置に減結合コンデンサを実装
した図。
【図５】本発明の第２の実施例であるパッケージングさ
れた集積回路装置の斜視図。
【図６】図５の集積回路装置のプラスチックパッケージ
を除いた図。
【図７】図５の集積回路装置に減結合コンデンサを実装
した図。
【図８】図６の集積回路装置に減結合コンデンサを実装
した図。
【図９】本発明の第３の実施例であるパッケージングさ
れた集積回路装置の斜視図。
【図１０】図９の集積回路装置のプラスチックパッケー
ジを除いた図。
【図１１】図９の集積回路装置に減結合コンデンサを実
装した図。
【図１２】図１０の集積回路装置に減結合コンデンサを
実装した図。
【図１３】本発明の第４の実施例によるパッケージング
された集積回路装置の斜視図であって、ａは減結合コン
デンサの実装前、ｂは実装後の図。
【図１４】本発明の第５の実施例によるパッケージング
された集積回路装置の斜視図であって、ａは減結合コン
デンサの実装前、ｂは実装後の図。
【図１５】本発明の第６の実施例によるパッケージング
された集積回路装置の斜視図であって、ａは減結合コン
デンサの実装前、ｂは実装後の図。
【図１６】本発明の第７の実施例によるパッケージング
された集積回路装置の斜視図。
【図１７】図１６の集積回路装置のプラスチックパッケ
ージを除いた図。
【図１８】図１６の集積回路装置に減結合コンデンサを
実装した図。
【図１９】図１７の集積回路装置に減結合コンデンサを
実装した図。
【符号の説明】
２ 集積回路装置 ４ プラスチックパッケージ ５ リードフレーム ６ リード線 ８ 接触子 １０ バイパスコンデンサ １４ コンデンサの端子 １６ アース用バス １８ 電源用バス ２０ ダイ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 エルニー ラッセル アメリカ合衆国テキサス州リッチモンド, ブルー リッジ ドライブ 6702

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】 半導体ダイと、 第１と第２の相対する面を有し、前記半導体ダイに電気
    的に接続されている第１と第２の接触子と、 前記ダイを包み、外辺を有するパッケージング材料であ
    って、前記第１と第２の接触子の第１と第２の相対する
    面がパッケージング材料の外辺から外側に伸びていて、
    パッケージング材料の外辺の外側で電気部品を支えるよ
    うになっている、パッケージング材料と、 を含むことを特徴とする、集積回路装置。
JP5014102A 1992-01-29 1993-01-29 電気部品実装用支持体付きの集積回路装置 Pending JPH0621321A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US82778692A 1992-01-29 1992-01-29
US827786 1992-01-29

Publications (1)

Publication Number Publication Date
JPH0621321A true JPH0621321A (ja) 1994-01-28

Family

ID=25250163

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5014102A Pending JPH0621321A (ja) 1992-01-29 1993-01-29 電気部品実装用支持体付きの集積回路装置

Country Status (2)

Country Link
US (1) US5387814A (ja)
JP (1) JPH0621321A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5766376A (en) * 1994-11-04 1998-06-16 Nippon Steel Corporation High-strength ferritic heat-resistant steel and method of producing the same
JP2020096088A (ja) * 2018-12-13 2020-06-18 三菱電機株式会社 半導体装置

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0654866A3 (en) * 1993-11-23 1997-08-20 Motorola Inc Carrier for connecting a semiconductor cube and manufacturing method.
US5545921A (en) * 1994-11-04 1996-08-13 International Business Machines, Corporation Personalized area leadframe coining or half etching for reduced mechanical stress at device edge
JP2933036B2 (ja) * 1996-11-29 1999-08-09 日本電気株式会社 中空パッケージ
US6215174B1 (en) 1997-01-20 2001-04-10 Matsushita Electronics Corporation Lead frame, mold for producing a resin-sealed semiconductor device, resin-sealed semiconductor device using such a lead frame
US6307256B1 (en) * 1998-10-26 2001-10-23 Apack Technologies Inc. Semiconductor package with a stacked chip on a leadframe
DE10133123C2 (de) * 2001-07-07 2003-05-08 A B Elektronik Gmbh GMR-Modul
TW525291B (en) * 2001-12-19 2003-03-21 Silicon Integrated Sys Corp Package with embedded capacitors in chip
US6964584B2 (en) * 2001-12-21 2005-11-15 Intel Corporation Low impedance, high-power socket and method of using
US20060273432A1 (en) * 2005-06-06 2006-12-07 Texas Instruments Incorporated Lead frame with attached components
DE102006012600A1 (de) * 2006-03-18 2007-09-20 Atmel Germany Gmbh Elektronisches Bauelement, elektronische Baugruppe sowie Verfahren zur Herstellung einer elektronischen Baugruppe
US8304854B2 (en) * 2008-11-13 2012-11-06 Samsung Electro-Mechanics Co., Ltd. Semiconductor integrated circuit chip, multilayer chip capacitor and semiconductor integrated circuit chip package
US8406004B2 (en) 2008-12-09 2013-03-26 Stats Chippac Ltd. Integrated circuit packaging system and method of manufacture thereof
US20130285197A1 (en) * 2012-04-27 2013-10-31 Infineon Technologies Ag Semiconductor Devices and Methods of Manufacturing and Using Thereof
US11393775B2 (en) * 2020-12-04 2022-07-19 Advanced Semiconductor Engineering, Inc. Semiconductor device package

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5954249A (ja) * 1982-09-22 1984-03-29 Fujitsu Ltd 半導体装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5766376A (en) * 1994-11-04 1998-06-16 Nippon Steel Corporation High-strength ferritic heat-resistant steel and method of producing the same
JP2020096088A (ja) * 2018-12-13 2020-06-18 三菱電機株式会社 半導体装置
CN111326492A (zh) * 2018-12-13 2020-06-23 三菱电机株式会社 半导体装置
CN111326492B (zh) * 2018-12-13 2023-08-29 三菱电机株式会社 半导体装置

Also Published As

Publication number Publication date
US5387814A (en) 1995-02-07

Similar Documents

Publication Publication Date Title
US5384689A (en) Integrated circuit chip including superimposed upper and lower printed circuit boards
EP1143514B1 (en) Resin-sealed power semiconductor device including substrate with all electronic components for control circuit mounted thereon
US5933710A (en) Method of providing electrical connection between an integrated circuit die and a printed circuit board
US5436500A (en) Surface mount semiconductor package
JPH0621321A (ja) 電気部品実装用支持体付きの集積回路装置
JPH07288309A (ja) 半導体装置及びその製造方法並びに半導体モジュール
EP0587294B1 (en) Semiconductor package
EP0221496A2 (en) Integrated circuit package
JP2544976B2 (ja) 半導体集積回路モジュ―ル
KR0145641B1 (ko) 반도체 집적 회로 장치
JPH05259372A (ja) ハイブリッドｉｃ
JPS63229842A (ja) 表面実装用パツケ−ジ
JPH09129796A (ja) 半導体装置
KR100525452B1 (ko) 반도체 패키지와 상기 반도체 패키지가 장착되는인쇄회로기판
KR200142849Y1 (ko) 반도체 패키지
JPH05102380A (ja) 半導体集積回路装置およびその実装構造
JPH038366A (ja) 半導体装置用パッケージ
JPH01201946A (ja) 半導体装置
JPS61225827A (ja) 半導体素子の実装構造
KR19990006189A (ko) 패턴 필름 및 이를 이용한 적층형 패키지
JPH05144996A (ja) 表面実装型半導体装置
CN117976638A (zh) 一种芯片封装结构
JPH09283690A (ja) 半導体集積回路用リードフレーム
JPH05235198A (ja) リードレスチップキャリア
JPH10199908A (ja) 半導体装置およびその製造方法