JPH06209012A - Manufacture of semiconductor device - Google Patents
Manufacture of semiconductor deviceInfo
- Publication number
- JPH06209012A JPH06209012A JP284193A JP284193A JPH06209012A JP H06209012 A JPH06209012 A JP H06209012A JP 284193 A JP284193 A JP 284193A JP 284193 A JP284193 A JP 284193A JP H06209012 A JPH06209012 A JP H06209012A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- film
- insulating film
- substrate
- hydrogen
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、トランジスタなどや、
トランジスタを備えた液晶表示装置、密着型イメージセ
ンサー、ドライバー内蔵型のサーマルヘッド、ドライバ
ー内蔵型の光書き込み素子や表示素子、三次元ＩＣなど
の半導体装置の製造方法に関する。BACKGROUND OF THE INVENTION The present invention relates to a transistor and the like,
The present invention relates to a method for manufacturing a semiconductor device such as a liquid crystal display device including a transistor, a contact image sensor, a driver-incorporated thermal head, a driver-incorporated optical writing element or display element, and a three-dimensional IC.
【０００２】[0002]
【従来の技術】上述の半導体装置の１つに、絶縁ゲート
型電界効果トランジスタが知られている。このトランジ
スタとして、そのチャネルとなる半導体層の一部または
全部が非晶質、微結晶または多結晶の所謂非単結晶シリ
コンからなる、ａ−Ｓｉ ＴＦＴ（非晶質シリコン薄膜
トランジスタ）、ｐ−Ｓｉ ＴＦＴ（多結晶シリコン薄
膜トランジスタ）などが開発され、アクティブマトリッ
クス駆動方式の液晶表示パネルなどに応用されている。2. Description of the Related Art An insulated gate field effect transistor is known as one of the above semiconductor devices. As this transistor, an a-Si TFT (amorphous silicon thin film transistor) or a p-Si TFT in which a part or all of a semiconductor layer which becomes a channel thereof is made of so-called non-single crystal silicon which is amorphous, microcrystalline or polycrystalline (Polycrystalline silicon thin film transistor) has been developed and applied to an active matrix drive type liquid crystal display panel and the like.
【０００３】特に、ｐ−Ｓｉ ＴＦＴは、その電界効果
移動度がａ−Ｓｉ ＴＦＴのそれに比べて極めて大き
く、表示部と駆動回路部とを同一基板上に同時に形成す
るドライバモノリシック型のアクティブマトリクス基板
を実現できるので、研究開発が盛んに行われている。駆
動回路部が同一基板上に同時に形成されていない通常の
アクティブマトリクス基板では、駆動回路部に高価なド
ライバＬＳＩを多数必要とするが、ドライバモノリシッ
ク型のアクティブマトリクス基板では、駆動回路部に設
けられるスイッチング素子を表示部に形成される画素用
スイッチング素子と同時に形成でき、表示装置の低コス
ト化を図ることができる。また、表示部の周辺のわずか
数ｍｍの領域に全ての周辺機能を集積化できるので、モ
ジュール全体をコンパクト化することができ、さらに、
ドライバＬＳＩなどを別に設ける必要がないので実装工
程を簡略化できるなど、アクティブマトリクス基板をド
ライバモノリシック化することによるメリットは大き
い。In particular, the p-Si TFT has a field effect mobility extremely higher than that of the a-Si TFT, and a driver monolithic active matrix substrate for simultaneously forming a display portion and a drive circuit portion on the same substrate. Therefore, research and development are actively carried out. In a normal active matrix substrate in which the drive circuit unit is not formed on the same substrate at the same time, a large number of expensive driver LSIs are required in the drive circuit unit, but in the driver monolithic active matrix substrate, it is provided in the drive circuit unit. The switching element can be formed at the same time as the pixel switching element formed in the display portion, and the cost of the display device can be reduced. Moreover, since all peripheral functions can be integrated in an area of only a few mm around the display unit, the entire module can be made compact, and further,
Since it is not necessary to separately provide a driver LSI or the like, the mounting process can be simplified, and the merit of making the active matrix substrate into a driver monolithic is great.
【０００４】図４に、従来のアクティブマトリクス基板
に設けられたｐ−Ｓｉ ＴＦＴ部分の断面図を示す。こ
のＴＦＴは、絶縁性基板４０１の上に基板からの汚染を
防止する為にベースコート絶縁膜４０２が形成され、そ
の上に、ソース領域４０３ａ、ドレイン領域４０３ｂお
よび活性領域４０３ｃを有するｐ−Ｓｉからなる半導体
層４０３が形成され、その上に基板全面を覆うように酸
化シリコン膜などからなるゲート絶縁膜４０４が形成さ
れている。その上に活性領域４０３ｃと対向するように
ゲート電極４０５が形成され、ゲート電極４０５を覆っ
て層間絶縁膜４０６が形成されている。さらに、層間絶
縁膜４０６の上にはソース電極４０７が形成されて、ゲ
ート絶縁膜４０４および層間絶縁膜４０６に形成された
コンタクトホールを介してソース領域４０３ａと電気的
に接続されている。また、層間絶縁膜４０６の上にはド
レイン電極４０８が形成されて、ゲート絶縁膜４０４お
よび層間絶縁膜４０６に形成されたコンタクトホールを
介してドレイン領域４０３ｂと電気的に接続されてい
る。最上層には、窒化膜からなるパッシベーション（保
護）膜４０９が形成された構成となっている。FIG. 4 shows a sectional view of a p-Si TFT portion provided on a conventional active matrix substrate. In this TFT, a base coat insulating film 402 is formed on an insulating substrate 401 to prevent contamination from the substrate, and is made of p-Si having a source region 403a, a drain region 403b and an active region 403c. A semiconductor layer 403 is formed, and a gate insulating film 404 made of a silicon oxide film or the like is formed thereon so as to cover the entire surface of the substrate. A gate electrode 405 is formed thereon so as to face the active region 403c, and an interlayer insulating film 406 is formed so as to cover the gate electrode 405. Further, a source electrode 407 is formed on the interlayer insulating film 406 and is electrically connected to the source region 403a through a contact hole formed in the gate insulating film 404 and the interlayer insulating film 406. A drain electrode 408 is formed on the interlayer insulating film 406 and is electrically connected to the drain region 403b through a contact hole formed in the gate insulating film 404 and the interlayer insulating film 406. A passivation (protection) film 409 made of a nitride film is formed on the uppermost layer.
【０００５】ｐ−Ｓｉからなる半導体層４０３において
は、単結晶シリコンからなる半導体層と異なってＳｉ原
子の配列に多くの不規則性を有しているので、不対結合
手（ダングリングボンド）が多数存在する。このダング
リングボンドによりＳｉの禁制帯中に局在準位が形成さ
れ、キャリアがトラップされるばかりではなく、さら
に、帯電による空間電荷が形成される。キャリアのトラ
ップによりキャリアの移動度が低下し、空間電荷の形成
によりＴＦＴの閾値電圧（Ｖｔｈ）が上昇する。このこ
とは、半導体層がｐ−ＳｉからなるＴＦＴのみでなく、
半導体層が非晶質や微結晶シリコンからなるものにも同
様に起こる。よって、非単結晶シリコン半導体層を有す
るＴＦＴの性能を向上させる為には、結晶中の欠陥を減
少させる必要があり、水素によるダングリングボンドの
終端化が行われる。Unlike the semiconductor layer made of single crystal silicon, the semiconductor layer 403 made of p-Si has many irregularities in the arrangement of Si atoms, so that dangling bonds. There are many. Due to the dangling bond, a localized level is formed in the Si forbidden band and not only carriers are trapped, but also space charges due to charging are formed. The carrier trapping reduces carrier mobility, and the formation of space charges raises the threshold voltage (Vth) of the TFT. This means that not only the TFT whose semiconductor layer is p-Si,
The same occurs when the semiconductor layer is made of amorphous or microcrystalline silicon. Therefore, in order to improve the performance of the TFT having the non-single-crystal silicon semiconductor layer, it is necessary to reduce defects in the crystal, and the dangling bond is terminated by hydrogen.
【０００６】従来、ダングリングボンドの終端化する方
法としては、以下のような水素化処理方法が知られてい
る： （１）非単結晶シリコン半導体層に水素プラズマ処理を
行う第１の方法； （２）非単結晶シリコン半導体層に水素イオンを注入す
る第２の方法； （３）パッシベーション膜としてのプラズマ窒化膜から
非単結晶シリコン半導体層に水素を拡散する第３の方
法。Conventionally, as a method of terminating dangling bonds, the following hydrogenation treatment methods are known: (1) A first method of subjecting a non-single crystal silicon semiconductor layer to hydrogen plasma treatment; (2) Second method of implanting hydrogen ions into the non-single-crystal silicon semiconductor layer; (3) Third method of diffusing hydrogen from the plasma nitride film as the passivation film into the non-single-crystal silicon semiconductor layer.
【０００７】ところで、非単結晶シリコン膜中の水素が
約４００℃以上の熱処理によって膜外に放出されるの
で、水素化処理を行った後で４００℃以上の熱処理を行
うと、ＴＦＴの特性を劣化させることになり好ましくな
い。よって、上記のような水素化処理は、通常、ＴＦＴ
の完成後または完成直前に行われる。By the way, since hydrogen in the non-single crystal silicon film is released to the outside of the film by heat treatment at about 400 ° C. or more, if the heat treatment at 400 ° C. or more is performed after the hydrogenation treatment, the characteristics of the TFT are It is not preferable because it causes deterioration. Therefore, the above-mentioned hydrogenation treatment is usually performed in the TFT.
Will be done after or just before completion.
【０００８】近年においては、質量分離を行わないイオ
ン注入法を用い、加速電圧およびドーズ量を制御して不
純物イオンとプロトンとを共に打ち込むことにより、イ
オン注入後に行う活性化のための熱アニールを省略する
技術（芳之内 淳ら；シリコン材料デバイス ’９１）
が知られている。この技術によれば、水素化処理を行っ
た後で、基板が４００℃以上の高温に曝されることを防
ぐことができる。In recent years, an ion implantation method without mass separation is used, and the thermal annealing for activation after ion implantation is performed by implanting impurity ions and protons together by controlling the acceleration voltage and the dose amount. Omitted Technology (Atsushi Yoshinouchi et al .; Silicon Material Device '91)
It has been known. According to this technique, it is possible to prevent the substrate from being exposed to a high temperature of 400 ° C. or higher after the hydrogenation treatment.
【０００９】[0009]
【発明が解決しようとする課題】上述した第１〜第３の
水素化処理方法においては、以下に示すような問題点が
ある。The above-described first to third hydrotreating methods have the following problems.
【００１０】（１）第１の方法による場合には、高価な
イオン注入装置を必要とし、また、数１００オングスト
ローム程度の非単結晶シリコン半導体層に制御性よく水
素を打ち込むことが困難である。(1) In the case of the first method, an expensive ion implantation device is required, and it is difficult to implant hydrogen into the non-single crystal silicon semiconductor layer of several hundred angstroms with good controllability.
【００１１】（２）第２の方法による場合には、非単結
晶シリコン半導体層の特性を向上させるという点では優
れているが、プラズマダメージによるゲート絶縁膜の耐
圧不良、ＴＦＴの閾値電圧（Ｖｔｈ）のシフトなどの不
良が多発する。(2) The second method is excellent in that it improves the characteristics of the non-single-crystal silicon semiconductor layer, but the gate insulating film has a poor withstand voltage due to plasma damage and the threshold voltage (Vth) of the TFT. ) Frequent failures such as shifts.
【００１２】（３）第３の方法による場合には、プラズ
マダメージによる不良が生じにくいという点では優れて
いるが、水素の供給が不充分であるので、水素プラズマ
処理に比べて非単結晶シリコン半導体層の特性を充分向
上させることができない。(3) The third method is excellent in that defects due to plasma damage are unlikely to occur, but the supply of hydrogen is insufficient, so non-single-crystal silicon is used as compared with hydrogen plasma treatment. The characteristics of the semiconductor layer cannot be sufficiently improved.
【００１３】上記の問題を解決するために、水素拡散用
の膜を別に形成して、非単結晶シリコン半導体層に水素
を拡散した後で除去する方法も考えられるが、この場合
には余分な工程を経ることになり、コストアップにつな
がり現実的ではない。In order to solve the above problems, a method of separately forming a film for hydrogen diffusion and diffusing hydrogen into the non-single-crystal silicon semiconductor layer and then removing it can be considered. It is not realistic because it goes through a process and leads to cost increase.
【００１４】本発明は、上記問題点を解決するためにな
されたものであり、非単結晶シリコン半導体層の水素化
による特性向上を工程数を増やすことなく効率よく行
い、高性能な半導体装置を得ることができる半導体装置
の製造方法を提供することを目的とする。The present invention has been made in order to solve the above-mentioned problems, and efficiently improves the characteristics of the non-single-crystal silicon semiconductor layer by hydrogenation without increasing the number of steps, and provides a high-performance semiconductor device. An object of the present invention is to provide a semiconductor device manufacturing method that can be obtained.
【００１５】[0015]
【課題を解決するための手段】本発明の半導体装置の製
造方法は、半導体層と接して単層または２層以上の複数
層からなる絶縁膜が形成された半導体装置の製造方法で
あって、絶縁性基板上に非単結晶シリコンからなる半導
体層を形成する工程と、該半導体層の上に、該単層が、
または該複数層のうち少なくとも該半導体層と接する層
が、水素を含む窒化シリコンからなる絶縁膜を形成する
工程と、少なくとも半導体層および絶縁膜が形成された
基板に対して熱処理を施して、絶縁膜中に含まれる該水
素を半導体層中に拡散させる工程と、を含み、そのこと
により上記目的が達成される。A method of manufacturing a semiconductor device according to the present invention is a method of manufacturing a semiconductor device in which an insulating film composed of a single layer or a plurality of layers of two or more layers is formed in contact with a semiconductor layer. A step of forming a semiconductor layer made of non-single-crystal silicon on an insulating substrate, and the single layer on the semiconductor layer,
Alternatively, a step of forming an insulating film made of silicon nitride containing hydrogen in at least a layer in contact with the semiconductor layer among the plurality of layers, and performing heat treatment on the substrate on which at least the semiconductor layer and the insulating film are formed, Diffusing the hydrogen contained in the film into the semiconductor layer, whereby the above object is achieved.
【００１６】半導体層および絶縁膜が形成された基板の
該絶縁膜の上に、さらに金属薄膜を形成し、その後、熱
処理を施して該水素を半導体層中に拡散させてもよい。A metal thin film may be further formed on the insulating film of the substrate on which the semiconductor layer and the insulating film are formed, and then heat treatment may be performed to diffuse the hydrogen into the semiconductor layer.
【００１７】熱処理を施した後、前記金属薄膜をパター
ニングしてもよい。After the heat treatment, the metal thin film may be patterned.
【００１８】前記基板に施す熱処理を３００℃〜５００
℃の温度で行うことが好ましい。The heat treatment applied to the substrate is 300 ° C. to 500 ° C.
It is preferable to carry out at a temperature of ° C.
【００１９】熱処理を施して前記水素を半導体層中に拡
散させた後の全ての工程を４００℃以下の温度で行うこ
とが好ましい。It is preferable that all steps after heat treatment to diffuse the hydrogen into the semiconductor layer are performed at a temperature of 400 ° C. or lower.
【００２０】[0020]
【作用】半導体層上にこれに接して水素を含む窒化シリ
コンからなる絶縁膜を形成し、これを熱処理して絶縁膜
中の水素を非単結晶シリコン半導体層中に拡散させる。
このことにより、非単結晶シリコン（非晶質シリコン、
微結晶シリコンまたは多結晶シリコン）半導体層に存在
するダングリングボンドが終端化される。An insulating film made of silicon nitride containing hydrogen is formed on and in contact with the semiconductor layer, and is heat-treated to diffuse hydrogen in the insulating film into the non-single-crystal silicon semiconductor layer.
As a result, non-single crystal silicon (amorphous silicon,
The dangling bonds existing in the microcrystalline silicon or polycrystalline silicon) semiconductor layer are terminated.
【００２１】絶縁膜上に金属薄膜を形成した状態で熱処
理を施すと、金属薄膜側には水素が拡散しにくく、半導
体層側に水素の拡散が優先的に行われる。この金属薄膜
は、パターン化すると半導体装置の電極として機能す
る。When heat treatment is performed with the metal thin film formed on the insulating film, hydrogen hardly diffuses to the metal thin film side, and hydrogen diffuses preferentially to the semiconductor layer side. When patterned, this metal thin film functions as an electrode of a semiconductor device.
【００２２】基板に施す熱処理を３００℃〜５００℃の
温度で行うと、水素を含む窒化シリコン膜中の水素が、
半導体層中のダングリングボンドを埋めるように効率よ
く拡散する。５００℃以上の温度では、ほとんどの水素
が膜外に逃げてしまう虞れがある。When the heat treatment applied to the substrate is performed at a temperature of 300 ° C. to 500 ° C., hydrogen in the silicon nitride film containing hydrogen is
Diffuse efficiently so as to fill the dangling bonds in the semiconductor layer. At a temperature of 500 ° C. or higher, most hydrogen may escape to the outside of the film.
【００２３】また、熱処理を施して水素を半導体層中に
拡散させた後の全ての工程を４００℃以下の温度で行う
と、半導体層中に拡散された水素が半導体層外に放出さ
れることがない。If all the steps after the heat treatment to diffuse hydrogen into the semiconductor layer are performed at a temperature of 400 ° C. or lower, the hydrogen diffused in the semiconductor layer is released to the outside of the semiconductor layer. There is no.
【００２４】[0024]
【実施例】以下に図面を参照しながら本発明の実施例に
ついて説明する。Embodiments of the present invention will be described below with reference to the drawings.
【００２５】（実施例１）図１（ｄ）に、本発明を用い
て作製したアクティブマトリクス基板のｐ−ＳｉＴＦＴ
部分の断面図を示す。このＴＦＴにおいては、絶縁性基
板１０１上に基板からの汚染を防止する為に、ベースコ
ート絶縁膜１０２が形成され、その上に、ソース領域１
０３ａ、ドレイン領域１０３ｂおよび活性領域１０３ｃ
を有するｐ−Ｓｉからなる半導体層１０３が形成され、
その上に基板全面を覆うように水素を含む窒化シリコン
からなるゲート絶縁膜１０４が形成されている。その上
に活性領域１０３ｃと対向するようにゲートバスライン
に接続されたゲート電極１０５が形成され、ゲート電極
１０５を覆って層間絶縁膜１０７が形成されている。さ
らに、層間絶縁膜１０７の上にはソースバスラインに接
続されたソース電極１０８が形成されて、ゲート絶縁膜
１０４および層間絶縁膜１０７に形成されたコンタクト
ホールを介してソース領域１０３ａと電気的に接続され
ている。また、層間絶縁膜１０７の上にはドレイン電極
１０９が形成されて、ゲート絶縁膜１０４および層間絶
縁膜１０７に形成されたコンタクトホールを介してドレ
イン領域１０３ｂと電気的に接続されている。最上層に
は窒化膜からなるパッシベーション膜１１０が形成され
た構成となっている。Example 1 FIG. 1D shows a p-SiTFT of an active matrix substrate manufactured by using the present invention.
A sectional view of a portion is shown. In this TFT, a base coat insulating film 102 is formed on an insulating substrate 101 to prevent contamination from the substrate, and a source region 1 is formed on the base coat insulating film 102.
03a, drain region 103b and active region 103c
A semiconductor layer 103 made of p-Si having
A gate insulating film 104 made of silicon nitride containing hydrogen is formed thereon so as to cover the entire surface of the substrate. A gate electrode 105 connected to the gate bus line is formed thereon so as to face the active region 103c, and an interlayer insulating film 107 is formed so as to cover the gate electrode 105. Further, a source electrode 108 connected to the source bus line is formed on the interlayer insulating film 107, and electrically connected to the source region 103a through a contact hole formed in the gate insulating film 104 and the interlayer insulating film 107. It is connected. A drain electrode 109 is formed on the interlayer insulating film 107 and is electrically connected to the drain region 103b through a contact hole formed in the gate insulating film 104 and the interlayer insulating film 107. A passivation film 110 made of a nitride film is formed on the uppermost layer.
【００２６】このような構成のアクティブマトリクス基
板は、図１（ａ）〜（ｄ）に示すような製造工程により
作製することができる。The active matrix substrate having such a structure can be manufactured by the manufacturing process shown in FIGS. 1 (a) to 1 (d).
【００２７】まず、図１（ａ）に示すように、予め洗浄
した透明ガラス基板１０１の上に、例えば、プラズマＣ
ＶＤ（化学気相成長）法などにより、基板温度３００℃
程度にして、膜厚１０００オングストローム程度の酸化
シリコン（ＳｉＯ2）などからなるベースコート絶縁膜
１０２を形成する。この絶縁膜１０２が形成されている
ことにより、基板１０１からの汚染を防止することがで
きる。次に、この状態の基板全面に、例えば減圧ＣＶＤ
法などにより、基板温度５５０℃程度にして、膜厚１０
００オングストローム程度の非晶質シリコン（ａ−Ｓ
ｉ）膜を形成し、エッチングにより島状のパターンを形
成してａ−Ｓｉ膜１０３とする。そして、例えば、窒素
雰囲気中で基板温度６００℃程度にして、３６時間程度
の固相成長アニールを行うことにより、ａ−Ｓｉ膜１０
３を結晶化してｐ−Ｓｉ膜１０３とする。First, as shown in FIG. 1A, for example, plasma C is placed on a transparent glass substrate 101 which has been washed in advance.
Substrate temperature 300 ° C by VD (Chemical Vapor Deposition) method
Then, a base coat insulating film 102 made of silicon oxide (SiO 2 ) or the like having a film thickness of about 1000 angstrom is formed. By forming this insulating film 102, contamination from the substrate 101 can be prevented. Then, for example, low pressure CVD is performed on the entire surface of the substrate in this state.
Film thickness of 10 at a substrate temperature of about 550 ° C.
Amorphous silicon (a-S
i) A film is formed and an island pattern is formed by etching to form the a-Si film 103. Then, for example, by performing the solid phase growth annealing for about 36 hours at a substrate temperature of about 600 ° C. in a nitrogen atmosphere, the a-Si film 10 is formed.
3 is crystallized to form the p-Si film 103.
【００２８】次に、図１（ｂ）に示すように、基板全面
に、例えば、プラズマＣＶＤ法などにより、基板温度３
００℃程度にして膜厚２０００オングストローム程度の
水素を含む窒化シリコン膜１０８をゲート絶縁膜として
形成する。この状態の基板に、例えば、水素雰囲気中、
基板温度３００〜５００℃、好ましくは３５０〜４００
℃にして３０分〜５時間程度の熱処理を行う。この熱処
理により、水素を含む窒化シリコン膜１０８中から原子
状水素が脱離してｐ−Ｓｉ膜１０３中に拡散し、ｐ−Ｓ
ｉの結晶粒界に存在するダングリングボンドを終端化す
る。Next, as shown in FIG. 1B, the substrate temperature 3 is applied to the entire surface of the substrate by, for example, the plasma CVD method.
At about 00 ° C., a silicon nitride film 108 containing hydrogen having a film thickness of about 2000 angstrom is formed as a gate insulating film. The substrate in this state, for example, in a hydrogen atmosphere,
Substrate temperature 300 to 500 ° C., preferably 350 to 400
Heat treatment is performed at 30 ° C. for about 30 minutes to 5 hours. By this heat treatment, atomic hydrogen is desorbed from the silicon nitride film 108 containing hydrogen, diffuses into the p-Si film 103, and p-S
The dangling bond existing at the grain boundary of i is terminated.
【００２９】次に、例えば、スパッタリング法によりＴ
ａ、Ｃｒ、Ａｌなどの金属薄膜を、２０００オングスト
ローム程度に積層し、エッチングにより所定の形状にパ
ターニングして、図１（ｃ）に示すようなゲート電極１
０５を形成する。金属薄膜の代わりに、不純物をドープ
したｐ−Ｓｉ膜などを用いてもよい。Next, for example, T is formed by a sputtering method.
A metal thin film of a, Cr, Al or the like is stacked in a thickness of about 2000 angstrom and patterned into a predetermined shape by etching to form a gate electrode 1 as shown in FIG.
Form 05. Instead of the metal thin film, an impurity-doped p-Si film or the like may be used.
【００３０】その後、ｐ−Ｓｉ膜１０３に達するよう
に、例えば、リン１０６を質量分離を行わないイオン注
入などにより、イオンドーピングされたｐ−Ｓｉからな
るソース領域１０３ａおよびドレイン領域１３ｂを形成
する。この時、ゲート電極１０５の遮へい効果によっ
て、ＴＦＴの活性領域１０３ｃには不純物はドーピング
されない。また、質量分離を行わないイオン注入の条件
を調節することにより、イオン注入後の活性化アニール
を省略することができ、例えば、加速電圧１００ｋｅ
Ｖ、不純物密度６×１０15ｃｍ-2などの条件とすること
ができる。Then, the source region 103a and the drain region 13b made of ion-doped p-Si are formed so as to reach the p-Si film 103, for example, by ion implantation of phosphorus 106 without mass separation. At this time, due to the shielding effect of the gate electrode 105, the active region 103c of the TFT is not doped with impurities. In addition, activation annealing after ion implantation can be omitted by adjusting the conditions of ion implantation without mass separation. For example, the acceleration voltage is 100 ke.
Conditions such as V and an impurity density of 6 × 10 15 cm −2 can be used.
【００３１】さらに、例えば、ＡＰ（常圧）ＣＶＤ法に
より、基板温度３００℃程度にして膜厚４０００オング
ストローム程度のＳｉＯ2からなる層間絶縁膜１０７を
ゲート電極１０５を覆うようにして形成する。続いて、
ゲート絶縁膜１０４および層間絶縁膜１０７の所定部分
を除去して、ソース領域１０３ａおよびドレイン領域１
０３ｂに達するようにコンタクトホールを形成する。Further, for example, by the AP (normal pressure) CVD method, an interlayer insulating film 107 made of SiO 2 and having a film thickness of about 4,000 Å is formed so as to cover the gate electrode 105 at a substrate temperature of about 300 ° C. continue,
Predetermined portions of the gate insulating film 104 and the interlayer insulating film 107 are removed to remove the source region 103a and the drain region 1.
A contact hole is formed so as to reach 03b.
【００３２】次に、スパッタリング法によりＡｌを蒸着
し、エッチングにより所定の形状にパターニングして、
ソース領域１０３ａに通じるソース電極１０８およびド
レイン領域１０３ｂに通じるドレイン電極１０９を形成
する。このＴＦＴを画素用スイッチング素子として形成
する場合には、ドレイン電極１０９をＩＴＯなどの透明
導電膜を用いて形成し、画素電極とする。Next, Al is vapor-deposited by the sputtering method and patterned into a predetermined shape by etching,
A source electrode 108 communicating with the source region 103a and a drain electrode 109 communicating with the drain region 103b are formed. When this TFT is formed as a pixel switching element, the drain electrode 109 is formed by using a transparent conductive film such as ITO to form a pixel electrode.
【００３３】その後、例えば、プラズマＣＶＤ法によ
り、基板温度２５０℃程度にして窒化膜を被着形成して
パッシベーション膜１１０とする。これをエッチングに
より所定の形状にパターニングして、画素電極１２１を
露出させる。このパッシベーション膜１１０により、外
部環境からの汚染を防ぐことができる。以上の工程によ
り、ｐ−Ｓｉ ＴＦＴを備えたアクティブマトリクス基
板が得られる。After that, a nitride film is deposited and formed at a substrate temperature of about 250 ° C. by the plasma CVD method to form the passivation film 110. This is patterned into a predetermined shape by etching to expose the pixel electrode 121. This passivation film 110 can prevent contamination from the external environment. Through the above steps, an active matrix substrate having a p-Si TFT can be obtained.
【００３４】この実施例においては、ｐ−Ｓｉ半導体層
の水素化を効率よく行うことができ、結晶の欠陥を減少
させることができた。また、水素を含む窒化シリコン膜
をそのままゲート絶縁膜として使用しているので、工程
数を増やすことなくＴＦＴの高性能化を実現することが
できた。In this example, hydrogenation of the p-Si semiconductor layer could be carried out efficiently and crystal defects could be reduced. Further, since the silicon nitride film containing hydrogen is used as it is as the gate insulating film, it is possible to realize the high performance of the TFT without increasing the number of steps.
【００３５】（実施例２）図２（ｃ）に、本発明の他の
実施例を用いて作製したアクティブマトリックス基板の
ｐ−Ｓｉ ＴＦＴ部分の断面図を示す。このＴＦＴにお
いては、ゲート絶縁膜として、水素を含む窒化シリコン
からなる第１のゲート絶縁膜２０４と二酸化シリコンか
らなる第２のゲート絶縁膜２０５が形成されている。(Embodiment 2) FIG. 2C shows a sectional view of a p-Si TFT portion of an active matrix substrate manufactured by using another embodiment of the present invention. In this TFT, as a gate insulating film, a first gate insulating film 204 made of silicon nitride containing hydrogen and a second gate insulating film 205 made of silicon dioxide are formed.
【００３６】このＴＦＴは、図２（ａ）〜（ｃ）に示す
ような製造工程により作製することができる。This TFT can be manufactured by the manufacturing process as shown in FIGS.
【００３７】まず、図２（ａ）に示すように、ガラス基
板２０１に実施例１と同様にしてベースコート絶縁膜２
０２を形成する。次に、基板全面に実施例１と同様にし
て膜厚１０００オングストローム程度のａ−Ｓｉ膜を形
成し、エッチングにより島状のパターンを形成してａ−
Ｓｉ膜２０３とする。さらに、実施例１と同様にして固
相成長アニールを行い、ａ−Ｓｉ膜２０３をｐ−Ｓｉ膜
とする。First, as shown in FIG. 2A, the base coat insulating film 2 was formed on the glass substrate 201 in the same manner as in Example 1.
02 is formed. Then, an a-Si film having a film thickness of about 1000 Å is formed on the entire surface of the substrate in the same manner as in Example 1, and an island-shaped pattern is formed by etching to form an a-Si film.
The Si film 203 is used. Further, solid-phase growth annealing is performed in the same manner as in Example 1 to form the a-Si film 203 as a p-Si film.
【００３８】次に、図２（ｂ）に示すように、ｐ−Ｓｉ
膜２０３を覆うように、例えば、プラズマＣＶＤ法など
により、基板温度３００℃程度にして膜厚５００オング
ストローム程度の水素を含む窒化シリコン膜２０４を第
１のゲート絶縁膜として形成する。続いて第１のゲート
絶縁膜２０４を覆うように、例えば、プラズマＣＶＤ法
などにより、基板温度３００℃程度にして膜厚５００オ
ングストローム程度の二酸化シリコン膜２０５を第２の
ゲート絶縁膜として形成する。この状態の基板に、例え
ば、水素雰囲気中、基板温度３００〜５００℃、好まし
くは３５０〜４００℃にして３０分〜５時間程度の熱処
理を行う。この熱処理により、水素を含む窒化シリコン
膜２０４中から原子状水素が脱離してｐ−Ｓｉ膜２０３
中に拡散し、ｐ−Ｓｉの結晶粒界に存在するダングリン
グボンドを終端化する。Next, as shown in FIG. 2B, p-Si
A silicon nitride film 204 containing hydrogen is formed as a first gate insulating film so as to cover the film 203, for example, by plasma CVD at a substrate temperature of about 300 ° C. and a film thickness of about 500 Å. Then, a silicon dioxide film 205 having a film thickness of about 500 Å is formed as a second gate insulating film at a substrate temperature of about 300 ° C. so as to cover the first gate insulating film 204, for example. The substrate in this state is heat-treated in a hydrogen atmosphere at a substrate temperature of 300 to 500 ° C., preferably 350 to 400 ° C. for about 30 minutes to 5 hours. By this heat treatment, atomic hydrogen is released from the silicon nitride film 204 containing hydrogen, and the p-Si film 203 is released.
It diffuses in and terminates the dangling bond existing in the crystal grain boundary of p-Si.
【００３９】その後、実施例１と同様にして、図２
（ｃ）に示すようなｐ−Ｓｉ ＴＦＴを備えたアクティ
ブマトリクス基板が得ることができる。Then, as in the first embodiment, as shown in FIG.
An active matrix substrate having a p-Si TFT as shown in (c) can be obtained.
【００４０】この実施例においても、ｐ−Ｓｉ半導体層
の水素化を効率よく行うことができ、結晶の欠陥を減少
させることができた。また、水素を含む窒化シリコン膜
を第１のゲート絶縁膜として使用し、二酸化シリコン膜
を第２のゲート絶縁膜として形成しているので、水素を
含む窒化シリコン膜単層をゲート絶縁膜とした場合より
も耐圧が向上する。よって、ゲート絶縁膜を薄膜化する
ことができ、その結果、Ｖｔｈを低減し、ＴＦＴのＯＮ
電流を向上させることができる。Also in this embodiment, hydrogenation of the p-Si semiconductor layer could be carried out efficiently, and crystal defects could be reduced. Further, since the silicon nitride film containing hydrogen is used as the first gate insulating film and the silicon dioxide film is formed as the second gate insulating film, the silicon nitride film single layer containing hydrogen is used as the gate insulating film. Withstand voltage is improved compared to the case. Therefore, the gate insulating film can be thinned, and as a result, Vth can be reduced and the TFT can be turned on
The current can be improved.
【００４１】（実施例３）図３（ｄ）に、本発明の他の
実施例を用いて作製したアクティブマトリクス基板のｐ
−Ｓｉ ＴＦＴ部分の断面図を示す。このＴＦＴにおい
ては実施例２と同様に、ゲート絶縁膜として、水素を含
む窒化シリコンからなる第１のゲート絶縁膜３０４と二
酸化シリコンからなる第２のゲート絶縁膜３０５とが形
成されている。(Embodiment 3) FIG. 3D shows the p of an active matrix substrate manufactured by using another embodiment of the present invention.
-Si TFT sectional drawing is shown. In this TFT, as in the second embodiment, a first gate insulating film 304 made of silicon nitride containing hydrogen and a second gate insulating film 305 made of silicon dioxide are formed as gate insulating films.
【００４２】このＴＦＴは、図３（ａ）〜（ｄ）に示す
ような製造工程により作製することができる。This TFT can be manufactured by the manufacturing process as shown in FIGS.
【００４３】まず、図３（ａ）に示すように、ガラス基
板３０１に実施例１と同様にしてベースコート絶縁膜３
０２を形成する。次に、基板全面に実施例１と同様にし
て膜厚１０００オングストローム程度のａ−Ｓｉ膜を形
成し、エッチングにより島状のパターンを形成してａ−
Ｓｉ膜３０３とする。さらに、実施例１と同様にして固
相成長アニールを行い、ａ−Ｓｉ膜３０３をｐ−Ｓｉ膜
とする。First, as shown in FIG. 3A, the base coat insulating film 3 was formed on the glass substrate 301 in the same manner as in Example 1.
02 is formed. Then, an a-Si film having a film thickness of about 1000 Å is formed on the entire surface of the substrate in the same manner as in Example 1, and an island-shaped pattern is formed by etching to form an a-Si film.
The Si film 303 is used. Further, solid-phase growth annealing is performed in the same manner as in Example 1 to form the a-Si film 303 as a p-Si film.
【００４４】次に、図３（ｂ）に示すように、ｐ−Ｓｉ
膜３０３を覆うように、例えば、プラズマＣＶＤ法など
により、基板温度３００℃程度にして膜厚５００オング
ストローム程度の水素を含む窒化シリコン膜３０４を第
１のゲート絶縁膜として形成する。続いて第１のゲート
絶縁膜３０４を覆うように、例えば、プラズマＣＶＤ法
などにより、基板温度３００℃程度にして膜厚５００オ
ングストローム程度の二酸化シリコン膜３０５を第２の
ゲート絶縁膜として形成する。続いて、第２のゲート絶
縁膜３０５を覆うように、スパッタリング法により、Ｔ
ａ、Ｃｒ、Ａｌなどを厚み２０００オングストローム程
度に積層し、金属薄膜からなるキャップ層３０６とす
る。そして、この状態の基板に、例えば、水素雰囲気
中、基板温度３００〜５００℃、好ましくは３５０〜４
００℃にして３０分〜５時間程度の熱処理を行う。この
熱処理により、水素を含む窒化シリコン膜３０４中から
原子状水素が脱離してｐ−Ｓｉ膜３０３中に拡散し、ｐ
−Ｓｉの結晶粒界に存在するダングリングボンドを終端
化する。Next, as shown in FIG. 3B, p-Si
A silicon nitride film 304 containing hydrogen with a film thickness of about 500 Å is formed as a first gate insulating film so as to cover the film 303 by, for example, a plasma CVD method at a substrate temperature of about 300 ° C. Then, a silicon dioxide film 305 having a film thickness of about 500 Å is formed as a second gate insulating film so as to cover the first gate insulating film 304 by, for example, a plasma CVD method at a substrate temperature of about 300 ° C. Then, a T film is formed by a sputtering method so as to cover the second gate insulating film 305.
A, Cr, Al, etc. are laminated to a thickness of about 2000 Å to form a cap layer 306 made of a metal thin film. Then, for example, in a hydrogen atmosphere, the substrate temperature in this state is 300 to 500 ° C., preferably 350 to 4 ° C.
Heat treatment is performed at 00 ° C. for about 30 minutes to 5 hours. By this heat treatment, atomic hydrogen is desorbed from the silicon nitride film 304 containing hydrogen and diffused into the p-Si film 303.
Terminate the dangling bond existing at the grain boundary of Si.
【００４５】そして、図３（ｃ）に示すように、キャッ
プ層３０６をエッチングにより所定の形状にパターニン
グして、ゲート電極３０７を形成する。Then, as shown in FIG. 3C, the cap layer 306 is patterned into a predetermined shape by etching to form a gate electrode 307.
【００４６】その後、実施例１と同様にして、図３
（ｄ）に示すようなｐ−Ｓｉ ＴＦＴを備えたアクティ
ブマトリクス基板が得ることができる。Then, as in the first embodiment, FIG.
An active matrix substrate having a p-Si TFT as shown in (d) can be obtained.
【００４７】この実施例においては、ゲート絶縁膜上に
金属薄膜からなるキャップ層が形成されているので水素
がキャップ層側に拡散されにくく、半導体層側に優先的
に拡散されるので、水素化をさらに効率よく行うことが
できた。また、このキャップ層をパターン化してゲート
電極としているので、工程数を増やすことなくＴＦＴの
高性能化を実現することができた。In this embodiment, since the cap layer made of a metal thin film is formed on the gate insulating film, hydrogen is difficult to diffuse to the cap layer side and preferentially diffuses to the semiconductor layer side. Could be performed more efficiently. Further, since the cap layer is patterned to serve as the gate electrode, the high performance of the TFT can be realized without increasing the number of steps.
【００４８】以上、本発明の実施例について、具体的に
説明したが、本発明は上記実施例に限定されるものでは
なく、各種の変形が可能である。The embodiments of the present invention have been specifically described above, but the present invention is not limited to the above embodiments, and various modifications can be made.
【００４９】例えば、チャネルとなる半導体層の少なく
とも一部が非単結晶シリコン半導体層であるトランジス
タであればｐ−Ｓｉ ＴＦＴ以外でも適用することがで
き、微結晶シリコン半導体層、あるいはスパッタリング
法や蒸着法などで形成した水素化が不十分な非晶質シリ
コン半導体層を有するトランジスタに適用することもで
きる。また、非単結晶半導体層を有する絶縁ゲート電界
効果トランジスタであれば、薄膜トランジスタ以外であ
っても適用することができ、例えば、静電誘導トランジ
スタなどが挙げられる。For example, a transistor in which at least a part of a semiconductor layer to be a channel is a non-single crystal silicon semiconductor layer can be applied to other than p-Si TFTs, such as a microcrystalline silicon semiconductor layer, a sputtering method, or vapor deposition. The present invention can also be applied to a transistor including an amorphous silicon semiconductor layer which is formed by a method such as hydrogenation and has insufficient hydrogenation. Further, as long as it is an insulated gate field effect transistor having a non-single crystal semiconductor layer, it can be applied to other than a thin film transistor, and examples thereof include an electrostatic induction transistor.
【００５０】また、液晶表示パネル用のアクティブマト
リクス基板以外に本発明を適用することもできる。例え
ば、密着型イメージセンザー、ドライバー内蔵型サーマ
ルヘッド、有機系ＥＬなどを発光素子としたドライバー
内蔵型の光書き込み素子や表示素子、三次元ＩＣなどの
半導体装置などが挙げられる。The present invention can be applied to other than the active matrix substrate for liquid crystal display panels. For example, a contact-type image sensor, a thermal head with a built-in driver, an optical writing element and a display element with a built-in driver using an organic EL as a light emitting element, a semiconductor device such as a three-dimensional IC, and the like can be given.
【００５１】[0051]
【発明の効果】以上の説明から明らかなように、本発明
によれば、工程数を増やすことなく非単結晶シリコン半
導体層中に存在するダングリングボンドなどの多数の欠
陥を効率よく減少させることができる。よって、高速
化、高解像度化などを実現させて高性能な半導体装置を
得ることができる。As is apparent from the above description, according to the present invention, many defects such as dangling bonds existing in a non-single-crystal silicon semiconductor layer can be efficiently reduced without increasing the number of steps. You can Therefore, a high-performance semiconductor device can be obtained by achieving higher speed and higher resolution.
【図１】本発明の実施例１の製造工程を示す断面図であ
る。FIG. 1 is a cross-sectional view showing a manufacturing process of a first embodiment of the present invention.
【図２】本発明の実施例２の製造工程を示す断面図であ
る。FIG. 2 is a cross-sectional view showing a manufacturing process of a second embodiment of the present invention.
【図３】本発明の実施例３の製造工程を示す断面図であ
る。FIG. 3 is a cross-sectional view showing a manufacturing process of a third embodiment of the present invention.
【図４】従来のアクティブマトリクス基板を示す断面図
である。FIG. 4 is a cross-sectional view showing a conventional active matrix substrate.
１０１、２０１、３０１ ガラス基板 １０２、２０２、３０２ ベースコート絶縁膜 １０３、２０３、３０３ 半導体層 １０３ａ、２０３ａ、３０３ａ ソース領域 １０３ｂ、２０３ｂ、３０３ｂ ドレイン領域 １０３ｃ、２０３ｃ、３０３ｃ 活性領域 １０４ ゲート絶縁膜 ２０４、３０４ 第１のゲート絶縁膜 ２０５、３０５ 第２のゲート絶縁膜 ３０６ キャップ層 １０５、２０６、３０７ ゲート電極 １０６、３０８ イオン注入 １０７、２０８、３０９ 層間絶縁膜 １０８、２０９、３１０ ソース電極 １０９、２１０、３１１ ドレイン電極 １１０、２１１、３１２ パッシベーション膜 101, 201, 301 Glass substrate 102, 202, 302 Base coat insulating film 103, 203, 303 Semiconductor layer 103a, 203a, 303a Source region 103b, 203b, 303b Drain region 103c, 203c, 303c Active region 104 Gate insulating film 204, 304 First gate insulating film 205, 305 Second gate insulating film 306 Cap layer 105, 206, 307 Gate electrode 106, 308 Ion implantation 107, 208, 309 Interlayer insulating film 108, 209, 310 Source electrode 109, 210, 311 Drain electrodes 110, 211, 312 Passivation film
───────────────────────────────────────────────────── フロントページの続き (72)発明者 田仲 広久 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Hirohisa Tanaka 22-22 Nagaike-cho, Abeno-ku, Osaka, Osaka Prefecture
Claims (5)
の複数層からなる絶縁膜が形成された半導体装置の製造
方法であって、 絶縁性基板上に非単結晶シリコンからなる半導体層を形
成する工程と、 該半導体層の上に、該単層が、または該複数層のうち少
なくとも該半導体層と接する層が、水素を含む窒化シリ
コンからなる絶縁膜を形成する工程と、 少なくとも半導体層および絶縁膜が形成された基板に対
して熱処理を施して、絶縁膜中に含まれる該水素を半導
体層中に拡散させる工程と、 を含む半導体装置の製造方法。1. A method of manufacturing a semiconductor device in which an insulating film composed of a single layer or a plurality of layers of two or more layers is formed in contact with the semiconductor layer, the semiconductor layer comprising non-single-crystal silicon on an insulating substrate. And a step of forming an insulating film made of silicon nitride containing hydrogen on the semiconductor layer, the single layer or at least one of the plurality of layers in contact with the semiconductor layer, A method of manufacturing a semiconductor device, comprising: performing a heat treatment on the substrate on which the layer and the insulating film are formed to diffuse the hydrogen contained in the insulating film into the semiconductor layer.
の該絶縁膜の上に、さらに金属薄膜を形成し、その後、
熱処理を施して該水素を半導体層中に拡散させる請求項
１に記載の半導体装置の製造方法。2. A metal thin film is further formed on the insulating film of the substrate on which the semiconductor layer and the insulating film are formed, and thereafter,
The method of manufacturing a semiconductor device according to claim 1, wherein heat treatment is performed to diffuse the hydrogen into the semiconductor layer.
ーニングする請求項１または２に記載の半導体装置の製
造方法。3. The method for manufacturing a semiconductor device according to claim 1, wherein the metal thin film is patterned after heat treatment.
０℃の温度で行う請求項１、２または３に記載の半導体
装置の製造方法。4. The heat treatment applied to the substrate is 300 ° C. to 50 ° C.
The method for manufacturing a semiconductor device according to claim 1, 2 or 3, which is performed at a temperature of 0 ° C.
拡散させた後の全ての工程を４００℃以下の温度で行う
請求項１、２、３または４に記載の半導体装置の製造方
法。5. The method of manufacturing a semiconductor device according to claim 1, wherein all steps after heat treatment to diffuse the hydrogen into the semiconductor layer are performed at a temperature of 400 ° C. or lower.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP284193A JPH06209012A (en) | 1993-01-11 | 1993-01-11 | Manufacture of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP284193A JPH06209012A (en) | 1993-01-11 | 1993-01-11 | Manufacture of semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06209012A true JPH06209012A (en) | 1994-07-26 |
Family
ID=11540642
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP284193A Withdrawn JPH06209012A (en) | 1993-01-11 | 1993-01-11 | Manufacture of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06209012A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5747830A (en) * | 1995-09-14 | 1998-05-05 | Canon Kabushiki Kaisha | Semiconductor display device with a hydrogen supply and hydrogen diffusion barrier layers |
| SG138446A1 (en) * | 2003-03-13 | 2008-01-28 | Nec Lcd Technologies Ltd | Thin film transistor and method for manufacturing same |
-
1993
- 1993-01-11 JP JP284193A patent/JPH06209012A/en not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5747830A (en) * | 1995-09-14 | 1998-05-05 | Canon Kabushiki Kaisha | Semiconductor display device with a hydrogen supply and hydrogen diffusion barrier layers |
| SG138446A1 (en) * | 2003-03-13 | 2008-01-28 | Nec Lcd Technologies Ltd | Thin film transistor and method for manufacturing same |
| US8183135B2 (en) | 2003-03-13 | 2012-05-22 | Nec Corporation | Method for manufacturing thin film transistor having hydrogen feeding layer formed between a metal gate and a gate insulating film |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8008693B2 (en) | Semiconductor thin film and method of manufacturing the same and semiconductor device and method of manufacturing the same | |
| US7372073B2 (en) | Semiconductor thin film, semiconductor device and manufacturing method thereof | |
| US7554118B2 (en) | Thin film transistor, flat panel display having the same and a method of fabricating each | |
| JP3314345B2 (en) | Method of manufacturing a high mobility thin film transistor and a plurality of high mobility thin film transistors | |
| US6133620A (en) | Semiconductor device and process for fabricating the same | |
| US20040023446A1 (en) | Method of manufacturing thin film transistor, method of manufacturing flat panel display, thin film transistor, and flat panel display | |
| JP2776820B2 (en) | Method for manufacturing semiconductor device | |
| JP3107345B2 (en) | Method for manufacturing semiconductor device | |
| JPH06209012A (en) | Manufacture of semiconductor device | |
| JP3347340B2 (en) | Method for manufacturing thin film transistor | |
| JPH09321305A (en) | Thin film transistor and liq. crystal display using the same | |
| JP2898167B2 (en) | Method for manufacturing thin film transistor | |
| JP2002313718A (en) | Thin film transistor manufacturing method | |
| KR100489167B1 (en) | Thin film transistor and its manufacturing method | |
| JP3109650B2 (en) | Method for manufacturing thin film transistor | |
| JP2000124461A (en) | Thin film transistor and its manufacture | |
| JP2837473B2 (en) | Silicon thin film transistor | |
| JP2000091583A (en) | Semiconductor device | |
| JPH0936369A (en) | Manufacture of thin-film semiconductor device | |
| JP3630270B2 (en) | Thin film transistor manufacturing method | |
| JPH08242000A (en) | Semiconductor device and fabrication thereof | |
| JPH07153962A (en) | Liquid crystal display unit | |
| JP2000058855A (en) | Liquid crystal display device | |
| JP2003298064A (en) | Semiconductor device and its manufacturing method | |
| JPH0818059A (en) | Semiconductor device and its manufacture |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000404 |