JPH06208437A - 記憶制御装置 - Google Patents

記憶制御装置

Info

Publication number
JPH06208437A
JPH06208437A JP5253224A JP25322493A JPH06208437A JP H06208437 A JPH06208437 A JP H06208437A JP 5253224 A JP5253224 A JP 5253224A JP 25322493 A JP25322493 A JP 25322493A JP H06208437 A JPH06208437 A JP H06208437A
Authority
JP
Japan
Prior art keywords
bulk
data
storage means
command
mcnt
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5253224A
Other languages
English (en)
Inventor
Ryusuke Yanai
龍輔 谷内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP5253224A priority Critical patent/JPH06208437A/ja
Publication of JPH06208437A publication Critical patent/JPH06208437A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Techniques For Improving Reliability Of Storages (AREA)
  • Hardware Redundancy (AREA)

Abstract

(57)【要約】 【目的】補完動作中の書き込み要求に対して、2つの記
憶手段に確実に書き込みが行なわれ、補完完了後に一方
の記憶手段に障害が発生しても、もう一方の記憶手段に
正しいデータが残されるようにする。 【構成】バルク10,20のうち障害状態にあったバル
ク20が回復し、SCNT(サブコントローラ)200
側のコピー開始スイッチがオンすると、SCNT内のコ
ピー指令機構が起動され、このコピー指令機構の指令に
従って、MCNT(メインコントローラ)100がバル
ク10からバルク20へのデータコピー動作を開始す
る。このコピー動作の期間中にMCNT100がCPU
50,60からの書き込み要求を受け付けた場合、BC
H(バルクチャネル)30,40を介してバルク10,
20へのデータ書き込みを行なう。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、耐障害性を考慮して同
一内容となるように維持される2つの記憶装置を複数の
計算機(以下、CPUと称する)が共有するシステムに
好適する記憶制御装置に関する。
【0002】
【従来の技術】複数のCPUに機能を分散し、業務を実
施するようなシステムでは、データベースを格納する媒
体すなわち2次記憶装置(バルク)を、CPU間で共有
することがある。この種バルクは、一般に耐障害性を考
慮して2重化されている。この2重化されたバルクを2
重化バルクと呼ぶ。2重化バルクを複数のCPUが共有
するシステムでは、各CPUごとのオペレーティングシ
ステムがバルクの主従関係を監視しており、自CPUで
データ入出力(以下、I/Oと称する)を行なった結
果、対応するバルクの障害を検出すると、その旨を他C
PUへ通知し、バルクの主従状態をCPU間で同一に維
持する方式がとられている。周知のように、障害から回
復したバルクをシステムに接続する際、主バルクの内容
を回復したバルクにコピーする動作が行なわれる。この
場合、コピー開始に伴ってコピーの実施を行なったCP
Uから他のCPUへコピー開始を通知することにより、
バルクに対する書き込み要求に対し、各バルクが2重書
きを開始できるようになっている。
【0003】
【発明が解決しようとする課題】このように従来のシス
テムでは、バルクの2重化(2重化バルク)を制御する
ソフトウェアは、自CPU内でのバルクの主従状態の維
持管理だけではなく、他のCPUに対しての制御をも考
慮する必要があった。このため、2重化バルク制御によ
るオーバヘッドタイム(内部的に2回のI/Oが必要と
なることと、CPU間連絡が必要となることに起因)
は、システム構築に大きな負荷となり問題であった。ま
た、上述したように、コピー開始に伴ってコピーの実施
を行なったCPUから他のCPUにコピー開始通知の連
絡が伝達されるが、タイミングにより連絡が遅れたCP
Uでは、その間、バルクの障害期間と同様に2重書き込
み動作が行なわれないことになる。したがって、コピー
完了域に対し書き込まれたレコードは、障害から回復し
たバルクには書き込まれていないため、現主バルクに障
害が発生すると失われることになり、結果としてデータ
ベース破壊となる欠点があった。
【0004】本発明は上記事情に鑑みてなされたもので
その目的は、2つの記憶手段が同一内容となるように相
互補完する補完動作中の書き込み要求に対して、当該2
つの記憶手段に確実に書き込みが行なわれ、補完完了後
に一方の記憶手段に障害が発生しても、もう一方の記憶
手段に正しいデータが残されるようにできる記憶制御装
置を提供することにある。
【0005】
【課題を解決するための手段】本発明は、データを記憶
する第1の記憶手段及び第2の記憶手段と、この第1及
び又は第2の記憶手段へのデータ書き込み命令を発行す
る書き込み命令発行手段と、第1及び第2の記憶手段内
のデータを相互補完するための命令を発行する相互補完
命令発行手段と、この書き込み命令発行手段より発行さ
れたデータ書き込み命令に従って第1及び又は第2の記
憶手段へ所定のデータ書き込み処理を行なうデータ書き
込み手段と、相互補完命令発行手段より発行された相互
補完命令に従って第1及び第2の記憶手段内のデータが
同一内容になるように相互補完するデータ相互補完手段
とを有し、データ相互補完手段が補完動作中に書き込み
命令発行手段により書き込み命令が発行された場合、デ
ータ書き込み手段が第1及び第2の記憶手段に対して書
き込みを行なうことを特徴とするものである。
【0006】
【作用】このような構成においては、2つの記憶手段を
対象とする補完動作中の書き込み要求に対して、当該2
つの記憶手段に確実に書き込みが行なわれるため、補完
完了後に一方の記憶手段に障害が発生しても、もう一方
の記憶手段に正しいデータが残されるため、システム運
用上の不具合は生じない。
【0007】
【実施例】以下、本発明の一実施例を図面を参照して説
明する。図面は本発明が適用される情報処理システムの
構成を示すものである。図中10,20は例えばディス
ク装置等のバルク(2次記憶装置)、30,40はバル
ク10,20に対するI/O(データ入出力)を行なう
バルクチャネル(バルクコントローラ、以下BCHと称
する)である。50,60はバルク10,20を共有す
るCPU、70,80はDMAバスである。DMAバス
70にはCPU50、BCH30がそれぞれ結合され、
DMAバス80にはCPU60、BCH40がそれぞれ
結合されている。
【0008】90はCPU50,60とBCH30,4
0との間に設けられた2重化バルク制御装置である。2
重化バルク制御装置90は、メインコントローラ(以
下、MCNTと称する)100と、サブコントローラ
(以下、SCNTと称する)200と、メモリ300と
を有している。
【0009】SCNT200は、バルク10,20の主
従関係および障害状態を示す主従/障害状態情報を保持
する例えば不揮発性メモリ、ラッチリレーなどの保持部
201と、バルク10,20の一方の内容を他方にコピ
ーするコピー動作の期間中(コピー中)であるか否かを
示すコピー中状態フラグ202を有している。また、S
CNT200は、上記コピー動作を行なわしめるための
バルクコピー指令機構(例えばファームウェアで構成)
と、当該バルクコピー指令機構を起動すると共にコピー
中状態フラグ202をコピー中状態に設定する手段、例
えばコピー開始スイッチと、保持部201の内容を初期
設定する手段、例えば主従/障害状態情報設定スイッチ
と、MCNT100からの指示により保持部201の内
容を更新する機構(いずれも図示せず)とを有してい
る。
【0010】一方、MCNT100は、CPU50,6
0からのI/O命令により、当該I/O命令の種類、S
CNT200内の保持部201の内容、コピー中状態フ
ラグ202の状態に応じてBCH30,40の両方、ま
たはいずれか一方にI/O要求を出す機能を有してい
る。また、MCNT100は、BCH30,40からの
ターミネーションおよびエラーステータスを監視し、こ
の監視結果により上記保持部201の内容変更をSCN
T200に指示する機能と、SCNT200からのコピ
ー指令により、保持部201の内容に応じて対応するI
/O要求をBCH30,40の一方に出す機能とを有し
ている。
【0011】メモリ300は、上記コピー動作における
データの一時保存用メモリである。次に本発明の一実施
例の動作を説明する。まず、初期状態においては、SC
NT200側に設けられた主従/障害状態情報設定スイ
ッチの操作により主従/障害状態情報が保持部201に
初期設定され、バルク10,20の主従関係が決定され
る。このような状態において、CPU50またはCPU
60からMCNT100にI/O命令が与えられたもの
とする。
【0012】MCNT100はCPU50またはCPU
60からのI/O命令を受け取ると、当該I/O命令の
種類(書き込み要求であるか読み出し要求であるか)、
SCNT200内の保持部201に保持されている主従
/障害状態情報、およびコピー中状態フラグ202の状
態に従い、対応するI/O要求をBCH30,40のい
ずれか一方、或いは両方に渡し、ターミネーションを待
つ。
【0013】例えば、I/O命令が書き込み要求の場
合、上記主従/障害状態情報によってバルク10,20
いずれも障害状態にないことが示されていれば、SCN
T200は上記I/O要求をBCH30,40に渡す。
この場合、当該I/O要求は、例えば主のバルクに対応
するBCHに先に渡され、しかる後、従のバルクに対応
するBCHに渡される。これに対し、I/O命令が書き
込み要求の場合でも、主従/障害状態情報によってバル
ク10,20のいずれか一方が障害状態にあることが示
されていれば、SCNT200は上記I/O要求を障害
状態にないバルク(すなわち主のバルク)に対応するB
CHに渡す。また、I/O命令が書き込み要求であり、
かつバルク10,20のいずれか一方が障害状態にある
場合でも、コピー中状態フラグ202がコピー中を示し
ていれば、SCNT200は上記I/O要求をBCH3
0,40に渡す。なお、I/O命令が読み出し要求の場
合には、上記I/O要求は主バルクに対応するBCHに
渡される。
【0014】BCH30,40はMCNT100からの
I/O要求が与えられると対応するバルク10,20に
対し指定されたI/O処理を行ない、ターミネーション
ステータスをMCNT100に返す。
【0015】MCNT100は、当該ターミネーション
ステータスが主バルクに対応するBCHから返されたも
のであり、かつ正常ステータスを示していれば、I/O
命令を発行したCPUにターミネーションを返す。これ
に対し、上記ターミネーションステータスが異常ステー
タスを示していれば、MCNT100は従バルクに対応
するBCHからのターミネーションを待って上記I/O
命令を発行したCPUにターミネーションを戻し、かつ
SCNT200に対し保持部201に保持されている主
従/障害状態情報の変更を指示する。これにより、SC
NT200はMCNT100の指示に従い、BCH3
0,40の主従の関係が入れ替えられ、当該入れ替え前
の主バルクが障害バルクとなるように主従/障害状態情
報を更新する。
【0016】一方、従バルクに対応するBCHからのタ
ーミネーションステータスも異常ステータスを示してい
れば、MCNT100は上記I/O命令を発行したCP
Uにエラーターミネーションを返す。
【0017】なお、主バルクに対応するターミネーショ
ンステータスが正常で、従バルクに対応するターミネー
ションステータスが異常である場合、MCNT100は
上記I/O命令を発行したCPUに対しては正常ターミ
ネーションとする一方、SCNT200に対し保持部2
01に保持されている主従/障害状態情報を従バルク7
が障害バルクとなるように更新することを指示する。
【0018】今、バルク20が障害状態にあり、したが
って、バルク10が主バルクとなっているものとする。
この状態で、バルク20が障害から回復し、当該バルク
20をシステムに接続する場合、本実施例ではSCNT
200側のコピー開始スイッチを操作し、コピー開始の
起動をかける必要がある。
【0019】コピー開始スイッチが操作されると、SC
NT200内のコピー中状態フラグ202が例えばセッ
ト状態となり、コピー中を示す。また、コピー開始スイ
ッチが操作されると、SCNT200内のコピー指令機
構が起動され、これによりデータ読み出しを示すI/O
命令がMCNT100に与えられる。
【0020】MCNT100はSCNT200からデー
タ読み出しを示すI/O命令を受け取ると、SCNT2
00の保持部201の内容によりバルク10が主バルク
であることを判別し、対応するBCH30にデータ読み
出しを示すI/O要求を渡す。これにより、BCH30
はバルク10の指定された領域からデータを読み出し、
当該データを2重化バルク制御装置90内のメモリ30
0に一時格納し、しかる後ターミネーションをMCNT
100に返す。
【0021】MCNT100は当該ターミネーションが
正常ターミネーションであれば、SCNT200に正常
ターミネーションを返す。これにより、SCNT200
はメモリ300の内容を従バルク(障害回復バルク)に
書き込む(コピーする)ことを示すI/O命令をMCN
T100に与える。
【0022】MCNT100はSCNT200からデー
タ書き込みを示すI/O命令を受け取ると、SCNT2
00の保持部201の内容によりバルク20が従バルク
であることを判別し、対応するBCH40にデータ書き
込み(コピー)を示すI/O要求を渡す。これにより、
BCH40はメモリ300に一時格納されていたデータ
を読み出し、当該データをバルク20の指定された領域
に書き込む。
【0023】以上のコピーサイクルが繰り返されること
により、バルク10の内容がバルク20にコピーされ
る。そして、コピー完了に伴い、SCNT200はコピ
ー中状態フラグ202をリセット状態とすると共に、保
持部201に保持されている主従/障害状態情報を従バ
ルクであるバルク20が正常バルクとなるように更新す
る。
【0024】上述したコピー動作の間に、CPU50,
60からMCNT100に対し、データ書き込みを示す
I/O命令が与えられた場合の動作は次の通りとなる。
本実施例において、この種のI/O命令は、上記各コピ
ーサイクルごとに受け付けられる。MCNT100は例
えばCPU50からのデータ書き込みを示すI/O命令
を受け付けた場合、SCNT200内のコピー中状態フ
ラグ202を参照し、当該フラグ202がセット状態に
あれば、すなわち当該フラグ202がコピー中を示して
いれば、従バルク(この例ではバルク20)が障害バル
クであっても対応するI/O要求をBCH30およびB
CH40に渡す。これにより、バルク10,20のいず
れにもデータ書き込みが行なわれる。
【0025】なお、前記実施例では、CPUが2台であ
る場合について説明したが、3台以上である場合にも同
様に実施できる。また、前記実施例では、コピー開始の
起動がスイッチ操作によって行なわれるものとしたが、
障害から回復したバルクをシステムに接続することによ
り、自動的に起動されるようにすることも可能である。
これは、コピー中状態フラグのセット動作についても同
様である。
【0026】
【発明の効果】以上詳述したように本発明によれば、次
に列挙される作用効果を奏することができる。 1)コピー動作期間中の書き込み要求に対し、確実に、
2重書き込みが行なわれるので、コピー完了後、現主バ
ルクに障害が発生して主従が入れ替ったとしても、デー
タベース破壊となる恐れはない。 2)各CPUが2重化バルク制御を行なうためにそれぞ
れ必要としていたソフトウェアが不要となる。 3)各CPUが2重化バルク制御のために要していたオ
ーバヘッドタイムを無くすことができるため、ハイパフ
ォーマンスが得られるシステム構築が可能となる。 4)各CPUは2重書き込みを行なう必要がなく、かつ
上記2)で示した如く2重化バルク制御用のソフトウェ
アを必要としないため、CPUメモリの使用効率が向上
する。 5)各CPUは2重化バルクを意識せずにI/Oを行な
うことができるので、CPU負荷が低減する。
【図面の簡単な説明】
【図1】本発明の一実施例に係る情報処理システムの構
成を示すブロック図。
【符号の説明】
10,20…バルク(記憶手段)、30,40…バルク
チャネル(BCH)、50,60…CPU、90…2重
化バルク制御装置、100…メインコントローラ(MC
NT)、200…サブコントローラ(SCNT)、20
1…保持部、202…コピー中状態フラグ、300…メ
モリ。

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】データを記憶する第1の記憶手段及び第2
    の記憶手段と、 前記第1及び又は第2の記憶手段へのデータ書き込み命
    令を発行する書き込み命令発行手段と、 前記第1及び第2の記憶手段内のデータを相互補完する
    ための命令を発行する相互補完命令発行手段と、 前記書き込み命令発行手段より発行された前記データ書
    き込み命令に従って前記第1及び又は前記第2の記憶手
    段へ所定のデータ書き込み処理を行なうデータ書き込み
    手段と、 前記相互補完命令発行手段より発行された前記相互補完
    命令に従って前記第1及び第2の記憶手段内のデータが
    同一内容になるように相互補完するデータ相互補完手段
    とを具備し、 前記データ相互補完手段が補完動作中に前記書き込み命
    令発行手段によりデータ書き込み命令が発行された場
    合、前記データ書き込み手段が前記第1及び第2の記憶
    手段に対して書き込みを行なうことを特徴とする記憶制
    御装置。
JP5253224A 1993-09-01 1993-10-08 記憶制御装置 Pending JPH06208437A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5253224A JPH06208437A (ja) 1993-09-01 1993-10-08 記憶制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5253224A JPH06208437A (ja) 1993-09-01 1993-10-08 記憶制御装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP58051975A Division JPS59177666A (ja) 1983-03-28 1983-03-28 2重化バルク制御装置

Publications (1)

Publication Number Publication Date
JPH06208437A true JPH06208437A (ja) 1994-07-26

Family

ID=17248302

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5253224A Pending JPH06208437A (ja) 1993-09-01 1993-10-08 記憶制御装置

Country Status (1)

Country Link
JP (1) JPH06208437A (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57141763A (en) * 1981-02-25 1982-09-02 Fuji Facom Corp Copy controlling system for multiplex volume

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57141763A (en) * 1981-02-25 1982-09-02 Fuji Facom Corp Copy controlling system for multiplex volume

Similar Documents

Publication Publication Date Title
US4941087A (en) System for bumpless changeover between active units and backup units by establishing rollback points and logging write and read operations
US6754792B2 (en) Method and apparatus for resynchronizing paired volumes via communication line
JP2505928B2 (ja) フォ―ルト・トレラント・システムのためのチェックポイント機構
JPH09128305A (ja) 外部記憶装置
JPH09146842A (ja) 記憶サブシステム
JPH0452743A (ja) 2重化外部記憶装置制御方式
JPH06259343A (ja) 多重バス制御方式及びそれを用いたシステム
JPH06208437A (ja) 記憶制御装置
JPH0474739B2 (ja)
JPH01118921A (ja) 二重化デイスク制御方法
JPH1027070A (ja) データバックアップシステム
JPS6357823B2 (ja)
JPH06124169A (ja) 二重システム化された光ディスク装置及びそのi/oエラー自動復旧方法
JPH05204880A (ja) 二重化計算機システム
JPH07281933A (ja) 計算機システム
JPH06259274A (ja) 二重系システム
JP2511542B2 (ja) 情報処理システム
JPH083807B2 (ja) 2重化磁気デイスク装置の自動切換装置
JP2002007220A (ja) 多重化メモリシステム
JPH04291618A (ja) 二重化ディスク制御方式
JPS603225B2 (ja) 主記憶装置情報修復方式
JPH0594265A (ja) 多重書フアイルシステム
JPH0619532A (ja) データバックアップシステム
JPH09259047A (ja) 二重化ディスクのリカバリ装置
JP2810265B2 (ja) データ蓄積装置及び情報処理システム