JPH0620125B2 - Semiconductor device - Google Patents
Semiconductor deviceInfo
- Publication number
- JPH0620125B2 JPH0620125B2 JP1073964A JP7396489A JPH0620125B2 JP H0620125 B2 JPH0620125 B2 JP H0620125B2 JP 1073964 A JP1073964 A JP 1073964A JP 7396489 A JP7396489 A JP 7396489A JP H0620125 B2 JPH0620125 B2 JP H0620125B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- barrier
- semiconductor region
- electrode
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 94
- 230000004888 barrier function Effects 0.000 claims description 127
- 239000012535 impurity Substances 0.000 claims description 13
- 230000015556 catabolic process Effects 0.000 description 34
- 230000002093 peripheral effect Effects 0.000 description 21
- 230000005684 electric field Effects 0.000 description 15
- 239000000758 substrate Substances 0.000 description 11
- 239000010408 film Substances 0.000 description 10
- 239000010936 titanium Substances 0.000 description 10
- 238000010438 heat treatment Methods 0.000 description 9
- 230000000694 effects Effects 0.000 description 7
- 238000005468 ion implantation Methods 0.000 description 6
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 238000009826 distribution Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 229910005540 GaP Inorganic materials 0.000 description 2
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- HZXMRANICFIONG-UHFFFAOYSA-N gallium phosphide Chemical compound [Ga]#P HZXMRANICFIONG-UHFFFAOYSA-N 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical group [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000004043 responsiveness Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 239000011701 zinc Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は半導体装置に関し、詳細には、整流障壁（Ｐn
接合又はショット障壁）が高耐圧化された半導体装置に
関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device, and more particularly, to a rectification barrier (Pn
The present invention relates to a semiconductor device having a high breakdown voltage (junction or shot barrier).
従来技術及びその解決すべき課題 Ｐn接合（Ｐin接合を含む）やショットキ障壁（ショッ
トキバリア）では、これらの周辺部分における耐圧（以
下、周辺耐圧と言う）が、これらの中央部での耐圧（以
下、バルク耐圧と言う）に比べて低下する傾向が著し
く、高耐圧化が困難であるという問題を有する。2. Description of the Related Art Conventional technology and problems to be solved In Pn junctions (including Pin junctions) and Schottky barriers (Schottky barriers), the breakdown voltage in these peripheral portions (hereinafter, referred to as peripheral breakdown voltage) is the breakdown voltage in the central portion (hereinafter, , Bulk breakdown voltage), and it is difficult to increase the breakdown voltage.
この問題を解決するため、フィールドプレートを設けた
構造、ガードリングを設けた構造、あるいはその両方を
組合せた構造が広く使われている。しかしながら、上記
の構造では、高耐圧化の効果が十分に得られないのか実
情である。To solve this problem, a structure provided with a field plate, a structure provided with a guard ring, or a structure in which both are combined is widely used. However, in the above structure, it is the actual situation that the effect of increasing the withstand voltage cannot be sufficiently obtained.
そこで、本発明の目的は、上記の問題を解決し、高耐圧
化効果が大きく、かつ高耐圧化を確実に達成することが
できる構造を提供することにある。Therefore, an object of the present invention is to provide a structure that solves the above problems, has a large effect of increasing the breakdown voltage, and is capable of reliably achieving the breakdown voltage.
課題を解決するための手段 第１の発明による半導体装置は、第１の導電型を有する
第１の半導体領域と、電極を備えて第１の半導体領域と
の間に整流障壁を形成するように第１の半導体領域に隣
接して形成された整流障壁形成手段と、第１の導電型と
反対の導電型である第２の導電型を有し且つ整流障壁を
包囲して形成された第２の半導体領域とを備えている。
この半導体装置では、第１の導電型と反対の導電型であ
る第２の導電型を有する接続領域を、第２の半導体領域
の内側で整流障壁を有し且つ第１の半導体領域に隣接し
て形成する。接続領域の深さは第２の半導体領域の深さ
より深い。接続領域の不純物濃度は第２の半導体領域の
不純物濃度より高い。第２の半導体領域の電極側の端部
の電極から離間した側の端部との間の長さは接続領域の
電極の外縁から外側に張り出した長さよりも大きい。電
極に電気的に接続された接続領域を介して第２の半導体
領域を電極に電気的に接続する。整流障壁に逆電圧を印
加したときに、第２の半導体領域の整流障壁に近い側の
端部と整流障壁からの遠い側の端部との間に電位差が生
じる。Means for Solving the Problems In a semiconductor device according to a first invention, a rectification barrier is formed between a first semiconductor region having a first conductivity type and an electrode and a first semiconductor region. A rectifying barrier forming means formed adjacent to the first semiconductor region, and a second rectifying barrier having a second conductivity type opposite to the first conductivity type and surrounding the rectifying barrier. And a semiconductor region.
In this semiconductor device, a connection region having a second conductivity type opposite to the first conductivity type has a rectification barrier inside the second semiconductor region and is adjacent to the first semiconductor region. To form. The depth of the connection region is deeper than the depth of the second semiconductor region. The impurity concentration of the connection region is higher than that of the second semiconductor region. The length between the end of the second semiconductor region on the electrode side and the end on the side separated from the electrode is larger than the length of the connection region that extends outward from the outer edge of the electrode. The second semiconductor region is electrically connected to the electrode via the connection region electrically connected to the electrode. When a reverse voltage is applied to the rectification barrier, a potential difference is generated between the end of the second semiconductor region on the side closer to the rectification barrier and the end on the side farther from the rectification barrier.
また、第２の発明による半導体装置は、第１の導電型を
有する第１の半導体領域と、第１の半導体領域に隣接し
て第１の半導体領域との間にショットキバリアを形成す
るバリアを形成するバリア電極と、第１の導電型と反対
の導電型である第２の導電型を有し且つショットキバリ
アを包囲して形成された第２の半導体領域を備えてい
る。この半導体装置である第２の導電型を有する接続領
域を、第２の半導体領域の内側でショットキバリアを包
囲し且つ第１の半導体領域に隣接して形成する。The semiconductor device according to the second aspect of the present invention includes a barrier that forms a Schottky barrier between the first semiconductor region having the first conductivity type and the first semiconductor region adjacent to the first semiconductor region. A barrier electrode to be formed and a second semiconductor region having a second conductivity type opposite to the first conductivity type and surrounding the Schottky barrier are formed. A connection region having the second conductivity type, which is the semiconductor device, is formed inside the second semiconductor region, surrounding the Schottky barrier, and adjacent to the first semiconductor region.
接続領域の深さと不純物濃度は第１の発明と同様であ
る。第２の半導体領域のバリア電極側と端部とバリア電
極から離間した端部との間の長さは接続領域のバリア電
極の外縁から外側に張り出した長さよりも大きい。バリ
ア電極に電気的に接続された接続領域を介して第２の半
導体領域をバリア電極に電気的に接続する。ショットキ
バリアに逆電圧を印加したときに、第２の半導体領域の
ショットキバリアの近い側の端部とショットキバリアか
ら遠い側の端部との間に電位差が生じる。The depth of the connection region and the impurity concentration are the same as in the first invention. The length between the barrier electrode side of the second semiconductor region and the end portion and the end portion separated from the barrier electrode is larger than the length of the connection region that extends outward from the outer edge of the barrier electrode. The second semiconductor region is electrically connected to the barrier electrode via the connection region electrically connected to the barrier electrode. When a reverse voltage is applied to the Schottky barrier, a potential difference occurs between the end of the second semiconductor region on the near side of the Schottky barrier and the end on the side far from the Schottky barrier.
作 用 第１の発明では、整流障壁に逆電圧が印加されたとき、
整流障壁から広がる空乏層のみならず、第１の半導体領
域と接続領域及び第２の半導体領域との間に形成された
Ｐｎ接合から広がる空乏層も発生し、これらが連続す
る。第２の半導体領域は、電極側の端部と電極から離間
した側の端部との間の長さ大きく、第１の半導体領域に
対して絶縁膜を介さない形のフィールドプレートとして
良好に作用し、且つ導体性のフィールドプレートよりも
電界集中緩和効果の大きい高抵抗フィールドプレートと
して作用する。したって、整流障壁の周辺部分での電界
集中を大幅に緩和する。Operation In the first invention, when a reverse voltage is applied to the rectification barrier,
Not only the depletion layer extending from the rectification barrier but also the depletion layer extending from the Pn junction formed between the first semiconductor region and the connection region and the second semiconductor region are generated, and these are continuous. The second semiconductor region has a large length between the end portion on the electrode side and the end portion on the side separated from the electrode, and works well as a field plate in the form of no insulating film with respect to the first semiconductor region. And acts as a high resistance field plate having a larger electric field concentration relaxation effect than a conductive field plate. Therefore, the electric field concentration in the peripheral portion of the rectification barrier is significantly reduced.
また、第２の発明では、ショットキバリアに逆電圧が印
加されたとき、ショットキバリアから広がる空乏層のみ
ならず、第１の半導体領域と接続領域との間に形成され
る第１のＰｎ接合及び第１の半導体領域と第２の半導体
領域との間に形成される第２のＰｎ接合から広がる空乏
層も発生し、これらが連続する。第２の半導体領域はバ
リア電極側の端部とバリア電極から離間した側の端部と
間の長さが大きく、第１の半導体領域に対して絶縁膜を
介さない形のフィールドプレートとして良好に作用す
る。したがって、ショットキバリアの周辺部分での電界
集中を大幅に緩和する。また、接続領域は第２の半導体
領域よりも不純物濃度が高く且つ第２の半導体領域より
も深く形成されているから、第１及び第２のＰｎ接合か
ら延びる空乏層が電極に到達してパンチスループレーク
ダウンが生じることを防止できる。In the second invention, when a reverse voltage is applied to the Schottky barrier, not only the depletion layer extending from the Schottky barrier but also the first Pn junction formed between the first semiconductor region and the connection region are formed. A depletion layer extending from the second Pn junction formed between the first semiconductor region and the second semiconductor region is also generated and these are continuous. The second semiconductor region has a large length between the end portion on the side of the barrier electrode and the end portion on the side separated from the barrier electrode, and is suitable as a field plate having a shape in which no insulating film is interposed with respect to the first semiconductor region. To work. Therefore, the electric field concentration in the peripheral portion of the Schottky barrier is significantly reduced. Further, since the connection region has a higher impurity concentration than the second semiconductor region and is formed deeper than the second semiconductor region, the depletion layers extending from the first and second Pn junctions reach the electrodes and punch. It is possible to prevent through breakdown.
実施例 本発明の一実施例に係わるショットキバリアダイオード
とその製造方法について、以下に第１図及び第２図を参
照して説明する。EXAMPLE A Schottky barrier diode and a method of manufacturing the same according to an example of the present invention will be described below with reference to FIGS. 1 and 2.
第１図（Ａ）に示すショットキバリアダイアードを製作
する際には、まず、第１図（Ｂ）に示すように、ＧaＡs
から成るｎ+型領域（２）の上に、ＧaＡsのエピタキシ
ャル成長法により高抵抗のｎ型領域（３）を形成した半
導体基板（１）を用意する。ｎ型領域（３）の不純物濃
度は約１．８×１０15cm-3厚さは１５μｍである。When manufacturing the Schottky barrier dyad shown in FIG. 1 (A), first, as shown in FIG. 1 (B), GaAs
A semiconductor substrate (1) is prepared in which a high-resistance n-type region (3) is formed on the n + -type region (2) made of, by an epitaxial growth method of GaAs. The impurity concentration of the n-type region (3) is about 1.8 × 10 15 cm −3 and the thickness is 15 μm.
次に第１図（Ｃ）に示すように、半導体基板（１）にＺ
ｎ（亜鉛）を選択拡散してＰ＋型領域（４）及び第１の
Ｐn接合（５）を形成する。Ｐ＋型領域（４）はその表
面が半導体基板（１）の上面に露出しており、第２図に
示すようにＰ−型領域（６）の内側でショットキバリア
（１０）を包囲し且つｎ型領域（３）に隣接して環状に
形成されている。Ｐ＋型領域（４）の表面不純物濃度は
約５×１０19cm-3、厚さは２．５μｍである。Next, as shown in FIG. 1 (C), Z is formed on the semiconductor substrate (1).
Selective diffusion of n (zinc) forms a P + type region (4) and a first Pn junction (5). The surface of the P + -type region (4) is exposed on the upper surface of the semiconductor substrate (1) and surrounds the Schottky barrier (10) inside the P − -type region (6) as shown in FIG. It is formed in a ring shape adjacent to the n-type region (3). The surface impurity concentration of the P + type region (4) is about 5 × 10 19 cm −3 , and the thickness is 2.5 μm.
次に、半導体表面（１）と上面にＺｎを選択的にイオン
注入（高電界中でイオンを加速して半導体基板に打ち込
む方法）にした後に、半導体基板（１）に８００℃、５
分間の熱処理を施して、第１図（Ｄ）に示すようにＰ＋
型領域（４）に隣接するＰ-型領域（６）と第２のＰn接
合（７）を形成する。Ｐ-型領域（６）のシート抵抗は
Ｐ＋型領域（４）のそれよりもはるかに大きき約１００
ＫΩ／□となっており、Ｐ-型領域（６）は、その表面
が半導体基板（１）の上面に露出しており、環状に形成
されている。Next, Zn is selectively ion-implanted into the semiconductor surface (1) and the top surface (a method of accelerating ions in a high electric field and implanting into the semiconductor substrate), and then the semiconductor substrate (1) is heated at 800 ° C. for 5
After heat treatment for a minute, as shown in FIG. 1 (D), P +
A second Pn junction (7) is formed with the P - type region (6) adjacent to the type region (4). The sheet resistance of the P − type region (6) is much larger than that of the P + type region (4) and is about 100.
The surface of the P − type region (6) is exposed to the upper surface of the semiconductor substrate (1) and is formed in a ring shape.
Ｐ+（４）の深さはＰ-型領域（６）の深さより深い。Ｐ
+領域（４）の不純物濃度はＰ-領域（６）の不純物濃度
より高い。Ｐ-型領域（６）のバリア電極（１１）側の
端部とバリア電極（１１）から離間した側と端部との間
の長さはＰ+型領域（４）のバリア電極（１１）の外縁
から外側に張り出した長さよりも大きい。バリア電極
（１１）に電気的に接続されたＰ+型領域（４）を介し
てＰ-型領域（６）をバリア電極（１１）に電気的に接
続する。ショットキバリア（１０）に逆電圧を印加した
ときに、Ｐ-型領域（６）のショットキバリア（１０）
に近い側の端部とショットキバリア（１０）から遠い側
の端部との間に電位差が生じる。The depth of P + (4) is deeper than that of the P − type region (6). P
The impurity concentration of the + region (4) is higher than that of the P − region (6). The length between the end of the P − -type region (6) on the barrier electrode (11) side and the end separated from the barrier electrode (11) is the barrier electrode (11) of the P + -type region (4). Greater than the length of the outer edge of the outside. The P − type region (6) is electrically connected to the barrier electrode (11) through the P + type region (4) electrically connected to the barrier electrode (11). When a reverse voltage is applied to the Schottky barrier (10), the Schottky barrier (10) in the P − type region (6)
A potential difference occurs between the end on the side closer to the Schottky barrier and the end on the side farther from the Schottky barrier (10).
次に、半導体基板（１）の上面全域にＴｉ（チタン）薄
層とＡｌ（アルミニウム）層を連続して真空蒸着して、
その蒸着層の周辺側をエッチング除去し、第１図（Ｅ）
に示すようにＴi薄層（８）とＡｌ層（９）を形成す
る。Ｔi薄層（８）は厚さ約５０Åと極薄の膜であり、
Ａｌ層（９）は厚さ約２μｍ（２００Å）の膜であるＴ
iとＡｌはいずれもＧaＡsとの間にショットキバリアを
形成する金属であるから、Ｔi薄層（８）及びＡｌ層
（９）はｎ型領域（３）との界面にショットキバリア
（１０）を形成する。しかしながら、Ｔi薄層（８）が
ショットキバリア（１０）の形成にどのように関与して
いるかは明らかでない。しかし、このことは、本願にと
って重要なことではないので、Ｔi薄層（８）とＡｌ層
（９）を合わせてバリア電極（１１）と呼ぶ。バリア電
極（１１）は、第１図（Ｅ）に示すように、その周辺側
でＰ＋型領域（接続領域）（４）に電気的に接続されて
いる。バリア電極（１１）はＰ＋型領域（４）との界面
にはショットキバリアを形成せず、両者は実質的にオー
ミック接触をしていると見なせる。バリア電極（１１）
とｎ型領域（３）との界面に形成されたショットキバリ
ア（１０）は、第２図に示すようにＰ＋型領域（４）と
Ｐ-型領域（６）に順次隣接して包囲されている。第２
図の各部の寸法を例示すると次の通りである。バリア電
極（１１）の幅ａは約９００μｍ、バリア電極（１１）
の外周端からＰ＋型領域（４）の外周端までの幅ｂは約
２０μｍ、Ｐ-型領域（６）の幅ｃは約５０〜８０μ
ｍ、Ｐ-型領域（６）の外周端とｎ型領域（３）の外周
端との間の幅ｄは約５０μｍである。半導体基板（１）
を下面全域には、Ａu（金）とＧe（ゲルマニウム）の合
金とＡuを連続して真空蒸着してオーミック電極（１
２）を形成する。Next, a Ti (titanium) thin layer and an Al (aluminum) layer are continuously vacuum-deposited on the entire upper surface of the semiconductor substrate (1),
The peripheral side of the deposited layer is removed by etching, and FIG.
A Ti thin layer (8) and an Al layer (9) are formed as shown in FIG. The Ti thin layer (8) is an extremely thin film with a thickness of about 50Å,
The Al layer (9) is a film with a thickness of about 2 μm (200 Å) T
Since both i and Al are metals that form a Schottky barrier with GaAs, the Ti thin layer (8) and the Al layer (9) have a Schottky barrier (10) at the interface with the n-type region (3). Form. However, it is not clear how the Ti thin layer (8) participates in the formation of the Schottky barrier (10). However, since this is not important for the present application, the Ti thin layer (8) and the Al layer (9) are collectively called a barrier electrode (11). As shown in FIG. 1 (E), the barrier electrode (11) is electrically connected to the P + type region (connection region) (4) on the peripheral side thereof. The barrier electrode (11) does not form a Schottky barrier at the interface with the P + type region (4), and it can be considered that the two are substantially in ohmic contact. Barrier electrode (11)
The Schottky barrier (10) formed at the interface between the n-type region (3) and the n-type region (3) is surrounded and sequentially adjacent to the P + -type region (4) and the P − -type region (6) as shown in FIG. ing. Second
The dimensions of each part in the figure are as follows. The width a of the barrier electrode (11) is about 900 μm, and the barrier electrode (11)
The width b from the outer peripheral edge of the P + -type region (4) to the outer peripheral edge of the P + -type region (4) is about 20 μm, and the width c of the P − -type region (6) is about 50 to 80 μm.
The width d between the outer peripheral edge of the m, P − -type region (6) and the outer peripheral edge of the n-type region (3) is about 50 μm. Semiconductor substrate (1)
On the entire lower surface, an alloy of Au (gold) and Ge (germanium) and Au are continuously vacuum-deposited to form an ohmic electrode (1
2) is formed.
次に、第１図（Ａ）に示すように、半導体基板（１）の
上面全域にプラズマＣＶＤ又は光ＣＶＤによってシリコ
ン酸化膜を形成する。続いて、素子中央部のシリコン酸
化膜をエッチング除去して開口（１３）を有するシリコ
ン酸化膜（１４）を形成する。更に、ＴiとＡｌを連続
して真空蒸着し、この蒸着層の素子周辺側をエッチング
除去して外部接続用の電極（１５）を形成する。電極
（１５）はシリコン酸化膜（１４）の開口（１３）を通
じてバリア電極（１１）と電気的に接続されている。な
お、電極（１５）の周端部はバリア電極（１１）の周端
部よりも外側に位置しており、バリア電極（１１）の外
周端よりも外側に延在した膨分は補助的なフィールドプ
レートとして作用する。Next, as shown in FIG. 1A, a silicon oxide film is formed on the entire upper surface of the semiconductor substrate (1) by plasma CVD or photo CVD. Then, the silicon oxide film in the central portion of the element is removed by etching to form a silicon oxide film (14) having an opening (13). Furthermore, Ti and Al are continuously vacuum-deposited, and the element peripheral side of this vapor deposition layer is removed by etching to form an electrode (15) for external connection. The electrode (15) is electrically connected to the barrier electrode (11) through the opening (13) of the silicon oxide film (14). The peripheral end of the electrode (15) is located outside the peripheral end of the barrier electrode (11), and the bulge extending outside the peripheral end of the barrier electrode (11) is auxiliary. Acts as a field plate.
こうして製作されたショットキバリアダイオードによれ
ば、高耐厚が高い歩留りで得られるし、従来のフィール
ドプレート構造、ガードリング構造で顕著に見られる耐
のバラツキも少ない。また、フィールドプレート構造で
見られる耐圧特性の熱的不安定性も解消されている。According to the Schottky barrier diode manufactured in this way, a high thickness resistance can be obtained with a high yield, and there is little variation in resistance, which is conspicuously seen in the conventional field plate structure and guard ring structure. Further, the thermal instability of the pressure resistance characteristic of the field plate structure is eliminated.
高耐圧化が達成されるのは、Ｐ-型領域（６）がｎ型領
域（３）に対して絶縁膜を介さない形の高抵抗性のＰn
接合型フィールドプレートとして作用していることによ
る。即ち、Ｐ-型領域（６）はｎ形領域（３）との界面
にＰn接合（７）を形成するとともに、導体によるフィ
ールドプレートより電界集中緩和効果の大きい高抵抗フ
ィールドプレートとなっている。即ち、ショットキバリ
ア（１０）に逆電圧を印加すると、ショットキバリア
（１０）を通じて微少な漏れ電流が流れるとともに、第
１のＰn接合（５）及び第２のＰn接合（７）を通る微少
な漏れ電流を流れる。ここで、逆電圧印加回路は、アノ
ードを構成するバリア電極（１１）とカソードを構成す
るオーミック電極（１２）に接続され、Ｐ＋型領域
（４）及びＰ−型領域（６）には直接に接続されていな
い。したがって、Ｐ＋型領域（４）及びＰ-領域（６）
を流れる漏れ電流はバリア電極（１１）に流れ込む。Ｐ
-型領域（６）は高抵抗層であるから、この微少な漏れ
電流に基づいて横方向に電位勾配が生じる。つまり、Ｐ
-型領域（６）の電位分布は、ショットキバリア（１
０）側で電位が低く、ショットキバリア（１０）から遠
ざかるにつれて電位が高くなる。したがって、第２のＰ
n接合（７）に印加される逆電圧は、ショットキバリア
（１０）側で大きく、ショットキバリア（１０）から遠
ざかるにつれて小さくなる。このため、第２のＰｎ接合
（７）から延びる空乏層は、Ｐ-型領域（６）の先端側
に行くにつれてその広がり幅が小さく形成される。Ｐ＋
型領域（４）は、Ｐ-型領域（６）に比べてそのシート
抵抗は桁違いに小さく、漏れ電流に基づく横方向の電位
勾配は実質的生じない。第２のＰn接合（７）は、第１
のＰn接合（５）を介してショットキバリア（１０）と
連続しており、ショットキバリア（１０）に逆電圧が印
加されると、ショットキバリア（１０）から延びる空乏
層と第１のＰn接合（５）から延びる空乏層と第２のＰn
接合（７）から延びる空乏層とが連続して一体化して、
結果として電界集中を良好に緩和するなめらかな空乏層
が形成される。このため、バリア電極（１１）の周縁近
傍〔Ｐ＋型領域（４）の下部近傍〕に生じる電界集中が
有効に緩和され、ショットキバリア（１０）の周辺耐圧
が向上する。なお、Ｐ＋型領域（４）は、Ｐ-型領域
（６）を設けない構造とした場合に、周知のガードリン
グ領域として機能し、ショットキバリア（１０）の周辺
耐圧を向上するように作用する。したがって、本実施例
のショットキバリアダイオードは、Ｐ＋型領域（４）の
周辺耐圧を向上しているとも言える。バリア電極（１
１）に印加される逆電圧が大きくなると、Ｐ-型領域
（６）の外周端での電界が強まり、Ｐ-（６）の外周端
の複数の微少領域で局部的なブレークダウンが生じるこ
とがあり得る。従来のショットキバリアダイオードで
は、この微少領域でのブレークダウンが引き金となって
大きな逆方向電流が流れるが、本発明に基づく第１図
（Ａ）のショットキバリアダイオードでは、Ｐ-型領域
（６）が高抵抗層であるから、Ｐ-型領域（６）の抵抗
分による電流制限が働いて、逆電流の増大が抑制され
る。このとき、Ｐ−型領域（６）は、上記のブレークダ
ウンに基づく漏れ電流によって、ショットキバリア（１
０）に近い側の端部とショットキバリア（１０）から遠
い側の端部との間の電位差が増大し、ショットキバリア
（１０）に印加する電圧を増加しても、第２のＰn接合
（７）の外周端に加わる電圧はさほど増大しなくなる。
したがって、第２のＰn接合（７）の外周端で新たなブ
レークダウンが生じ難く、漏れ電流があまり増加しない
状態が長く続く。The high breakdown voltage is achieved because the P − -type region (6) has a high resistance Pn in which the n-type region (3) does not pass through an insulating film.
Because it acts as a junction type field plate. That is, the P − type region (6) forms a Pn junction (7) at the interface with the n type region (3) and is a high resistance field plate having a larger electric field concentration relaxation effect than the field plate made of a conductor. That is, when a reverse voltage is applied to the Schottky barrier (10), a minute leakage current flows through the Schottky barrier (10) and a minute leakage current passes through the first Pn junction (5) and the second Pn junction (7). The electric current flows. Here, the reverse voltage application circuit is connected to the barrier electrode (11) forming the anode and the ohmic electrode (12) forming the cathode, and is directly connected to the P + -type region (4) and the P − -type region (6). Not connected to. Therefore, the P + type region (4) and the P − region (6)
A leakage current flowing through the barrier electrode (11) flows into the barrier electrode (11). P
Since the − type region (6) is a high resistance layer, a potential gradient is generated in the lateral direction due to this minute leakage current. That is, P
- potential distribution type region (6), the Schottky barrier (1
The potential is low on the (0) side and increases as the distance from the Schottky barrier (10) increases. Therefore, the second P
The reverse voltage applied to the n-junction (7) is large on the side of the Schottky barrier (10) and becomes small as the distance from the Schottky barrier (10) increases. Therefore, the depletion layer extending from the second Pn junction (7) is formed so that its width of extension becomes smaller toward the tip side of the P − type region (6). P +
The sheet resistance of the type region (4) is orders of magnitude smaller than that of the P − type region (6), and the potential gradient in the lateral direction due to the leakage current does not substantially occur. The second Pn junction (7) is the first
Is continuous with the Schottky barrier (10) through the Pn junction (5) and a reverse voltage is applied to the Schottky barrier (10), the depletion layer extending from the Schottky barrier (10) and the first Pn junction (10). 5) Depletion layer extending from the second Pn
The depletion layer extending from the junction (7) is continuously integrated,
As a result, a smooth depletion layer is formed which relaxes the electric field concentration well. Therefore, the electric field concentration generated in the vicinity of the peripheral edge of the barrier electrode (11) [in the vicinity of the lower portion of the P + type region (4)] is effectively mitigated, and the breakdown voltage around the Schottky barrier (10) is improved. The P + type region (4) functions as a well-known guard ring region when the P − type region (6) is not provided, and acts to improve the breakdown voltage around the Schottky barrier (10). To do. Therefore, it can be said that the Schottky barrier diode of the present embodiment improves the peripheral breakdown voltage of the P + type region (4). Barrier electrode (1
When the reverse voltage applied to 1) becomes large, the electric field at the outer peripheral edge of the P − type region (6) intensifies, and local breakdown occurs in a plurality of minute regions at the outer peripheral edge of P − (6). Can be. In the conventional Schottky barrier diode, the breakdown in this minute region triggers a large reverse current to flow, but in the Schottky barrier diode of FIG. 1 (A) according to the present invention, the P − type region (6) is formed. Is a high resistance layer, the current limitation by the resistance component of the P − type region (6) works, and the increase of the reverse current is suppressed. At this time, the P − -type region (6) is exposed to the Schottky barrier (1) by the leakage current based on the breakdown.
0) and the end farther from the Schottky barrier (10) increases in potential, and the voltage applied to the Schottky barrier (10) increases, the second Pn junction ( The voltage applied to the outer edge of 7) does not increase so much.
Therefore, new breakdown is unlikely to occur at the outer peripheral edge of the second Pn junction (7), and the state in which the leakage current does not increase much continues for a long time.
また、Ｐ＋型領域（４）は、バリア電極（１１）とＰ-
型領域（６）との接続領域として良好に作用する。即
ち、逆電圧が増大すると、第２のＰｎ接合（７）から延
びる空乏層がＰ-型領域（６）に幅広に形成される。こ
の空乏層がバリア電極（１１）に到達するとパンチスル
ーブレークダウンが生じ、オーミック電極（１２）から
バリア電極（１１）に向かって大きな逆電流が流れる。
本実施例では、接続領域であるＰ＋型領域（４）の不純
物濃度はＰ-型領域（６）に比べて桁違いに高く、Ｐ＋
型領域（４）は高不純物濃度の半導体領域となってい
る。したがって、Ｐ＋型領域（４）では上記の空乏層が
広がり難く、これら空乏層がバリア電極（１１）に到達
することが防止されている。The P + type region (4) is connected to the barrier electrode (11) and P −.
It works well as a connection area with the mold area (6). That is, when the reverse voltage increases, a depletion layer extending from the second Pn junction (7) is formed wide in the P − type region (6). When this depletion layer reaches the barrier electrode (11), punch-through breakdown occurs and a large reverse current flows from the ohmic electrode (12) to the barrier electrode (11).
In this embodiment, the impurity concentration of a connection region P + -type region (4) is P - incomparably higher than that of the mold region (6), P +
The mold region (4) is a semiconductor region having a high impurity concentration. Therefore, the depletion layer is hard to spread in the P + type region (4), and these depletion layers are prevented from reaching the barrier electrode (11).
更に、本実施例のショットキバリアダイオードでは、前
述のように電極（１５）のバリア電極（１１）から外側
に延びた部分が補助的フィールドプレート（第２のフィ
ールドプレート）として作用し、高速転流時おける耐圧
（以下、単に高速耐圧という）を向上できる。即ち、高
速転流時において、Ｐ-型領域（６）は、その下方のｎ
型領域（３）と相俟って抵抗と容量から構成される分布
定数回路（または集中定数回路）を形成すると考えられ
る。このため、高速点流時においては、P-型領域（６）
の電位分布が上記分布定数回路の時定数をもって形成さ
れる。即ち、Ｐ-型領域（６）の電位分布が印加された
逆電圧に対応した電位分布になるまでに時間的な遅れが
生じる。したがって、高速転流時は第２のＰn接合
（７）から延びる空乏層（抵抗性Ｐn接合型フィールド
プレートに基づく空乏層）が電界集中を良好に緩和する
空乏層、即ち印加された逆電圧に対応した空乏層となる
までに時間がかかり、定常時に比べてアラバンシェ降伏
が起こり易い状態にある。結果として、第２のフィール
ドプレートがない場合の高速耐圧は、定常時の耐圧、即
ち、直流電圧印加時の耐圧（以下、単に直流耐圧と言
う）よりも低下し易い。本実施例のショットキバリアダ
イオードによれば、第２のフィールドプレートとその下
方のシリコン酸化膜（１４）、Ｐ-型領域（６）及びｎ
型領域（３）とが相俟って形成する分布定数回路の時定
数が無視できる程度に小さいから、高周波転流時には、
第２のフィールドプレートに基づく空乏層が応答性良く
形成され、この空乏層によって電界集中を良好に緩和す
ることができる。したがって、高速転流時においても定
常時とはほぼ等しい耐圧を得ることができる。また、本
実施例ではＰ-型領域（６）をイオン注入とその後の熱
処理で形成したので、第２のＰn接合（７）の漏れ電流
レベルが、Ｐ-型領域（６）の熱拡散等で形成して得ら
れるＰn接合の漏れ電流レベルよりも大きくなってい
る。したがって、高周波動作時の空乏層の応答性の点で
一段と有利となっている。なお、イオン注入とその後の
熱処理で形成したＰn接合であっても、漏れ電流のレベ
ルはショットキバリアの漏れ電流レベルに比べて桁違い
に小さい。したがって、本実施例のショットキバリアダ
イオードによれば、本出願人によって先に特願昭６２−
３０７１９６号として出願されているショットキバリア
型の抵抗性フィールドプレートにより高耐圧化構造より
も、漏れ電流レベルの小さい高耐圧化ショットキバリア
ダイオードを実現できると言える。高速転流時から定常
時に近づくにつれて、Ｐ-型領域（６）には印加された
逆電圧に対応した電位分布が形成され、この電位分布に
基づいて広がる空乏層によって電界集中が良好に緩和さ
れる。なお、直流耐圧は第２のフィールドプレートの有
無では耐圧レベルに差異が認められない。したがって、
定常時では、抵抗性Ｐn接合型フィールドプレートの効
果が強力であり、第２のフィールドプレートの作用は-
型領域（６）にシールドされることもあって弱いものと
考えられる。以上のように、本実施例のショットキバリ
アダイオードによれば、高耐圧が高い歩留まりで得ら
れ、かつ耐圧特性が安定であり、かつＧaＡsショットキ
バリアダイアードの特徴である高周波（高速）動作が大
電流・高耐圧化の条件の下で余裕をもって可能となる。Furthermore, in the Schottky barrier diode of the present embodiment, as described above, the portion of the electrode (15) extending outward from the barrier electrode (11) acts as an auxiliary field plate (second field plate), and high-speed commutation occurs. The withstand voltage (hereinafter, simply referred to as high-speed withstand voltage) can be improved. That is, at the time of high-speed commutation, the P − -type region (6) has n below it.
It is considered that a distributed constant circuit (or a lumped constant circuit) composed of a resistor and a capacitor is formed in combination with the mold region (3). Therefore, at the time of high-speed point flow, P - type region (6)
Is formed with the time constant of the above distributed constant circuit. That is, there is a time delay until the potential distribution of the P − type region (6) becomes the potential distribution corresponding to the applied reverse voltage. Therefore, at the time of high-speed commutation, the depletion layer extending from the second Pn junction (7) (the depletion layer based on the resistive Pn junction type field plate) favorably relaxes the electric field concentration, that is, the applied reverse voltage. It takes time to form the corresponding depletion layer, and the arabanche breakdown is more likely to occur than in the steady state. As a result, the high-speed breakdown voltage without the second field plate is likely to be lower than the steady-state breakdown voltage, that is, the breakdown voltage when a DC voltage is applied (hereinafter, simply referred to as DC breakdown voltage). According to the Schottky barrier diode of the present embodiment, the second field plate and the silicon oxide film (14) therebelow, the P − type region (6) and n.
Since the time constant of the distributed constant circuit formed together with the mold region (3) is so small that it can be ignored,
A depletion layer based on the second field plate is formed with good responsiveness, and this depletion layer can satisfactorily relax electric field concentration. Therefore, even at the time of high-speed commutation, it is possible to obtain a withstand voltage that is almost the same as that in the steady state. Further, in this embodiment, since the P − type region (6) is formed by the ion implantation and the subsequent heat treatment, the leakage current level of the second Pn junction (7) is the thermal diffusion of the P − type region (6). It is higher than the leakage current level of the Pn junction obtained by forming the above. Therefore, it is further advantageous in the response of the depletion layer during high frequency operation. Even with a Pn junction formed by ion implantation and subsequent heat treatment, the level of leakage current is orders of magnitude smaller than the leakage current level of the Schottky barrier. Therefore, according to the Schottky barrier diode of the present embodiment, the applicant of the present invention has previously proposed Japanese Patent Application No. 62-
It can be said that the Schottky barrier type resistive field plate filed as No. 307196 can realize a high breakdown voltage Schottky barrier diode having a smaller leakage current level than the high breakdown voltage structure. A potential distribution corresponding to the reverse voltage applied is formed in the P − type region (6) from the time of high-speed commutation to the time of steady state, and the electric field concentration is satisfactorily relaxed by the depletion layer spreading based on this potential distribution. It It should be noted that the DC withstand voltage does not show any difference in withstand voltage level with or without the second field plate. Therefore,
In a steady state, the effect of the resistive Pn junction type field plate is strong, the effect of the second field plate -
It is considered weak because it is shielded by the mold region (6). As described above, according to the Schottky barrier diode of the present embodiment, a high breakdown voltage is obtained at a high yield, the breakdown voltage characteristics are stable, and the high frequency (high speed) operation characteristic of the GaAs Schottky barrier diad is large. It becomes possible with a margin under the conditions of current and high breakdown voltage.
変形例 本発明の前記実施例は種々の変更が可能である。Modifications The embodiment of the present invention can be variously modified.
例えば、Ｐ-型領域（６）のシート抵抗は、素子の構
造、サイズによって効果的な範囲が変わるが、Ｐ-型領
域（６）の外周端でブレークダウンが起きた場合、この
ブレークダウンに基づく漏れ電流を十分に制限でき、ま
た、電界集中を良好に緩和する空乏層が形成されるよう
に１ＫΩ／□以上とするのが望ましい。For example, P - sheet resistance of type region (6), the structure of the element, but the effective range varies depending on the size, P - if the breakdown occurs at the outer peripheral edge of the mold region (6), in the breakdown It is desirable that the leakage current is sufficiently limited, and the depletion layer that relaxes the electric field concentration well is formed to be 1 KΩ / □ or more.
Ｐ-型領域（６）のショットキバリア（１０）に近い側
の端部とショットキバリア（１０）から遠い側の端部と
の間に電位差は、実用的には降伏電圧印加時において降
伏電圧の１／４以上、望ましくは１／２以上とするのが
よい。即ち、この程度の電位差が生じるように、Ｐ-型
領域（６）のシート抵抗、長さ、Ｐn接合（７）の逆方
向特性を設定すべきである。The potential difference between the end of the P − -type region (6) near the Schottky barrier (10) and the end of the P − -type region (6) far from the Schottky barrier (10) is practically equivalent to the breakdown voltage when the breakdown voltage is applied. It is preferably ¼ or more, and more preferably ½ or more. That is, the sheet resistance and length of the P − type region (6) and the reverse direction characteristics of the Pn junction (7) should be set so that such a potential difference is generated.
また、例えば、Ｐ-型領域（６）は半導体基板（１）の
上面にエピタキシャル成長によって形成してもよい。ま
た、Ｐ-型領域（６）は、熱拡散等で形成してもよい。
しかし、Ｐ-型領域（６）のシート抵抗を精度よく設定
できる点等においては、実施例のようにイオン注入を行
ってから熱処理を施す方法が有利である。即ち、イオン
注入を行いその後に熱処理を施す方法では、イオン注入
によってドーズ量を精度よく設定できるし、その後の熱
処理の条件（熱処理時間、熱処理温度等）によって漏れ
電流レベルを決定する要因であるＰn接合の結晶性及び
Ｐ-型領域（６）のシート抵抗を決定する要因であるイ
オン化率が決まる。したがって、イオン注入量及び熱処
理の条件を所定に選ぶことで、第２のＰn接合（７）の
漏れ電流レベル及びＰ-型領域（６）のシート抵抗を所
望に設定することができる。Further, for example, the P − type region (6) may be formed on the upper surface of the semiconductor substrate (1) by epitaxial growth. Further, the P − type region (6) may be formed by thermal diffusion or the like.
However, in that the sheet resistance of the P − type region (6) can be set accurately, the method of performing the ion implantation and then the heat treatment as in the embodiment is advantageous. That is, in the method in which ion implantation is performed and then heat treatment is performed, the dose amount can be accurately set by ion implantation, and Pn which is a factor that determines the leakage current level depending on the subsequent heat treatment conditions (heat treatment time, heat treatment temperature, etc.). The ionization rate, which is a factor that determines the crystallinity of the junction and the sheet resistance of the P − type region (6), is determined. Therefore, the leakage current level of the second Pn junction (7) and the sheet resistance of the P − -type region (6) can be set as desired by selecting the ion implantation amount and the heat treatment condition.
ＧaＡs以外にもＡｌＧaＡs（砒化アルミニウム−ガリウ
ム）、ＧaＰ（燐化ガリウム）、ＩnＰ（燐化インジウ
ム）等のIII〜Ｖ属化合物半導体、他の化合物半導体、
更にはシリコンを用いた半導体装置にも有効である。In addition to GaAs, III-V group compound semiconductors such as AlGaAs (aluminum arsenide-gallium), GaP (gallium phosphide) and InP (indium phosphide), other compound semiconductors,
Furthermore, it is also effective for a semiconductor device using silicon.
集積回路中に形成した半導体装置にも適用してもよい
し、実施例とは半導体領域の導電型を反対としてもよ
い。また、Ｐn接合ダイオードにも適用できる。It may also be applied to a semiconductor device formed in an integrated circuit, or the conductivity type of a semiconductor region may be opposite to that of the embodiment. It can also be applied to a Pn junction diode.
第１の半導体領域と第２の半導体領域と接続領域とが異
なる半導体材料で形成されてもよい。The first semiconductor region, the second semiconductor region, and the connection region may be formed of different semiconductor materials.
第２のフィールドプレートは抵抗体から成るフィールド
プレートとしてもよい。この抵抗性フィールドプレート
は一例として、電極（１５）を構成するＴi層を酸化し
て形成する。第２のフィールドプレートを抵抗性フィー
ルドプレートとした場合、高速転流時の変位電流に基づ
いて横方向に電位勾配が生じる。この結果、第２のフィ
ールドプレートの外周端での電界集中が緩和されて、高
速耐圧が直流耐圧レベルに安定して得られる半導体装置
を実現できる。The second field plate may be a field plate made of a resistor. This resistive field plate is formed, for example, by oxidizing the Ti layer forming the electrode (15). When the second field plate is a resistive field plate, a potential gradient is generated in the lateral direction based on the displacement current during high-speed commutation. As a result, the electric field concentration at the outer peripheral edge of the second field plate is relaxed, and a semiconductor device in which a high-speed withstand voltage is stably obtained at a DC withstand voltage level can be realized.
本実施例では、整流障壁に逆電圧が印加されたとき、整
流障壁から広がる空乏層のみならず、ｎ型領域３とＰ+
型領域４との間に形成される第１のＰ接合及びｎ型領域
３とＰ-型領域６との間に形成される第２のＰｎ接合か
ら広がる空乏層も発生し、これらが連続する。Ｐ-領域
６はｎ型領域３に対して絶縁膜を介さない形のフィール
ドプとして作用し、Ｐ-領域６に生ずる電位差に基づい
て「なめらかな空乏層」が形成される。この「なめらか
な空乏層」により、整流障壁の周辺近傍に生じる電界集
中が有効に緩和される。In this embodiment, when a reverse voltage is applied to the rectification barrier, not only the depletion layer extending from the rectification barrier but also the n-type region 3 and P +
A depletion layer extending from the first P-junction formed with the type region 4 and the second Pn-junction formed between the n-type region 3 and the P − type region 6 is also generated, and these depletion layers are continuous. . The P − region 6 acts as a field trap on the n-type region 3 without an insulating film, and a “smooth depletion layer” is formed based on the potential difference generated in the P − region 6. This "smooth depletion layer" effectively relaxes the electric field concentration that occurs near the periphery of the rectification barrier.
更に、不純物濃度の相対的に大きいＰ+型領域４を介し
てＰ-型領域６をバリア電極１１に接続し、Ｐ-型領域６
より深くＰ+型領域４を形成したので、逆電圧印加時に
バリア電極１１に空乏層が到達して発生するパンチスル
ーブレークダウンを防止することができる。Furthermore, P through a relatively large P + -type region 4 having an impurity concentration - Connect type region 6 in the barrier electrode 11, P - type region 6
Since the P + type region 4 is formed deeper, it is possible to prevent punch-through breakdown that occurs when the depletion layer reaches the barrier electrode 11 when a reverse voltage is applied.
発明の効果 本発明によれば、整流障壁の周辺近傍に生じる電界集中
を有効に緩和するとともに、パンチスルーブレークダウ
ンの発生を防止して、高耐圧で且つ信頼性の高い半導体
装置を得ることができる。EFFECTS OF THE INVENTION According to the present invention, it is possible to effectively alleviate the electric field concentration generated in the vicinity of the periphery of the rectification barrier, prevent the occurrence of punch-through breakdown, and obtain a highly reliable and highly reliable semiconductor device. it can.
第１図は本発明を実施したショットキバリアダイオード
の製造方法を示す工程図、第２図はショットキバリアダ
イオードの平面図である。 （１）……半導体基板、（２）……ｎ+型領域、（３）
……ｎ型領域（第１の導電型を有する第１の半導体領
域）、（４）……Ｐ＋型領域（接続領域）、（５）……
第１のＰn接合、（６）……Ｐ-型領域（第２の導電型を
有する第２の半導体領域）、（７）……第２のＰn接
合、（８）……Ｔi薄層、（９）……Ａｌ層、（１０）
……ショットキバリア（整流障壁）、（１１）……バリ
ア電極（整流障壁形成手段）、FIG. 1 is a process diagram showing a method of manufacturing a Schottky barrier diode embodying the present invention, and FIG. 2 is a plan view of the Schottky barrier diode. (1) ... semiconductor substrate, (2) ... n + type region, (3)
... n-type region (first semiconductor region having first conductivity type), (4) ... P + -type region (connection region), (5) ...
First Pn junction, (6) ... P − type region (second semiconductor region having second conductivity type), (7)… Second Pn junction, (8)… Ti thin layer, (9) ... Al layer, (10)
...... Schottky barrier (rectifying barrier), (11) …… Barrier electrode (rectifying barrier forming means),
Claims (2)
と、電極を備えて前記第１の半導体領域との間に整流障
壁を形成するように前記第１の半導体領域に隣接して形
成された整流障壁形成手段と、前記第１の導電型と反対
の導電型である第２の導電型を有し且つ前記整流障壁を
包囲して形成された第２の半導体領域とを備えた半導体
装置において、 前記第１の導電型と反対の導電型である第２の導電型を
有する接続領域を、前記第２の半導体領域の内側で前記
整流障壁を包囲し且つ前記第１の半導体領域に隣接して
形成し、 前記接続領域の深さは前記第２の半導体領域の深さより
深く、 前記接続領域の不純物濃度は前記第２の半導体領域の不
純物濃度より高く、 前記第２の半導体領域の前記電極側の端部の前記電極か
ら離間した側の端部との間の長さは前記接続領域の前記
電極の外縁から外側に張り出した長さよりも大きく、 前記電極に電気的に接続された前記接続領域を介して前
記第２の半導体領域を前記電極に電気的に接続し、 前記整流障壁に逆電圧を印加したときに、前記第２の半
導体領域の前記整流障壁に近い側の端部と前記整流障壁
からの遠い側の端部との間に電位差が生じることを特徴
とする半導体装置。1. A first semiconductor region adjacent to the first semiconductor region having a first conductivity type and an electrode to form a rectifying barrier between the first semiconductor region and the first semiconductor region. And a second semiconductor region having a second conductivity type opposite to the first conductivity type and surrounding the rectification barrier. In the semiconductor device, a connection region having a second conductivity type opposite to the first conductivity type surrounds the rectification barrier inside the second semiconductor region and the first semiconductor region. The connection region is deeper than the second semiconductor region, the connection region has an impurity concentration higher than the second semiconductor region, and the second semiconductor region has an impurity concentration higher than that of the second semiconductor region. And an end portion of the end portion on the side of the electrode separated from the electrode Is longer than the length of the connection region protruding outward from the outer edge of the electrode, and the second semiconductor region is electrically connected to the electrode via the connection region electrically connected to the electrode. Electrically connected and applying a reverse voltage to the rectification barrier, a potential difference is generated between the end of the second semiconductor region on the side close to the rectification barrier and the end on the side far from the rectification barrier. A semiconductor device characterized by being generated.
と、該第１の半導体領域に隣接して前記第１の半導体領
域との間にショットキバリアを形成するバリア電極と、
前記第１の導電型と反対の導電型である第２の導電型を
有し且つ前記ショットキバリアを包囲して形成された第
２の半導体領域とを備えた半導体装置において、 前記第１の導電型と反対の導電型である第２の導電型を
有する接続領域を、前記第２の半導体領域の内側で前記
ショットキバリアを包囲し且つ前記第１の半導体領域に
隣接して形成し、 前記接続領域の深さは前記第２の半導体領域の深さより
深く、 前記接続領域の不純物濃度は前記第２の半導体領域の不
純物濃度より高く、 前記第２の半導体領域の前記バリア電極側の端部と前記
バリア電極から離間した側の端部との間の長さは前記接
続領域の前記バリア電極の外縁から外側に張り出した長
さよりも大きく、 前記バリア電極に電気的に接続された前記接続領域を介
して前記第２の半導体領域を前記バリア電極に電気的に
接続し、 前記ショットキバリアに逆電圧を印加したときに、前記
第２の半導体領域の前記ショットキバリアに近い側の端
部と前記ショットキバリアから遠い側の端部との間に電
位差が生じることを特徴とする半導体装置。2. A first semiconductor region having a first conductivity type, and a barrier electrode adjacent to the first semiconductor region and forming a Schottky barrier between the first semiconductor region and the first semiconductor region.
A second semiconductor region having a second conductivity type opposite to the first conductivity type and including a second semiconductor region formed surrounding the Schottky barrier, wherein the first conductivity type is provided. A connection region having a second conductivity type that is opposite the conductivity type is formed inside the second semiconductor region, surrounding the Schottky barrier and adjacent to the first semiconductor region; The depth of the region is deeper than the depth of the second semiconductor region, the impurity concentration of the connection region is higher than the impurity concentration of the second semiconductor region, and the end portion of the second semiconductor region on the barrier electrode side is formed. The length between the end portion on the side separated from the barrier electrode is larger than the length of the connection region protruding outward from the outer edge of the barrier electrode, and the connection region electrically connected to the barrier electrode is formed. Through the second When a semiconductor region is electrically connected to the barrier electrode and a reverse voltage is applied to the Schottky barrier, an end portion of the second semiconductor region on the side close to the Schottky barrier and an end on the side far from the Schottky barrier. A semiconductor device having a potential difference between the semiconductor device and the semiconductor device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1073964A JPH0620125B2 (en) | 1989-03-28 | 1989-03-28 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1073964A JPH0620125B2 (en) | 1989-03-28 | 1989-03-28 | Semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02253659A JPH02253659A (en) | 1990-10-12 |
| JPH0620125B2 true JPH0620125B2 (en) | 1994-03-16 |
Family
ID=13533269
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1073964A Expired - Fee Related JPH0620125B2 (en) | 1989-03-28 | 1989-03-28 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0620125B2 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SE9700156D0 (en) * | 1997-01-21 | 1997-01-21 | Abb Research Ltd | Junction termination for Si C Schottky diode |
| JP5216183B2 (en) * | 2004-04-13 | 2013-06-19 | 日産自動車株式会社 | Semiconductor device |
| JP5494848B2 (en) * | 2013-02-01 | 2014-05-21 | 日産自動車株式会社 | Semiconductor device |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4831391A (en) * | 1971-08-26 | 1973-04-24 | ||
| JPS5223217A (en) * | 1975-08-15 | 1977-02-22 | Pentel Kk | Information input unit |
| JPS562672A (en) * | 1979-06-20 | 1981-01-12 | Shindengen Electric Mfg Co Ltd | Schottky barrier diode |
-
1989
- 1989-03-28 JP JP1073964A patent/JPH0620125B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02253659A (en) | 1990-10-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10937784B2 (en) | Method of manufacturing a semiconductor device | |
| US7851881B1 (en) | Schottky barrier diode (SBD) and its off-shoot merged PN/Schottky diode or junction barrier Schottky (JBS) diode | |
| US4607270A (en) | Schottky barrier diode with guard ring | |
| US9397022B2 (en) | Semiconductor device having a locally reinforced metallization structure | |
| JP3417013B2 (en) | Insulated gate bipolar transistor | |
| JP4994261B2 (en) | Diode with reduced on-resistance and associated manufacturing method | |
| KR910008712B1 (en) | Schottky barrier semiconductor device | |
| US20220209010A1 (en) | Semiconductor device and method for manufacturing the same | |
| KR920006429B1 (en) | Semiconductor devices | |
| JPH0620125B2 (en) | Semiconductor device | |
| JP3067034B2 (en) | Schottky barrier semiconductor device | |
| JP3103665B2 (en) | Semiconductor device | |
| JPH0618280B2 (en) | Schottky barrier semiconductor device | |
| JPH03185870A (en) | Semiconductor device | |
| JPH0574231B2 (en) | ||
| JP4066886B2 (en) | Semiconductor device having Schottky barrier and manufacturing method thereof | |
| JPH065735B2 (en) | Semiconductor device | |
| KR20160116294A (en) | Schottky diode | |
| KR0162596B1 (en) | A semiconductor device and method for fabricating thereof | |
| JPH0389554A (en) | Schottky barrier semiconductor device | |
| WO2012054032A1 (en) | Embedded wells merged pn/schottky diode | |
| JPH0652787B2 (en) | Shutter-barrier barrier semiconductor device | |
| JPH0618274B2 (en) | Method of manufacturing Schottky barrier semiconductor device | |
| JPS594176A (en) | Field effect semiconductor device | |
| JPH0618272B2 (en) | Shutter-barrier barrier semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |