JPH0620077B2 - ダーリントントランジスタ - Google Patents
ダーリントントランジスタInfo
- Publication number
- JPH0620077B2 JPH0620077B2 JP62310505A JP31050587A JPH0620077B2 JP H0620077 B2 JPH0620077 B2 JP H0620077B2 JP 62310505 A JP62310505 A JP 62310505A JP 31050587 A JP31050587 A JP 31050587A JP H0620077 B2 JPH0620077 B2 JP H0620077B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- stage
- base
- darlington
- speed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004020 conductor Substances 0.000 claims description 5
- 239000000969 carrier Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/34—DC amplifiers in which all stages are DC-coupled
- H03F3/343—DC amplifiers in which all stages are DC-coupled with semiconductor devices only
- H03F3/3432—DC amplifiers in which all stages are DC-coupled with semiconductor devices only with bipolar transistors
- H03F3/3435—DC amplifiers in which all stages are DC-coupled with semiconductor devices only with bipolar transistors using Darlington amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/04—Modifications for accelerating switching
- H03K17/041—Modifications for accelerating switching without feedback from the output circuit to the control circuit
- H03K17/0412—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit
- H03K17/04126—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit in bipolar transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/60—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
- H03K17/615—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors in a Darlington configuration
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Bipolar Integrated Circuits (AREA)
- Bipolar Transistors (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、後段トランジスタのベース部のキャリアを引
き出すために前段トランジスタのベースとの間にスピー
ドアップダイオードが接続されるダーリントントランジ
スタに関する。
き出すために前段トランジスタのベースとの間にスピー
ドアップダイオードが接続されるダーリントントランジ
スタに関する。
〔従来の技術〕 トランジスタの容量を大きくするために複数のトランジ
スタをダーリントン接続し、ターンオフ時間を短くする
ために後段トランジスタのベースと前段トランジスタの
ベースとがスピードアップダイオードを介して結線され
る。第２図(a)，(b)はその等価回路を示し、図ａは２段
ダーリントントランジスタで、後段（出力段）NPNトラ
ンジスタ12のベースと前段NPN トランジスタ11のベース
の間にスピードアップトランジスタ21が順方向に接続さ
れている。図ｂは３段ダーリントントランジスタで、第
二段NPN トランジスタ12のベースと前段NPN トランジス
タ11のベースの間にスピードアップダイオード21が、最
終段（出力段）NPNトランジスタ13のベースと前段トラ
ンジスタ11のベースとの間にスピードアップダイオード
22がそれぞれ順方向に接続されている。第３図(a)，(b)
は第２図に等価回路で示したダーリントントランジスタ
の半導体チップに対する配線を示すもので、第３図(a)
の２段ダーリントントランジスタでは、ベース端子Ｂは
半導体チップ１の上の前段トランジスタのベース電極31
およびスピードアップダイオード21を介して前段トラン
ジスタのエミッタ電極を兼ねる後段トランジスタのベー
ス電極32とそれぞれAl線４で接続されている。そしてエ
ミッタ端子Ｅは、後段トランジスタの複数のエミッタ電
極33とそれぞれAl線４で接続されている。第３図(b)の
３段ダーリントントランジスタでは、ベース端子Ｂは、
前段トランジスタのベース電極31，スピードアップダイ
オード21を介して前段トランジスタのエミッタ電極を兼
ねる第二段トランジスタのベース電極32、ならびにスピ
ードアップダイオード22を介して第二段トランジスタの
エミッタ電極を兼ねる最終段トランジスタのベース電極
34とそれぞれAl線４で接続されている。エミッタ端子Ｅ
は最終段すなわち出力段トランジスタの複数のエミッタ
電極35とそれぞれAl線４で接続されている。
スタをダーリントン接続し、ターンオフ時間を短くする
ために後段トランジスタのベースと前段トランジスタの
ベースとがスピードアップダイオードを介して結線され
る。第２図(a)，(b)はその等価回路を示し、図ａは２段
ダーリントントランジスタで、後段（出力段）NPNトラ
ンジスタ12のベースと前段NPN トランジスタ11のベース
の間にスピードアップトランジスタ21が順方向に接続さ
れている。図ｂは３段ダーリントントランジスタで、第
二段NPN トランジスタ12のベースと前段NPN トランジス
タ11のベースの間にスピードアップダイオード21が、最
終段（出力段）NPNトランジスタ13のベースと前段トラ
ンジスタ11のベースとの間にスピードアップダイオード
22がそれぞれ順方向に接続されている。第３図(a)，(b)
は第２図に等価回路で示したダーリントントランジスタ
の半導体チップに対する配線を示すもので、第３図(a)
の２段ダーリントントランジスタでは、ベース端子Ｂは
半導体チップ１の上の前段トランジスタのベース電極31
およびスピードアップダイオード21を介して前段トラン
ジスタのエミッタ電極を兼ねる後段トランジスタのベー
ス電極32とそれぞれAl線４で接続されている。そしてエ
ミッタ端子Ｅは、後段トランジスタの複数のエミッタ電
極33とそれぞれAl線４で接続されている。第３図(b)の
３段ダーリントントランジスタでは、ベース端子Ｂは、
前段トランジスタのベース電極31，スピードアップダイ
オード21を介して前段トランジスタのエミッタ電極を兼
ねる第二段トランジスタのベース電極32、ならびにスピ
ードアップダイオード22を介して第二段トランジスタの
エミッタ電極を兼ねる最終段トランジスタのベース電極
34とそれぞれAl線４で接続されている。エミッタ端子Ｅ
は最終段すなわち出力段トランジスタの複数のエミッタ
電極35とそれぞれAl線４で接続されている。
しかし、このような結線ではベース，エミッタ間逆バイ
アスによるダーリントントランジスタのオフ時に、第３
図(a)の後段トランジスタのベース電極32のボンディン
グパット部51付近とボンディングパットより遠い、例え
ば部分52とではキャリア抜け方のバランスが悪く、キャ
リアの多い部分52はオフ状態になるのがおくれオン状態
のままとなり、そこに電流が集中して破壊することがあ
る。同様なことが第３図(b)に示す３段ダーリントント
ランジスタの最終段すなわち出力段トランジスタのベー
ス電極33のボンディングパット51とボンディングパット
51より遠い部分52との間にも起こる。
アスによるダーリントントランジスタのオフ時に、第３
図(a)の後段トランジスタのベース電極32のボンディン
グパット部51付近とボンディングパットより遠い、例え
ば部分52とではキャリア抜け方のバランスが悪く、キャ
リアの多い部分52はオフ状態になるのがおくれオン状態
のままとなり、そこに電流が集中して破壊することがあ
る。同様なことが第３図(b)に示す３段ダーリントント
ランジスタの最終段すなわち出力段トランジスタのベー
ス電極33のボンディングパット51とボンディングパット
51より遠い部分52との間にも起こる。
本発明の目的は、オフ時の出力段すなわち最終段トラン
ジスタのベース内部での電流バランスが悪くなり、キャ
リアの残る所でオフ状態がおくれて電流集中の起こる欠
点を減少させ、出力段トランジスタのベース部のキャリ
アが均一に引き出されて逆バイアス時安全動作領域の拡
大したダーリントントランジスタを提供することにあ
る。
ジスタのベース内部での電流バランスが悪くなり、キャ
リアの残る所でオフ状態がおくれて電流集中の起こる欠
点を減少させ、出力段トランジスタのベース部のキャリ
アが均一に引き出されて逆バイアス時安全動作領域の拡
大したダーリントントランジスタを提供することにあ
る。
上記の目的を達成するために、本発明は、後段トランジ
スタのベース部と前段トランジスタのベース部がスピー
ドアップダイオードを介して２段以上接続されるダーリ
ントントランジスタにおいて、出力段すなわち最終段ト
ランジスタのベース部への導線によるスピードアップダ
イオードの接続がベース部に分散して位置する複数の個
所との間でそれぞれなされたものとする。
スタのベース部と前段トランジスタのベース部がスピー
ドアップダイオードを介して２段以上接続されるダーリ
ントントランジスタにおいて、出力段すなわち最終段ト
ランジスタのベース部への導線によるスピードアップダ
イオードの接続がベース部に分散して位置する複数の個
所との間でそれぞれなされたものとする。
出力段トランジスタのベース部のスピードアップダイオ
ードを介しての前段トランジスタとの接続がベース部の
分散した複数の個所とそれぞれ導線によって行われるた
め、出力段トランジスタのベース部からのオフ時におけ
るキャリアの引出しが均一化し、電流集中が起きにくく
なる。
ードを介しての前段トランジスタとの接続がベース部の
分散した複数の個所とそれぞれ導線によって行われるた
め、出力段トランジスタのベース部からのオフ時におけ
るキャリアの引出しが均一化し、電流集中が起きにくく
なる。
第１図(a)，(b)に２段および３段ダーリントントランジ
スタにおける本発明の実施例を示し、第２，第３図と共
通の部分には同一の符号が付されている。第１図(a)に
示す２段ダーリントントランジスタにおいては、前段ト
ランジスタのエミッタ電極を兼ねる後段トランジスタの
ベース電極32の６個所が３個のスピードアップダイオー
ド21を介してAl線４でベース端子Ｂと接続されている。
同様に、第１図(b)に示す３段ダーリントントランジス
タでは、第二段トランジスタのエミッタ電極を兼ねる最
終段トランジスタのベース電極34の６個所が３個のスピ
ードアップダイオード22を介してAl線４でベース端子Ｂ
と接続されている。しかし第二段トランジスタのベース
電極32は１個所でスピードアップダイオード21を介して
ベース端子Ｂと接続されている。また第二段トランジス
タのエミッタ電極を兼ねる前段トランジスタのベース電
極31は２個所設けられ、それぞれベース端子Ｂと接続さ
れている。出力段トランジスタのベース電極32，34のス
ピードアップダイオードから遠い個所の接続導線４が、
近い個所の接続導線４の延長部となっているのは、接続
導線の数を減らして線間の短絡を避けるためである。
スタにおける本発明の実施例を示し、第２，第３図と共
通の部分には同一の符号が付されている。第１図(a)に
示す２段ダーリントントランジスタにおいては、前段ト
ランジスタのエミッタ電極を兼ねる後段トランジスタの
ベース電極32の６個所が３個のスピードアップダイオー
ド21を介してAl線４でベース端子Ｂと接続されている。
同様に、第１図(b)に示す３段ダーリントントランジス
タでは、第二段トランジスタのエミッタ電極を兼ねる最
終段トランジスタのベース電極34の６個所が３個のスピ
ードアップダイオード22を介してAl線４でベース端子Ｂ
と接続されている。しかし第二段トランジスタのベース
電極32は１個所でスピードアップダイオード21を介して
ベース端子Ｂと接続されている。また第二段トランジス
タのエミッタ電極を兼ねる前段トランジスタのベース電
極31は２個所設けられ、それぞれベース端子Ｂと接続さ
れている。出力段トランジスタのベース電極32，34のス
ピードアップダイオードから遠い個所の接続導線４が、
近い個所の接続導線４の延長部となっているのは、接続
導線の数を減らして線間の短絡を避けるためである。
第４図は第１図(a)に示した本発明の実施例のダーリン
トントランジスタと第３図(a)に示した従来のダーリン
トントランジスタの逆バイアス時安全動作領域をそれぞ
れ41,42 で示すもので、これによれば本発明により安全
動作領域が拡大されたことがわかる。
トントランジスタと第３図(a)に示した従来のダーリン
トントランジスタの逆バイアス時安全動作領域をそれぞ
れ41,42 で示すもので、これによれば本発明により安全
動作領域が拡大されたことがわかる。
本発明によれば、ダーリントントランジスタの出力段ト
ランジスタのベース部と前段トランジスタのベース部と
のスピードアップダイオードを介しての接続を、出力段
トランジスタのベース部内の分散した個所と導線を用い
てそれぞれ行うことにより、出力段トランジスタのベー
ス部からのキャリアの引き出しが均一に行われる結果、
電流集中による破壊の生ずることが防止され、逆バイア
ス安全動作領域が拡大する。
ランジスタのベース部と前段トランジスタのベース部と
のスピードアップダイオードを介しての接続を、出力段
トランジスタのベース部内の分散した個所と導線を用い
てそれぞれ行うことにより、出力段トランジスタのベー
ス部からのキャリアの引き出しが均一に行われる結果、
電流集中による破壊の生ずることが防止され、逆バイア
ス安全動作領域が拡大する。
第１図(a)，(b)は本発明の実施例のダーリントントラン
ジスタの平面図、第２図(a)，(b)は本発明の実施される
ダーリントントランジスタの等価回路図、第３図は従来
のダーリントントランジスタの平面図で以上各図の(a)
は２段ダーリントントランジスタ、(b)は３段ダーリン
トントランジスタ、第４図は本発明の実施例と従来例の
ダーリントントランジスタの逆バイアス時安全動作領域
を示す線図である。 21：スピードアップダイオード、31：前段トランジスタ
ベース電極、32：後段トランジスタベース電極、33：後
段トランジスタエミッタ電極。
ジスタの平面図、第２図(a)，(b)は本発明の実施される
ダーリントントランジスタの等価回路図、第３図は従来
のダーリントントランジスタの平面図で以上各図の(a)
は２段ダーリントントランジスタ、(b)は３段ダーリン
トントランジスタ、第４図は本発明の実施例と従来例の
ダーリントントランジスタの逆バイアス時安全動作領域
を示す線図である。 21：スピードアップダイオード、31：前段トランジスタ
ベース電極、32：後段トランジスタベース電極、33：後
段トランジスタエミッタ電極。
Claims (1)
- 【請求項１】後段トランジスタのベース部と前段トラン
ジスタのベース部がスピードアップダイオードを介して
２段以上接続されるダーリントントランジスタにおい
て、最後段トランジスタのベース部への導線によるスピ
ードアップダイオードの接続がベース部に分散して位置
する複数の個所との間でそれぞれなされていることを特
徴とするダーリントントランジスタ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62310505A JPH0620077B2 (ja) | 1987-12-08 | 1987-12-08 | ダーリントントランジスタ |
| US07/277,876 US4866401A (en) | 1987-12-08 | 1988-11-30 | High current Darlington amplifier |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62310505A JPH0620077B2 (ja) | 1987-12-08 | 1987-12-08 | ダーリントントランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01151265A JPH01151265A (ja) | 1989-06-14 |
| JPH0620077B2 true JPH0620077B2 (ja) | 1994-03-16 |
Family
ID=18006032
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62310505A Expired - Fee Related JPH0620077B2 (ja) | 1987-12-08 | 1987-12-08 | ダーリントントランジスタ |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4866401A (ja) |
| JP (1) | JPH0620077B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2548415Y2 (ja) * | 1990-02-20 | 1997-09-24 | 澤藤電機株式会社 | 自励交流発電機の電圧調整装置 |
| US5408122A (en) * | 1993-12-01 | 1995-04-18 | Eastman Kodak Company | Vertical structure to minimize settling times for solid state light detectors |
| US5777352A (en) * | 1996-09-19 | 1998-07-07 | Eastman Kodak Company | Photodetector structure |
| US7813092B2 (en) * | 2005-09-19 | 2010-10-12 | The Regents Of The University Of California | ESD unit protection cell for distributed amplifiers |
| US7859803B2 (en) * | 2005-09-19 | 2010-12-28 | The Regents Of The University Of California | Voltage overload protection circuits |
| US7773355B2 (en) * | 2005-09-19 | 2010-08-10 | The Regents Of The University Of California | ESD protection circuits for RF input pins |
| JP5439968B2 (ja) | 2009-06-18 | 2014-03-12 | 富士電機株式会社 | 半導体装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59126321A (ja) * | 1983-01-08 | 1984-07-20 | Fuji Electric Co Ltd | 多段ダ−リントントランジスタ |
-
1987
- 1987-12-08 JP JP62310505A patent/JPH0620077B2/ja not_active Expired - Fee Related
-
1988
- 1988-11-30 US US07/277,876 patent/US4866401A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01151265A (ja) | 1989-06-14 |
| US4866401A (en) | 1989-09-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0620077B2 (ja) | ダーリントントランジスタ | |
| JP2001169594A (ja) | モータ駆動装置 | |
| JPS61276369A (ja) | 静電放電に対する保護のための装置 | |
| GB2307343A (en) | IGBT with integrated control | |
| US5773873A (en) | Semiconductor device having multi-emitter structure | |
| JPH047097B2 (ja) | ||
| US4137465A (en) | Multi-stage integrated injection logic circuit | |
| US4945396A (en) | Semiconductor device having Darlington transistors | |
| JPS58124262A (ja) | 集積回路装置 | |
| JPH0659028B2 (ja) | 論理回路 | |
| JPS62250661A (ja) | 半導体装置 | |
| US4274018A (en) | Saturation limited bias circuit for complementary transistors | |
| EP0181752A2 (en) | Extended range amplifier circuit | |
| JP2599757B2 (ja) | 半導体装置 | |
| JPH0590481A (ja) | 半導体集積回路 | |
| JP2551089Y2 (ja) | 電流バランスを改善したスイッチング素子の並列接続回路 | |
| JP2715593B2 (ja) | 半導体集積回路 | |
| US4641047A (en) | Complex direct coupled transistor logic | |
| RU2019070C1 (ru) | Транзисторный усилитель | |
| JP3018541B2 (ja) | 出力回路 | |
| JPS6141249Y2 (ja) | ||
| JP2002501719A (ja) | ４つのトランジスタを備えたフルブリッジ集積回路 | |
| JP3198266B2 (ja) | 電力用半導体モジュール | |
| JP3028362B2 (ja) | 半導体装置および該半導体装置を組み込んだ混成集積回路装置 | |
| JP2943034B2 (ja) | Ｉ２ ｌゲート |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |