JPH0619905B2 - Digital magnetic recording / reproducing system - Google Patents

Description

【発明の詳細な説明】 ＜産業上の利用分野＞ 本発明は、ディジタル磁気記録再生方式に係り、特に変
調方式に直流成分が含むものにおける改良方式に関する
ものである。TECHNICAL FIELD The present invention relates to a digital magnetic recording / reproducing system, and more particularly to an improved system in which a modulation system includes a DC component.

＜従来の技術＞ 近年、音声等のアナログ信号をディジタル信号に変換
し、さらに所定の変調方式で変調してセルフロック可能
なディジタル信号を生成し、これを磁気テープ等の磁気
記録媒体に記録しまた再生する方式が開発されている。
この再生系において、従来より第１２図に示す回路系が
知られている。<Prior Art> In recent years, analog signals such as voice are converted into digital signals, which are further modulated by a predetermined modulation method to generate self-lockable digital signals, which are recorded on a magnetic recording medium such as a magnetic tape. A playback method has been developed.
In this reproducing system, the circuit system shown in FIG. 12 is conventionally known.

第１２図において、１は再生ヘッド、２はＡＣカップリ
ング、３はプリアンプ、４はイコライザ、５はコンパレ
ータ、６はＰＬＬ回路、７はディジタル信号処理回路で
ある。なお、上記回路系を複数チャンネル分有し、磁気
記録媒体の複数トラックを同時に再生するものもある。In FIG. 12, 1 is a reproducing head, 2 is AC coupling, 3 is a preamplifier, 4 is an equalizer, 5 is a comparator, 6 is a PLL circuit, and 7 is a digital signal processing circuit. There is also a system having the above-mentioned circuit system for a plurality of channels and simultaneously reproducing a plurality of tracks of the magnetic recording medium.

ところで、変調方式によっては、例えば３ＰＭ（Three
Position Modulation）やMNRZI（Modified Non-Return
to Zero Inverted）等では、変調信号に直流成分が存在
し、磁気記録・再生の過程における直流カットの影響を
受けて、その再生信号の平均レベルが変動することがあ
る。By the way, depending on the modulation method, for example, 3 PM (Three
Position Modulation) and MNRZI (Modified Non-Return
In the case of “To Zero Inverted” and the like, there is a direct current component in the modulation signal, and the average level of the reproduction signal may fluctuate under the influence of direct current cut in the process of magnetic recording / reproduction.

今、記録信号が第１３図の上段に示す波形のようであ
ったとする。しかしながら、第１２図の回路系では、磁
気記録・再生の過程における直流カットの影響を受け
て、イコライザ４の出力端から得られる再生信号ａは、
第１３図の中段に示す波形に示すようになる。これを
コンパレータ５に通して所定レベルと比較するのである
が、コンパレータ出力ｂは第１３図の下段に示す波形
のようになり、明らかに記録信号と異なったものにな
る。Now, assume that the recording signal has the waveform shown in the upper part of FIG. However, in the circuit system of FIG. 12, the reproduction signal a obtained from the output end of the equalizer 4 is affected by the direct current cut in the process of magnetic recording / reproduction.
The waveform is shown in the middle part of FIG. This is passed through the comparator 5 and compared with a predetermined level. The comparator output b has a waveform shown in the lower part of FIG. 13, which is obviously different from the recording signal.

つまり、第１２図の回路系において、直流成分の再生が
考慮されなければ、第１３図の中段に示す点線波形で
示すように、再生信号ａの平均レベルは変動する。一
方、ＰＬＬ回路６はコンパレータ５の出力ｂに基づい
て、再生信号に同期したクロック信号を再生する。この
ため、位相比較に必要のゼロクロス点として、第１３図
の中段に示す波形の点線上の黒丸が検出されなければな
らない。換言すれば、コンパレータ５に入力される再生
信号ａに対し、直流再生による補正を行なうことが必要
である。That is, in the circuit system of FIG. 12, unless reproduction of the DC component is taken into consideration, the average level of the reproduction signal a varies as shown by the dotted waveform in the middle part of FIG. On the other hand, the PLL circuit 6 reproduces the clock signal synchronized with the reproduction signal based on the output b of the comparator 5. Therefore, a black circle on the dotted line of the waveform shown in the middle part of FIG. 13 must be detected as a zero-cross point necessary for phase comparison. In other words, it is necessary to correct the reproduction signal a input to the comparator 5 by DC reproduction.

上記の再生信号の直流再生をディジタル的に行なう方法
として、本発明者等は先に特願昭５９−234263 号「デ
ィジタル磁気記録再生方式」を提案している。The present inventors have previously proposed Japanese Patent Application No. 59-234263 "Digital Magnetic Recording / Reproducing System" as a method for digitally reproducing the above-mentioned reproduced signal by direct current.

本発明者等が先に提案した再生信号の直流再生をディジ
タル的に行なう方法は次のようなものである。The method of digitally reproducing the reproduced signal from the direct current, which the present inventors have previously proposed, is as follows.

第８図は本発明者等が先に提案した直流再生方式の要部
詳細回路図、また第９図にそのタイミングチャートを示
す。FIG. 8 is a detailed circuit diagram of a main part of the direct current regeneration system previously proposed by the present inventors, and FIG. 9 is a timing chart thereof.

ａは第１２図のイコライザ４から出力された再生信号で
ある。この再生信号ａはＡ／Ｄ変換器11に入力され、こ
こでクロックφにより与えられる周波数sHzをもって
サンプリングし、ｋビットのディジタルデータに変換す
る。なお、サンプリング周波数sHzは、変調に用いら
れるチャンネルビットレートの２倍であるが、必しも整
数比である必要はない。Symbol a is a reproduction signal output from the equalizer 4 in FIG. The reproduced signal a is input to the A / D converter 11, where it is sampled at the frequency sHz given by the clock φ and converted into k-bit digital data. The sampling frequency sHz is twice the channel bit rate used for modulation, but it does not necessarily have to be an integer ratio.

Ａ／Ｄ変換器１１のディジタルデータｈはｋビットのレ
ジスタ１２に導びかれ、次段の回路において、現在のデ
ータｈと１サンプリング前のデータｉとを比較し、再生
信号ａのサンプリング点における極性ならびに位相位置
を検出する。The digital data h of the A / D converter 11 is led to the k-bit register 12, and in the circuit of the next stage, the current data h is compared with the data i one sampling before, and at the sampling point of the reproduction signal a. Detect polarity and phase position.

ＭＳＢ検出回路１３及び排他的論理和（Ｅｘ−ＯＲ）ゲ
ート１４により、極性が検出される。なお、前述でＡ／
Ｄ変換されたデータは、２の補数を用い、再生信号の
＋，−の極性を、ＭＳＢ（Most Significant Bit）の
“０”，“１”で表わしているものとする。ＭＳＢ検出
回路１３では、データｈ，ｉのそれぞれＭＳＢが検出さ
れ、データｈ側のＭＳＢに対応する出力データｊによ
り、現在の極性が＋，−のいずれかであるかを示してい
る。排他的論理和ゲート１４は、両データｈ，ｊのＭＳ
Ｂを比較し、両データが同極性であるか異極性であるか
どうかを判定する。出力データｋが“０”ならば同極
性、“１”ならば異極性であり「ゼロレベル交差点あ
り」と判定する。The polarity is detected by the MSB detection circuit 13 and the exclusive OR (Ex-OR) gate 14. In the above, A /
It is assumed that the D-converted data uses a 2's complement and the + and-polarities of the reproduced signal are represented by MSB (Most Significant Bit) "0" and "1". The MSB detection circuit 13 detects the respective MSBs of the data h and i, and the output data j corresponding to the MSB on the data h side indicates whether the current polarity is + or −. The exclusive OR gate 14 is an MS for both data h and j.
B is compared to determine whether both data have the same polarity or different polarities. If the output data k is "0", the polarity is the same, and if the output data k is "1", the polarity is different, and it is determined that there is a zero level crossing.

演算回路１５は、現在のデータｈと前のデータｉとを比
較して、極性が異なる場合に用いる位相間隔値(t)を演
算する。すなわち、データｈおよびｉから （ただし、S_n-1,S_nはサンプリング点のデータ）の演算
を行なって、Ｓ_n-1点からゼロレベル交差点までの位相
間隔値(t)を算出する。乗算器１６は演算会路１５によ
り算出した位相間隔値(t)を２倍するもので、係数発生
器１７は値“１”を出力する。これらは、加算器１８の
それぞれ−，＋端子に加えられ、演算回路１５より求め
た位相間隔(t)に基づき、1-2tの値を算出する。値（1-2
t）の意味については後述する。The arithmetic circuit 15 compares the current data h with the previous data i and calculates the phase interval value (t) used when the polarities are different. That is, from the data h and i (However, S _n-1 and S _n are the data at the sampling points), and the phase interval value (t) from the S _n-1 point to the zero level crossing point is calculated. The multiplier 16 doubles the phase interval value (t) calculated by the arithmetic channel 15, and the coefficient generator 17 outputs the value "1". These are added to the − and + terminals of the adder 18, respectively, and a value of 1-2t is calculated based on the phase interval (t) obtained by the arithmetic circuit 15. Value (1-2
The meaning of t) will be described later.

一方、排他的論理和ゲート１４の出力データｋは切換ス
イッチ１９を制御し、出力データｋが“０”（データ
ｈ，ｉが同極性）ならば、係数発生器２０に接続して出
力線ｌに値“１”を出力する。しかし。出力データｋが
“１”（データｈ，ｉが異極性、すなわちゼロレベル交
差点ありと判断）ならば、加算器１８に接続して出力線
ｌに上述した値（1-2t）を出力する。On the other hand, the output data k of the exclusive OR gate 14 controls the changeover switch 19, and if the output data k is "0" (data h and i have the same polarity), the output data k is connected to the coefficient generator 20. The value "1" is output to. However. If the output data k is "1" (data h and i have different polarities, that is, it is determined that there is a zero level crossing), the adder 18 is connected and the above-mentioned value (1-2t) is output to the output line l.

さて、再生信号ａの現在のデータｈとその前のデータｉ
が同じ極性のとき、例えば第１０図のサンプリング点Ｓ
_n+2〜Ｓ_n+4間では、 Ｄ_ｎ＝Ｓ_ｎ＋DSV_n-1・Ｍ……(1) DSV_ｎ＝DSV_n-1・Ｌ＋Sigh・Ｋ…(2) ここで、Ｄ_ｎ：直流再生出力（直流再生による補正後の
出力） Ｓ_ｎ：再生信号サンプリングデータ DSV_ｎ：直流再生補正に用いるDSV（Digital Sum Valu
e） Ｌ：DSV_ｎの減衰係数 Ｋ：DSV_ｎの増分パラメータ Ｍ：DSV_ｎの混合比 Ｓｉｇｎ：データの極性 と表わされ得る。Now, the current data h of the reproduction signal a and the previous data i
Are the same polarity, for example, the sampling point S in FIG.
In between _{n + 2 ~S n + 4,} D n = S n + DSV n-1 · M ...... (1) DSV n = DSV n-1 · L + Sigh · K ... (2) where, _{D n:} DC restoration Output (output after correction by DC reproduction) S _n : Reproduction signal sampling data DSV _n : DSV (Digital Sum Valu used for DC reproduction correction)
e) L: damping coefficient of DSV _n K: increment parameter of DSV _n M: mixture ratio of DSV _n Sign: can be represented as the polarity of the data.

また、極性が異なる場合、例えば第１０図のサンプリン
グ点Ｓ_n+1・Ｓ_n+2間あるいはＳ_n+4・Ｓ_n+5間において
は、DSV_ｎ は次のように表わされる。(1)式については同じであ
る。When the polarities are different, for example, between sampling points S _{n + 1} and S _{n + 2} or between S _{n + 4} and S _{n + 5} in FIG. 10, DSV _n is expressed as follows. The formula (1) is the same.

DSV_ｎ＝DSV_n-1・Ｌ＋Sign・Ｋ・(1-2t)…(3) ここで、ｔは先に説明した位相間隔値で、 である。DSV _n = DSV _n-1 · L + Sign · K · (1-2t) (3) where t is the phase interval value described above, Is.

第３図において、イコライザ４からの再生信号ａの他、
サンプリングデータの極性ｄ、後述する「ゼロレベル交
差点」を考慮した再生信号の極性ｅ、ＤＳＶの値ｆ、直
流再生補正波形ｇを合わせて示してある。第１０図を参
照して、上記式を今少し詳しく説明する。In FIG. 3, in addition to the reproduced signal a from the equalizer 4,
The polarity d of the sampling data, the polarity e of the reproduction signal in consideration of a “zero level crossing point” described later, the value f of the DSV, and the DC reproduction correction waveform g are also shown. The above equation will now be explained in a little more detail with reference to FIG.

DSV(Digital Sum Value)は、変調信号の直流成分を評価
するときにしばしば用いられる値である。これは例え
ば、波形の高レベルを＋１点、低レベルを−１点とし
て、所定時間間隔で合計点をつぎつぎに求めたものであ
る。本再生系において、同じ極性が続く場合、その極性
が＋であればDSVは増加し、−であれば減少し続ける。
第10図において、サンプリング点Ｓ_n+2→Ｓ_n+2では、DS
Vは増加し、 DSV（Ｓ_n+3）＝DSV（Ｓ_n+2＋１……(i) で表わされる。DSV (Digital Sum Value) is a value often used when evaluating the DC component of a modulated signal. For example, the high level of the waveform is +1 point and the low level is -1 point, and the total points are obtained one after another at predetermined time intervals. When the same polarity continues in this regeneration system, DSV increases if the polarity is +, and continues to decrease if the polarity is −.
In FIG. 10, at the sampling point S _{n + 2} → S _{n + 2} , DS
V increases, DSV (S _{n + 3} ) = DSV (S _{n + 2} +1 (i) It is represented by.

極性が前のサンプリング点の極性と異なる場合は、単純
に１を減算または加算するのではなくて、上記した「ゼ
ロレベル交差点」を考慮し、この時点で極性が反転した
ものとしてＤＳＶを求める。When the polarity is different from the polarity of the previous sampling point, the above "zero level crossing point" is taken into consideration, and DSV is obtained assuming that the polarity is inverted, instead of simply subtracting or adding 1.

「ゼロレベル交差点」は次のようにして求める。The "zero level intersection" is obtained as follows.

第１０図において、例えばサンプリング点S_n+1→Ｓ_n+2
で極性が反転するが、サンプリング時間間隔を１として
Ｓ_n+1とＳ_n+2間の傾き具合により、位相間隔値(t)は で求められる。したがって「ゼロレベル交差点」は、Ｓ
_n+1点と位相間隔値ｔで算出することができる。また、
サンプリング点Ｓ_n+2のＤＳＶは、 DSV(S_n+2)＝DSV(S_n+1)＋(-t)＋(1-t) ＝DSV(S_n+1)＋1-2t……(iii) で表わされる。In FIG. 10, for example, sampling points S _{n + 1} → S _{n + 2}
The polarity is inverted at, but the phase interval value (t) is calculated by setting the sampling time interval to ₁ and the slope between S _{n + 1} and S _{n + 2.} Required by. Therefore, the "zero level intersection" is S
It can be calculated by _{n + 1} points and the phase interval value t. Also,
The DSV at the sampling point S _{n + 2} is DSV (S _{n + 2} ) = DSV (S _{n + 1} ) + (-t) + (1-t) = DSV (S _{n + 1} ) + 1-2t. iii) It is represented by.

直流再生補正波形ｇは、上述したようなＤＳＶを利用し
て求めたものである。第１２図で説明したように、直流
成分が存在する変調方式の再生において、再生波形は指
数関数的に減衰する。この再生補正波形は、ＤＳＶは利
用すれば次のように表わすことができる。例えば第１０
図のサンプリング点Ｓ_n+2→Ｓ_n+3では、DSV_n+3，DSV_n+2
を直流再生補正に用いるＤＳＶとすると、 DSV_n+3＝DSV_n+2・Ｌ＋Ｋ……(iV) と表わされる。一般的には前述した(2)式のように、 DSV_n＝DSV_n+1・Ｌ＋Sign・Ｋ……(2) となる。The DC reproduction correction waveform g is obtained by using the DSV as described above. As described with reference to FIG. 12, in the reproduction of the modulation system in which the DC component exists, the reproduced waveform decays exponentially. This reproduction correction waveform can be expressed as follows if DSV is used. For example, the tenth
At the sampling point S _{n + 2} → S _{n + 3} in the figure, DSV _{n + 3} , DSV _{n + 2}
Is the DSV used for DC regeneration correction, then DSV _{n + 3} = DSV _{n +} 2.L + K ... (iV) Generally, as in the above-mentioned equation (2), DSV _n = DSV _{n + 1} · L + Sign · K (2).

今、(2)式におけるSign・Ｋを新たに とおくと、 次に、 DSV_n＋ａ＝(DSV_n-1＋ａ）・Ｌ……(Vi) なる変数を求める。(Vi)式より DSV_n＝DSV_n-1・Ｌ＋ａ・Ｌ−ａ……(Vii) であるので、(V)式と(Vii)式を比較して よって、 (Viii)式を(Vi)式に代入すれば、 であり、 となる。ここで０＜Ｌ＜１として、DSV_ｎのおおよその
形を図示すると第１１図のようになる。Now, the sign K in equation (2) is newly added. If you put it Next, determine the _{DSV n + a = (DSV n} -1 + a) · L ...... (Vi) becomes variable. From the formula (Vi), DSV _n = DSV _n-1 · L + a · L−a (Vii), so compare the formulas (V) and (Vii). Therefore, Substituting equation (Viii) into equation (Vi), And Becomes Here, assuming 0 <L <1, the approximate shape of DSV _n is shown in FIG.

すなわち、Ｌ，Ｋを適当に設定することにより、種々の
指数関数を表わすことができる。言い換えれば、(2)式
において、ＬをDSV_ｎの減衰係数、ＫをDSV_ｎの増分パラ
メータとして、適当なＬ，Ｋの値により、変調信号の直
流成分に正確に近似して、第１０図の最下段に示すよう
な直流再生補正波形ｇを得ることができる。That is, various exponential functions can be expressed by setting L and K appropriately. In other words, in equation (2), L the attenuation coefficient of the DSV _n, as increment parameter of DSV _n K, the appropriate L, the value of K, to accurately approximate the DC component of the modulated signal, Figure 10 It is possible to obtain a direct current reproduction correction waveform g as shown in the bottom row of FIG.

極性が反転する場合は(iii)式の考え方を用いて、 DSV_n+2＝DSV_n+1・Ｌ＋（1-2t）・Ｋ……(X) 一般的には(3)式にあるとおり、 DSV_ｎ＝DSV_n-1・L+Sign・K・(1-2t)……(3) で表わされる。If the polarity is reversed, use the concept of equation (iii), DSV _{n + 2} = DSV _{n + 1} · L + (1-2t) · K …… (X) Generally as in equation (3) , DSV _n = DSV _n- 1.L + Sign.K. (1-2t) (3).

(2)式および(3)式で求めた直流再生補正波形ｇと、再生
信号ａとを加算すれば、補正した直流再生出力が得られ
る。直流再生補正波形ｇの加算に対する混合比をＭとす
れば、一般的には(1)式にあるとおり、 Ｄ_ｎ＝Ｓ_ｎ＋DSV_n-1・Ｍ ……(1) で表わされ得る。第１０図では、加算した後の直流再生
出力の波形を点線（最上段）で示している。A corrected DC reproduction output can be obtained by adding the reproduction signal a and the DC reproduction correction waveform g obtained by the expressions (2) and (3). Assuming that the mixing ratio for the addition of the DC reproduction correction waveform g is M, it can be generally expressed by the following equation (1): D _n = S _n + DSV _n−1 · M (1) In FIG. 10, the waveform of the DC reproduction output after the addition is shown by a dotted line (uppermost stage).

第８図において、乗算器２１はDSV_ｎの増分パラメータ
Ｋを掛けるものであり、係数器２２は現在のデータｈの
極性に従って“１”か“−１”の値を設定する。すなわ
ち、ＭＳＢ検出回路１３の出力データｊを導入する切換
スイッチ２３によって、“１”の値の係数器２４か“−
１”の値の係数器25の一方に接続して切換える。現在の
データｈの極性が正ならば“１”の値、負ならば“−
１”の値である。そして係数器２２を通した出力は、加
算器２６の一方の入力に加える。加算器２６の他方の入
力はDSV_ｎに減衰係数Ｌを掛けた値である。In FIG. 8, the multiplier 21 multiplies the increment parameter K of DSV _n , and the coefficient unit 22 sets a value of "1" or "-1" according to the polarity of the current data h. That is, the changeover switch 23 for introducing the output data j of the MSB detection circuit 13 causes the coefficient unit 24 having a value of "1" or "-".
It is switched by connecting it to one of the coefficient units 25 having a value of "1". If the polarity of the current data h is positive, the value is "1";
The output through the coefficient unit 22 is added to one input of the adder 26. The other input of the adder 26 is DSV _n multiplied by the attenuation coefficient L.

加算結果はレジスタ２７に入力し保持される。保持され
る値は、(2)式または(3)式で表わされるDSV_ｎであり、
１つ前のDSV_n-1は乗算器２８に入力され、上述したよう
に減衰係数Ｌを掛けて加算器２６の一方の入力に加えら
れる。また、DSV_n-1は同時に乗算器２９に入力され、DS
V_ｎの混合比係数Ｍが掛けられる。加算器３０にはこの
乗算器２９の出力と現在のデータｈが加えられ、(1)式
で表わされる直流補正されたデータｎを出力する。The addition result is input to and held in the register 27. The retained value is DSV _n represented by the equation (2) or the equation (3),
The preceding DSV _n-1 is input to the multiplier 28, multiplied by the attenuation coefficient L as described above, and added to one input of the adder 26. Also, DSV _n-1 is input to the multiplier 29 at the same time, and DSV _n-1
It is multiplied by the mixing ratio coefficient M of V _n . The output of the multiplier 29 and the current data h are added to the adder 30 to output the DC-corrected data n represented by the equation (1).

直流補正されたデータｎは第１２図のＰＬＬ回路６に入
力される。この場合、ＰＬＬ回路６はディジタル処理回
路であり、入力されるｋビットのディジタルデータに基
づいて再生クロックを生成する。このとき、直流再生に
よる補正が行なわれており、等価的に第１３図の中段波
形の黒丸に同期して生成され、これによって記録再生特
性を飛躍的に向上できる。また、第８図の回路やＰＬＬ
回路等はディジタル回路であり、ＩＣ化が可能である。The DC-corrected data n is input to the PLL circuit 6 shown in FIG. In this case, the PLL circuit 6 is a digital processing circuit and generates a reproduction clock based on the input k-bit digital data. At this time, the correction by the direct current reproduction is performed, and the correction is equivalently generated in synchronization with the black circle in the middle waveform of FIG. 13, whereby the recording / reproduction characteristics can be dramatically improved. In addition, the circuit and PLL of FIG.
The circuit and the like are digital circuits and can be integrated into an IC.

＜発明が解決しようとする問題点＞ 上記した本発明者等が提案した方式によれば、サンプリ
ングデータＳ_n-1とＳ_ｎの極性が違う場合、ゼロクロス
交差点を２つのデータから 及び1-2tの演算を行なって、正確にゼロクロス点の位相
間隔値を求めるようになしている。しかし、上記した方
式によれば、例えば、データＳ_n-1，Ｓ_ｎが８ビットで
あるとすると の計算に64K×8 ビットのＲＯＭを必要とし、更にS_n-1
×t′の乗算器が必要となり、直流再生回路の大部分を
占め、ディジタル回路のＩＣ化に際して、その小型化を
困難にしていた。<Problems to be Solved by the Invention> According to the method proposed by the present inventors, when the sampling data S _n-1 and S _n have different polarities, the zero-crossing intersection is determined from two data. And 1-2t are calculated to accurately obtain the phase interval value at the zero cross point. However, according to the above-mentioned method, for example, if the data S _n-1 and S _n are 8 bits. 64K × 8 bit ROM is required for calculation of S _n-1
A multiplier of × t ′ is required, which occupies the majority of the DC regenerating circuit, making it difficult to reduce the size of the digital circuit when it is integrated into an IC.

本発明は、上記の点に鑑みて創案したものであり、本発
明者等が先に提案した方式を実施するに際しての回路を
簡略化し、ＩＣ化に更に適した方式を提供すると共に、
実際にテープを用いて録音再生を行なう場合に起こり得
るバースト状態（テープ上のゴミ，汚れ等及びヘッドの
目づまりによる無信号状態）にも対応し得る、記録再生
特性を更に向上せしめた再生系を提供することを目的と
している。The present invention has been made in view of the above points, simplifies the circuit when implementing the method previously proposed by the present inventors, and provides a method more suitable for IC implementation.
A playback system with further improved recording / playback characteristics that can cope with the burst state that can occur when recording / playback is actually performed using a tape (no signal state due to dust, dirt, etc. on the tape and clogging of the head). Is intended to provide.

＜問題点を解決するための手段＞ 上述の目的を達成するため、本願発明は磁気テープ等の
磁気記録媒体に対し、信号をデイジタル化して記録し再
生するものにおいて、サンプリングによりＡ／Ｄ変換し
た再生信号に基づいて、各サンプリング点のＤＳＶ（Ｄ
ｉｇｉｔａｌ Ｓｕｍ Ｖａｌｕｅ）を求める手段と、
該ＤＳＶを前記再生信号の直流成分に対応して指数関数
的に変化させる手段と、前記Ａ／Ｄ変換した再生信号
と、前記指数関数的に変化させたＤＳＶを所定割合で加
算する手段と、バースト発生時に該加算する手段の加算
動作を停止するバースト検出回路とを備え、前記Ａ／Ｄ
変換した再生信号をデイジタル的に直流再生補正するこ
とを特徴とするデイジタル磁気記録再生方式である。<Means for Solving the Problems> In order to achieve the above-mentioned object, the present invention, in a magnetic recording medium such as a magnetic tape, which digitally records and reproduces a signal, performs A / D conversion by sampling. Based on the reproduced signal, DSV (D
means for obtaining the digital sum value),
Means for exponentially changing the DSV corresponding to the DC component of the reproduced signal; means for adding the A / D converted reproduced signal and the exponentially changed DSV at a predetermined ratio; A burst detection circuit for stopping the adding operation of the adding means when a burst occurs,
This is a digital magnetic recording / reproducing system characterized in that the converted reproduction signal is digitally corrected for direct current reproduction.

＜実施例＞ 以下、図面を参照して本発明の実施例を詳細に説明す
る。<Example> Hereinafter, an example of the present invention will be described in detail with reference to the drawings.

まず、先の出願（特願昭５９−２３４２６３）で紹介し
たデイジタル磁気記録再生方式を本願発明に適用するた
めに具体的に構成した例を説明する。第１図はその第１
の例を示す回路ブロック構成図であり、第８図と同一部
分は同一符号で示している。First, an example in which the digital magnetic recording / reproducing method introduced in the previous application (Japanese Patent Application No. 59-234263) is specifically configured for application to the present invention will be described. Figure 1 is the first
9 is a circuit block configuration diagram showing an example of FIG. 8, and the same portions as those in FIG. 8 are denoted by the same reference numerals.

第１図において、１１はＡ／Ｄ変換器、１２１はＭＳＢ
の１ビットを記憶するレジスタ、１３はＭＳＢ検出器、
１４は排他的論理和ゲート、１９は切換スイッチ、２０
は“１”係数器、２０１は“０”係数器、２１は乗算
器、２２は係数器、23は切換スイッチ、２４は“１”係
数器、２５は“−１”係数器、２６は加算器、２７はレ
ジスタ、28,29は乗算器、３０は加算器である。In FIG. 1, 11 is an A / D converter and 121 is an MSB.
Register for storing 1 bit of, 13 is MSB detector,
14 is an exclusive OR gate, 19 is a changeover switch, 20
Is a "1" coefficient unit, 201 is a "0" coefficient unit, 21 is a multiplier, 22 is a coefficient unit, 23 is a changeover switch, 24 is a "1" coefficient unit, 25 is a "-1" coefficient unit, and 26 is addition. , 27 is a register, 28 and 29 are multipliers, and 30 is an adder.

この第１図に示す回路ブロック構成と、本発明者等が先
に提案した方式を実施した第８図に示す回路構成と異な
る点は、第８図に示したものはサンプリングデータＳ
_n-1とＳ_ｎの極性が違う場合、ゼロクロス交差点を２つ
のデータから 及び1-2tの演算を行ない、正確にゼロクロス点の位相間
隔値を求めているのに対して、本発明の一実施例として
の第１図に示したものは、この位相間隔値は常にｔ＝1/
2、つまりサンプリング間隔の中間点でゼロクロスする
ものとして近似し、1-2t：(t=1/2)＝０とするようにし
たものである。The difference between the circuit block configuration shown in FIG. 1 and the circuit configuration shown in FIG. 8 in which the method previously proposed by the present inventors has been implemented is that the sampling data S shown in FIG.
_If the polarities of _n-1 and S _n are different, the zero-crossing intersection is And 1-2t are performed to accurately obtain the phase interval value at the zero-cross point, the phase interval value shown in FIG. 1 as one embodiment of the present invention is always t. = 1 /
It is approximated as 2, that is, zero crossing at the midpoint of the sampling interval, and 1-2t: (t = 1/2) = 0.

即ち、第１図において、サンプリングデータＳ_ｎと１つ
前のデータＳ_n-1との極性が異符号の場合、排他的論理
和ゲート１４がHighとなりこの出力ｋが切換スイッチ１
９に入力され、切換スイッチ１９は係数器２０１の値
“０”を選択する。切換スイッチ１９によって値“０”
を選択したため係数器２１及び２２は０となりＤＳＶの
加減算は行なわれない。That is, in FIG. 1, when the sampling data S _n and the immediately previous data S _n-1 have different signs, the exclusive OR gate 14 becomes High, and this output k becomes the changeover switch 1
9 and the changeover switch 19 selects the value “0” of the coefficient unit 201. Value "0" by changeover switch 19
Since the coefficient is selected, the coefficient units 21 and 22 become 0, and DSV addition / subtraction is not performed.

第２図は再生波形ａ１と直流再生後の再生信号の関係を
示したものである。FIG. 2 shows the relationship between the reproduced waveform a1 and the reproduced signal after DC reproduction.

ここで再生波形ａ１の例えばサンプリングデータＳ_ｎか
らＳ_n+1へはＭＳＢが同符号のため、切換スイッチ１９
は係数器２０の値“１”を選択し、またサンプリングデ
ータＳ_ｎのＭＳＢは負のため、切換スイッチ２３では係
数器２５の値“−１”が選択される。また、例えばＳ
_n+2からＳ_n+3へはＭＳＢが正のため、切換スイッチ２３
では係数器２４の値“＋１”が選択され、Ｓ_n+1からＳ
_n+2及びＳ_n+4からＳ_n+5等の変化は、ＭＳＢが異符号で
あるため、DSV_f1は変化しない。これらは前述の第８図
のブロック構成の動作説明における式(1)及び式(2)にし
たがって、第２図の直流再生補正波形ｇ１となり、第２
図上の破線の直流再生後の再生信号となる。Here, for example, from the sampling data S _n to S _{n + 1} of the reproduced waveform a1, since the MSB has the same sign, the changeover switch 19
Selects the value “1” of the coefficient unit 20 and the MSB of the sampling data S _n is negative, so the selector switch 23 selects the value “−1” of the coefficient unit 25. Also, for example, S
_{Since the} MSB is positive from _{n + 2} to _{Sn + 3} , the changeover switch 23
Then, the value “+1” of the coefficient unit 24 is selected, and S _{n + 1} to S
Changes from _{n + 2} and S _{n + 4} to S _{n + 5,} etc. do not change DSV _f1 because the MSB has a different sign. These become the DC reproduction correction waveform g1 of FIG. 2 according to the equations (1) and (2) in the operation explanation of the block configuration of FIG.
This is the reproduction signal after the DC reproduction of the broken line in the figure.

この補正後の信号を第１２図のＰＬＬ回路６へ入力した
後、データの誤り率を測定したところ、S.E.R.（シンボ
ルエラーレート）で第８図に示した回路で〜1×10^-3に
対して、第１図に示した本実施例の回路でも〜1×10^-3
とほぼ同じ値が得られ、実際上直流再生の能力は同じで
あることが確認された。After inputting this corrected signal to the PLL circuit 6 of FIG. 12, the error rate of the data was measured. As a result, SER (symbol error rate) was ^-1 × 10 ^{-3 in the} circuit shown in FIG. In the circuit of this embodiment shown in FIG. 1, too, 1 × 10 ⁻³
It was confirmed that the same value was obtained, and that the direct current regeneration capability was actually the same.

また本実施例において先に述べたようにＳ_ｎが８ビット
と仮定して、第８図における乗算器15を構成する64K×8
ビットＲＯＭ並びに８ビット乗算器及び乗算器１６，
加算器１８を必要とせず、また第１図中のレジスタ１２
１がＭＳＢ１ビットのみで良く、回路規模が第８図に示
すものに比して著しく小型化することが可能になった。Further, as described above in the present embodiment, assuming that S _n is 8 bits, 64K × 8 which constitutes the multiplier 15 in FIG.
Bit ROM and 8-bit multiplier and multiplier 16,
The adder 18 is not required, and the register 12 in FIG.
1 is only MSB 1 bit, and the circuit scale can be remarkably reduced as compared with that shown in FIG.

第３図は第２の適用例を示す回路ブロック構成図であ
り、第１図と同一部分は同一符号で示している。FIG. 3 is a circuit block configuration diagram showing a second application example, and the same portions as those in FIG. 1 are denoted by the same reference numerals.

この第３図に示す回路ブロック構成と、第８図に示した
回路構成と異なる点は、サンプリングデータＳ_n-1とＳ
_ｎの極性が異なる時の信号処理の違いである。The difference between the circuit block configuration shown in FIG. 3 and the circuit configuration shown in FIG. 8 is that sampling data S _n-1 and S _n
This is the difference in signal processing when the polarities of _n are different.

即ち、第３図に示す回路ブロック構成においてはゼロク
ロス交差点を考慮せず、単にサンプリングデータＳ_ｎの
ＭＳＢのみに注目してＳ_ｎの極性が負の場合、切換スイ
ッチ２３によって係数器25の値“−１”を選択し、正の
場合は、切換スイッチ２３によって係数器２４の値“＋
１”を選択するように構成している。That is, in the circuit block configuration shown in FIG. 3 without considering the zero crossing intersection, just when the polarity of the S _n by focusing only on the MSB of sampling data S _n is negative, the value of the coefficient unit 25 by the change-over switch 23 " -1 "is selected, and when the value is positive, the value of the coefficient unit 24" + "
It is configured to select "1".

この第３図に示す回路ブロック構成の動作は前述の第８
図のブロック構成の動作説明における式(1)及び式(2)に
従い、第４図に示すような直流再生補正波形ｇ２を得
て、第４図上の破線の直流再生後の再生信号を得る。こ
の補正した後の信号について、上記と同様にしてデータ
の誤り率を測定したところ、S.E.R.（シンボルエラーレ
ート，１−シンボルが８ビットからなるデータ例を録音
再生してシンボル単位での誤り率）は先の実施例とほぼ
同じ値の〜1×10^-3が得られ、実用上問題がないことが
確認された。The operation of the circuit block configuration shown in FIG.
According to the equations (1) and (2) in the operation explanation of the block configuration of the figure, the DC reproduction correction waveform g2 as shown in FIG. 4 is obtained, and the reproduction signal after the DC reproduction of the broken line in FIG. 4 is obtained. . When the data error rate of the signal after this correction was measured in the same manner as above, SER (symbol error rate, error rate in symbol unit by recording and reproducing a data example in which 1-symbol consists of 8 bits) was measured. Was obtained to be about 1 × 10 ^{−3, which} is almost the same value as that of the previous example, and it was confirmed that there was no problem in practical use.

また、第３図に示した回路は第１図に示した先の実施例
回路と比較しても更に簡略化され、Ｓ_n-1とＳ_ｎとを比
較する必要がないため、第１図におけるレジスタ１２１
及び排他的論理和ゲート１４並びにＳ_n-1とＳ_ｎの異符
号時の選択（選択スイッチ１９）が不用となり、更に回
路規模は小さくなりＩＣ化が更に容易となる。Further, the circuit shown in FIG. 3 is further simplified as compared with the circuit of the previous embodiment shown in FIG. _1, and it is not necessary to compare S _n-1 with S _n . Register 121 in
Also, the exclusive OR gate 14 and selection (selection switch 19) of S _n-1 and S _n when different signs are unnecessary, the circuit scale is further reduced, and the IC is further facilitated.

第５図は本発明に係るデイジタル磁気記録再生方式の一
実施例の構成を示すブロック図であり、第３図に示した
回路構成に更にバースト検出回路を付加して、実際にテ
ープを用いて録音再生を行なった場合に生ずるバースト
（Burst）対策を行なうようにしたものである。FIG. 5 is a block diagram showing a configuration of an embodiment of a digital magnetic recording / reproducing system according to the present invention. A burst detection circuit is further added to the circuit configuration shown in FIG. 3 to actually use a tape. It is designed to take measures against burst that occurs when recording and reproducing.

バーストはテープ上のゴミ及びキズ，汚れ等並びにヘッ
ドの目づまりなどで一時的に無信号状態になることであ
る。この時微小信号とはいえサンプリングデータＳ_ｎの
ＭＳＢを見ると正か、もしくは負に一定となっている場
合が多い。例えば正になっている場合が第６図の上段に
示す波形の実線のＳ_n+8からＳ_n+22までの状態である。
この場合前述した回路構成ではDSV_f3は加算され続け発
散してしまう。そしてバースト状態が終わりＳ_n+23以降
信号が再生されても直流再生補正波形ｇ３の発散により
第６図上の破線の直流再生後の再生信号のように誤りデ
ータとなり容易に復帰しないことになる。A burst is a temporary non-signal state due to dust, scratches, dirt, etc. on the tape and clogging of the head. Positive or this time looking at the MSB of said sampling data S _n is a minute signal, or if often negatively is constant. For example, the case where it is positive is the state from S _{n + 8} to S _{n + 22} of the solid line of the waveform shown in the upper part of FIG.
In this case, DSV _f3 continues to be added and diverges in the circuit configuration described above. Then, even if the burst state ends and the signal is reproduced after S _{n + 23,} due to the divergence of the DC reproduction correction waveform g3, it becomes an error data like the reproduction signal after the DC reproduction of the broken line in FIG. 6 and cannot be easily recovered. .

このような動作上の不都合を改良するため、本実施例に
おいては、第５図に示すようにバースト検出手段（30，
31，32，33，34）を付加すると共に、ＡＮＤゲート３５
によってバースト時にDSV_f3を零として加減算しないよ
うに構成している。In order to improve such inconvenience in operation, in this embodiment, as shown in FIG. 5, burst detecting means (30,
(31, 32, 33, 34) and AND gate 35
It is configured so that DSV _{f3 is set} to zero and not added or subtracted at the time of burst.

第５図は、第３図に示した回路にバースト検出手段(30,
31,32,33,34)を付加して構成したものであり、第３図と
同一部分は同一符号で示している。FIG. 5 shows the circuit shown in FIG.
(31, 32, 33, 34) are added, and the same parts as those in FIG. 3 are designated by the same reference numerals.

第５図において、まずＡ／Ｄコンバータ１１の出力の大
きさを見るためサンプリングデータＳ_ｎを絶対値化回路
３０に入力して、絶対値｜Ｓ_n｜を算出する。この絶対
値｜Ｓ_n｜の値をある値V_thとコンパレータ３１で比較し
て｜Ｓ_n｜＜V_thなら“１”を、｜Ｓ_n｜V_thなら“０”
をコンパレータ３１を出力する。ここで｜Ｓ_n｜＜V_thで
あればバーストと見るのではなく第７図の上段に示す波
形の実線で示されるように例えば実際のバースト状態Ｓ
_n+8〜Ｓ_n+22の他に信号によってはＳ_n+7及びＳ_n+25も｜
Ｓ_n｜＜V_thになりる。このためある複数個連続して｜Ｓ
_n｜＜V_thが続いて始めてバーストと見なすように構成し
ている。即ち加算器32とその加算結果を記憶するRAM33
を設け｜Ｓ_n｜＜V_thなるデータがくればコンパレータ３
１は“１”を出力し、加算器３２でRAM33の記憶内容と
加算する。例えばＲＡＭ33に“２”というデータが記憶
されておれば、加算器３２により“３”となりＲＡＭ33
の中身は“３”という数値に書き替えられる。この結果
連続して｜Ｓ_n｜＜V_thが続けばRAM33の中身は順次“+
1”ずつされていく。そして｜Ｓ_n｜V_thなるデータが
くればコンパレータ３１は“０”を出力してＲＡＭ33の
中身をリセットしてRAM33の記憶内容を０とする。この
ように｜Ｓ_n｜＜V_thが連続した時のみ加算されていくこ
とになる。そしてこのRAM33に記憶された加算結果をコ
ンパレータ３４で比較し、ある数値を越えたとき、バー
ストと見なしてコンパレータ３４の出力はＬｏｗとな
る。またRAM33に記憶されている値が数値以下の場合に
は、コンパレータ３４の出力はHighであり、アンドゲー
ト３５は開成状態にあり、前述の第３図に示した実施例
と同様の動作を行なう。In FIG. 5, first, the sampling data S _n is input to the absolute value conversion circuit 30 in order to see the magnitude of the output of the A / D converter 11, and the absolute value | S _n | is calculated. The value of this absolute value | S _n | is compared with a certain value V _th by the comparator 31, and if | S _n | <V _th, it is "1", and if | S _n | V _th, it is "0".
Is output to the comparator 31. If | S _n | <V _th here, it is not regarded as a burst, but as shown by the solid line of the waveform shown in the upper part of FIG.
_{In addition to n + 8 to} Sn _{+ 22} , depending on the signal, Sn _{+ 7} and _{Sn + 25} may also be
S _n | <V _th . Therefore, a certain number of consecutive | S
_Only when _n | <V _th continues, the burst is considered. That is, the adder 32 and the RAM 33 that stores the addition result
If the data such that | S _n | <V _th comes, the comparator 3
1 outputs “1”, and the adder 32 adds the stored content of the RAM 33. For example, if the data “2” is stored in the RAM 33, the adder 32 changes the data to “3” and the RAM 33 is stored.
The contents of can be rewritten to the number "3". As a result, if | S _n | <V _th continues, the contents of RAM 33 will be
When the data of | S _n | V _th comes, the comparator 31 outputs “0” and resets the contents of the RAM 33 to zero the contents stored in the RAM 33. Only when _n | <V _th continues, the addition result stored in the RAM 33 is compared by the comparator 34, and when a certain value is exceeded, it is regarded as a burst and the output of the comparator 34 is When the value stored in the RAM 33 is less than the numerical value, the output of the comparator 34 is High and the AND gate 35 is in the open state, similar to the embodiment shown in FIG. Perform the operation of.

一方、コンパレータ３４がバーストと見なしてＬｏｗを
出力すると、ＡＮＤゲート３５は閉じられる。第７図に
示すDSV_fでの図では３個｜Ｓ_n｜＜V_thが連続すればバー
ストと見なすようになっている。なお、何個｜Ｓ_n｜＜V
_thが連続した時バーストと見なすかは変調方式によって
最適なものを選べばよい。On the other hand, when the comparator 34 regards it as a burst and outputs Low, the AND gate 35 is closed. In the diagram of DSV _f shown in FIG. 7, if three | S _n | <V _th continue, it is considered as a burst. How many | S _n | <V
Whether or not to consider it as a burst when _th is continuous may be selected according to the modulation method.

ＡＮＤゲート３５は一度閉じられると次に｜Ｓ_n｜V_th
なるデータが来るまで開くことはない。この時DSV_f3は
加減算はなくなるため一定となり、前述した式(2)の減
衰係数Ｌ(0＜L＜1)が乗算されるため、直流再生補正波
形ｇ３は発散することはなく、第７図のｇ４として示す
ように徐々に０に近づいていく。そしてＳ_n+23から信号
が回復した時直流再生後の再生信号も容易に回復するこ
とになる。このようにバースト検出手段及びバースト対
策を施すことによりバーストに対して強い直流再生回路
を実現することができる。The AND gate 35 is closed once and then | S _n | V _th
It won't open until the data comes. At this time, DSV _f3 is constant because addition and subtraction are eliminated, and since it is multiplied by the attenuation coefficient L (0 <L <1) of the above-mentioned equation (2), the DC reproduction correction waveform g3 does not diverge, and FIG. It gradually approaches 0, as indicated by g4. Then, when the signal is recovered from S _{n + 23,} the reproduced signal after the direct current reproduction is easily recovered. By thus implementing the burst detecting means and the burst countermeasure, it is possible to realize a DC recovery circuit that is strong against bursts.

なお、上記第５図に示したバースト対策を施した例は第
３図に示した実施例に適用した場合であるが、これに限
定されるものではなく、第１図に示した実施例あるい
は、本発明者等が先に提案した第８図に示した回路構成
のものにも適用し得るものであることは言うまでもな
い。The example in which the countermeasure against burst shown in FIG. 5 is applied to the embodiment shown in FIG. 3 is not limited to this, and the embodiment shown in FIG. Needless to say, the present invention can be applied to the circuit configuration shown in FIG. 8 previously proposed by the present inventors.

＜発明の効果＞ 以上のように本発明によれば、再生信号に対しディジタ
ル的に直流再生による補正を行なうものであり、再生系
回路を容易にＩＣ化できるとともに、また等価的に記録
再生特性を向上した有用な再生系回路が提供できる。ま
た、本発明者等が先に提案したものに比較しても、著し
く回路構成を簡略化することが出来、その結果、ＩＣ化
が更に容易となる。<Effects of the Invention> As described above, according to the present invention, the reproduced signal is digitally corrected by the direct current reproduction, the reproduction system circuit can be easily integrated into an IC, and the recording / reproduction characteristics are equivalently achieved. It is possible to provide a useful reproducing system circuit with improved performance. In addition, the circuit configuration can be remarkably simplified as compared with the one previously proposed by the present inventors, and as a result, the IC can be further easily formed.

更に、バースト対策を施した場合には直流再生特性を更
に向上させることが出来、より有用な再生系回路を提供
することが出来る。Furthermore, when a measure against burst is taken, the direct current reproduction characteristic can be further improved, and a more useful reproduction system circuit can be provided.

【図面の簡単な説明】[Brief description of drawings]

第１図は本発明に適用するデイジタル磁気記録再生方式
の一具体例を示す要部詳細ブロック回路図、第２図はそ
の動作原理を説明するための等価波形図、第３図は本発
明に適用するデイジタル磁気記録再生方式の他の具体例
を示す要部詳細ブロック回路図、第４図はその動作原理
を説明するための等価波形図、第５図はバースト対策を
施した本発明の実施例を示す要部詳細ブロック回路図、
第６図はバースト対策のない場合の動作を説明するため
の等価波形図、第７図は第５図に示した本発明の実施例
の動作原理を説明するための等価波形図、第８図は本発
明者等が先に提案した方式を示す要部詳細回路図、第９
図はそのタイミングチャート、第１０図及び第１１図は
原理を説明するための等価波形図、第１２図は再生系回
路の基本構成図、第１３図は従来における第１１図各部
の波形図である。 １……再生ヘッド、２……ＡＣカップリング、３……プ
リアンプ、４……イコライザ、６……ＰＬＬ回路、７…
…ディジタル信号処理回路、１１……Ａ／Ｄ変換器、1
2,27……レジスタ、１３……ＭＳＢ検出回路、１４……
排他的論理和ゲート、21,28,29……乗算器、20,24,25…
…係数器、26,30……加算器、19,23……切換スイッチ、
２０１……係数器、３０……絶対値化回路、31,34……
コンパレータ、３２……加算器、３３……ＲＡＭ、３５
……ＡＮＤゲート。FIG. 1 is a detailed block circuit diagram of essential parts showing a specific example of a digital magnetic recording / reproducing system applied to the present invention, FIG. 2 is an equivalent waveform diagram for explaining the operation principle thereof, and FIG. FIG. 4 is a detailed block circuit diagram of essential parts showing another specific example of the applied digital magnetic recording / reproducing system, FIG. 4 is an equivalent waveform diagram for explaining the operation principle, and FIG. A detailed block circuit diagram of an example,
FIG. 6 is an equivalent waveform diagram for explaining the operation without the burst countermeasure, FIG. 7 is an equivalent waveform diagram for explaining the operation principle of the embodiment of the present invention shown in FIG. 5, and FIG. Is a detailed circuit diagram of a main part showing a method previously proposed by the present inventors.
FIG. 10 is a timing chart thereof, FIGS. 10 and 11 are equivalent waveform diagrams for explaining the principle, FIG. 12 is a basic configuration diagram of a reproducing system circuit, and FIG. 13 is a waveform diagram of each part of FIG. 11 in the conventional art. is there. 1 ... Playback head, 2 ... AC coupling, 3 ... Preamplifier, 4 ... Equalizer, 6 ... PLL circuit, 7 ...
... Digital signal processing circuit, 11 ... A / D converter, 1
2,27 ... Register, 13 ... MSB detection circuit, 14 ...
Exclusive OR gate, 21,28,29 …… Multiplier, 20,24,25…
… Coefficient unit, 26,30 …… Adder, 19,23 …… Changeover switch,
201 ... Coefficient unit, 30 ... Absolute value conversion circuit, 31,34 ...
Comparator, 32 ... Adder, 33 ... RAM, 35
...... AND gate.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 笹田 泰三 大阪府大阪市阿倍野区長池町22番22号 シ ヤープ株式会社内 (56)参考文献 特開 昭59−92410（ＪＰ，Ａ) 特開 昭61−113168（ＪＰ，Ａ) ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Taizo Sasada 22-22 Nagaike-cho, Abeno-ku, Osaka City, Osaka Prefecture Sharp Corporation (56) References JP-A-59-92410 (JP, A) JP-A-61 -113168 (JP, A)

Claims (1)

【特許請求の範囲】[Claims] 【請求項１】磁気テープ等の磁気記録媒体に対し、信号
をデイジタル化して記録し再生するものにおいて、 サンプリングによりＡ／Ｄ変換した再生信号に基づい
て、各サンプリング点のＤＳＶ（Ｄｉｇｉｔａｌ Ｓｕ
ｍ Ｖａｌｕｅ）を求める手段と、 該ＤＳＶを前記再生信号の直流成分に対応して指数関数
的に変化させる手段と、 前記Ａ／Ｄ変換した再生信号と、前記指数関数的に変化
させたＤＳＶを所定割合で加算する手段と、 バースト発生時に該加算する手段の加算動作を停止する
バースト検出回路と を備え、前記Ａ／Ｄ変換した再生信号をデイジタル的に
直流再生補正することを特徴とするデイジタル磁気記録
再生方式。1. A magnetic recording medium, such as a magnetic tape, in which a signal is digitally recorded and reproduced, and a DSV (Digital Su) at each sampling point is based on a reproduced signal A / D-converted by sampling.
m Value), means for exponentially changing the DSV in correspondence with the DC component of the reproduction signal, the A / D converted reproduction signal, and the exponentially changed DSV. A digital circuit comprising: means for adding at a predetermined rate; and a burst detection circuit for stopping the adding operation of the means for adding when a burst occurs, and digitally correcting the A / D-converted reproduced signal for DC reproduction. Magnetic recording / reproducing method.