JPH0619903B2 - Data punching circuit - Google Patents

Description

【発明の詳細な説明】 本発明はデータ打抜回路に関し、特にディジタル情報信
号を記録した記録担体を再生する再生装置に好適なデー
タ打抜回路を提供するものである。The present invention relates to a data punching circuit, and particularly to a data punching circuit suitable for a reproducing apparatus for reproducing a record carrier on which a digital information signal is recorded.

ディジタル信号処理技術の進歩とともに、オーディオ信
号などをディジタル化して記録再生技術も進歩をとげ、
オーディオの分野でもディジタル・オーディオ・ディス
ク（以下ＤＡＤと略称する）や、ディジタル・オーディ
オ・テープレコーダ（以下ＤＡＴと略称する）などのデ
ィジタル記録再生機器が実用化されつつある。これらの
記録再生に用いられる記録担体としては、ＤＡＤにおい
てはビデオディスクの、ＤＡＴにおいてはビデオテープ
レコーダの技術をそれぞれ応用しており、記録密度が非
常に高いのが特徴である。Along with the progress of digital signal processing technology, digitization of audio signals, etc., and the progress of recording / reproduction technology,
In the field of audio, digital recording / reproducing devices such as a digital audio disc (hereinafter abbreviated as DAD) and a digital audio tape recorder (hereinafter abbreviated as DAT) are being put to practical use. As a record carrier used for these recording / reproducing, the technology of a video disk in DAD and the technology of a video tape recorder in DAT are applied, respectively, and it is characterized by a very high recording density.

高密度記録であるため、その結果として記録波長が短く
なり、再生時における波形の再現性が問題となってく
る。これはＤＡＤにおける光学ピックアップや、ＤＡＴ
における磁気ヘッド等の周波数帯域の制限によるもの
で、ディジタル信号として記録された矩形波状の信号
は、再生時にはその角がなまった波形となり、矩形波を
再現できない。このため、レベルコンパレータやシュミ
ットトリガ等を用いて波形整形を行い、原波形を再現す
ることが従来より行われてきた。これがいわゆるデータ
打抜であって、次にその従来例を説明する。Since the high density recording is performed, the recording wavelength is shortened as a result, and the reproducibility of the waveform during reproduction becomes a problem. This is the optical pickup in DAD and DAT
Due to the limitation of the frequency band of the magnetic head, etc., the rectangular wave signal recorded as a digital signal has a blunted waveform at the time of reproduction, and the rectangular wave cannot be reproduced. Therefore, it has been conventionally practiced to perform waveform shaping by using a level comparator, a Schmitt trigger, or the like to reproduce the original waveform. This is so-called data punching, and a conventional example will be described below.

第１図ａはレベルコンパレータを用いたデータ打抜回路
の例を示したものである。FIG. 1a shows an example of a data punching circuit using a level comparator.

レベルコンパレータ１には、再生信号２が入力信号とし
て印加されており、スライスレベル３と大小比較を行
い、その結果を矩形波状のディジタル信号の形で出力信
号４に出す。スライスレベル３は一般に打抜レベルある
いは基準電圧などとも呼称されている。The reproduction signal 2 is applied as an input signal to the level comparator 1, and the magnitude comparison with the slice level 3 is performed, and the result is output to the output signal 4 in the form of a rectangular wave digital signal. The slice level 3 is also generally called a punching level or a reference voltage.

第１図ｂは、第１図ａの回路の入力信号２と出力信号４
を対比したもので、入力信号２は、ヘッドあるいはピッ
クアップの影響で、高域成分が減衰した波形となってい
る。この結果、周波数の高い部分では原波形を再現でき
なくなっている。FIG. 1b shows the input signal 2 and the output signal 4 of the circuit of FIG. 1a.
The input signal 2 has a waveform in which the high frequency component is attenuated due to the influence of the head or the pickup. As a result, the original waveform cannot be reproduced in the high frequency part.

上記の高域減衰のほかに、テープやディスクのバラツキ
によっても原波形を再現できない場合があり、特に、デ
ィスクの原盤作成時の露光条件によって、再生波形の直
流分が大きく変動することがある。従来のデータ打抜回
路は、このような変動に追従できないため、やはり原波
形を再現できず、データの誤りという結果になる。In addition to the above high-frequency attenuation, there are cases where the original waveform cannot be reproduced due to variations in the tape or disk, and in particular, the DC component of the reproduced waveform may fluctuate greatly depending on the exposure conditions when the disk master is created. Since the conventional data punching circuit cannot follow such a variation, the original waveform cannot be reproduced, resulting in a data error.

本発明は、上述のような問題を考慮し、データの正誤を
監視しながらスライスレベルを追従変化させていく方式
のデータ打抜回路を提供するものであって、その実施例
について以下に説明する。The present invention provides a data punching circuit of a system in which the slice level is tracked and changed while monitoring the correctness of the data in consideration of the above problems, and an embodiment thereof will be described below. .

第２図は本発明のデータ打抜回路の一実施例を表わずブ
ロック図であって、従来例と共通の部分については同一
番号を付してある。FIG. 2 is a block diagram showing no embodiment of the data punching circuit of the present invention, and the same parts as those of the conventional example are designated by the same reference numerals.

第１のレベルコンパレータ１の出力番号４は、復調器
５、誤り検出回路６、第１のＤ／Ａコンバータ７を通っ
てアナログ信号に復元されて出力信号８となる。The output number 4 of the first level comparator 1 passes through the demodulator 5, the error detection circuit 6 and the first D / A converter 7 and is restored to an analog signal to become an output signal 8.

誤り検出回路６からはデータの正誤を表わすエラーフラ
グ９が出力され、カウンタ１０によって誤りデータ数を
カウントする。カウントした結果はラッチ１１およびマ
グニチュードコンパレータ１２の入力端子Ａに送られ
る。ラッチ１１は前回の誤りデータ数を保持しており、
これを書換える前にマグニチュードコンパレータ１２の
入力端子Ｂに送る。マグニチュードコンパレータ１２は
入力端子Ａと入力端子Ｂに加えられたディジタル信号の
表わす数値の大小比較を行い、Ａ＞Ｂすなわち前回の誤
りデータ数より今回の誤りデータ数が大であれば、出力
端子よりフリップフロップ１３にトリガ信号を送り、反
転させる。遅延回路１７を介して印加されるクロック信
号１４をカウントするアップダウンカウンタ１５は、フ
リップフロップ１３の出力によってアップ／ダウンの切
換を行っている。アップダウンカウンタ１５の内容は第
２のＤ／Ａコンバータ１６によってスライスレベル３に
変換され、第１のコンパレータ１に印加される。The error detection circuit 6 outputs an error flag 9 indicating whether the data is correct or incorrect, and the counter 10 counts the number of error data. The counted result is sent to the input terminal A of the latch 11 and the magnitude comparator 12. The latch 11 holds the previous number of error data,
This is sent to the input terminal B of the magnitude comparator 12 before rewriting. The magnitude comparator 12 compares the numerical values represented by the digital signals applied to the input terminal A and the input terminal B, and if A> B, that is, if the current error data number is larger than the previous error data number, then it outputs from the output terminal. A trigger signal is sent to the flip-flop 13 to invert it. The up / down counter 15 that counts the clock signal 14 applied via the delay circuit 17 switches up / down by the output of the flip-flop 13. The contents of the up / down counter 15 are converted into slice level 3 by the second D / A converter 16 and applied to the first comparator 1.

クロック信号１４としては、ＤＡＤの場合にはディスク
の回転に同期した信号（１パルス／１回転）とすること
によって、ディスクの傷による誤りデータ数の増加分を
相殺し、ＤＡＴの場合にはシリンダ（回転ヘッド）の回
転に同期した信号（１パルス／１回転）とすることによ
って、ヘッド切換による誤りデータ数の増加分を相殺す
ることが好ましい。このようにした場合、例えばＤＡＤ
においては、ディスクの１回転ごとに、今回の１回転分
の誤りデータ数と、前回の１回転分の誤りデータ数とを
マグニチュードコンパレータ１２で比較することにな
る。In the case of DAD, the clock signal 14 is a signal synchronized with the rotation of the disk (1 pulse / revolution) to offset the increase in the number of error data due to scratches on the disk, and in the case of DAT the cylinder signal. It is preferable to cancel the increase in the number of error data due to head switching by setting the signal (1 pulse / 1 rotation) in synchronization with the rotation of the (rotary head). In this case, for example, DAD
In this case, the magnitude comparator 12 compares the number of error data for one rotation this time with the number of error data for one rotation last time for each rotation of the disk.

第３図は第２図のデータ打抜回路の動作を説明するため
のタイミング図である。アップダウンカウンタ１５はア
ップモードからスタートしており、スライスレベル３
は、クロック信号１４のパルスに同期して、１ステップ
上昇する。これによってデータの語り率が増加し、Ａ＞
Ｂとなってフリップフロップ１３が反転する。このた
め、アップダウンカウンタ１５はダウンモードに切換わ
り、スライスレベル３は１ステップ下降する。これによ
って誤り率は減少するので、スライスレベル３は次のク
ロックパルスによって１ステップ下降する。このとき、
データの誤り率が増加すれば、再びＡ＞Ｂとなってフリ
ップフロップ１３が反転してアップモードに戻る。以上
のようなサイクルのくりかえしでスライスレベルは、デ
ータ誤りの最も少い最適値を中心に、周期的な微小変化
をくりかえしながら追従していくことになるわけであ
る。FIG. 3 is a timing chart for explaining the operation of the data punching circuit of FIG. The up / down counter 15 starts from the up mode and the slice level 3
Rises by one step in synchronization with the pulse of the clock signal 14. This increases the data talk rate, and A>
It becomes B and the flip-flop 13 is inverted. Therefore, the up / down counter 15 is switched to the down mode, and the slice level 3 is lowered by one step. This reduces the error rate so that slice level 3 is lowered by one step with the next clock pulse. At this time,
If the data error rate increases, A> B again and the flip-flop 13 is inverted to return to the up mode. By repeating the cycle as described above, the slice level follows the optimum value with the least data error while repeating the periodic minute change.

ところで本発明では、スライスレベルが極端にずれてい
る場合には、全データが誤りとなって、微小な変化に対
して、誤りデータ数が全く変化しない場合には対処でき
ない。このような場合（例えば再生開始前）には、別の
手段によってスライスレベルを大幅に変化させ、データ
誤り率が一定の限度以下となるようなスライスレベルを
さがし、そのレベルからスタートするようにしておくこ
とが好適である。By the way, according to the present invention, when the slice level is extremely shifted, all the data become erroneous, and it is impossible to cope with a minute change when the number of erroneous data does not change at all. In such a case (for example, before the start of reproduction), the slice level is drastically changed by another means to search for a slice level at which the data error rate falls below a certain limit, and start from that level. It is preferable to set.

上述のように本発明のデータ打抜回路は、データ誤り率
を監視しながらスライスレベルを自動調整するものであ
って、ピックアップやヘッドに起因する高域減衰や、デ
ィスク、テープのバラツキによる直流分の変化にも追従
し、最適のスライスレベルでデータ打抜を行うことがで
きるもので、しかも、ディジタル情報記録ディスクの場
合におけるディスクの傷や、ディジタル情報記録テープ
の場合におけるヘット切換えによる、バースト的な誤り
の増加分をキャンセルすることが可能であり、実用上の
効果の大きなものである。As described above, the data punching circuit of the present invention automatically adjusts the slice level while monitoring the data error rate, and the high frequency attenuation caused by the pickup and the head, and the DC component due to the disc and tape variations. The data can be punched out at the optimum slice level by following the changes in the number of discs, and moreover, in the case of bursts due to scratches on the disc in the case of digital information recording discs and by the head switching in the case of digital information recording tapes. It is possible to cancel the increase in the number of errors, which is a great practical effect.

【図面の簡単な説明】 第１図ａは従来のデータ打抜回路の一例の回路図、第１
図ｂは上記従来例の各部の信号波形図、第２図は本発明
のデータ打抜回路の一実施例を表わすブロック図、第３
図は上記実施例の各部の信号波形タイミング図である。 １……レベルコンパレータ、３……スライスレベル、５
……復調器、６……誤り検出回路、１０……カウンタ、
１１……ラッチ、12……マグニチュードコンパレータ、
１３……フリップフロップ、１４……クロック信号、15
……アップダウンカウンタ、１７……遅延回路。BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1a is a circuit diagram of an example of a conventional data punching circuit,
FIG. 4b is a signal waveform diagram of each part of the above-mentioned conventional example, FIG. 2 is a block diagram showing an embodiment of the data punching circuit of the present invention, and FIG.
The figure is a signal waveform timing chart of each part of the above embodiment. 1 ... Level comparator, 3 ... Slice level, 5
... demodulator, 6 ... error detection circuit, 10 ... counter,
11 ... Latch, 12 ... Magnitude comparator,
13 ... Flip-flop, 14 ... Clock signal, 15
...... Up / down counter, 17 ... Delay circuit.

Claims (2)

【特許請求の範囲】[Claims] 【請求項１】略一定の周期毎にスライスレベルをステッ
プ状に変化させる手段と、上記周期の間における誤りデ
ータ数を計数して順次記憶する手段と、複数個の周期に
おける誤りデータ数を比較し、誤りデータ数が増加した
場合には上記スライスレベルの変化方向を反転する手段
とを備え、上記周期が情報記録ディスクの回転と同期し
ていることを特徴とするデータ打抜回路。1. Comparing the number of error data in a plurality of cycles with a means for changing the slice level stepwise at a substantially constant cycle, a means for counting and sequentially storing the number of error data during the cycle. A data punching circuit comprising means for inverting the changing direction of the slice level when the number of erroneous data is increased, and the period is synchronized with the rotation of the information recording disk. 【請求項２】略一定の周期毎にスライスレベルをステッ
プ状に変化させる手段と、上記周期の間における誤りデ
ータ数を計数して順次記憶する手段と、複数個の周期に
おける誤りデータ数を比較し、誤りデータ数が増加した
場合には上記スライスレベルの変化方向を反転する手段
とを備え、上記周期が磁気ヘッドを装備したシリンダの
回転と同期していることを特徴とするデータ打抜回路。2. A means for changing the slice level stepwise at substantially constant intervals, a means for counting and sequentially storing the number of error data during the cycles, and comparing the number of error data at a plurality of cycles. A data punching circuit, which has means for reversing the changing direction of the slice level when the number of error data increases, and the period is synchronized with the rotation of a cylinder equipped with a magnetic head. .