JPH06197522A - 半導体スイッチ装置 - Google Patents
半導体スイッチ装置Info
- Publication number
- JPH06197522A JPH06197522A JP34183192A JP34183192A JPH06197522A JP H06197522 A JPH06197522 A JP H06197522A JP 34183192 A JP34183192 A JP 34183192A JP 34183192 A JP34183192 A JP 34183192A JP H06197522 A JPH06197522 A JP H06197522A
- Authority
- JP
- Japan
- Prior art keywords
- time
- current
- delay time
- signal
- timing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Power Conversion In General (AREA)
Abstract
(57)【要約】
【目的】 本発明は、半導体素子を直列接続して成る
半導体スイッチにおいて、タ―ンオンのバラツキにより
過渡的な過電圧による素子破壊を防止することを目的と
する。 【構成】 半導体素子を直列接続し、総合制御装置から
の制御信号に応じて動作する個別制御回路によって駆動
される半導体スイッチ装置において、前記個別制御回路
を動作させる制御信号のタイミングを調整可能な可変遅
延回路と、各半導体素子に並列に接続されたスナバ回路
の電流を半導体素子のオン時に検出する電流検出手段
と、これら電流検出手段からの検出信号と前記総合制御
装置からの基準信号のタイミングを比較し前記基準信号
と各検出信号間に時間差が検出された場合その時間差を
補正した遅延時間に変更して該当する可変遅延回路にそ
れぞれ指令する遅延時間制御装置を設けたことを特徴と
する半導体スイッチ装置。
半導体スイッチにおいて、タ―ンオンのバラツキにより
過渡的な過電圧による素子破壊を防止することを目的と
する。 【構成】 半導体素子を直列接続し、総合制御装置から
の制御信号に応じて動作する個別制御回路によって駆動
される半導体スイッチ装置において、前記個別制御回路
を動作させる制御信号のタイミングを調整可能な可変遅
延回路と、各半導体素子に並列に接続されたスナバ回路
の電流を半導体素子のオン時に検出する電流検出手段
と、これら電流検出手段からの検出信号と前記総合制御
装置からの基準信号のタイミングを比較し前記基準信号
と各検出信号間に時間差が検出された場合その時間差を
補正した遅延時間に変更して該当する可変遅延回路にそ
れぞれ指令する遅延時間制御装置を設けたことを特徴と
する半導体スイッチ装置。
Description
【０００１】
【産業上の利用分野】本発明は、数十キロボルト、数千
アンペアの高電圧大電流の半導体スイッチ装置に係り、
特に高信頼化を図った半導体スイッチ装置に関する。
アンペアの高電圧大電流の半導体スイッチ装置に係り、
特に高信頼化を図った半導体スイッチ装置に関する。
【０００２】
【従来の技術】パルス状の大電流を利用してガスレ―ザ
の励起や粒子の加速を行うパルスパワ―技術では、パル
ス大電流を得る方法として、高電圧に充電されたコンン
デンサを高速スイッチにより急速に放電させる方法が一
般に用いられており、高速スイッチとしては水素ガスを
封入したサイラトロンがよく使われてきた、しかし、サ
イラトロンのスイッチングは放電作用を伴うため、電極
の摩耗を避けることができず、寿命が短いという欠点が
あった。この欠点を解消するため、最近では半導体素子
により必要なスイッチングを行うという試みがなされて
いる。
の励起や粒子の加速を行うパルスパワ―技術では、パル
ス大電流を得る方法として、高電圧に充電されたコンン
デンサを高速スイッチにより急速に放電させる方法が一
般に用いられており、高速スイッチとしては水素ガスを
封入したサイラトロンがよく使われてきた、しかし、サ
イラトロンのスイッチングは放電作用を伴うため、電極
の摩耗を避けることができず、寿命が短いという欠点が
あった。この欠点を解消するため、最近では半導体素子
により必要なスイッチングを行うという試みがなされて
いる。
【０００３】パルスパワ―用のスイッチには、数十キロ
ボルト、数キロアンペアという高電圧大電流の定格が要
求されるが、現在のところこのような定格を満す単独の
半導体素子は存在せず、耐電圧は高々数キロボルトしか
ない。このため、半導体素子を複数個直列に接続して使
用する方法が一般に用いられている。ところが、このよ
うに複数個の半導体素子を直列接続したスイッチでは、
素子特性のバラツキ等により各素子のタ―ンオンタイミ
ングに時間差が生じると過渡的な過電圧が発生し、素子
が破壊に至るという欠点がある。この問題を解決する方
法として、図２に示すように各半導体素子の制御信号を
個別に制御できる可変遅延回路を設けタ―ンオンタイミ
ングが揃うよう調整する方法（特開平３―１７１６号）
が提案されている。図４に示した半導体スイッチ装置で
は、直列に接続された半導体素子ＳＷ１〜ＳＷｎを個別
に駆動する個別制御回路ＧＵ１〜ＧＵｎへの制御信号を
可変遅延回路ＤＵ１〜ＤＵｎで各々調整し、個別制御回
路ＧＵ１〜ＧＵｎの動作タイミングを揃えることにより
各半導体素子のタ―ンオン時間差を補償している。尚、
各半導体素子ＳＷ１〜ＳＷｎには個別に図示の如く、ス
ナバダイオードとスナバ抵抗の並列回路に、直列にスナ
バコンデンサを接続して成るスナバ回路が設けられてい
る。
ボルト、数キロアンペアという高電圧大電流の定格が要
求されるが、現在のところこのような定格を満す単独の
半導体素子は存在せず、耐電圧は高々数キロボルトしか
ない。このため、半導体素子を複数個直列に接続して使
用する方法が一般に用いられている。ところが、このよ
うに複数個の半導体素子を直列接続したスイッチでは、
素子特性のバラツキ等により各素子のタ―ンオンタイミ
ングに時間差が生じると過渡的な過電圧が発生し、素子
が破壊に至るという欠点がある。この問題を解決する方
法として、図２に示すように各半導体素子の制御信号を
個別に制御できる可変遅延回路を設けタ―ンオンタイミ
ングが揃うよう調整する方法（特開平３―１７１６号）
が提案されている。図４に示した半導体スイッチ装置で
は、直列に接続された半導体素子ＳＷ１〜ＳＷｎを個別
に駆動する個別制御回路ＧＵ１〜ＧＵｎへの制御信号を
可変遅延回路ＤＵ１〜ＤＵｎで各々調整し、個別制御回
路ＧＵ１〜ＧＵｎの動作タイミングを揃えることにより
各半導体素子のタ―ンオン時間差を補償している。尚、
各半導体素子ＳＷ１〜ＳＷｎには個別に図示の如く、ス
ナバダイオードとスナバ抵抗の並列回路に、直列にスナ
バコンデンサを接続して成るスナバ回路が設けられてい
る。
【０００４】
【発明が解決しようとする課題】このような従来の半導
体スイッチ装置では、運転前に各半導体素子のタ―ンオ
ン時間差を調整することによりタ―ンオン時に発生する
過渡的な過電圧を抑制することが可能となる。しかし、
パルスパワ―用のスイッチには高電圧大電流のスイッチ
ングを繰返し周波数数キロヘルツで連続通電することが
しばしば要求されるため、半導体素子及び個別制御回路
に用いている電子部品の特性が熱により悪化し、各素子
のタ―ンオンタイミングに再び時間差が発生するという
問題が生じる。このため、半導体スイッチ装置の運転中
に過渡的な過電圧が発生し素子が破壊に至る可能性があ
った。
体スイッチ装置では、運転前に各半導体素子のタ―ンオ
ン時間差を調整することによりタ―ンオン時に発生する
過渡的な過電圧を抑制することが可能となる。しかし、
パルスパワ―用のスイッチには高電圧大電流のスイッチ
ングを繰返し周波数数キロヘルツで連続通電することが
しばしば要求されるため、半導体素子及び個別制御回路
に用いている電子部品の特性が熱により悪化し、各素子
のタ―ンオンタイミングに再び時間差が発生するという
問題が生じる。このため、半導体スイッチ装置の運転中
に過渡的な過電圧が発生し素子が破壊に至る可能性があ
った。
【０００５】本発明は以上のような従来の半導体スイッ
チ装置の欠点を解消するためになされたもので、半導体
素子及び個別制御回路内の電子部品の温度上昇に起因す
る特性の変化を前記個別制御回路を制御する制御信号の
タイミングを修正することによって補償し、半導体スイ
ッチ装置を過電圧から保護することのできる高信頼性半
導体スイッチ装置を提供することを目的とする。
チ装置の欠点を解消するためになされたもので、半導体
素子及び個別制御回路内の電子部品の温度上昇に起因す
る特性の変化を前記個別制御回路を制御する制御信号の
タイミングを修正することによって補償し、半導体スイ
ッチ装置を過電圧から保護することのできる高信頼性半
導体スイッチ装置を提供することを目的とする。
【０００６】
【課題を解決するための手段】本発明は前記目的を達成
するため、個別制御回路を動作させる制御信号のタイミ
ングを調整可能な可変遅延回路と、各半導体素子に並列
に接続されたスナバ回路のタ―ンオン時の電流を検出す
る電流検出手段と、前記電流検出手段からの検出信号と
総合制御装置からの基準信号のタイミングをマイクロコ
ンピ―タで比較し基準信号と各検出信号間に時間差が検
出されたとき、その時間差を補正した遅延時間に変換し
て各可変遅延回路に指令する遅延時間制御装置を備えて
いる。
するため、個別制御回路を動作させる制御信号のタイミ
ングを調整可能な可変遅延回路と、各半導体素子に並列
に接続されたスナバ回路のタ―ンオン時の電流を検出す
る電流検出手段と、前記電流検出手段からの検出信号と
総合制御装置からの基準信号のタイミングをマイクロコ
ンピ―タで比較し基準信号と各検出信号間に時間差が検
出されたとき、その時間差を補正した遅延時間に変換し
て各可変遅延回路に指令する遅延時間制御装置を備えて
いる。
【０００７】
【作用】各半導体素子がタ―オンするときの分圧回路の
電流を検出することにより各半導体素子のタ―ンオンタ
イミングを検出する。遅延時間制御回路は、これら電流
検出手段の検出信号のタイミングと総合制御装置からの
基準信号のタイミングを比較し、基準信号と各検出信号
間にタイミング時間差が検出された場合その時間差を補
正した遅延時間に変更して各可変遅延回路に指令する。
電流を検出することにより各半導体素子のタ―ンオンタ
イミングを検出する。遅延時間制御回路は、これら電流
検出手段の検出信号のタイミングと総合制御装置からの
基準信号のタイミングを比較し、基準信号と各検出信号
間にタイミング時間差が検出された場合その時間差を補
正した遅延時間に変更して各可変遅延回路に指令する。
【０００８】
【実施例】以下本発明の一実施例を図１を参照して説明
する。
する。
【０００９】各半導体素子ＳＷ１〜ＳＷｎを駆動する個
別制御回路ＧＵ１〜ＧＵｎと総合制御装置１は、４ビッ
ト情報により遅延時間を変化することが可能なプログラ
マブル遅延回路ＤＵ１〜ＤＵｎを介して接続されてい
る。各半導体素子ＳＷ１〜ＳＷｎに並列に接続されたス
ナバ回路にはタ―ンオン時の電流を検出する変流器ＣＴ
１〜ＣＴｎが設けられており、その出力は遅延時間制御
回路１０に導かれる。又、総合制御装置１からの基準信
号も遅延時間制御装置１０に入力される。遅延時間制御
装置１０内部において、各変流器ＣＴ１〜ＣＴｎの出力
は電流検出器を経てコンパレ―タに入力され、その出力
は総合制御装置１のタイミング信号とともにマイクロコ
ンピュ―タに入力される。このマイクロコンビュ―タの
出力は遅延時間制御装置１０の出力となり、この出力を
ビット情報に変換するビット変換器ＢＣ１〜ＢＣｎを介
して各プログラマブル遅延回路ＤＵ１〜ＤＵｎに入る。
別制御回路ＧＵ１〜ＧＵｎと総合制御装置１は、４ビッ
ト情報により遅延時間を変化することが可能なプログラ
マブル遅延回路ＤＵ１〜ＤＵｎを介して接続されてい
る。各半導体素子ＳＷ１〜ＳＷｎに並列に接続されたス
ナバ回路にはタ―ンオン時の電流を検出する変流器ＣＴ
１〜ＣＴｎが設けられており、その出力は遅延時間制御
回路１０に導かれる。又、総合制御装置１からの基準信
号も遅延時間制御装置１０に入力される。遅延時間制御
装置１０内部において、各変流器ＣＴ１〜ＣＴｎの出力
は電流検出器を経てコンパレ―タに入力され、その出力
は総合制御装置１のタイミング信号とともにマイクロコ
ンピュ―タに入力される。このマイクロコンビュ―タの
出力は遅延時間制御装置１０の出力となり、この出力を
ビット情報に変換するビット変換器ＢＣ１〜ＢＣｎを介
して各プログラマブル遅延回路ＤＵ１〜ＤＵｎに入る。
【００１０】総合制御装置１からプログラマブル遅延回
路ＤＵ１〜ＤＵｎを介して伝送される制御信号を受けて
動作する個別制御回路ＧＵ１〜ＧＵｎにより各半導体素
子ＳＷ１〜ＳＷｎは駆動される。各半導体素子ＳＷ１〜
ＳＷｎがタ―ンオンすると、各分圧回路に設置された変
流器ＣＴ１〜ＣＴｎにパルス電流が流れる。この電流を
検出した各変流器ＣＴ１〜ＣＴｎは検出信号を遅延時間
制御装置１０にそれぞれ伝送する。遅延時間制御装置１
０の内部において前記変流器ＣＴ１〜ＣＴｎの出力は電
流検出器ＣＴにより電流波形に相似な電圧信号（アナロ
グ信号）に変換され、この電圧は基準電圧と比較されて
一定振幅値のパルス（ディジタル信号）に変換される。
このディジタル信号は総合制御装置１から送信された基
準信号とともにマイクロコンピュ―タに入力される。マ
イクロコンピュ―タ内部の１つの変流器出力に対する信
号演算のブロック図を図２に示す。マイクロコンピュ―
タは、基準信号と変流器出力に対応したパルスが一定電
圧に達する時間を検出してその時間差を算出し、その時
間差に基づきメモリに格納された遅延時間を補正する。
補正された遅延時間は、プログラマブル遅延回路固有の
遅延時間設定量に変換されビット変換器ＢＣに出力され
る。ビット変換器ＢＣでは、遅延時間制御装置１０から
の遅延時間設定量を４ビットのビット情報に変換してプ
ログラマブル遅延回路ＤＵに出力する。
路ＤＵ１〜ＤＵｎを介して伝送される制御信号を受けて
動作する個別制御回路ＧＵ１〜ＧＵｎにより各半導体素
子ＳＷ１〜ＳＷｎは駆動される。各半導体素子ＳＷ１〜
ＳＷｎがタ―ンオンすると、各分圧回路に設置された変
流器ＣＴ１〜ＣＴｎにパルス電流が流れる。この電流を
検出した各変流器ＣＴ１〜ＣＴｎは検出信号を遅延時間
制御装置１０にそれぞれ伝送する。遅延時間制御装置１
０の内部において前記変流器ＣＴ１〜ＣＴｎの出力は電
流検出器ＣＴにより電流波形に相似な電圧信号（アナロ
グ信号）に変換され、この電圧は基準電圧と比較されて
一定振幅値のパルス（ディジタル信号）に変換される。
このディジタル信号は総合制御装置１から送信された基
準信号とともにマイクロコンピュ―タに入力される。マ
イクロコンピュ―タ内部の１つの変流器出力に対する信
号演算のブロック図を図２に示す。マイクロコンピュ―
タは、基準信号と変流器出力に対応したパルスが一定電
圧に達する時間を検出してその時間差を算出し、その時
間差に基づきメモリに格納された遅延時間を補正する。
補正された遅延時間は、プログラマブル遅延回路固有の
遅延時間設定量に変換されビット変換器ＢＣに出力され
る。ビット変換器ＢＣでは、遅延時間制御装置１０から
の遅延時間設定量を４ビットのビット情報に変換してプ
ログラマブル遅延回路ＤＵに出力する。
【００１１】上記、マイクロコンピュ―タからビット変
換器ＢＣを通じて行われる一連の信号演算を図３に示す
４ビットのプログラマブル遅延回路ＤＵを用いた場合を
例にとって説明する。仮に、基準信号ＩＮと変換器出力
に対応したパルスのタイミング時間差が１５ナノ秒、メ
モリに格納されている遅延時間が９ナノ秒であるとする
と、遅延時間は（１５＋９）＝２４ナノ秒となる。プロ
グラマブル遅延回路ＤＵの延時間設定量に対する実際の
遅延時間は１ステップあたり３ナノ秒であるので、遅延
時間設定量は２４ナノ秒／３ナノ秒＝８となる。この
「８」という値が遅延時間制御装置１０の出力となりビ
ット変換器ＢＣに出力される。ビット変換器ＢＣでは
「８」が４ビットのビット情報、つまり「１０００」に
変換されプログラマル遅延回路ＤＵに送信される。
換器ＢＣを通じて行われる一連の信号演算を図３に示す
４ビットのプログラマブル遅延回路ＤＵを用いた場合を
例にとって説明する。仮に、基準信号ＩＮと変換器出力
に対応したパルスのタイミング時間差が１５ナノ秒、メ
モリに格納されている遅延時間が９ナノ秒であるとする
と、遅延時間は（１５＋９）＝２４ナノ秒となる。プロ
グラマブル遅延回路ＤＵの延時間設定量に対する実際の
遅延時間は１ステップあたり３ナノ秒であるので、遅延
時間設定量は２４ナノ秒／３ナノ秒＝８となる。この
「８」という値が遅延時間制御装置１０の出力となりビ
ット変換器ＢＣに出力される。ビット変換器ＢＣでは
「８」が４ビットのビット情報、つまり「１０００」に
変換されプログラマル遅延回路ＤＵに送信される。
【００１２】プログラマブル遅延回路ＤＵは、この遅延
時間設定量に対応した遅延時間分だけ総合制御装置から
の制御信号ＩＮを遅延させた信号ＯＵＴを出力する。こ
の一連の動作により、各素子のタ―ンオン時間差が補正
される。
時間設定量に対応した遅延時間分だけ総合制御装置から
の制御信号ＩＮを遅延させた信号ＯＵＴを出力する。こ
の一連の動作により、各素子のタ―ンオン時間差が補正
される。
【００１３】ビット変換器ＢＣの各ビットｂ3 ，ｂ2 ，
ｂ1 ，ｂ0 の出力と、ビット変換器ＢＣに入力されるマ
イクロコンピュ―タからの設定値と、遅延時間との関係
を、表１に示す。
ｂ1 ，ｂ0 の出力と、ビット変換器ＢＣに入力されるマ
イクロコンピュ―タからの設定値と、遅延時間との関係
を、表１に示す。
【００１４】
【表１】
【００１５】このように、各半導体素子ＳＷ〜ＳＷｎが
タ―ンオンする時にスナバ回路に流れる電流のタイミン
グと総合制御装置からの基準信号ＩＮのタイミングとの
時間差を比較し、時間差が検出された場合、その時間差
を逐次補正することによりタ―ンオン時に発生する過渡
的な過電圧を抑制することができる。
タ―ンオンする時にスナバ回路に流れる電流のタイミン
グと総合制御装置からの基準信号ＩＮのタイミングとの
時間差を比較し、時間差が検出された場合、その時間差
を逐次補正することによりタ―ンオン時に発生する過渡
的な過電圧を抑制することができる。
【００１６】前述の実施例においては、スナバ回路の電
流検出手段として変流器を例にとって説明したが、発光
素子を電流検出手段として用いた場合でも何等変りはな
い。但し、この場合は電流検出信号は光信号となるた
め、遅延時間制御装置１０内の電流検出器の前段に光／
電気変換器を設ける必要がある。
流検出手段として変流器を例にとって説明したが、発光
素子を電流検出手段として用いた場合でも何等変りはな
い。但し、この場合は電流検出信号は光信号となるた
め、遅延時間制御装置１０内の電流検出器の前段に光／
電気変換器を設ける必要がある。
【００１７】
【発明の効果】以上説明のように、本発明によれば、各
半導体素子のタ―ンオン時間差が逐次抑制され、常にタ
―ンオン時に発生する過渡的な過電圧を防止することが
できるので、過電圧による素子破壊の無い長寿命、高信
頼性の半導体スイッチ装置を提供することができる。
半導体素子のタ―ンオン時間差が逐次抑制され、常にタ
―ンオン時に発生する過渡的な過電圧を防止することが
できるので、過電圧による素子破壊の無い長寿命、高信
頼性の半導体スイッチ装置を提供することができる。
【図１】本発明の半導体スイッチ装置の一実施例を示す
構成図。
構成図。
【図２】図１の遅延時間制御装置内のマイクロコンピュ
―タで行われる信号演算処理のブロック図。
―タで行われる信号演算処理のブロック図。
【図３】４ビットのビット情報で信号を遅延することが
可能な４ビットのプログラマブル遅延回路を示す図。
可能な４ビットのプログラマブル遅延回路を示す図。
【図４】従来の半導体スイッチ装置の構成図。
１ …総合制御装置 １０
…遅延時間制御装置 ＳＷ１〜ＳＷｎ …半導体素子 ＧＵ１〜ＧＵｎ
…個別制御回路 ＤＵ１〜ＤＵｎ …可変遅延回路 ＣＴ１〜ＣＴｎ
…変流器 ＢＣ１〜ＢＣｎ …ビット変換器
…遅延時間制御装置 ＳＷ１〜ＳＷｎ …半導体素子 ＧＵ１〜ＧＵｎ
…個別制御回路 ＤＵ１〜ＤＵｎ …可変遅延回路 ＣＴ１〜ＣＴｎ
…変流器 ＢＣ１〜ＢＣｎ …ビット変換器
Claims (3)
- 【請求項１】 複数個の半導体素子を直列或いは直
並列接続し、総合制御装置からの制御信号に応じて動作
する個別制御回路からの駆動信号により半導体素子を駆
動する半導体スイッチ装置において、前記個別制御回路
を動作させる制御信号のタイミングを調整可能な可変遅
延回路と、各半導体素子に並列に接続された分圧回路の
タ―ンオン時の電流を検出する電流検出手段と、これら
電流検出手段からの検出信号と前記総合制御装置からの
基準信号のタイミングを比較し前記基準信号と各検出信
号間に時間差が検出された場合その時間差を補正した遅
延時間に変更して該当する可変遅延回路にそれぞれ指令
する遅延時間制御装置を設けたことを特徴とする半導体
スイッチ装置。 - 【請求項２】 前記電流検出手段が変流器であるこ
とを特徴とする請求項１に記載の半導体スイッチ装置。 - 【請求項３】 前記電流検出手段が発光素子である
ことを特徴とする請求項１に記載の半導体スイッチ装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34183192A JPH06197522A (ja) | 1992-12-22 | 1992-12-22 | 半導体スイッチ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34183192A JPH06197522A (ja) | 1992-12-22 | 1992-12-22 | 半導体スイッチ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06197522A true JPH06197522A (ja) | 1994-07-15 |
Family
ID=18349092
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34183192A Pending JPH06197522A (ja) | 1992-12-22 | 1992-12-22 | 半導体スイッチ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06197522A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007097261A (ja) * | 2005-09-27 | 2007-04-12 | Toshiba Mitsubishi-Electric Industrial System Corp | 直列半導体スイッチ装置 |
| EP3952083A1 (en) * | 2020-08-06 | 2022-02-09 | TRUMPF Huettinger Sp. Z o. o. | Hv switch unit |
-
1992
- 1992-12-22 JP JP34183192A patent/JPH06197522A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007097261A (ja) * | 2005-09-27 | 2007-04-12 | Toshiba Mitsubishi-Electric Industrial System Corp | 直列半導体スイッチ装置 |
| JP4700460B2 (ja) * | 2005-09-27 | 2011-06-15 | 東芝三菱電機産業システム株式会社 | 直列半導体スイッチ装置 |
| EP3952083A1 (en) * | 2020-08-06 | 2022-02-09 | TRUMPF Huettinger Sp. Z o. o. | Hv switch unit |
| WO2022029255A1 (en) * | 2020-08-06 | 2022-02-10 | Trumpf Huettinger Sp. Z O. O. | Hv switch unit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5594631A (en) | Digital pulse width modulator for power supply control | |
| JP3445497B2 (ja) | ダイオードレス多重出力コンバータ用の方法および装置 | |
| US8575854B2 (en) | Power conversion apparatus, discharge lamp ballast and headlight ballast | |
| EP0264135A2 (en) | Power supply system for discharge load | |
| KR100317851B1 (ko) | 아크가공용 전원장치 | |
| US6798178B1 (en) | Method of forming a power system and structure therefor | |
| US6130528A (en) | Switching regulator controlling system having a light load mode of operation based on a voltage feedback signal | |
| US6351074B1 (en) | Discharge lamp device for vehicle | |
| US6172469B1 (en) | Device for operating a gas discharge lamp | |
| US6798153B2 (en) | Method of regulating power in a high-intensity-discharge lamp | |
| JPH06197522A (ja) | 半導体スイッチ装置 | |
| US6175200B1 (en) | Device for operating a gas discharge lamp with reduced average lamp power | |
| US5821635A (en) | Method for controlling the power supplied by an electrical circuit, in particular, a sinusoidal source | |
| KR101894970B1 (ko) | 고전압직류용 복합형 회로차단기 | |
| JP6436458B2 (ja) | 充電制御装置および充電装置 | |
| JPH097784A (ja) | 放電灯点灯装置 | |
| US10756730B2 (en) | Semiconductor light-emitting device driving apparatus controlling output light from light-emitting device in accordance to PWM modulation signal | |
| KR910006099B1 (ko) | 아크 용접용 전원의 제어장치 | |
| EP0103997A2 (en) | A.C. power control system | |
| JPH0924829A (ja) | 信号灯駆動装置 | |
| JP2003324957A (ja) | 電源装置およびその制御方法 | |
| JPH11162366A (ja) | ジャイロトロン電源装置 | |
| JP2592523B2 (ja) | 電源装置の制御装置 | |
| US6815909B2 (en) | Circuit arrangement for generating a high voltage | |
| JP2797495B2 (ja) | スイッチング電源の異常検出回路 |