JPH0619313Y2 - 並列接続用電源及びそれを用いた電源装置 - Google Patents
並列接続用電源及びそれを用いた電源装置Info
- Publication number
- JPH0619313Y2 JPH0619313Y2 JP6640789U JP6640789U JPH0619313Y2 JP H0619313 Y2 JPH0619313 Y2 JP H0619313Y2 JP 6640789 U JP6640789 U JP 6640789U JP 6640789 U JP6640789 U JP 6640789U JP H0619313 Y2 JPH0619313 Y2 JP H0619313Y2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- output
- switching
- parallel connection
- parallel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Dc-Dc Converters (AREA)
Description
【考案の詳細な説明】 [産業上の利用分野] 本考案は、並列接続用の電源及びそれを用いた並列接続
電源装置に関するものである。更に詳しく述べると本考
案は、複数の電源の並列接続において、1台もしくは少
ない台数の電源によって負荷に必要な電流を供給しうる
ようにし、余分の電源については通常はその動作を停止
させておき、動作中の電源に異常が発生して出力が下が
った場合に、それに代えて停止中の電源の動作を開始さ
せるようにした並列接続電源装置に関するものである。
電源装置に関するものである。更に詳しく述べると本考
案は、複数の電源の並列接続において、1台もしくは少
ない台数の電源によって負荷に必要な電流を供給しうる
ようにし、余分の電源については通常はその動作を停止
させておき、動作中の電源に異常が発生して出力が下が
った場合に、それに代えて停止中の電源の動作を開始さ
せるようにした並列接続電源装置に関するものである。
この電源装置は、電子交換機やコンピュータなど出力ダ
ウンが決して許されないような高信頼度が要求される分
野で極めて有用である。
ウンが決して許されないような高信頼度が要求される分
野で極めて有用である。
[従来の技術] 複数の電源の並列運転は従来公知である。その概略構成
を第3図に示す。ここでは4台のスイッチング電源PS
1〜PS4を並設し、出力ラインにそれぞれ逆流防止用
の出力ダイオードDを設け、それらを介して電流I1〜
I4を合流して負荷10に供給する。
を第3図に示す。ここでは4台のスイッチング電源PS
1〜PS4を並設し、出力ラインにそれぞれ逆流防止用
の出力ダイオードDを設け、それらを介して電流I1〜
I4を合流して負荷10に供給する。
このような並列運転は、負荷10が要求する電流I0に
対して各スイッチング電源PS1〜PS4の電流容量が
小さい場合に行われているが、それ以外に高信頼度を実
現するために行われる場合もある。
対して各スイッチング電源PS1〜PS4の電流容量が
小さい場合に行われているが、それ以外に高信頼度を実
現するために行われる場合もある。
例えば各スイッチング電源PS1〜PS4がそれぞれ単
独で負荷10に必要な電流I0を供給可能なほどの容量
の大きなものであっても、それぞれのスイッチング電源
PS1〜PS4の出力電流I1〜I4を小さく設定する
ことによって、各電源にかかる負担を軽減し電源装置全
体としての信頼度を高めようとする場合である。つまり
全てのスイッチング電源PS1〜PS4を動作させ、全
ての電源からほぼ均等に電流I1〜I4を流して合流さ
せ、全体としてI0の電流を負荷10に供給することに
なる。
独で負荷10に必要な電流I0を供給可能なほどの容量
の大きなものであっても、それぞれのスイッチング電源
PS1〜PS4の出力電流I1〜I4を小さく設定する
ことによって、各電源にかかる負担を軽減し電源装置全
体としての信頼度を高めようとする場合である。つまり
全てのスイッチング電源PS1〜PS4を動作させ、全
ての電源からほぼ均等に電流I1〜I4を流して合流さ
せ、全体としてI0の電流を負荷10に供給することに
なる。
[考案が解決しようとする課題] しかし各スイッチング電源の最大出力電流に対して動作
時の実際の電流I1〜I4が小さくても、目的とする長
寿命化(この場合、基本的には電源1台分の寿命の4
倍)は期待できない。つまりスイッチング電源の寿命は
電流の使用率を下げても大きく伸びてはいかない。これ
は電源が動作すれば周囲温度は上昇し、例えその上昇の
度合が小さくても周囲温度が高くなったことによってM
TBF(平均故障間隔)は低下するからである。
時の実際の電流I1〜I4が小さくても、目的とする長
寿命化(この場合、基本的には電源1台分の寿命の4
倍)は期待できない。つまりスイッチング電源の寿命は
電流の使用率を下げても大きく伸びてはいかない。これ
は電源が動作すれば周囲温度は上昇し、例えその上昇の
度合が小さくても周囲温度が高くなったことによってM
TBF(平均故障間隔)は低下するからである。
また全てのスイッチング電源が動作していると、それぞ
れ発振周波数が異なるため、出力にビート(干渉)波形
が現れ、出力リップルが異常に大きくなることもある。
れ発振周波数が異なるため、出力にビート(干渉)波形
が現れ、出力リップルが異常に大きくなることもある。
本考案の目的は、上記のような従来技術の欠点を解消
し、長寿命化でき信頼性が高く、増設や交換等も容易に
行えるような並列接続用電源およびそれを用いた電源装
置を提供することにある。
し、長寿命化でき信頼性が高く、増設や交換等も容易に
行えるような並列接続用電源およびそれを用いた電源装
置を提供することにある。
[課題を解決するための手段] 本考案では、スイッチング制御部は、その発振/停止を
外部から制御できる出力制御端子を有する。また電源の
出力ライン間にツェナーダイオードと抵抗とを組合せた
出力異常検出回路が設けられ、そのツェナーダイオード
のオン/オフに応じてオン/オフ制御され、別の電源の
スイッチング制御部の出力制御端子に発振/停止の制御
信号を供給するためのスイッチ素子を前記出力異常検出
回路に接続した構成になっている。
外部から制御できる出力制御端子を有する。また電源の
出力ライン間にツェナーダイオードと抵抗とを組合せた
出力異常検出回路が設けられ、そのツェナーダイオード
のオン/オフに応じてオン/オフ制御され、別の電源の
スイッチング制御部の出力制御端子に発振/停止の制御
信号を供給するためのスイッチ素子を前記出力異常検出
回路に接続した構成になっている。
またこのような電源をN台(N≧2)並設し、第1番目
の電源のスイッチ素子を第2番目以降の電源の出力制御
端子に、第2番目の電源のスイッチ素子を、第3番目以
降の電源の出力制御端子に順次接続することによって並
列接続電源装置を構成する。勿論、1台ずつのみならず
複数台ずつ同時に動作させることもできる。
の電源のスイッチ素子を第2番目以降の電源の出力制御
端子に、第2番目の電源のスイッチ素子を、第3番目以
降の電源の出力制御端子に順次接続することによって並
列接続電源装置を構成する。勿論、1台ずつのみならず
複数台ずつ同時に動作させることもできる。
[作用] 本考案では、1台ずつ動作させる場合、先ず第1番目の
電源が動作し、それによって負荷に必要な電流を供給す
る。その時、第2番目以降の電源は停止状態を保つ。第
1番目の動作中の電源に異常が発生して出力が下がる
と、それが出力異常検出回路によって検知され、スイッ
チ素子が作動し、第1番目の電源に代わって停止中の第
2番目の電源が動作を開始する。このようにして順次電
源に異常が発生する毎に次の待機している電源に自動的
に瞬時に切り替わる。このため電源装置全体としては各
電源の寿命の設置台数倍の長寿命化が図られる。
電源が動作し、それによって負荷に必要な電流を供給す
る。その時、第2番目以降の電源は停止状態を保つ。第
1番目の動作中の電源に異常が発生して出力が下がる
と、それが出力異常検出回路によって検知され、スイッ
チ素子が作動し、第1番目の電源に代わって停止中の第
2番目の電源が動作を開始する。このようにして順次電
源に異常が発生する毎に次の待機している電源に自動的
に瞬時に切り替わる。このため電源装置全体としては各
電源の寿命の設置台数倍の長寿命化が図られる。
上記の説明は各スイッチング電源が1台ずつ動作する場
合であるが、負荷電流が大きい場合には、上記と同じ考
え方により複数台ずつ動作させることもできる。
合であるが、負荷電流が大きい場合には、上記と同じ考
え方により複数台ずつ動作させることもできる。
[実施例] 第1図は本考案に係る並列接続用電源及びそれを用いた
電源装置の一例を示している。この例は並列接続用電源
を3台並設したものである。各スイッチング電源PS
1,PS2,PS3はそれぞれスイッチング制御部12
1,122,123を備え、それによって主スイッチン
グトランジスタ(図示せず)のスイッチング動作を制御
し、出力を出力ライン14に設けた出力ダイオードDを
介して負荷(図示せず)に供給する構成である。
電源装置の一例を示している。この例は並列接続用電源
を3台並設したものである。各スイッチング電源PS
1,PS2,PS3はそれぞれスイッチング制御部12
1,122,123を備え、それによって主スイッチン
グトランジスタ(図示せず)のスイッチング動作を制御
し、出力を出力ライン14に設けた出力ダイオードDを
介して負荷(図示せず)に供給する構成である。
さて本考案において、各スイッチング制御部121,
…,123は、その発振/停止を外部から制御できる出
力制御端子A1,A2,A3を有する。一方、各スイッ
チング電源PS1,…,PS3の出力ライン間には抵抗
R1とツェナーダイオードZDと抵抗R2とを直列に接
続した出力異常検出回路161,162,163を設
け、その抵抗R2の両端間にスイッチ素子であるトラン
ジスタQ1,Q2,Q3のベース−エミッタを接続して
いる。このトランジスタQ1,…,Q3は前記出力異常
検出回路161,…,163のツェナーダイオードZD
のオン/オフに応じてオン/オフ制御されるものであ
り、それらが属しているのとは別の電源のスイッチング
制御部の出力制御端子に発振/停止の制御信号を供給す
るためのものである。
…,123は、その発振/停止を外部から制御できる出
力制御端子A1,A2,A3を有する。一方、各スイッ
チング電源PS1,…,PS3の出力ライン間には抵抗
R1とツェナーダイオードZDと抵抗R2とを直列に接
続した出力異常検出回路161,162,163を設
け、その抵抗R2の両端間にスイッチ素子であるトラン
ジスタQ1,Q2,Q3のベース−エミッタを接続して
いる。このトランジスタQ1,…,Q3は前記出力異常
検出回路161,…,163のツェナーダイオードZD
のオン/オフに応じてオン/オフ制御されるものであ
り、それらが属しているのとは別の電源のスイッチング
制御部の出力制御端子に発振/停止の制御信号を供給す
るためのものである。
ここではトランジスタQ1のコレクタをダイオードD1
を介して第2番目のスイッチング電源PS2のスイッチ
ング制御部122の出力制御端子A2に接続すると共
に、ダイオードD2を介して第3番目のスイッチング電
源PS3のスイッチング制御部123の出力制御端子A
3に接続している。
を介して第2番目のスイッチング電源PS2のスイッチ
ング制御部122の出力制御端子A2に接続すると共
に、ダイオードD2を介して第3番目のスイッチング電
源PS3のスイッチング制御部123の出力制御端子A
3に接続している。
また第2番目のスイッチング電源PS2のトランジスタ
Q2のコレクタをダイオードでD3を介して第3番目の
スイッチング電源PS3のスイッチング制御部123の
出力制御端子A3に接続する。
Q2のコレクタをダイオードでD3を介して第3番目の
スイッチング電源PS3のスイッチング制御部123の
出力制御端子A3に接続する。
ここで使用しているスイッチング制御部の概略構成を第
2図に示す。これはパルス幅制御用ICとして市販され
ているMB3759(商品名:富士通株式会社製)を使
用した場合の一例である。これはスイッチング・レギュ
レータ用として最も代表的なICであり、TL494タ
イプとして知られているものである。このICは、三角
波発振器と2個のコンパレータ、更に2個の誤差増幅
器、5Vの基準電圧源、駆動用トランジスタ等を内蔵し
ている。そして端子番号13が出力制御用の端子になっ
ている。その端子電圧を5Vにすると発振動作を行い、
0Vに落とすと発振動作が停止する。端子番号4はデッ
ト・タイム制御用であり、端子番号14は5Vの基準電
圧出力用である。端子番号13と4との間にPNPトラ
ンジスタQを設け、そのエミッタ−ベース間にバイアス
抵抗R3を設け、ベースに抵抗R4を設けて制御部の出
力制御端子Aとする。この出力制御端子Aが、第1図に
おける各出力制御端子A1,…,A3に該当している。
2図に示す。これはパルス幅制御用ICとして市販され
ているMB3759(商品名:富士通株式会社製)を使
用した場合の一例である。これはスイッチング・レギュ
レータ用として最も代表的なICであり、TL494タ
イプとして知られているものである。このICは、三角
波発振器と2個のコンパレータ、更に2個の誤差増幅
器、5Vの基準電圧源、駆動用トランジスタ等を内蔵し
ている。そして端子番号13が出力制御用の端子になっ
ている。その端子電圧を5Vにすると発振動作を行い、
0Vに落とすと発振動作が停止する。端子番号4はデッ
ト・タイム制御用であり、端子番号14は5Vの基準電
圧出力用である。端子番号13と4との間にPNPトラ
ンジスタQを設け、そのエミッタ−ベース間にバイアス
抵抗R3を設け、ベースに抵抗R4を設けて制御部の出
力制御端子Aとする。この出力制御端子Aが、第1図に
おける各出力制御端子A1,…,A3に該当している。
従ってこの実施例の場合にはトランジスタQがオンにな
ると端子番号13の電圧が0Vに落ち、制御部の発振動
作が停止する。なお制御部における抵抗R5とコンデン
サCはスロー・スタート用である。
ると端子番号13の電圧が0Vに落ち、制御部の発振動
作が停止する。なお制御部における抵抗R5とコンデン
サCはスロー・スタート用である。
このように構成した並列接続電源装置の動作は次の通り
である。スイッチング電源PS1が動作している場合
は、スイッチング電源PS2,PS3は動作せずバック
アップ専用となって待機状態になっている。スイッチン
グ電源PS1が正常に動作して出力がツェナーダイオー
ドZDのツェナー電圧を越えていれば、ツェナーダイオ
ードZDがオン状態を保ち電流が流れ、抵抗R2の両端
の電圧によってトランジスタQ1がオン状態を保つ。従
って他のスイッチング電源PS2,PS3のスイッチン
グ制御部122,123の出力制御端子A2,A3はロ
ー・レベルを維持する。この電圧がロー・レベルであれ
ば、第2図に示すようにトランジスタQがオンであり、
制御用ICの端子番号13がロー・レベルに落ちてい
る。つまりスイッチング電源PS2,PS3は停止状態
を保つ。
である。スイッチング電源PS1が動作している場合
は、スイッチング電源PS2,PS3は動作せずバック
アップ専用となって待機状態になっている。スイッチン
グ電源PS1が正常に動作して出力がツェナーダイオー
ドZDのツェナー電圧を越えていれば、ツェナーダイオ
ードZDがオン状態を保ち電流が流れ、抵抗R2の両端
の電圧によってトランジスタQ1がオン状態を保つ。従
って他のスイッチング電源PS2,PS3のスイッチン
グ制御部122,123の出力制御端子A2,A3はロ
ー・レベルを維持する。この電圧がロー・レベルであれ
ば、第2図に示すようにトランジスタQがオンであり、
制御用ICの端子番号13がロー・レベルに落ちてい
る。つまりスイッチング電源PS2,PS3は停止状態
を保つ。
ここで第1番目のスイッチング電源PS1に異常が生じ
出力電圧が低下したとすると、そのツェナーダイオード
ZDはオフ状態に切り替わる。すると抵抗R2で電圧降
下はなく端子電圧は0Vに落ち、トランジスタQ1はオ
フ状態になる。そのため第2番目のスイッチング電源P
S2のスイッチング制御部122の出力制御端子A2は
ハイ・レベルになり、第2番目のスイッチング電源PS
2が動作を開始する。第3番目のスイッチング電源PS
3も一瞬動作を開始することもあるが、第2番目のスイ
ッチング電源が正常な出力を出した時にトランジスタQ
2がオンになるため第3番目のスイッチング電源PS3
の動作は停止する。このようにして第1番目のスイッチ
ング電源PS1から第2番目のスイッチング電源PS2
に自動的に切り替わる。また第2番目のスイッチング電
源PS2に異常が生じた場合には、同様にして第3番目
のスイッチング電源PS3に切り替わる。4台以上並設
する場合でも同じように接続することにより次々と自動
的に切り替わっていく。
出力電圧が低下したとすると、そのツェナーダイオード
ZDはオフ状態に切り替わる。すると抵抗R2で電圧降
下はなく端子電圧は0Vに落ち、トランジスタQ1はオ
フ状態になる。そのため第2番目のスイッチング電源P
S2のスイッチング制御部122の出力制御端子A2は
ハイ・レベルになり、第2番目のスイッチング電源PS
2が動作を開始する。第3番目のスイッチング電源PS
3も一瞬動作を開始することもあるが、第2番目のスイ
ッチング電源が正常な出力を出した時にトランジスタQ
2がオンになるため第3番目のスイッチング電源PS3
の動作は停止する。このようにして第1番目のスイッチ
ング電源PS1から第2番目のスイッチング電源PS2
に自動的に切り替わる。また第2番目のスイッチング電
源PS2に異常が生じた場合には、同様にして第3番目
のスイッチング電源PS3に切り替わる。4台以上並設
する場合でも同じように接続することにより次々と自動
的に切り替わっていく。
上記の実施例は基本的には1台のスイッチング電源で十
分な負荷電流を供給できる場合を想定しているが、複数
台のスイッチング電源を同時に動作させる必要がある場
合でも同様の構成で対応できる。つまり電流不足が生じ
て出力電圧が低下した場合もバックアップの電源が動作
するからである。勿論、最初から複数台のスイッチング
電源を並列に動かすことを想定して、第1図に示すよう
な装置を複数組配置し、並列に運転するように構成する
こともできる。
分な負荷電流を供給できる場合を想定しているが、複数
台のスイッチング電源を同時に動作させる必要がある場
合でも同様の構成で対応できる。つまり電流不足が生じ
て出力電圧が低下した場合もバックアップの電源が動作
するからである。勿論、最初から複数台のスイッチング
電源を並列に動かすことを想定して、第1図に示すよう
な装置を複数組配置し、並列に運転するように構成する
こともできる。
なお上記の実施例はスイッチング制御部をロー・レベル
にした時にその発振動作が停止するような場合である
が、逆にハイ・レベルにした時に発振動作が停止するよ
うな回路の場合でも、出力異常検出回路とそれにより動
作するスイッチ素子との構成を若干変更するだけで同じ
ように対応できる。
にした時にその発振動作が停止するような場合である
が、逆にハイ・レベルにした時に発振動作が停止するよ
うな回路の場合でも、出力異常検出回路とそれにより動
作するスイッチ素子との構成を若干変更するだけで同じ
ように対応できる。
[考案の効果] 本考案は上記のように複数の電源の並列接続において、
全ての電源を同時に動作させるのではなく、1台もしく
は少ない台数の電源にて負荷に必要な電流を供給しうる
ように各スイッチング電源を選定し、1台もしくは少な
い台数のスイッチング電源を動作させ、それ以外のスイ
ッチング電源は動作を停止させて待機中にしておき、動
作中の電源に異常が生じて出力が下がった場合に、それ
に代えて停止中の電源が動作を開始すように構成したか
ら、バックアップ用として待機しているスイッチング電
源は既に動作している電源に異常が生じるまでは動作し
ないため電源装置全体としての寿命が長くなり、高信頼
度の要求に応えることがができる。
全ての電源を同時に動作させるのではなく、1台もしく
は少ない台数の電源にて負荷に必要な電流を供給しうる
ように各スイッチング電源を選定し、1台もしくは少な
い台数のスイッチング電源を動作させ、それ以外のスイ
ッチング電源は動作を停止させて待機中にしておき、動
作中の電源に異常が生じて出力が下がった場合に、それ
に代えて停止中の電源が動作を開始すように構成したか
ら、バックアップ用として待機しているスイッチング電
源は既に動作している電源に異常が生じるまでは動作し
ないため電源装置全体としての寿命が長くなり、高信頼
度の要求に応えることがができる。
また1台で負荷に要求される電流を満たすように設計す
ることによって従来技術のような複数の電源が同時に動
作するのを避けることができ、出力リップルが異常に大
きくなるのを防止することができる。
ることによって従来技術のような複数の電源が同時に動
作するのを避けることができ、出力リップルが異常に大
きくなるのを防止することができる。
第1図は本考案に係る並列接続用電源とそれを用いた並
列接続電源装置の一実施例を示す説明図、第2図はスイ
ッチング制御部の一例を示す説明図、第3図は従来技術
の一例を示す説明図である。 PS1,PS2,PS3,PS4……スイッチング電
源、10……負荷、121,122,123……スイッ
チング制御部、14……出力ライン、161,162,
163……出力異常検出回路、A,A1,A2,A3…
…出力制御端子。
列接続電源装置の一実施例を示す説明図、第2図はスイ
ッチング制御部の一例を示す説明図、第3図は従来技術
の一例を示す説明図である。 PS1,PS2,PS3,PS4……スイッチング電
源、10……負荷、121,122,123……スイッ
チング制御部、14……出力ライン、161,162,
163……出力異常検出回路、A,A1,A2,A3…
…出力制御端子。
Claims (2)
- 【請求項1】スイッチング制御部を備え、それによって
スイッチングトランジスタのスイッチング動作を制御
し、出力を出力ラインに設けた出力ダイオードを介して
負荷に供給する並列接続用電源において、前記スイッチ
ング制御部は、その発振/停止を制御する出力制御端子
を有し、一方、電源の出力ライン間にツェナーダイオー
ドと抵抗とを組み合わせた出力異常検出回路を設け、そ
のツェナーダイオードのオン/オフに応じてオン/オフ
制御され、別の電源のスイッチング制御部の出力制御端
子に発振/停止の制御信号を供給するためのスイッチ素
子を前記出力異常検出回路に接続したことを特徴とする
並列接続用電源。 - 【請求項2】請求項1記載の並列接続用電源をN台(N
≧2)並設し、第K番目(K<N)の電源のスイッチ素
子を、第K+1番目以降の電源の出力制御端子に接続し
た並列接続電源装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6640789U JPH0619313Y2 (ja) | 1989-06-07 | 1989-06-07 | 並列接続用電源及びそれを用いた電源装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6640789U JPH0619313Y2 (ja) | 1989-06-07 | 1989-06-07 | 並列接続用電源及びそれを用いた電源装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH037676U JPH037676U (ja) | 1991-01-24 |
JPH0619313Y2 true JPH0619313Y2 (ja) | 1994-05-18 |
Family
ID=31599099
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6640789U Expired - Lifetime JPH0619313Y2 (ja) | 1989-06-07 | 1989-06-07 | 並列接続用電源及びそれを用いた電源装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0619313Y2 (ja) |
-
1989
- 1989-06-07 JP JP6640789U patent/JPH0619313Y2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH037676U (ja) | 1991-01-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7113379B2 (en) | DC-DC converter | |
JPH1168161A (ja) | 発光装置 | |
JP3459692B2 (ja) | 電源装置 | |
JP2001238436A (ja) | Dc−dcコンバータの制御回路及びdc−dcコンバータ | |
EP0238803B1 (en) | Stabilized power-supply circuit | |
JPH11265224A (ja) | 可変出力電源装置 | |
JPH0619313Y2 (ja) | 並列接続用電源及びそれを用いた電源装置 | |
JP3852399B2 (ja) | 電源切替回路 | |
JP6834311B2 (ja) | プログラマブルロジックコントローラ | |
JPH09149631A (ja) | 電源装置 | |
KR19990072223A (ko) | 강하하는 전원에서 적절한 리셋을 보장하는리셋 회로 | |
JP2007116873A (ja) | 電源装置 | |
JP2662397B2 (ja) | 駆動制御用ic | |
JP2006060978A (ja) | 電源制御用半導体集積回路およびスイッチング電源装置 | |
JPH0737376Y2 (ja) | 負荷電源切換回路 | |
JP3227644B2 (ja) | スイッチング電源回路 | |
JPH1070837A (ja) | 電源バックアップ用キャパシタの充放電回路 | |
JPH07123719A (ja) | 多出力型電源装置 | |
JP3075344B2 (ja) | Dcファン駆動回路 | |
KR100439500B1 (ko) | 엘시디 백라이트 인버터 | |
JPH071863Y2 (ja) | タイマ装置 | |
JPH07154965A (ja) | Pwm制御回路 | |
JP2023104630A (ja) | 電源遮断保護回路、電源遮断保護コントローラ、データ記憶装置 | |
JPH0698533A (ja) | ステップダウンdc/dcコンバータ | |
JPS6210108B2 (ja) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
EXPY | Cancellation because of completion of term |