JPH06189216A - Screen display device - Google Patents

Screen display device

Info

Publication number
JPH06189216A
JPH06189216A JP34010692A JP34010692A JPH06189216A JP H06189216 A JPH06189216 A JP H06189216A JP 34010692 A JP34010692 A JP 34010692A JP 34010692 A JP34010692 A JP 34010692A JP H06189216 A JPH06189216 A JP H06189216A
Authority
JP
Japan
Prior art keywords
data
converter
same
image memory
display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP34010692A
Other languages
Japanese (ja)
Inventor
Hideaki Sakuma
英明 佐久間
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Asia Electronics Co
Original Assignee
Asia Electronics Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Asia Electronics Co filed Critical Asia Electronics Co
Priority to JP34010692A priority Critical patent/JPH06189216A/en
Publication of JPH06189216A publication Critical patent/JPH06189216A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To perform improvement in the non-interlace display of an image display device. CONSTITUTION:This device is provided with an ITV camera 1 outputting a scanned video signal, an A/D converter 2 outputting data that an analog/digital conversion is performed for the output of this camera, an image memory 3 fetching and storing even-numbered field data and odd-numbered filed data which is the same as it from the output of this A/D converter 2, a D/A converter 5 performing a D/A conversion for the data of the image memory by the frequency timing which is the same as a dot clock signal for display, and an indicator 6 obtaining the output of this converter and obtaining the screen of the same display in two lines which are adjacent with each other.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、画面表示に、インタレ
ース(飛び越し走査)・モードと等価なデータ量のノン
インタレース・モードを備えた画面表示装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a screen display device having a non-interlace mode having a data amount equivalent to an interlace (interlaced scan) mode for screen display.

【0002】[0002]

【従来の技術】従来、上記各モードの表示方式は、IT
Vカメラ同期により、モニタ表示画面が決定された。す
なわち従来技術は、ITV同期がインタレース・モード
のとき、モニタ表示はインタレース表示となり、ノンイ
ンタレース・モードのとき、モニタ表示画面はノンイン
タレース表示となり、このため、ITVカメラ同期によ
り、表示画面が変わる欠点があった。
2. Description of the Related Art Conventionally, the display method of each mode is
The monitor display screen was determined by the V camera synchronization. That is, in the prior art, when the ITV synchronization is the interlaced mode, the monitor display is the interlaced display, and when the ITV synchronization is the non-interlaced mode, the monitor display screen is the non-interlaced display. There was a drawback that the screen changed.

【0003】具体的にいえば、モニタ表示はインタレー
ス方式のとき、1フレーム(1画面のことで、偶数フィ
ールドと奇数フィールドよりなる)は、偶数フイールド
と奇数フイールドのラスタ数が525本(NTSC方
式)で構成される。またノンインタレース方式のとき、
偶数フイールド(奇数フィールドの場合もある)のみと
なり、インタレース方式より奇数フィールドを除いたラ
スタ(262本)となり、インタレース画面表示より奇
数フィールドを間引きした表示画面となって、画質が荒
くなるなどの欠点があった。
Specifically, when the monitor display is an interlace system, one frame (one screen consists of an even field and an odd field) has 525 raster lines of even fields and odd fields (NTSC). Method). When using the non-interlaced method,
Only even fields (sometimes odd fields) are used, and the raster (262 lines) is created by removing the odd fields from the interlaced method, resulting in a display screen in which the odd fields are thinned out from the interlaced screen display, resulting in poor image quality. There was a drawback.

【0004】[0004]

【発明が解決しようとする課題】そこで本発明の目的と
するところは、ITVカメラ同期に関係なく、モニタ表
示画面を、インタレース方式と等価の画面(インタレー
ス方式の間引き表示を埋める表示方式)で表示できる画
面表示装置を提供することにある。
SUMMARY OF THE INVENTION Therefore, an object of the present invention is to display a monitor display screen on a screen equivalent to an interlace system (a display system for filling a thinned display of the interlace system), regardless of the ITV camera synchronization. It is to provide a screen display device capable of displaying by.

【0005】[0005]

【課題を解決するための手段と作用】本発明は、走査さ
れた映像信号を出力するカメラと、このカメラの出力を
アナログ−デジタル変換したデータを出力するA−D変
換器と、このA−D変換器の出力から、偶数フィールド
・データ及びこれと同じ奇数フィールド・データを取り
込んで記憶する画像メモリと、表示用ドットクロック信
号と同一の周波数タイミングで前記画像メモリのデータ
をD−A変換するD−A変換器と、この変換器の出力を
得て、互いに隣接する2ラインに同一表示の画面を得る
表示器とを具備したことを特徴とする画面表示装置であ
る。
SUMMARY OF THE INVENTION The present invention is directed to a camera for outputting a scanned video signal, an A / D converter for outputting data obtained by analog-digital conversion of the output of the camera, and the A-D converter. An image memory that takes in and stores even field data and the same odd field data from the output of the D converter, and performs D-A conversion of the image memory data at the same frequency timing as the display dot clock signal. A screen display device comprising a D-A converter and a display device that obtains an output of this converter and obtains a screen of the same display on two adjacent lines.

【0006】すなわち本発明は、ITVカメラ同期方式
に無関係に、同一視野、同一サイズの表示が行われる
が、このときノンインタレース表示であっても、CRT
表示に発生する間引きが、同一データで補間されるの
で、画質が良好になる。またこのように画質が良好でか
つノンインタレース表示での表示データが、インタレー
ス表示の場合と同数になるため、画像の拡大表示が容易
になる。
That is, according to the present invention, the display of the same field of view and the same size is performed regardless of the ITV camera synchronization system.
The thinning occurring in the display is interpolated with the same data, so that the image quality is improved. Further, since the display data in the non-interlaced display having the good image quality is the same as that in the interlaced display, the enlarged display of the image is facilitated.

【0007】[0007]

【実施例】以下図面を参照して本発明の一実施例を説明
する。図1は、本実施例の全体的構成図、図2は、表示
画面構成の例を示し、図3は、画像メモリ内の構成をさ
らに詳細化した構成例である。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to the drawings. FIG. 1 is an overall configuration diagram of this embodiment, FIG. 2 shows an example of a display screen configuration, and FIG. 3 is a configuration example in which the configuration in the image memory is further detailed.

【0008】図1において、ITVカメラ1は、走査に
より画像を、映像信号に変換する。A−D変換器2は、
映像信号をデジタル信号に変換する。ビデオRAMとし
ての画像メモリ3は、画像データ(偶数フィールドと奇
数フィールド)を格納する。アドレスコントローラ4
は、画像メモリ3への画像データの書き込みアドレスの
生成と、表示のための読み出しアドレスの生成を行う。
D−A変換器5は、画像メモリ3からのデータを、デジ
タル信号からアナログビデオ信号に変換する。モニタ6
は、アナログビデオ信号をCRT画面上に表示する。
In FIG. 1, the ITV camera 1 converts an image into a video signal by scanning. The A-D converter 2 is
Convert video signals to digital signals. The image memory 3 as a video RAM stores image data (even field and odd field). Address controller 4
Generates a write address of image data to the image memory 3 and a read address for display.
The DA converter 5 converts the data from the image memory 3 from a digital signal into an analog video signal. Monitor 6
Displays an analog video signal on a CRT screen.

【0009】図2の表示画面構成(1画面)における画
素Eはマトリクス状に配置されている。この画素Eの一
つは、画像メモリ3における1画素分の記憶データに対
応する。L0〜L6……は、それぞれ水平方向に一列に
並ぶラインを示す。ノンインタレース表示のとき、図2
で考えれば、ITVカメラ1は、ライン0、2、4、…
…の順に走査している。なお、インタレース・モードに
おける表示のときには、図1では、A−D変換器2から
のデータは、画像メモリ3を介さず、一点鎖線で示すル
ートを介してD−A変換器5に供給される。
Pixels E in the display screen configuration (one screen) of FIG. 2 are arranged in a matrix. One of the pixels E corresponds to the storage data for one pixel in the image memory 3. L0 to L6 ... Indicate lines lined up in a line in the horizontal direction. In non-interlaced display, Fig. 2
Considering so, the ITV camera 1 has lines 0, 2, 4, ...
It scans in the order of. In the interlace mode, in FIG. 1, the data from the A / D converter 2 is supplied to the D / A converter 5 not through the image memory 3 but through the route shown by the alternate long and short dash line. It

【0010】画像メモリ3は、図3に示される如くSA
M(シリアル・アクセス・メモリ)11、RAM(ラン
ダム・アクセス・メモリ)12を有する。SAM 11
は、書き込みモードと読み出しモードの切り替え可能な
メモリである。SAM 11は、A−D変換器2から1
画面分のデータを取り込み、SAM 12との間でやり
取りしたデータを、D−A変換器5に送出する。
The image memory 3 is an SA as shown in FIG.
It has an M (serial access memory) 11 and a RAM (random access memory) 12. SAM 11
Is a memory capable of switching between a write mode and a read mode. The SAM 11 is the AD converter 2 to 1
Data for the screen is fetched, and the data exchanged with the SAM 12 is sent to the DA converter 5.

【0011】ITVカメラ同期がノンインタレース・モ
ード時の動作を、図面により説明する。なお、ここでは
白黒画像を想定しているが、カラー画像であってもかま
わない。まず、外部(ホスト)よりITV映像の画像メ
モリへの取り込み(書き込み)要求が発生すると、IT
Vカメラ1から取り込まれた映像信号は、A−D変換器
2でA−D変換され、画像メモリ3のSAM 11にシ
リアルに入力される。このシリアル入力方法は、シリア
ル入力のシリアルクロックを、A−D変換器2のサンプ
ルクロックの2倍とし、水平方向の2画素分シリアル入
力する。
The operation when the ITV camera synchronization is in the non-interlaced mode will be described with reference to the drawings. Note that a black and white image is assumed here, but a color image may be used. First, when an external (host) request to write (write) ITV video into the image memory occurs, IT
The video signal taken in from the V camera 1 is AD-converted by the AD converter 2 and serially input to the SAM 11 of the image memory 3. In this serial input method, the serial clock of the serial input is set to twice the sample clock of the A / D converter 2 and serially input for two pixels in the horizontal direction.

【0012】ライン方向のデータ取り込みは、画像メモ
リ3のSAM 11に1ライン(ラインL0)分取り込
み終了後、SAM 11からRAM 12への書き込み
転送時、アドレスコントローラ4はラインL0の内容E
0をラインL1にも同時書き込み出来るアドレスを発生
し、ラインL0とラインL1に同一データを書き込む。
すなわち、隣接2ライン(この場合L0とL1)に同一
データを書き込む。
In the data acquisition in the line direction, after the acquisition of one line (line L0) into the SAM 11 of the image memory 3 is completed, during the write transfer from the SAM 11 to the RAM 12, the address controller 4 causes the content E of the line L0 to be transferred.
An address that allows 0 to be simultaneously written to the line L1 is generated, and the same data is written to the lines L0 and L1.
That is, the same data is written in two adjacent lines (L0 and L1 in this case).

【0013】次にラインL2、L4、L6、……をそれ
ぞれ同様の繰り返しで1フィールド(この場合偶数フィ
ールド)を取り込むことにより、インタレース画面表示
と等価の1フレーム(2フィールド。つまり偶数のL
0、L2、L4、……で1フィールドであり、奇数のL
1、L3、L5……で1フイールドであり、合わせて1
画面)画面を、画像メモリ3に取り込む。
Next, by fetching one field (in this case, an even field) by repeating the lines L2, L4, L6, ... In the same manner, one frame (two fields, that is, an even number of L) is displayed.
One field consists of 0, L2, L4, ...
1, L3, L5 ... 1 field, so 1 in total
Screen) The screen is loaded into the image memory 3.

【0014】上記画像メモリ3の記憶内容表示は、アド
レスコントローラ4がラインL0の先頭アドレスを出力
して、画像メモリ3へ読み出し転送の起動を行うと、画
像メモリ3は、RAM 12からSAM11に1ライン
分のデータを転送する。読み出し転送後、SAM 11
に表示用ドットクロックを供給し、SAM 11のデー
タをD−A変換器5に転送する。このとき、上記ドット
クロックとD−A変換器5でのサンプルクロックは同一
周波数である。
When the address controller 4 outputs the head address of the line L0 to start reading and transferring to the image memory 3, the image memory 3 displays 1 in the SAM 11 from the RAM 12 to display the stored contents of the image memory 3. Transfer data for a line. After read transfer, SAM 11
The display dot clock is supplied to and the data of the SAM 11 is transferred to the DA converter 5. At this time, the dot clock and the sample clock in the DA converter 5 have the same frequency.

【0015】この様な動作の繰り返しで、偶数フィール
ド、奇数フィールドの順にデータ転送を行うことによ
り、1フレームの表示が可能となる。すなわちD−A変
換器5により、デジタル信号がアナログ・ビデオ信号に
変換され、モニタ6に送られて、映像として表示される
ものである。上記のような画面表示装置は、ある瞬間の
画面を捕らえて、静止画として画像処理を行う場合など
に有効である。
By repeating such operations, data is transferred in the order of the even field and the odd field, so that one frame can be displayed. That is, the D-A converter 5 converts a digital signal into an analog video signal, sends it to the monitor 6, and displays it as an image. The screen display device as described above is effective when capturing a screen at a certain moment and performing image processing as a still image.

【0016】本発明は上記実施例のみに限られず、種々
の応用が可能である。例えば、本発明にあっては、図3
のごとき隣接2ライン同一データの表示を行うには、画
像メモリに、互いにデータ転送可能な第1、第2のメモ
リを設け、A−D変換器から受けた画素データを、それ
ぞれ同一の2画素データとして、前記第1、第2のメモ
リ間でパラレルに転送することにより、互いに隣接する
2画素どうしが、それぞれ偶数フィールド及び奇数フィ
ールド間で同一となるような画像データが前記画像メモ
リに得られるようにしてもよい。
The present invention is not limited to the above embodiment, but various applications are possible. For example, in the present invention, FIG.
In order to display the same data on two adjacent lines as described above, the image memory is provided with first and second memories capable of mutually transferring data, and the pixel data received from the AD converter is supplied to the same two pixels. By transferring the data in parallel between the first and second memories, image data can be obtained in the image memory such that two adjacent pixels are the same between even and odd fields. You may do it.

【0017】[0017]

【発明の効果】以上説明したごとく本発明によれば、I
TVカメラ同期方式に無関係に、同一視野、同一サイズ
の表示が行える。このとき、ノンインタレース表示であ
っても、CRT表示に発生する間引きが、同一データで
補間されるので、画質が良好になる。またこのように画
質が良好でかつノンインタレース表示での表示データ
が、インタレース表示の場合と同数になるため、画像の
拡大表示が容易になる。また上記のように、ノンインタ
レース表示モードでのデータ量が増えるため、そのイメ
ージと、キャラクタ(文字)やグラフィック画面との合
成時に、イメージの入力方式にとらわれずに、キャラク
タやグラフィック画面についても、データ量の多い画面
表示が行えるものである。
As described above, according to the present invention, I
It is possible to display the same field of view and the same size regardless of the TV camera synchronization method. At this time, even in the non-interlaced display, the thinning occurring in the CRT display is interpolated with the same data, so that the image quality is improved. Further, since the display data in the non-interlaced display having the good image quality is the same as that in the interlaced display, the enlarged display of the image is facilitated. In addition, as described above, the amount of data in non-interlaced display mode increases, so when synthesizing the image with a character (character) or graphic screen, you can also use the character or graphic screen without being restricted by the image input method. A screen display with a large amount of data can be displayed.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例の構成図。FIG. 1 is a configuration diagram of an embodiment of the present invention.

【図2】同構成による表示画面の構成説明図。FIG. 2 is an explanatory diagram of a configuration of a display screen having the same configuration.

【図3】同構成の画像メモリをさらに具体化した例の構
成図。
FIG. 3 is a configuration diagram of an example in which the image memory having the same configuration is further embodied.

【符号の説明】[Explanation of symbols]

1…ITVカメラ、2…A−D変換器、3…画像メモ
リ、4…アドレス・コントローラ、5…D−A変換器、
6…モニタ、11…シリアル・アクセス・メモリ、12
…ランダム・アクセス・メモリ。
1 ... ITV camera, 2 ... AD converter, 3 ... Image memory, 4 ... Address controller, 5 ... DA converter,
6 ... Monitor, 11 ... Serial access memory, 12
… Random access memory.

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】走査された映像信号を出力するカメラと、
このカメラの出力をアナログ−デジタル変換したデータ
を出力するA−D変換器と、このA−D変換器の出力か
ら、偶数フィールド・データ及びこれと同じ奇数フィー
ルド・データを取り込んで記憶する画像メモリと、表示
用ドットクロック信号と同一の周波数タイミングで前記
画像メモリのデータをD−A変換するD−A変換器と、
この変換器の出力を得て、互いに隣接する2ラインに同
一表示の画面を得る表示器とを具備したことを特徴とす
る画面表示装置。
1. A camera for outputting a scanned video signal,
An A-D converter that outputs data obtained by analog-digital converting the output of this camera, and an image memory that captures and stores even field data and the same odd field data from the output of this A-D converter And a D / A converter for D / A converting the data in the image memory at the same frequency timing as the display dot clock signal,
A screen display device, comprising: a display device which obtains an output of the converter and obtains a screen of the same display on two lines adjacent to each other.
【請求項2】前記画像メモリへのシリアルクロック周波
数を、前記A−D変換器のサンプルクロック周波数の2
倍として、互いに隣接する2画素どうしが、それぞれ偶
数フィールド及び奇数フィールド間で同一となるような
データが前記画像メモリに得られるようにしたことを特
徴とする請求項1に記載の画面表示装置。
2. The serial clock frequency to the image memory is set to 2 times the sample clock frequency of the A / D converter.
2. The screen display device according to claim 1, wherein data that makes two pixels adjacent to each other the same between an even field and an odd field is obtained in the image memory.
【請求項3】前記画像メモリに、互いにデータ転送可能
な第1、第2のメモリを設け、前記A−D変換器から受
けた画素データを、それぞれ同一の2画素データとし
て、前記第1、第2のメモリ間でパラレルに転送するこ
とにより、互いに隣接する2画素どうしが、それぞれ偶
数フィールド及び奇数フィールド間で同一となるような
画像データが前記画像メモリに得られるようにしたこと
を特徴とする請求項1に記載の画面表示装置。
3. The image memory is provided with first and second memories capable of mutually transferring data, and the pixel data received from the A / D converter are treated as the same two pixel data, and the first and second memories are provided. By transferring in parallel between the second memories, image data such that two pixels adjacent to each other are the same between the even field and the odd field can be obtained in the image memory. The screen display device according to claim 1.
【請求項4】偶数フィールド・データ及びこれと同じ奇
数フィールド・データは、前記画像メモリにおいて、互
いに隣接する2ラインに並んで配置されることを特徴と
する請求項1に記載の画面表示装置。
4. The screen display device according to claim 1, wherein the even field data and the same odd field data are arranged in two lines adjacent to each other in the image memory.
【請求項5】偶数フィールド・データ及びこれと同じ奇
数フィールド・データは、一画面分の画像データである
ことを特徴とする請求項1に記載の画面表示装置。
5. The screen display device according to claim 1, wherein the even field data and the same odd field data are image data for one screen.
JP34010692A 1992-12-21 1992-12-21 Screen display device Pending JPH06189216A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP34010692A JPH06189216A (en) 1992-12-21 1992-12-21 Screen display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP34010692A JPH06189216A (en) 1992-12-21 1992-12-21 Screen display device

Publications (1)

Publication Number Publication Date
JPH06189216A true JPH06189216A (en) 1994-07-08

Family

ID=18333778

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34010692A Pending JPH06189216A (en) 1992-12-21 1992-12-21 Screen display device

Country Status (1)

Country Link
JP (1) JPH06189216A (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6352587A (en) * 1986-08-22 1988-03-05 Fuji Photo Film Co Ltd Video signal recorder
JPS63245084A (en) * 1987-03-31 1988-10-12 Fuji Facom Corp Interlace picture data conversion system
JPH0385066A (en) * 1989-08-29 1991-04-10 Canon Inc Television receiver

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6352587A (en) * 1986-08-22 1988-03-05 Fuji Photo Film Co Ltd Video signal recorder
JPS63245084A (en) * 1987-03-31 1988-10-12 Fuji Facom Corp Interlace picture data conversion system
JPH0385066A (en) * 1989-08-29 1991-04-10 Canon Inc Television receiver

Similar Documents

Publication Publication Date Title
JPH03148695A (en) Liquid crystal display
KR101016490B1 (en) Image data conversion method, conversion circuit, and digital camera
US5373323A (en) Interlaced to non-interlaced scan converter with reduced buffer memory
JPH05100647A (en) Picture display device
JPH06189216A (en) Screen display device
JP2768361B2 (en) Data input / output method of image frame memory
JPH02312380A (en) Display device
US6266101B1 (en) Y/C separator
JPH0370288A (en) Scan converter
JP2000292523A (en) Displaying and processing device
JP2548018B2 (en) Double speed converter
JPH06101844B2 (en) Image processing device
JP3831570B2 (en) Electronic endoscope device
JPH06311426A (en) Image processor
JPH06124080A (en) Large-capacity picture display method and its device
JPH10257444A (en) Method and device for inputting image
JP2000023107A (en) Video signal processing circuit
JPH0817467B2 (en) TV image display device
JPH0522680A (en) Picture processor
JPH07160250A (en) Image processor
JPS6073677A (en) Bright display unit
JPH0582555B2 (en)
GB2274954A (en) Flicker reduction in progressive to interlace converter
JPH02254883A (en) Non-interlace reduced display converter
JPS62205473A (en) Frame memory for image