JPH06188408A

JPH06188408A - 半導体の微細加工方法

Info

Publication number: JPH06188408A
Application number: JP35561192A
Authority: JP
Inventors: Mutsuro Ogura; 睦郎小倉
Original assignee: Agency of Industrial Science and Technology
Current assignee: National Institute of Advanced Industrial Science and Technology AIST
Priority date: 1992-12-18
Filing date: 1992-12-18
Publication date: 1994-07-08
Anticipated expiration: 2011-02-21
Also published as: JPH0817230B2

Abstract

(57)【要約】【目的】半導体微細構造を簡単かつ高精度に形成す
る。【構成】基板10または基板10上にエピタキシャル成長
した半導体層11の上にタングステン薄膜を形成する。こ
の薄膜を、既存のリソグラフィ専用機により所望のパタ
ンにパターニングして所定形状のマスク12とする。こう
した試料をＥＣＲエッチングし、これとの一貫プロセス
として、大気に晒すことなくＭＯＣＶＤ成長炉内に移
し、上記のマスク12を選択成長用のマスクとして用いて
ＭＯＣＶＤ選択再成長によりAlGaAs層17を形成し、埋め
込み構造を得る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、特にサブミクロンから
ナノメータスケールで半導体を微細加工する方法、特に
微細な埋め込み構造を得るに最適な微細加工方法に関す
る。

【０００２】

【従来の技術】上述のようなスケールでの半導体微細加
工技術が確立すれば、いわゆる量子細線を始め、これを
用いた新機能素子等、量子効果を最大限に生かした種々
の機能素子や、無しきい値ないし低しきい値のマイクロ
キャビティ型半導体レーザが提供できる等、単に機能素
子小型化の要求に沿うだけではない、極めて広範な応用
範囲が展ける。そこで従来からも、こうした微細加工技
術に関し、種々の研究、開発が進められているが、代表
的には次の二つを挙げることができる。

【０００３】その一つは、本発明者も関与しての報告で
あるが、従来文献１： Japanese Journal of Applied Physics,
Vol.30, No.12B, Dec.1991, pp.3879-3882 に開示されている方法で、例えばGaAs基板上に形成され
た平面的なダブルヘテロ構造をウエットエッチングして
GaAs層とAlGaAs層の交互積層構造を含む微細な線状構造
を形成し、その後に引き続いてクラッド層を液相成長さ
せることで当該線状構造の埋め込み構造を得ている。

【０００４】他の一つは、従来文献２：Applied Physics Letter 60(3),20 Jan. 1
992, pp.365-367 に開示されたもので、これでは、GaAs基板上にエピタキ
シャル成長させたGaAs層とAlGaAs層の交互積層構造上に
酸化膜形成用のGaAs薄膜（50Å程度）を形成し、電子ビ
ーム励起選択酸化により当該GaAs層を選択酸化して所望
のパタンを得るパターニング工程と、この酸化GaAsパタ
ンを薄膜マスクとしてエッチングするエッチング工程、
そしてエッチングした部分に対し、結晶再成長を行う再
成長工程の全てを真空を破ることなく同一装置中で連続
的に行っており、これは一般に“真空一貫プロセス”と
呼ばれている。

【０００５】

【発明が解決しようとする課題】上記従来文献１に開示
されている手法では、微細構造部分に対する埋め込み構
造完成のための液相選択再成長に問題があり、下地とな
る層の表面部分が一般に酸化されており、特にAlを含む
半導体層（例えばAlGaAs層）等では極めて酸化し易いの
で、その上に結晶を再成長させることが困難（特にAl組
成比が 0.4以上の場合）であった。また、メルトの表面
張力のため、微細な構造部分に追随させることも難し
く、メルトバック効果によるエッチング効果も微細構造
形成の障害となっていた。

【０００６】一方、従来文献２に認められるような真空
一貫プロセスでは、酸化の問題は生じ難いが、通常のリ
ソグラフィ技術に認められるような、ミクロンオーダか
ら薄くてもサブミクロンオーダ程度の厚いレジスト膜で
はなく、数十Å程度の薄い酸化GaAs膜をエッチングマス
クとして用いることや、当該酸化GaAsマスクを選択的に
形成するパターニング工程で特殊な化学反応を必要とす
る点が望ましくない。例えば電子線励起選択ガスエッチ
ングとか、電子線励起選択酸化膜成長等、この文献開示
の技術で必要とする特殊な方法では、今の所、制御パラ
メータの決定が難しく、反応自体の選択比や、あるいは
またエッチング装置と成長装置との連結に伴う機械的振
動等の影響により、未だ十分なパタン精度は得られてい
ない。

【０００７】本発明は、このような従来の技術事情に鑑
みてなされたもので、従来文献１に認められるような結
晶再成長下地層の酸化の問題や、従来文献２に認められ
るような薄い半導体酸化物マスクの問題を回避でき、極
微細な化合物半導体構造の埋め込み構造を精度良く得ら
れる手法を開示せんとするものである。

【０００８】

【課題を解決するための手段】本発明は上記目的を達成
するため、上記したように、化合物半導体の微細加工に
必要な三つの工程、すなわちパターニング工程、エッチ
ング工程、結晶再成長工程の中、パターニング工程を分
離し、エッチング工程と再成長工程とが真空ないし不活
性ガス中での一貫プロセスとなるように配慮する。換言
すれば、最初のパターニング工程には、すでに確立して
いる通常のリソグラフィ技術、例えば光リソグラフィ工
程や電子ビーム描画工程を利用した既存のリソグラフィ
専用機を利用して良く、これにより高精度かつ能率の良
いパターニングが行える。

【０００９】ただし、本発明では、このパターニングの
後、直ちにエッチング、結晶再成長工程に移るため、エ
ッチングがドライエッチングである場合には、マスクと
して用いられる材質は、被エッチング材である化合物半
導体に比しエッチング速度が遅く、十分な選択比を持つ
と共に、その後の再成長温度（一般に７００〜８００℃
程度）に耐える無機材料である必要がある。そこで、代
表的にはタングステン(W)、酸化シリコン(SiO₂)が挙げら
れるが、これらはまた、スパッタリングにより形成され
ることが望ましい。

【００１０】さらに、エッチングと再成長を行う、言わ
ばその場（in situ)エッチング・再成長一貫プロセスに
おいては、微細加工性に優れ、エッチング端面の垂直性
にも優れた、純塩素ガスを用いるＥＣＲエッチング装置
と、結晶再成長時の埋め込み特性と選択成長性に優れた
ＭＯＣＶＤ装置とを組合せるのが望ましい。

【００１１】

【実施例】図１には、本発明による半導体の微細加工工
程の一実験例が示されている。まず、図１(A) に示され
ているように、GaAs基板10か、または図１(A) 中、仮想
線で上下に分離して示すように、GaAs基板10の上にエピ
タキシャル成長により形成されたAlGaAs層11の上に、厚
さ１００ｎｍ程度のタングステン(W) 薄膜をエッチング
レジスト膜としてスパッタリングにより形成し、既存、
通常のリソグラフィ専用機により、光リソグラフィか電
子リソグラフィで当該レジスト膜を所望のパタンに応じ
てパターニング後、CF₄ プラズマエッチングによって所
望のパタンのタングステン薄膜（エッチングマスク）12
を残した。

【００１２】この後、図２に示されている加工装置13、
すなわちサンプル導入室14と横型のＭＯＣＶＤ成長炉15
の間にＥＣＲエッチング装置16を設けた加工装置13のサ
ンプル導入室14内に図１(A) の試料を搬入し、図示しな
い試料搬送装置（これ自体は公知のこの種の半導体加工
装置において周知である）によって当該サンプル導入室
からＥＣＲエッチング装置16に移した試料に対し、図１
(B) に示すようにタングステン薄膜12をエッチングマス
クとし、深さ１μｍ程度のＥＣＲエッチングを施した。
GaAs基板10の上にエピタキシャル成長したGaAs層11を有
する試料の場合には、基板面が露出する程度の深さにエ
ッチングした。

【００１３】次いで真空を破ることなく（大気に晒すこ
となく）、図示しない試料搬送装置により、ＥＣＲエッ
チング室16から直ちにＭＯＣＶＤ成長炉15内に試料を移
し、図１(C) に示すように、タングステン薄膜12を今度
は選択成長マスクとして用いてAlGaAs層17の選択成長を
行った。

【００１４】このとき、Al組成が多い場合や、ドーパン
トとしてZnを用いた場合には、図１(C) 中に仮想線18で
示したように、タングステンマスク12の上に多結晶が成
長することがある。これが不要ないし不具合な場合に
は、再成長後、再度ＥＣＲエッチング室16に試料を移
し、当該多結晶薄膜18を除去すれば良い。実際上、こう
して形成される多結晶薄膜18はかなり薄いので、容易に
除去可能である。また、このような再成長とエッチング
とを適宜回数繰り返すことにより、図１(D) に示すよう
な再成長面の平坦化や、図１中には示していないが複数
層の積層構造ないし半導体多層膜構造を得ることができ
る。

【００１５】なお、上述のようにして平坦化された再成
長AlGaAs層17の上には、図１(E) に示すように、GaAs層
19等をさらに設けることができる。

【００１６】こうして形成された微細構造を、実際に走
査型電子顕微鏡により観測した所、タングステン薄膜
（タングステンマスク）12の上に多結晶薄膜18が成長し
ていたものの、薄いために再エッチング処理により容易
に除去可能であったし、タングステン薄膜12とGaAs層19
との間にも不利な反応は一切認められなかった。また、
微細構造の側面の垂直性は十分高く、高い精度の微細加
工結果が確認された。

【００１７】ところで、半導体レーザは、1970年代以
降、徐々にその特性が改良されてきたが、それでもな
お、一素子当たりの消費電力は、低いものでも数ミリワ
ット以上ある。将来的に見ても、電子集積回路に匹敵す
る集積密度を得るためには、これを少なくとも数十マイ
クロワットにまで低下させる必要がある。

【００１８】してみるに、従来の半導体レーザにあって
も小型、高効率なものの一つに、いわゆる量子井戸型半
導体レーザがある。これでは、実際にレーザ発振の生ず
る量子井戸層ないし活性層の幾何的寸法は、一応、厚さ
約１０ｎｍ、幅約２μｍ、長さ約２００μｍ程度にまで
小型化されていて、体積にすれば約４μｍ³ である。し
かし、これでも十分ではない。

【００１９】これに対し、上述した本発明の微細加工方
法を適用すると、幅は約０．２μｍ程度にまで精度良く
縮小化できるし、後述するような工夫により反射率を向
上する等すれば、長さ方向にも２０μｍ程度に縮小可能
である。この場合、活性層の体積やしきい値電流は、上
述の既存レーザに対し、百分の一にもなり、しきい値は
通常の３ないし１０ｍＡから０．０３ないし０．１ｍＡ
に、体積は約０．０４μｍ³ にまで減少する。

【００２０】さらに、活性層の周囲を再成長させた多層
反射層で覆い、自然放出光が自由には共振キャビティ外
に出られないような構造を作製すれば、見掛け上、発振
しきい値のないレーザをも作製できる。つまり、従来の
半導体レーザは、キャリアの注入に伴ってまず自然放出
光が放射され、その一部が光共振器モードとして増幅さ
れて、増幅率が損失を上回った時点で当該光共振モード
が優勢となり、誘導放出により能率の良い電子−光変換
が可能となる原理に従っている。換言すれば、効率の良
い光放出のためには一定のしきい値電流が存在するとい
うことである。これに対し、本発明に従って作製された
微小半導体レーザにおいて、さらに活性層の周囲を三次
元的な高反射率ミラーで覆えば、光共振器中に許される
モードが減少し、離散化するため、自然放出光も限られ
たモードとして出射する。このような限定されたモード
での自然放出光は、時間的にはランダムに発生するの
で、それらの時間的なコヒーレンシィは保たれないが、
放出分布や波長はキャビティパラメータにより決定され
るので、見掛け上、レーザ光と殆ど区別がつかない。し
たがって、そのような半導体レーザは、実質的に無しき
い値ないし極低しきい値と看做せ、極低電流において能
率の高いレーザ発振を実現できる。なお、このような見
掛け上の無しきい値ないし低しきい値レーザに関する考
察は、従来文献３：「微小共振器レーザ：現状と展望」，応用
物理，第61巻，第９号(1992)，pp.890-901 に認められる。

【００２１】本発明はこのような微小半導体レーザの作
製に有用であるが、さらに分布帰還原理をも採用したレ
ーザの本発明による作製例が図３に示されている。ｎ型
GaAs基板10の上に、通常のエピタキシャル成長技術によ
り、ｎ型下側クラッド層21、間にレーザ活性層ないし量
子井戸層23を挟んだ上下一対のグリン層22，22、ｐ型上
側クラッド層24を順次積層形成した後、先に図１に即し
て説明したように、既存の専用リソグラフィ機により、
タングステン薄膜を所望の形状にパターニングする。図
示の場合、パターニングされた当該タングステン薄膜12
は、幅寸法が約２００ｎｍ、長さが３０μｍ以下である
が、さらにその平面形状は、長さ方向に側面が周期的に
凹凸を繰り返す形状となっている。側面凹凸の周期は光
の媒質内波長の四分の一となっていて、かつ、長さ方向
中央部分は、その下に位相シフタ29が形成されるよう
に、凸部分が二分の一波長に亙って連続しており、これ
によりブラッグ反射波長にて光共振器が実現するように
設計されている。なお、図１の工程例との対応を取る意
味からは、上述のｎ型下側クラッド層21、レーザ活性層
ないし量子井戸層23、上下一対のグリン層22，22、ｐ型
上側クラッド層24から成る積層構造を、それら全てが相
俟って図１に示した基板10上のエピタキシャル層11に相
当すると考えれば良い。

【００２２】上述のようなパタンのタングステン薄膜12
をエッチングマスクとする試料を、次いで図２に示した
エッチング及び再成長用加工装置13のＥＣＲエッチング
室16に導入してエッチングを行い、その後直ちに、大気
に晒すことなくＭＯＣＶＤ再成長炉15に移し、タングス
テン薄膜12を今度は再成長用選択マスクとして用いてエ
ッチングし残された部分の周囲を全て、再成長させたｉ
型の（すなわち半絶縁性の）AlGaAs周囲クラッド層17で
埋め込む。この実施例では、光の出射端面となる長さ方
向両端面も、側面側と同様にAlGaAsクラッド層17で覆っ
ていて、レーザ構造部分が完全に埋め込まれた構造とな
っているが、これは特に短波長のレーザ光を発振するレ
ーザにとって望ましい構造である。光出射端面での再結
合の抑制効果が期待できるからである。

【００２３】こうした後には、タングステンパタン12上
に適当な金属電極、望ましくはAu電極25を形成し、微小
分布帰還型半導体レーザとして完成させる。なお、素子
抵抗を減少させるためには、先に少し述べたように、再
成長工程を経ることでタングステン薄膜12上に堆積する
ことある多結晶AlGaAsをエッチングして除去した後、ｐ
ドープAlGaAs層やGaAs層を選択成長させることも有効で
ある。

【００２４】図３に示した半導体レーザ作製の実際で
は、微小パタンとしてのタングステン薄膜12のパタン形
状は、光の媒質内波長の四分の一に相当する程に高精度
な数十ｎｍの精度で形成した。本発明に従い、将来的に
さらに高精度で数ｎｍ精度までにパターニング精度を向
上できれば、長さ方向に直交する横方向の形状の如何に
より、量子細線の量子レベルを制御できるので、発光部
の量子レベルを導波部のそれより小さくすることもでき
るようになり、導波部での光吸収をより低下させること
も可能となる。

【００２５】本発明に基づき上述した手法により作製さ
れる微小分布帰還レーザは、量子井戸幅等は最初の均一
な結晶成長で決定されており、また側面形状は結晶方位
に関係なく、ドライエッチング用マスクの平面形状の任
意なパタンにより決定されるので、レーザストライプの
方向は自由に設定できる点にも特徴がある。

【００２６】したがってまた、このようなレーザ作製例
に限らず共、本発明はある意味で基本的な機能素子とし
ての電子導波路、それも任意の平面形状ないし経路パタ
ンの量子細線の作製に有用である。量子細線構造は、基
本的には図３に示した半導体レーザの横断面構造と同様
ないし類似の構造であるが、GaAs系で言えば、少なくと
もGaAs基板上に下側クラッド層であるAlGaAs層、実質的
な導波路層ないしコア層としての電子の波長オーダ（約
１０ｎｍ）の厚みのGaAs層、上側クラッド層であるAlGa
As層を積層形成し、平面形状的に見てこれらを線状にパ
ターニングした後、両側面の側にAlGaAs層を再成長させ
て左右クラッド層としたものであれば良い。したがっ
て、すでに説明した本発明の方法を有効に利用して作製
することができる。また、本発明によれば、こうした量
子細線を作製するに際し、エッチング及び再成長用マス
ク12のパターニング時に、当該パタンを例えばＹ字型の
分岐状に形成すれば、その構造自体はすでに周知のＹ字
型電子ないし光分岐路を形成できるし、一旦二又に分か
れて再度一本の線路ないし導波路にまとまるような形状
にパターニングすることで、いわゆるマッハチェンダ干
渉素子等も作製することができる。さらに、一本の主た
る導波路に対し、副導波路がその長さの途中で近づいて
再度離れて行くような形状にパターニングすれば、四端
子方向性結合器も実現できる。換言すれば、このように
導波路のパターニング形状に関する特徴によって特定の
機能を実現する各種の電子ないし光受動機能素子を作製
するのにも、本発明によれば極微細でかつ高精度な素子
を提供することができる。

【００２７】図４には、半導体微小レーザとしてもう一
つ、本発明により作製されたマイクロキャビティレーザ
が示されている。レーザ機能部分は先に説明した半導体
レーザと同様、活性層としてのGaAs量子井戸層23を上下
のクラッド層で挟んだレーザ構造部分を有しているが、
さらにその上下を、半導体多層膜、特にこの場合はｎ型
AlGaAsの多層膜（例えばAl組成比が０．２のAlGaAs層と
０．７のAlGaAs層の交互積層構造）26と、Al組成比が同
様に異なるｐ型AlGaAsの交互積層構造による多層膜27と
により挟んでいる。また、左右両側に設けられる再成長
AlGaAs層によるクラッド層も、ｉ型でAl組成比の異なる
AlGaAs多層膜としている。このように、活性層ないしコ
ア層の左右上下を半導体多層膜で埋め込むと、高い反射
特性が得られるので、すでに述べたような微小体積の光
共振器であってもその損失を低減し、自然放射光の自由
な出射を制限し得るので、空間的な出射パタンや発光波
長に関する限り、無しきい値に近い特性を得ることがで
きる。

【００２８】なお、この図４に示されたマイクロキャビ
ティレーザは端面出射型として構成されているが、図示
の長さ方向を横幅と同程度に短くし（すなわち数百ｎｍ
程度にし）、かつ層数を増して厚さ方向の反射率を高め
れば、基板に対し垂直な方向にレーザ光を出射する、い
わゆる面発光レーザをも、それに無しきい値に近い特性
を持たせて実現できる。もちろん、本発明は半導体、特
に化合物半導体の微小構造作製に有効ではあるものの、
当然のことながら少し大きい寸法の構造体にも適用は可
能であり、したがって、図４に示される構造の半導体レ
ーザも、既存クラスの大きさ、すなわち幅２ミクロン程
度、長さ１００ミクロン程度に形成しても良い。

【００２９】図５も、本発明方法により有利に作製され
た面発光レーザの集積構造を示している。各レーザとも
同一の構成であるので、一つに着目して説明できるが、
一般的に面発光レーザでは、厚さ方向のレーザ利得を得
るために多数の量子井戸を積層した構造を取ることが望
ましい。しかし、これまでのように、単に層状に積層形
成されたｐｎ接合では活性層に対して均一に少数キャリ
アを注入することが困難であった。また、単純に活性層
部分をｐ及びｎ型クラッド層で埋め込むのみでは、それ
らクラッド層間の境界で電流の漏れが生じ、効率を悪化
させる。

【００３０】これに対し、本発明の微細加工方法を用い
ると、特に図示されている望ましい構造を高精度で得る
ことができる。すなわち、図示構造では、GaAs基板10上
に積層形成されたレーザ構造部分、特に積層形成された
複数の量子井戸層23（多重量子井戸構造）により構成さ
れる活性層に関しその横方向の部分において、ｐ型クラ
ッド層31とｎ型クラッド層32の間に分け入るように、細
い逆方向ｐｎ接合による電流ブロック層33，34が埋め込
まれている。そのため、横方向注入電流を所期通り多重
量子井戸構造を有する活性層に集中させることができ、
効率を大いに向上させることができる。

【００３１】こうした図５に示される構造は、本発明に
従うと次のようなプロセスで作製できる。まず、GaAs基
板上に先に述べた多重量子井戸構造と半導体多層膜から
成る垂直光共振器を構成するための積層構造をＭＯＣＶ
ＤまたはＭＢＥによりエピタキシャル成長させる。次
に、先に図１に示した工程に従い、その上にタングステ
ン薄膜12（本図には示さず：図１参照）を形成してか
ら、既存、公知の高精度リソグラフィ専用機により、ｎ
型クラッド層32を形成すべき面積部分とｎ型電流ブロッ
ク層33を形成すべき面積部分のタングステン薄膜を除去
する。

【００３２】この試料を図２に示したその場エッチング
・再成長一貫プロセス用の加工装置13に入れ、ＥＣＲエ
ッチング室16にてエッチング後、成長炉15内でｎ型クラ
ッド層32及びｎ型電流ブロック層33を成長させる。次
に、再度試料をリソグラフィ専用機に戻し、タングステ
ン薄膜12に対し、ｐ型クラッド層31とｐ型電流ブロック
層34を形成すべき面積部分を除去するようにパターニン
グした後、本発明に従うその場エッチング・再成長一貫
プロセスにより、ＥＣＲエッチング室16にてエッチング
後、成長炉15内でｐ型クラッド層31及びｐ型電流ブロッ
ク層34を成長させる。このようにして、横方向電流ブロ
ック層付きの横方向電流注入型分布帰還微小面発光レー
ザを実現することができる。ちなみに、この半導体レー
ザの実効部分（活性層を含む柱状体部分）の厚みは約３
μｍ、平面的に見た発光面である円形のキャビティ開口
面の直径は約１μｍである。

【００３３】量子井戸を挟む半導体多層膜を設けるか否
か、あるいはまた量子井戸の複数の積層構造を基板に対
しての高さ方向のどの位置に設けるか等は、本発明が直
接にこれを規定するものではなく、設計の如何による
が、例えば図５に示したような半導体レーザにおいて、
ｐ型、ｎ型の各々のクラッド層を、図６に示すように周
方向に交互に設けるようにすると、ビーム偏向機能付き
の面発光レーザをも実現できる。

【００３４】図６に示されているものの場合には、すで
に述べたような量子井戸層を含んで構成された柱状体の
実質的な発光面部分（キャビティ開口面）40の周囲にそ
れぞれ四つのｐ型クラッド層p1〜p4，ｎ型クラッド層n1
〜n4が設けられている。したがって、各クラッド層に専
用の電極を設けたとし、例えば第一ｐ型クラッド層p1と
第二ｎ型クラッド層n2とにのみ通電した場合、第二、第
四ｐ型クラッド層p2，p4と、第一、第四ｎ型クラッド層
n1，n4は、それぞれ先に述べた電流ブロック層として働
き、図中に幾つか示されている可能な電流経路の中、こ
のときの電流は矢印Ａで示される経路を通る。これに対
し、仮に第一ｐ型クラッド層p1に付属の電極から第三ｎ
型クラッド層n3に付属の電極に対し、電流を流した場合
には、矢印Ｂのような電流経路になる。明らかに、こう
した電流経路の相違により、キャビティ開口面40上での
発光パタンには変化が生じ、遠視野像においても出射パ
タンを変調することができる。

【００３５】本発明はまた、いわゆるマイクロＦＥＴの
作製にも有効である。すでに知られているように、電子
を一次元方向に閉じ込めた電子導波路では移動度が増
す。また、非常に小さなチャネル電流を制御するために
は、ＭＯＳ構造またはこれに類似の構造を持つＦＥＴに
おいても、チャネル幅を短縮する程効果がある。しかる
に、ＭＯＳ構造等における従来の電子流路は、ドーピン
グ濃度や空間電荷層の電界により決定され、もちろん、
幾何的に閉ざされた領域ではない。したがって従来にお
いては、一般にデバイス長と呼ばれる０．２〜３μｍ以
下にまで、流路寸法を確定的に制限することは困難であ
った。

【００３６】これに対し、本発明を採用すれば、幾何的
にも電子流路を確定しながら比較的簡単にその幅を２０
ｎｍ以下にもし得るので、先に述べた分岐路やマッハチ
ェンダ干渉計の他、ソース、ドレイン間のチャネル経路
やゲート線路を量子細線により極めて微小幅に作製し
た、極微小な量子細線ＦＥＴを作ることができる。

【００３７】このようなマイクロＦＥＴないし量子細線
ＦＥＴの作製工程例は、図７にその一つが示されてい
る。まず、図７(A) に示されているように、GaAs基板
等、適当な半導体基板ないし半絶縁性基板上に（簡単の
ため、基板は例示していない）、公知既存の手法によっ
て、例えば１００ｎｍ程度の厚みのノンドープもしくは
ｎ型AlGaAs層41、数ｎｍ程度のノンドープGaAsまたはノ
ンドープInGaAs層42、そして再度１００ｎｍ程度の厚み
のノンドープもしくはｎ型AlGaAs層43をＭＢＥまたはＭ
ＯＣＶＤにより積層形成する。これら積層された層41，
42，43の群は、図１で述べた基本実施例との対応を採る
と、当該図１中のエピタキシャル成長層11に相当する。

【００３８】次いで、これも公知既存のリソグラフィ専
用機によって良いが、タングステン薄膜12を形成し、こ
れを所望の形状にパターニングする。図７(B) はこのパ
ターニングを終えた状態を示しているが、タングステン
薄膜12は、将来その下にソースの形成される部分44S、チ
ャネルの形成される部分44C、ドレインの形成される部分
44D が一連になった第一のパタン部分と、チャネル形成
部分44C に近接、対向し、将来その下にゲートの形成さ
れる部分44G と、当該ゲートに電気的、幾何的に連通
し、ゲート電極を形成するための部分44GTとが連なった
第二のパタン部分とから成っている。

【００３９】このようなパターニング工程を経たなら
ば、すでに図２に示して説明したような真空一貫プロセ
スにより、その場エッチング、再成長加工の可能な加工
装置13内に試料を導入し、ＥＣＲドライエッチング（こ
の場合には、電子線励起ドライエッチングでも良い）を
施し、図７(C) に示すようにタングステン薄膜12のパタ
ン以外の部分を所定の深さにエッチングする。

【００４０】このエッチングの後、本発明に従い、真空
を破ることなく試料をＭＯＣＶＤ成長炉内に移し、エッ
チングされ残された部分の周囲にノンドープAlGaAs層17
を再成長させる。これにより、図７(D) に示されるよう
に、量子細線によってソースＳ、チャネルＣ、ドレイン
Ｄ、ゲートＧを有する極微細な量子細線ＦＥＴ50の埋め
込み構造が得られる。こうした構造では、実際上、ゲー
ト長２０ｎｍ、チャネル寸法１０ｎｍ×１０ｎｍ程度が
可能であり、電子の平均自由工程よりもチャネル長の方
を短くできる。高速であることはもちろんであるが、動
作上、ゲート電界の大きさに依存して変化するチャネル
バリアのトンネル確率により、チャネルコンダクタンス
が変化する点に特徴がある。

【００４１】図８は、図７に示した量子細線ＦＥＴ50を
それぞれ符号51，52，53で個別に示すように三つ用い、
インバータ回路を構成するように集積した構造例を示し
ている。作製工程自体はすでに図７に即して説明した通
りであり、GaAs半絶縁性基板の上に構築された三つの量
子細線ＦＥＴ51，52，53やそれに連結した量子細線部分
は再成長ノンドープAlGaAs層17にて埋め込まれている。
ただし、残存していることもあるパタン化タングステン
薄膜は図示していない。構成上、特徴的なことの一つ
は、前段ＦＥＴのチャネル用量子細線56からドレインに
続く線路部分56がそのまま次段のゲート用量子細線55と
なっていることで、これにより寄生容量は最小にでき、
高速動作性を保証し得る。また、埋め込み層は各段のソ
ースＳ、ドレインＤ（初段、二段目のＦＥＴ51，52に関
しては、それぞれのドレインは後述するトンネル接合5
7，57を介してアース電極58に接続しており、最終段の
ドレインＤは出力端子ともなっているが）の電圧を調整
することで、基本的にノンドープのまま動作可能であ
る。

【００４２】ただ、数１００ｎｍの寸法以下では電子走
行経路によるコンダクタンスの揺らぎのため、再現性の
ある抵抗を形成することは困難なので、負荷抵抗として
は、図８に示されているように、トンネル接合57，57を
用いるのが良い。

【００４３】また、トンネル接合と言えば、図９に示さ
れるように、GaAs半絶縁性基板10の上に本発明に従って
一対の量子細線61，62をその端部同志が近接して向かい
合うように配置し、かつ、それら端部間に円柱状の量子
ドット63を設けて周囲を再成長層17で埋め込み、量子ド
ット63と各量子細線61，62との間に一つづつ、計二つの
トンネルバリアが形成された機能素子を構築することも
できる。量子細線61，62や円柱状の量子ドット63の断面
形状は、本図では詳しく示してはいないが先の図７(A)
に示されていたのと同様の積層構造41，42，43で良く、
再成長埋め込み層17も同様で良い。このような素子は、
通常、ダブルバリアトンネル素子と呼ぶことができ、上
述した量子細線ＦＥＴ等の能動素子と組合せることで、
クーロンブロッケイド現象を利用したメモリや、負性抵
抗特性（特にＮ型負性抵抗特性）素子としての応用があ
る。

【００４４】さらに、図７，８に示したＦＥＴに代表さ
れる量子波動素子と、図４に示したようなマイクロキャ
ビティレーザとを組合せたような電子−光結合素子も、
本発明によれば現実的に作製できる。図１０にはそのよ
うな例が示されていて、すでに図４に即して述べたマイ
クロキャビティと同様で良いマイクロキャビティ構造71
が、量子ドット63を含む量子波動素子50を取り囲んでい
る。そのため、このマイクロキャビティ71中では電子系
とフォトン系とが強く相互作用し得るようになり、光の
採り得る状態も数個以下に制限されるので、フォトンと
電子−正孔対が可逆的に変換可能となる。すなわち、量
子波動素子50で論理的な演算を行い、その結果が量子ド
ット63の荷電分布や組込み電界の変化として表されるよ
うに設計すると、量子ドット63における量子準位がマイ
クロキャビティ71の共振波長に一致した瞬間に、効率良
く特定のフォトンが出射するようにできる。

【００４５】そこでさらに、上記した構造を持つ複数の
マイクロキャビティ71,・・・・・・同志を光導波路72で接続
すれば、演算、記憶動作は電子系で、伝送は光で、とい
うように、従来からもこのこと自体は提案されていた、
言わば役割分担の手法を、ミクロな素子中でも行うこと
ができるようになる。電子導波路においては、電子がフ
ェルミオンであるために一つの状態には一つの電子しか
収容し得ず、理想状態でも一モード当たり１２．９ＫΩ
の抵抗を必要とする前提があるが、ポゾン粒子であるフ
ォトンを伝送に用いれば、光導波路の基本モードにて収
容できる粒子数に制限はなくなり、伝送速度は著しく向
上する。

【００４６】以上、本発明及び本発明により作製可能な
素子例の幾つかにつき詳記したが、本発明の要旨構成に
即する限り、種々の改変は自由である。また、上記実施
例では、半導体または半絶縁性基板上に形成された成長
層の上に設けられ、最初にパターニングされるエッチン
グ及び再成長用のマスク層はタングステン薄膜であった
が、これに限ることはないし、特に酸化シリコン等はタ
ングステン同様、有利に用い得る。

【００４７】

【発明の効果】本発明によれば、従来の問題点を解決
し、半導体の極微細な埋め込み構造を比較的簡単なプロ
セスで実現できる。ヘテロ構造を内包する構造体の微細
加工に本発明を用いた場合には、この埋め込み構造は、
酸化膜をヘテロ界面に含まないので、表面準位による空
乏層を考慮する必要もなく、極微細電子ないし光導波路
やマイクロ分布帰還レーザ、マイクロキャビティレー
ザ、横方向注入型面発光極微細レーザ等が作製でき、ま
た量子細線ＦＥＴ等も実現可能とし得る。さらに、それ
自体微細な光−電子結合素子を複数個集積したような多
機能素子も実現でき、超高性能情報処理デバイスの提供
に寄与し得る。

【図面の簡単な説明】

【図１】本発明方法の基本工程の一例の説明図である。

【図２】本発明方法に用い得る装置の一例の概略構成図
である。

【図３】本発明方法により作製可能なマイクロ分布帰還
レーザの概略構成図である。

【図４】本発明方法により作製可能な端面出射型マイク
ロキャビティレーザの概略構成図である。

【図５】本発明方法により作製可能な面発光型分布帰還
レーザの概略構成図である。

【図６】本発明方法により作製可能なビーム偏向機能付
き面発光型マイクロレーザの要部の説明図である。

【図７】本発明方法により作製可能な量子細線ＦＥＴの
作製工程例の説明図である。

【図８】本発明方法により作製可能な微細インバータ回
路の概略構成図である。

【図９】本発明方法により作製可能な微細なダブルバリ
アトンネル素子の概略構成図である。

【図１０】本発明により作製可能な電子−光結合素子の
一例の概略構成図である。

【符号の説明】

１０半導体ないし半絶縁性基板，１１エピタキシャル成長層，１２エッチング及び再成長用マスク，１３エッチング及び再成長用加工装置，１４サンプル導入室，１５ＭＯＣＶＤ成長炉，１６ＥＣＲエッチング室，１７再成長層．

Claims

【特許請求の範囲】

【請求項１】被加工半導体の表面上に、エッチング及
び再成長用のマスクとなる材料膜を形成し、該材料膜
を、形成すべき微細構造の平面形状に応じた平面形状に
パターニングする工程と；該パターニングされたマスク
用材料膜を有する上記被加工半導体を大気に晒すことな
くエッチングし、該エッチングした部分に結晶を再成長
させる、エッチング及び再成長一貫工程と；を含んでな
ることを特徴とする半導体の微細加工方法。
【請求項２】請求項１記載の方法であって；上記エッ
チング及び再成長用のマスクとなる材料膜は、上記被加
工半導体の表面上にスパッタリング形成されたタングス
テン薄膜であること；を特徴とする方法。
【請求項３】請求項１記載の方法であって；上記エッ
チング及び再成長用のマスクとなる材料膜は、上記被加
工半導体の表面上にスパッタリング形成された酸化シリ
コン薄膜であること；を特徴とする方法。
【請求項４】請求項１，２または３記載の方法であっ
て；上記エッチングは純塩素ガスを用いるＥＣＲエッチ
ングであること；を特徴とする方法。
【請求項５】請求項１，２，３または４記載の方法で
あって；上記再成長はＭＯＣＶＤによること；を特徴と
する方法。