JPH06188311A - 半導体素子切断方法 - Google Patents
半導体素子切断方法Info
- Publication number
- JPH06188311A JPH06188311A JP33926592A JP33926592A JPH06188311A JP H06188311 A JPH06188311 A JP H06188311A JP 33926592 A JP33926592 A JP 33926592A JP 33926592 A JP33926592 A JP 33926592A JP H06188311 A JPH06188311 A JP H06188311A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- semiconductor wafer
- cutting
- dicing
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Processing Of Stones Or Stones Resemblance Materials (AREA)
- Dicing (AREA)
Abstract
(57)【要約】
【目的】 半導体ウェハーを個々の半導体素子毎に切断
するダイシング工程において、表面に発生するピッチン
グを抑制することにより、半導体素子の寿命向上、精度
向上等を図ることのできる半導体素子切断方法を提供す
ることを目的とする。 【構成】 半導体ウェハー１上の切断領域５にエッチン
グ処理によって、凹形状の切断溝７を形成するエッチン
グ工程と、前記エッチング工程で形成された切断溝７に
沿って個々の半導体素子に切断するダイシング工程と、
を含む。
するダイシング工程において、表面に発生するピッチン
グを抑制することにより、半導体素子の寿命向上、精度
向上等を図ることのできる半導体素子切断方法を提供す
ることを目的とする。 【構成】 半導体ウェハー１上の切断領域５にエッチン
グ処理によって、凹形状の切断溝７を形成するエッチン
グ工程と、前記エッチング工程で形成された切断溝７に
沿って個々の半導体素子に切断するダイシング工程と、
を含む。
Description
【０００１】
【産業上の利用分野】本発明は半導体素子切断方法、特
に半導体ウェハー上に複数個形成された半導体素子を所
定サイズに切断する半導体素子切断方法に関するもので
ある。
に半導体ウェハー上に複数個形成された半導体素子を所
定サイズに切断する半導体素子切断方法に関するもので
ある。
【０００２】
【従来の技術】半導体素子は、厚さが数１００μｍの円
形スライス状で片方の表面が鏡面仕上げされた半導体ウ
ェハー（結晶基板）を土台として形成される。そして該
半導体ウェハーの表面に酸化膜をつけたり、イオン注入
したりして半導体素子を作る。また、エピタキシャル層
が必要な場合には、前記半導体ウェハー表面にエピタキ
シャル成長を行う。その後、適当な切断手段によって、
所望のサイズに半導体素子を切断する。通常、単なるダ
イオードやトランジスタではチップ・サイズが数１００
μｍ角以下であるから、４インチの半導体ウェハー１枚
から１０万個を越すチップを得ることができる。
形スライス状で片方の表面が鏡面仕上げされた半導体ウ
ェハー（結晶基板）を土台として形成される。そして該
半導体ウェハーの表面に酸化膜をつけたり、イオン注入
したりして半導体素子を作る。また、エピタキシャル層
が必要な場合には、前記半導体ウェハー表面にエピタキ
シャル成長を行う。その後、適当な切断手段によって、
所望のサイズに半導体素子を切断する。通常、単なるダ
イオードやトランジスタではチップ・サイズが数１００
μｍ角以下であるから、４インチの半導体ウェハー１枚
から１０万個を越すチップを得ることができる。
【０００３】従来、この切断工程はダイシング工程と称
される。図２(a) 、(b) 、(c) にそのダイシング工程を
示す。始めに、図２(a) に示すように多数の半導体素子
２（複数の発光部を有するＬＥＤアレイチップ２）を含
んだ半導体ウェハー１（図では仮切断され発光部２ａ一
列に並んだロッド状半導体ウェハーを示す。）を図２
(b) に示すようにＬＥＤアレイチップ２の淵に沿って高
速回転する薄いダイシング・ソー３（ダイヤモンド砥
石）によって、図２(c) に示すような所望のサイズのＬ
ＥＤアレイチップ２に切断する。
される。図２(a) 、(b) 、(c) にそのダイシング工程を
示す。始めに、図２(a) に示すように多数の半導体素子
２（複数の発光部を有するＬＥＤアレイチップ２）を含
んだ半導体ウェハー１（図では仮切断され発光部２ａ一
列に並んだロッド状半導体ウェハーを示す。）を図２
(b) に示すようにＬＥＤアレイチップ２の淵に沿って高
速回転する薄いダイシング・ソー３（ダイヤモンド砥
石）によって、図２(c) に示すような所望のサイズのＬ
ＥＤアレイチップ２に切断する。
【０００４】
【発明が解決しようとする課題】しかし、従来のダイシ
ング方法によって切断を行うと、切断面に図２(c) に示
すようなチッピング４（表面の剥がれや割れ）が発生す
る（実際は、全ての切断面にチッピングが生じるが図で
は一部のみ示す）。
ング方法によって切断を行うと、切断面に図２(c) に示
すようなチッピング４（表面の剥がれや割れ）が発生す
る（実際は、全ての切断面にチッピングが生じるが図で
は一部のみ示す）。
【０００５】チッピング４は、半導体ウェハー１の表面
にダイシング・ソー３が接触する時、のダイシング・ソ
ー３の回転スピードや切込みスピードによって決まる切
断条件や、切断時に発生する半導体ウェハー１やダイシ
ング・ソー３の振動によって発生する。つまり、切断初
期の段階で半導体ウェハー１に発生する剪断応力が半導
体ウェハー１の表面と平行する方向に働き、表面部分が
歪み、強度的に弱い表面部分が剥ぎ取られたり割れたり
する。
にダイシング・ソー３が接触する時、のダイシング・ソ
ー３の回転スピードや切込みスピードによって決まる切
断条件や、切断時に発生する半導体ウェハー１やダイシ
ング・ソー３の振動によって発生する。つまり、切断初
期の段階で半導体ウェハー１に発生する剪断応力が半導
体ウェハー１の表面と平行する方向に働き、表面部分が
歪み、強度的に弱い表面部分が剥ぎ取られたり割れたり
する。
【０００６】一方、半導体素子の高密度化の要求に答え
る為にＬＥＤアレイチップの発光部２ａ間のピッチを小
さくすることが盛んに行われている。また、前記のよう
な高密度ＬＥＤアレイチップを多数つなげて、さらに長
さの長い高密度ＬＥＤアレイが作られている。この場合
には、接続される各ＬＥＤアレイチップ２の端と端の発
光部のピッチが前記ＬＥＤアレイチップ２内部の発光部
ピッチと同様にする必要がある。従って、ＬＥＤアレイ
チップ２の端部に位置する発光部２ａから切断面までの
距離を短くする必要があり、端部に位置する発光部２ａ
がチッピング４の影響を受け、破壊させたり、輝度低下
や寿命低下を起こして、後工程等の精度維持が困難にな
るという問題があった。
る為にＬＥＤアレイチップの発光部２ａ間のピッチを小
さくすることが盛んに行われている。また、前記のよう
な高密度ＬＥＤアレイチップを多数つなげて、さらに長
さの長い高密度ＬＥＤアレイが作られている。この場合
には、接続される各ＬＥＤアレイチップ２の端と端の発
光部のピッチが前記ＬＥＤアレイチップ２内部の発光部
ピッチと同様にする必要がある。従って、ＬＥＤアレイ
チップ２の端部に位置する発光部２ａから切断面までの
距離を短くする必要があり、端部に位置する発光部２ａ
がチッピング４の影響を受け、破壊させたり、輝度低下
や寿命低下を起こして、後工程等の精度維持が困難にな
るという問題があった。
【０００７】そこで本発明は、ダイシング工程において
表面に発生するピッチングを抑制することにより、半導
体素子の寿命向上、精度向上等を図ることのできる半導
体素子切断方法を提供することを目的とする。
表面に発生するピッチングを抑制することにより、半導
体素子の寿命向上、精度向上等を図ることのできる半導
体素子切断方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】本発明は、前記問題点を
解決するため、同一の半導体ウェハー上に形成された複
数の半導体素子を切断して、所定サイズの半導体素子を
形成する半導体素子切断方法において、前記半導体ウェ
ハー上の切断領域をエッチング処理によって、凹形状の
切断溝を形成するエッチング工程と、前記エッチング工
程で形成された凹形状の切断溝に沿って個々の半導体素
子に切断するダイシング工程と、を含むことを特徴とす
るものである。
解決するため、同一の半導体ウェハー上に形成された複
数の半導体素子を切断して、所定サイズの半導体素子を
形成する半導体素子切断方法において、前記半導体ウェ
ハー上の切断領域をエッチング処理によって、凹形状の
切断溝を形成するエッチング工程と、前記エッチング工
程で形成された凹形状の切断溝に沿って個々の半導体素
子に切断するダイシング工程と、を含むことを特徴とす
るものである。
【０００９】
【作用】本発明の半導体素子切断方法においては、ダイ
シングに先立って半導体ウェハー上のダイシングする領
域をエッチングして前記半導体ウェハー表面に凹形状の
切断溝を形成した後、該切断溝内部からダイシング・ソ
ーによって切断を行う。従って、ダイシングすることに
よって発生するチッピングを半導体ウェハー表面の発光
部から一定の距離だけ離すことができる。
シングに先立って半導体ウェハー上のダイシングする領
域をエッチングして前記半導体ウェハー表面に凹形状の
切断溝を形成した後、該切断溝内部からダイシング・ソ
ーによって切断を行う。従って、ダイシングすることに
よって発生するチッピングを半導体ウェハー表面の発光
部から一定の距離だけ離すことができる。
【００１０】
【実施例】本発明の実施例を図面を利用して説明する。
【００１１】半導体素子（本実施例ではＬＥＤ）を円形
半導体ウェハーの表面に酸化膜をつけたり、イオン注入
したり、或いは、エピタキシャル成長を行って形成し、
該円形半導体ウェハーをロッド状に仮切断する。該半導
体ウェハー上には、複数個の発光部を有する複数のＬＥ
Ｄアレイチップが形成され、各ＬＥＤアレイチップの間
には、ダイシングを行うために所定の間隔を有するダイ
シング領域が設けられている。このダイシング領域を利
用してダイシング・ソーによって切断し単一のＬＥＤア
レイチップを形成する。
半導体ウェハーの表面に酸化膜をつけたり、イオン注入
したり、或いは、エピタキシャル成長を行って形成し、
該円形半導体ウェハーをロッド状に仮切断する。該半導
体ウェハー上には、複数個の発光部を有する複数のＬＥ
Ｄアレイチップが形成され、各ＬＥＤアレイチップの間
には、ダイシングを行うために所定の間隔を有するダイ
シング領域が設けられている。このダイシング領域を利
用してダイシング・ソーによって切断し単一のＬＥＤア
レイチップを形成する。
【００１２】本発明において特徴的なところは、半導体
素子を分離するダイシング工程に先立ち、ダイシング領
域に予めエッジングにより溝を形成し、ダイシング・ソ
ーによる切断を半導体ウェハーの表面から１段下がった
ところから行うところである。
素子を分離するダイシング工程に先立ち、ダイシング領
域に予めエッジングにより溝を形成し、ダイシング・ソ
ーによる切断を半導体ウェハーの表面から１段下がった
ところから行うところである。
【００１３】つまり、図１（ａ）に示すように、第１工
程として、前記ダイシング領域５（破線で示した領域）
を除く半導体ウェハー１の表面に保護マスク６を形成す
る。該保護マスク６は、例えばフォトレジスト等で形成
され、周知の技術により前記半導体ウェハー１のダイシ
ング領域５のみを露出させるように形成される。
程として、前記ダイシング領域５（破線で示した領域）
を除く半導体ウェハー１の表面に保護マスク６を形成す
る。該保護マスク６は、例えばフォトレジスト等で形成
され、周知の技術により前記半導体ウェハー１のダイシ
ング領域５のみを露出させるように形成される。
【００１４】次に、第２工程として、図１（ｂ）に示す
ように、ダイシング領域５を半導体ウェハーの材質に応
じたエッチング剤を使用してウエットエッチングする。
この時、エッチング剤によってエッチングされる溝形状
は、エッチング時間とエッチング方向によって半導体ウ
ェハーの材質に特有の形状になる。
ように、ダイシング領域５を半導体ウェハーの材質に応
じたエッチング剤を使用してウエットエッチングする。
この時、エッチング剤によってエッチングされる溝形状
は、エッチング時間とエッチング方向によって半導体ウ
ェハーの材質に特有の形状になる。
【００１５】例えば、ＬＥＤアレイを形成する時に使用
するＧａＡｓ系基板の半導体ウェハー１の場合、図１
（ｂ）に示すような方向性を持った凹形状の切断溝７が
形成される。つまり、本実施例のＧａＡｓＰ基板（半導
体ウェハー１）の場合、結晶面方位（０ １上付バー
１）を持った方向を、以下の割合を有するエッチング剤
を用いて一定の時間エッチングすると、図１（ｂ）に示
すよう逆メサ構造（略台形）を持つ切断溝７が作成でき
る。
するＧａＡｓ系基板の半導体ウェハー１の場合、図１
（ｂ）に示すような方向性を持った凹形状の切断溝７が
形成される。つまり、本実施例のＧａＡｓＰ基板（半導
体ウェハー１）の場合、結晶面方位（０ １上付バー
１）を持った方向を、以下の割合を有するエッチング剤
を用いて一定の時間エッチングすると、図１（ｂ）に示
すよう逆メサ構造（略台形）を持つ切断溝７が作成でき
る。
【００１６】Ｈ2 ＳＯ4 (concentrated)：Ｈ2 Ｏ2 (30
%) ：Ｈ2 Ｏ＝１：８：１ このエッチング剤を用いた場合、エッチング速度は５〜
１０μｍ／ｍｉｎである。従って、１００μｍ深さにエ
ッチングするときは約１０〜２０分間エッチングするこ
とで良好な切断溝７が形成できる。
%) ：Ｈ2 Ｏ＝１：８：１ このエッチング剤を用いた場合、エッチング速度は５〜
１０μｍ／ｍｉｎである。従って、１００μｍ深さにエ
ッチングするときは約１０〜２０分間エッチングするこ
とで良好な切断溝７が形成できる。
【００１７】そして、第３工程として、図１（ｃ）に示
すように、この切断溝７に沿ってダイシング・ソー３に
よってダイシングを行う。この時、ダイシング・ソー３
はＬＥＤアレイチップ２（半導体ウェハー１）の表面に
接することなく半導体ウェハーの切断を行うことができ
る。
すように、この切断溝７に沿ってダイシング・ソー３に
よってダイシングを行う。この時、ダイシング・ソー３
はＬＥＤアレイチップ２（半導体ウェハー１）の表面に
接することなく半導体ウェハーの切断を行うことができ
る。
【００１８】この場合にも切断によってチッピングが発
生するが、チッピングは図１（ｄ）に示す傾斜部７ａに
発生するため発光部を破壊したり悪影響を及ぼすことな
く所望のサイズの半導体素子の切断を行うことができる
（図１(e) ）。
生するが、チッピングは図１（ｄ）に示す傾斜部７ａに
発生するため発光部を破壊したり悪影響を及ぼすことな
く所望のサイズの半導体素子の切断を行うことができる
（図１(e) ）。
【００１９】本実施例では、ＧａＡｓ系基板の半導体ウ
ェハーにＨ2 ＳＯ4 とＨ2 Ｏ2 とＨ2 Ｏとの混合液をエ
ッチング剤として使用する場合について説明したが、半
導体ウェハーの材料によってエッチングする薬品を選択
する必要がある。例えば、ＧａＰ系基板の半導体ウェハ
ーの場合は、Ｋ3 Ｆｅ（ＣＮ）6 ：ＫＯＨ＝１(mol)：
０．５(mol) ，６０℃の割合で混合した薬品を使用して
エッチングすることにより良好な切断溝を得ることがで
きる。この時、エッチングよって形成される切断溝の形
状は、使用する半導体ウェハーの材料の結晶構造やエッ
チング時間や結晶面方位の方向の選択、つまりエッチン
グ方向の選択によっても異なる。
ェハーにＨ2 ＳＯ4 とＨ2 Ｏ2 とＨ2 Ｏとの混合液をエ
ッチング剤として使用する場合について説明したが、半
導体ウェハーの材料によってエッチングする薬品を選択
する必要がある。例えば、ＧａＰ系基板の半導体ウェハ
ーの場合は、Ｋ3 Ｆｅ（ＣＮ）6 ：ＫＯＨ＝１(mol)：
０．５(mol) ，６０℃の割合で混合した薬品を使用して
エッチングすることにより良好な切断溝を得ることがで
きる。この時、エッチングよって形成される切断溝の形
状は、使用する半導体ウェハーの材料の結晶構造やエッ
チング時間や結晶面方位の方向の選択、つまりエッチン
グ方向の選択によっても異なる。
【００２０】また、本実施例ではエッチング方法とし
て、ウエットエッチングを用いて説明したがドライエッ
チングによって切断溝を形成してもよい。
て、ウエットエッチングを用いて説明したがドライエッ
チングによって切断溝を形成してもよい。
【００２１】更に、本実施例では半導体ウェハーをロッ
ド状に仮切断してからエッチング及びダイシングを行っ
たが、仮切断をせずに円形半導体ウェハーに直接エッチ
ング及びダイシングを行ってもよい。
ド状に仮切断してからエッチング及びダイシングを行っ
たが、仮切断をせずに円形半導体ウェハーに直接エッチ
ング及びダイシングを行ってもよい。
【００２２】
【発明の効果】本発明に基づく半導体素子切断方法によ
れば、ダイシングに先立って半導体ウェハー上のダイシ
ングする領域をエッチングして前記半導体ウェハー表面
に凹形状の切断溝を形成し、該切断溝内部からダイシン
グ・ソーにより切断を行うので、ダイシング・ソーの切
断面（刃の部分）が直接半導体ウェハー（半導体素子）
表面に接触しないので、ダイシング時に発生するチッピ
ングを半導体ウェハー表面の発光部から一定の距離離す
ことができる。
れば、ダイシングに先立って半導体ウェハー上のダイシ
ングする領域をエッチングして前記半導体ウェハー表面
に凹形状の切断溝を形成し、該切断溝内部からダイシン
グ・ソーにより切断を行うので、ダイシング・ソーの切
断面（刃の部分）が直接半導体ウェハー（半導体素子）
表面に接触しないので、ダイシング時に発生するチッピ
ングを半導体ウェハー表面の発光部から一定の距離離す
ことができる。
【００２３】従って、発光部に対するチッピングの影響
を抑制し、半導体素子の破損を防ぎ寿命向上、精度向上
等を図ることができる。また、半導体素子を複数配列す
る場合、各半導体素子を密接して配列することができる
ので、製造ばらつきのない半導体素子アレイを得ること
が可能である。
を抑制し、半導体素子の破損を防ぎ寿命向上、精度向上
等を図ることができる。また、半導体素子を複数配列す
る場合、各半導体素子を密接して配列することができる
ので、製造ばらつきのない半導体素子アレイを得ること
が可能である。
【図１】本発明に基づく半導体素子切断方法の手順を示
す説明図である。
す説明図である。
【図２】従来の半導体素子切断方法の手順を示す説明図
である。
である。
１ 半導体ウェハー（ロッド状） ２ ＬＥＤアレイチップ ３ ダイシング・ソー ５ ダイシング領域 ６ 保護マスク ７ 切断溝
Claims (1)
- 【請求項１】 同一の半導体ウェハー上に形成された複
数の半導体素子を切断して、所定サイズの半導体素子を
形成する半導体素子切断方法において、 前記半導体ウェハー上の切断領域をエッチング処理によ
って、凹形状の切断溝を形成するエッチング工程と、 前記エッチング工程で形成された凹形状の切断溝に沿っ
て個々の半導体素子に切断するダイシング工程と、 を含むことを特徴とする半導体素子切断方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33926592A JPH06188311A (ja) | 1992-12-18 | 1992-12-18 | 半導体素子切断方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33926592A JPH06188311A (ja) | 1992-12-18 | 1992-12-18 | 半導体素子切断方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06188311A true JPH06188311A (ja) | 1994-07-08 |
Family
ID=18325820
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33926592A Pending JPH06188311A (ja) | 1992-12-18 | 1992-12-18 | 半導体素子切断方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06188311A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1989000726A1 (en) * | 1987-07-20 | 1989-01-26 | Kabushiki Kaisha Komatsu Seisakusho | Controller having deducing function |
| US5824595A (en) * | 1995-10-17 | 1998-10-20 | Deutsche Itt Industries Gmbh | Method of separating electronic elements |
| JP2002236044A (ja) * | 2001-02-06 | 2002-08-23 | Denso Corp | フローセンサ及びその製造方法 |
| US6515309B1 (en) * | 1998-12-25 | 2003-02-04 | Oki Electric Industry Co., Ltd. | LED array chip |
-
1992
- 1992-12-18 JP JP33926592A patent/JPH06188311A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1989000726A1 (en) * | 1987-07-20 | 1989-01-26 | Kabushiki Kaisha Komatsu Seisakusho | Controller having deducing function |
| US5824595A (en) * | 1995-10-17 | 1998-10-20 | Deutsche Itt Industries Gmbh | Method of separating electronic elements |
| US6515309B1 (en) * | 1998-12-25 | 2003-02-04 | Oki Electric Industry Co., Ltd. | LED array chip |
| JP2002236044A (ja) * | 2001-02-06 | 2002-08-23 | Denso Corp | フローセンサ及びその製造方法 |
| JP4538968B2 (ja) * | 2001-02-06 | 2010-09-08 | 株式会社デンソー | フローセンサ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101015070B (zh) | 制造半导体发光器件的方法以及采用该方法制造的器件 | |
| KR100880631B1 (ko) | 금속 지지막을 사용한 수직 디바이스 및 그 제조방법 | |
| US5418190A (en) | Method of fabrication for electro-optical devices | |
| US8877611B2 (en) | Devices with crack stops | |
| JP2780618B2 (ja) | 窒化ガリウム系化合物半導体チップの製造方法 | |
| US6197609B1 (en) | Method for manufacturing semiconductor light emitting device | |
| KR100854986B1 (ko) | 화합물 반도체 소자 웨이퍼의 제조방법 | |
| JP3904585B2 (ja) | 半導体素子の製造方法 | |
| US5882988A (en) | Semiconductor chip-making without scribing | |
| US20050151138A1 (en) | Methods of processing semiconductor wafer backsides having light emitting devices (LEDS) thereon and leds so formed | |
| US5439723A (en) | Substrate for producing semiconductor wafer | |
| CN102668132A (zh) | 发光二极管(led)晶圆的前端划线以及结果器件 | |
| JPH04276645A (ja) | 化合物半導体ウエーハのダイシング方法 | |
| JP2748355B2 (ja) | 窒化ガリウム系化合物半導体チップの製造方法 | |
| US6897126B2 (en) | Semiconductor device manufacturing method using mask slanting from orientation flat | |
| JPH10125958A (ja) | 窒化ガリウム系化合物半導体チップの製造方法 | |
| JPH05343742A (ja) | 窒化ガリウム系化合物半導体チップの製造方法 | |
| JP3227287B2 (ja) | 窒化ガリウム系化合物半導体チップの製造方法と窒化ガリウム系化合物半導体素子 | |
| JP2910811B2 (ja) | 窒化ガリウム系化合物半導体ウエハーの切断方法 | |
| JP2748354B2 (ja) | 窒化ガリウム系化合物半導体チップの製造方法 | |
| JP3338360B2 (ja) | 窒化ガリウム系半導体ウエハの製造方法 | |
| JPH06188311A (ja) | 半導体素子切断方法 | |
| JP3305399B2 (ja) | 半導体装置の製造方法 | |
| JP2006203251A (ja) | 半導体素子の製造方法 | |
| JPH08279479A (ja) | 発光ダイオードアレイのダイシング方法 |