JPH0618302B2 - Voltage amplifier - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は電圧増幅器に関し、特にオーディオ用前置増幅
器を含む電圧増幅器に関する。The present invention relates to a voltage amplifier, and more particularly to a voltage amplifier including an audio preamplifier.

〔従来の技術〕[Conventional technology]

従来、オーディオ用前置増幅器においては低雑音特性が
要求されるため、初段増幅部に差動形式をとらずに単純
なエミッタ接地形式がとられる場合が多い。Conventionally, a low noise characteristic is required in an audio preamplifier, and therefore a simple grounded emitter type is often used in the first stage amplifier section instead of the differential type.

第２図は従来の電圧増幅器の一例の回路図である。FIG. 2 is a circuit diagram of an example of a conventional voltage amplifier.

入力信号源Ｖ_INにトランジスタＱ_２で構成される緩衝増
幅回路が接続され、トランジスタＱ_２のエミッタが入力
端に接続して初段増幅回路を構成するトランジスタＱ_４
はエミッタ接地形式をとっている。トランジスタＱ_６，
Ｑ_７，Ｑ_８，Ｑ_９，Ｑ₁₀と抵抗Ｒ_５，Ｒ_６，Ｒ_７，Ｒ_８
とから定電流回路が構成され、トランジスタＱ_６〜Ｑ₁₀
のコレクタ電流Ｉ_Ｃは(1) 式で与えられる定電流とな
る。Are buffer amplifier is connected configured to input signal sources V _IN by the transistors Q _2, transistor Q ₄ constituting a first stage amplifier circuit connected to the emitter of the transistor Q ₂ is input
Is a grounded emitter type. Transistor Q ₆ ,
_{Q 7, Q 8, Q 9} , Q 10 and resistors _{R 5, R 6, R 7} , R 8
Constant current circuit is composed of a, the transistor Q ₆ to Q ₁₀
The collector current I _{C of} is a constant current given by the equation (1).

Ｉ_Ｃ＝（Ｖ_BEQ7＋Ｖ_BEQ8＋Ｉ_Ｃ・Ｒ_６ −Ｖ_BEQ10）／Ｒ_８ ……（１） 入力端子ｂに印加された入力信号はトランジスタＱ_２か
らなるエミッタフォロワ形式の緩衝増幅器にてレベルシ
フトがなされ、第１のエミッタ接地増幅回路の入力端で
あるトランジスタＱ_４のベースに伝達され、第１の電圧
増幅がなされる。ここで、トランジスタＱ_４の能動負荷
となるトランジスタＱ_５の動作電流は、トランジスタＱ
_５と定電流回路の中のトランジスタＱ_８とが電流ミラー
回路を構成しているので、定電流回路の電流値によって
決定される。I _C = (V _BEQ7 + V _BEQ8 + I _C · R ₆ −V _BEQ10 ) / R ₈ (1) The input signal applied to the input terminal b is level-shifted by the emitter follower type buffer amplifier including the transistor Q _2. Is transmitted to the base of the transistor Q ₄ which is the input terminal of the first grounded-emitter amplifier circuit, and the first voltage amplification is performed. Here, the operating current of the transistor Q ₅ , which is the active load of the transistor Q ₄ , is
_{Since 5} and the transistor Q ₈ in the constant current circuit form a current mirror circuit, they are determined by the current value of the constant current circuit.

次に、第１の電圧増幅がなされた入力信号はトランジス
タＱ_４のコレクタから第２のエミッタ接地増幅回路の入
力端であるトランジスタＱ₁₂のベースに伝達され、ここ
で、第２の電圧増幅がなされ、トランジスタＱ₁₃と抵抗
Ｒ₁₁からなるエミッタフォロワ回路を介して出力端子ｄ
から出力される。尚、第２図においてａは負帰還端子、
ｂは入力端子、ｃは電源端子、ｅは接地端子で、Ｒ_ａ，
Ｒ_ｂは帰還抵抗、Ｒ_Ｌは負荷抵抗、Ｃ_Ｎはバイパスコン
デンサ、Ｃ_Ｏはカップリングコンデンサである。Next, the first voltage-amplified input signal is transmitted from the collector of the transistor Q _{4 to} the base of the transistor Q ₁₂ which is the input terminal of the second grounded-emitter amplifier circuit, where the second voltage amplification is Output terminal d via an emitter follower circuit composed of a transistor Q ₁₃ and a resistor R _11.
Is output from. In FIG. 2, a is a negative feedback terminal,
b is an input terminal, c is a power supply terminal, e is a ground terminal, and R _a ,
R _b is a feedback resistor, R _L is a load resistor, C _N is a bypass capacitor, and C _O is a coupling capacitor.

〔発明が解決しようとする問題点〕[Problems to be solved by the invention]

上述した従来の電圧増幅器は、電源電圧Ｖ_CCにリップル
電圧Ｖ_Ｒが重畳した場合、電源リップル除去率が低く、
出力端子にリップル電圧が大きく現れる欠点があった。
以下、この理由を説明する。電源電圧にリップル電圧Ｖ
_Ｒが重畳すると、定電流回路を構成するトランジスタＱ
₁₀の１／ｈ_oeが有限の値であるため、定電流回路の電流
に微小変動をもたらす、この変動が第１のエミッタ接地
増幅回路の能動負荷であるトランジスタＱ_５のコレクタ
電流変動として伝達され、トランジスタＱ₁₂からなる第
２のエミッタ接地増幅回路で電圧増幅がなされ、出力端
子にリップル電圧Ｖ_ROとして現れる。このＶ_ROは(2) 式
で近似される。The above-described conventional voltage amplifier has a low power supply ripple rejection ratio when the ripple voltage V _R is superimposed on the power supply voltage V _CC ,
There was a drawback that a large ripple voltage appeared at the output terminal.
The reason for this will be described below. Ripple voltage V for power supply voltage
_{When R} is superposed, a transistor Q that forms a constant current circuit
_Since 1 / _{hoe of 10} is a finite value, it causes a minute fluctuation in the current of the constant current circuit. This fluctuation is transmitted as the collector current fluctuation of the transistor Q ₅ which is the active load of the first grounded-emitter amplifier circuit. , And the second grounded-emitter amplifier circuit composed of the transistor Q ₁₂ performs voltage amplification, and appears as a ripple voltage V _RO at the output terminal. This V _RO is approximated by the equation (2).

ただし、(2) 式において、説明の簡略化のためＱ₁₀以外
のトランジスタの１／ｈ_oeは無限大、Ｃ_１は零としてお
り、また、Ｒ_OQ10はトランジスタＱ₁₀のコレクタと接地
間のインピーダンスである。 However, in the formula (2), 1 / h _oe of the transistors other than Q ₁₀ is infinite and C ₁ is zero for simplification of the description, and R _OQ10 is the impedance between the collector and the ground of the transistor Q _10. Is.

〔問題点を解決するための手段〕[Means for solving problems]

本発明の電圧増幅器は、ベースが入力信号源に接続した
第１のトランジスタをエミッタホロワ接続してなる緩衝
増幅回路と、コレクタとベースとが接続されたダイオー
ド接続のトランジスタを電流源側トランジスタとし、ベ
ースが前記電流源側トランジスタのベースに接続された
エミッタ抵抗付きの第２のトランジスタ及びベースが前
記電流源側トランジスタのベースに接続されたエミッタ
抵抗付きの第３のトランジスタを出力側トランジスタと
する電流ミラー回路と、ベースが前記緩衝増幅回路の出
力端及び前記第２のトランジスタのコレクタに接続され
た第４のトランジスタのコレクタに、前記第３のトラン
ジスタを能動負荷として接続してなるエミッタ接地増幅
回路とを含み、前記第１のトランジスタのコレクタ電流
及び前記第４のトランジスタのコレクタ電流をそれぞれ
Ｉ_C1及びＩ_C4とし、前記第２のトランジスタのエミッタ
抵抗及び前記第３のトランジスタのエミッタ抵抗をそれ
ぞれＲ_２及びＲ_３とするとき、Ｉ_C4／Ｉ_C1＝Ｒ_２／Ｒ_３
となるように構成されている。The voltage amplifier of the present invention includes a buffer amplifier circuit in which a first transistor whose base is connected to an input signal source is connected to an emitter follower, and a diode-connected transistor in which a collector and a base are connected to each other as a current source side transistor. Is a current mirror having an output transistor including a second transistor with an emitter resistor connected to the base of the current source side transistor and a third transistor with an emitter resistor connected to the base of the current source side transistor A circuit, and a grounded-emitter amplifier circuit in which the third transistor is connected as an active load to the collector of a fourth transistor whose base is connected to the output terminal of the buffer amplifier circuit and the collector of the second transistor. Including a collector current of the first transistor and the fourth transistor. When the I _C1 and I _C4 Njisuta collector current, respectively, the emitter resistance of the emitter resistor and the third transistor of the second transistor and R ₂ and R _3, respectively, I _C4 / I _C1 = R ₂ / R ₃
Is configured to be.

〔実施例〕〔Example〕

次に、本発明の実施例について図面を参照して説明す
る。Next, embodiments of the present invention will be described with reference to the drawings.

第１図は本発明の一実施例の回路図である。FIG. 1 is a circuit diagram of an embodiment of the present invention.

この実施例は、入力信号源Ｖ_INに接続して入力信号を緩
衝増幅する緩衝増幅回路であるトランジスタＱ_２と、ト
ランジスタＱ_８のベースとコレクタとを接続して構成さ
れるダイオードのアノードに定電流源としてのトランジ
スタＱ_６と第１及び第２のトランジスタＱ_５，Ｑ₁₄のベ
ースを共通に接続して構成される電流ミラー回路と、緩
衝増幅回路であるトランジスタＱ_２の出力端と第２のト
ランジスタＱ₁₄のコレクタとが入力端に接続され第１の
トランジスタＱ_５を能動負荷として構成されるエミッタ
接地増幅回路とを含むように構成されている。In this embodiment, a transistor Q ₂ that is a buffer amplifier circuit that buffers and amplifies an input signal by connecting it to an input signal source V _IN , and a base of the transistor Q ₈ and a collector are connected to the anode of a diode. A current mirror circuit configured by connecting the transistor Q ₆ as a current source and the bases of the first and second transistors Q ₅ and Q ₁₄ in common, and the output terminal of the transistor Q ₂ which is a buffer amplifier circuit and the second terminal. And a collector of the transistor Q ₁₄ of FIG. 3 is connected to the input end thereof, and a grounded-emitter amplifier circuit configured by using the first transistor Q ₅ as an active load is configured.

即ち、この実施例の電圧増幅回路は、トランジスタＱ₁₄
と抵抗Ｒ₁₂とを追加接続し、トランジスタＱ₁₄とＱ_８と
が対をなして電流ミラー回路を構成するようにしてい
る。That is, the voltage amplifying circuit of this embodiment uses the transistor Q ₁₄
And a resistor R ₁₂ are additionally connected, and transistors Q ₁₄ and Q ₈ form a pair to form a current mirror circuit.

次に、電圧増幅器において問題となる電圧リップルにつ
いて説明する。Next, the voltage ripple which is a problem in the voltage amplifier will be described.

電源電圧にリップル電圧Ｖ_Ｒが重畳されると、トランジ
スタＱ_５のコレクタ電流の変動として伝達されることは
第２図の従来例の説明で述べた通りであるが、本発明に
おいては、トランジスタＱ_５のコレクタ電流の変動と共
にトランジスタＱ₁₄のコレクタ電流も変動してトランジ
スタＱ_４のベースに伝達され、トランジスタＱ_４のコレ
クタ電流の変動となって現れる。ここで、トランジスタ
Ｑ_５のコレクタ電流変動とトランジスタＱ_４のコレクタ
電流変動が等しくなる様に各定数を定めれば、トランジ
スタＱ₁₂のベース電流変動を極めて小さく抑えることが
出来、結果的に出力端子に現れるリップル電圧Ｖ_ROは極
めて小さくなる。ここで、トランジスタＱ_４のコレクタ
電流変動ｉ_CQ4は(3) 式で近似される。As described in the description of the conventional example of FIG. 2, when the ripple voltage V _R is superimposed on the power supply voltage, it is transmitted as the variation of the collector current of the transistor Q ₅ , but in the present invention, the transistor Q 5 is used. with variations of ₅ the collector current collector current of the transistor Q ₁₄ is also transmitted to the base of the transistor Q ₄ variation appears as a variation of the collector current of the transistor Q _4. Here, if each constant is set so that the collector current fluctuation of the transistor Q _{5 and} the collector current fluctuation of the transistor Q ₄ are equal, the base current fluctuation of the transistor Q ₁₂ can be suppressed to an extremely small value, and as a result, the output terminal The ripple voltage V _RO appearing at is extremely small. Here, the collector current fluctuation i _CQ4 of the transistor Q ₄ is approximated by the equation (3).

また、トランジスタＱ_５のコレクタ電流変動ｉ_CQ5は(4)
式で近似される。 Also, the collector current fluctuation i _CQ5 of the transistor Q ₅ is (4)
It is approximated by the formula.

(3) 式と(4) 式からｉ_CQ4＝ｉ_CQ5となる各定数の条件を
求めると(5) 式となる。 Equation (5) is obtained by finding the conditions for each constant _such that i _CQ4 = i _CQ5 from equations (3) and (4).

〔発明の効果〕 以上説明した様に、本発明はトランジスタＱ₁₄と抵抗Ｒ
₁₂とを追加してトランジスタＱ_５と電流ミラー回路を構
成したので、極めて高い電源リップル除去率を有するよ
うにすることができ、ＡＣ電源を整流して直流電圧を得
て、電源電圧として用いる場合整流回路の平滑回路の設
計が容易となり、平滑用コンデンサの容量値も少なくす
ることが可能でオーディオ機器のコストを低減出来る効
果がある。 [Effects of the Invention] As described above, the present invention provides the transistor Q ₁₄ and the resistor R.
₁₂ is added to form the transistor Q ₅ and the current mirror circuit, so that it is possible to have an extremely high power supply ripple rejection ratio, and when the AC power supply is rectified to obtain a DC voltage and used as the power supply voltage. The smoothing circuit of the rectifier circuit can be easily designed, the capacitance value of the smoothing capacitor can be reduced, and the cost of the audio device can be reduced.

【図面の簡単な説明】 第１図は本発明の一実施例の回路図、第２図は従来の電
圧増幅器の一例の回路図である。 ａ……負帰還端子、ｂ……入力端子、ｃ……電源端子、
ｄ……出力端子、ｅ……接地端子、Ｃ_１……コンデン
サ、Ｃ_Ｎ……バイパスコンデンサ、Ｃ_Ｏ……カップリン
グコンデンサ、Ｑ_１〜Ｑ₁₄……トランジスタ、Ｒ_１〜Ｒ
₁₂……抵抗、Ｒ_ａ，Ｒ_ｂ……帰還抵抗、Ｒ_Ｌ……負荷抵
抗、Ｖ_CC……直流電源、Ｖ_IN……入力信号源、Ｖ_Ｒ……
リップル電圧。BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a circuit diagram of an embodiment of the present invention, and FIG. 2 is a circuit diagram of an example of a conventional voltage amplifier. a ... Negative feedback terminal, b ... Input terminal, c ... Power supply terminal,
d ...... output terminal, e ...... ground terminal, _{C 1} ...... capacitor, _{C N} ...... bypass capacitor, _{C O} ...... coupling _capacitor, Q 1 ~Q ₁₄ ...... _transistor, R 1 to R
₁₂ ...... _{resistance, R a,} R _b ...... feedback resistor, _{R L} ...... load resistance, V _CC ...... DC power supply, V _IN ...... input signal source, _{V R} ......
Ripple voltage.

Claims (1)

【特許請求の範囲】[Claims] 【請求項１】ベースが入力信号源に接続した第１のトラ
ンジスタをエミッタホロワ接続してなる緩衝増幅回路
と、 コレクタとベースとが接続されたダイオード接続のトラ
ンジスタを電流源側トランジスタとし、ベースが前記電
流源側トランジスタのベースに接続されたエミッタ抵抗
付きの第２のトランジスタ及びベースが前記電流源側ト
ランジスタのベースに接続されたエミッタ抵抗付きの第
３のトランジスタを出力側トランジスタとする電流ミラ
ー回路と、 ベースが前記緩衝増幅回路の出力端及び前記第２のトラ
ンジスタのコレクタに接続された第４のトランジスタの
コレクタに、前記第３のトランジスタを能動負荷として
接続してなるエミッタ接地増幅回路とを含み、 前記第１のトランジスタのコレクタ電流及び前記第４の
トランジスタのコレクタ電流をそれぞれＩ_C1及びＩ_C4と
し、前記第２のトランジスタのエミッタ抵抗及び前記第
３のトランジスタのエミッタ抵抗をそれぞれＲ_２及びＲ
_３とするとき、Ｉ_C4／Ｉ_C1＝Ｒ_２／Ｒ_３となるように構
成されたことを特徴とする電圧増幅器。1. A buffer amplifier circuit in which a first transistor whose base is connected to an input signal source is connected to an emitter follower, and a diode-connected transistor in which a collector and a base are connected to each other are current source side transistors, and the base is the A current mirror circuit in which a second transistor with an emitter resistor connected to the base of the current source side transistor and a third transistor with an emitter resistor whose base is connected to the base of the current source side transistor are output side transistors; A common-emitter amplifier circuit in which the third transistor is connected as an active load to the collector of a fourth transistor whose base is connected to the output terminal of the buffer amplifier circuit and the collector of the second transistor. A collector current of the first transistor and the fourth transistor Collector current and I _C1 and I _C4, respectively, the second emitter resistor and the third emitter resistor R ₂ and R transistors of the transistor of
_The voltage amplifier is characterized in that I _C4 / I _C1 = R ₂ / R _{3 when 3} is set.