JPH0618302B2 - Voltage amplifier - Google Patents
Voltage amplifierInfo
- Publication number
- JPH0618302B2 JPH0618302B2 JP61138812A JP13881286A JPH0618302B2 JP H0618302 B2 JPH0618302 B2 JP H0618302B2 JP 61138812 A JP61138812 A JP 61138812A JP 13881286 A JP13881286 A JP 13881286A JP H0618302 B2 JPH0618302 B2 JP H0618302B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- collector
- current
- base
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Amplifiers (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は電圧増幅器に関し、特にオーディオ用前置増幅
器を含む電圧増幅器に関する。The present invention relates to a voltage amplifier, and more particularly to a voltage amplifier including an audio preamplifier.
従来、オーディオ用前置増幅器においては低雑音特性が
要求されるため、初段増幅部に差動形式をとらずに単純
なエミッタ接地形式がとられる場合が多い。Conventionally, a low noise characteristic is required in an audio preamplifier, and therefore a simple grounded emitter type is often used in the first stage amplifier section instead of the differential type.
第2図は従来の電圧増幅器の一例の回路図である。FIG. 2 is a circuit diagram of an example of a conventional voltage amplifier.
入力信号源VINにトランジスタQ2で構成される緩衝増
幅回路が接続され、トランジスタQ2のエミッタが入力
端に接続して初段増幅回路を構成するトランジスタQ4
はエミッタ接地形式をとっている。トランジスタQ6,
Q7,Q8,Q9,Q10と抵抗R5,R6,R7,R8
とから定電流回路が構成され、トランジスタQ6〜Q10
のコレクタ電流ICは(1) 式で与えられる定電流とな
る。Are buffer amplifier is connected configured to input signal sources V IN by the transistors Q 2, transistor Q 4 constituting a first stage amplifier circuit connected to the emitter of the transistor Q 2 is input
Is a grounded emitter type. Transistor Q 6 ,
Q 7, Q 8, Q 9 , Q 10 and resistors R 5, R 6, R 7 , R 8
Constant current circuit is composed of a, the transistor Q 6 to Q 10
The collector current I C of is a constant current given by the equation (1).
IC=(VBEQ7+VBEQ8+IC・R6 −VBEQ10)/R8 ……(1) 入力端子bに印加された入力信号はトランジスタQ2か
らなるエミッタフォロワ形式の緩衝増幅器にてレベルシ
フトがなされ、第1のエミッタ接地増幅回路の入力端で
あるトランジスタQ4のベースに伝達され、第1の電圧
増幅がなされる。ここで、トランジスタQ4の能動負荷
となるトランジスタQ5の動作電流は、トランジスタQ
5と定電流回路の中のトランジスタQ8とが電流ミラー
回路を構成しているので、定電流回路の電流値によって
決定される。I C = (V BEQ7 + V BEQ8 + I C · R 6 −V BEQ10 ) / R 8 (1) The input signal applied to the input terminal b is level-shifted by the emitter follower type buffer amplifier including the transistor Q 2. Is transmitted to the base of the transistor Q 4 which is the input terminal of the first grounded-emitter amplifier circuit, and the first voltage amplification is performed. Here, the operating current of the transistor Q 5 , which is the active load of the transistor Q 4 , is
Since 5 and the transistor Q 8 in the constant current circuit form a current mirror circuit, they are determined by the current value of the constant current circuit.
次に、第1の電圧増幅がなされた入力信号はトランジス
タQ4のコレクタから第2のエミッタ接地増幅回路の入
力端であるトランジスタQ12のベースに伝達され、ここ
で、第2の電圧増幅がなされ、トランジスタQ13と抵抗
R11からなるエミッタフォロワ回路を介して出力端子d
から出力される。尚、第2図においてaは負帰還端子、
bは入力端子、cは電源端子、eは接地端子で、Ra,
Rbは帰還抵抗、RLは負荷抵抗、CNはバイパスコン
デンサ、COはカップリングコンデンサである。Next, the first voltage-amplified input signal is transmitted from the collector of the transistor Q 4 to the base of the transistor Q 12 which is the input terminal of the second grounded-emitter amplifier circuit, where the second voltage amplification is Output terminal d via an emitter follower circuit composed of a transistor Q 13 and a resistor R 11.
Is output from. In FIG. 2, a is a negative feedback terminal,
b is an input terminal, c is a power supply terminal, e is a ground terminal, and R a ,
R b is a feedback resistor, R L is a load resistor, C N is a bypass capacitor, and C O is a coupling capacitor.
上述した従来の電圧増幅器は、電源電圧VCCにリップル
電圧VRが重畳した場合、電源リップル除去率が低く、
出力端子にリップル電圧が大きく現れる欠点があった。
以下、この理由を説明する。電源電圧にリップル電圧V
Rが重畳すると、定電流回路を構成するトランジスタQ
10の1/hoeが有限の値であるため、定電流回路の電流
に微小変動をもたらす、この変動が第1のエミッタ接地
増幅回路の能動負荷であるトランジスタQ5のコレクタ
電流変動として伝達され、トランジスタQ12からなる第
2のエミッタ接地増幅回路で電圧増幅がなされ、出力端
子にリップル電圧VROとして現れる。このVROは(2) 式
で近似される。The above-described conventional voltage amplifier has a low power supply ripple rejection ratio when the ripple voltage V R is superimposed on the power supply voltage V CC ,
There was a drawback that a large ripple voltage appeared at the output terminal.
The reason for this will be described below. Ripple voltage V for power supply voltage
When R is superposed, a transistor Q that forms a constant current circuit
Since 1 / hoe of 10 is a finite value, it causes a minute fluctuation in the current of the constant current circuit. This fluctuation is transmitted as the collector current fluctuation of the transistor Q 5 which is the active load of the first grounded-emitter amplifier circuit. , And the second grounded-emitter amplifier circuit composed of the transistor Q 12 performs voltage amplification, and appears as a ripple voltage V RO at the output terminal. This V RO is approximated by the equation (2).
ただし、(2) 式において、説明の簡略化のためQ10以外
のトランジスタの1/hoeは無限大、C1は零としてお
り、また、ROQ10はトランジスタQ10のコレクタと接地
間のインピーダンスである。 However, in the formula (2), 1 / h oe of the transistors other than Q 10 is infinite and C 1 is zero for simplification of the description, and R OQ10 is the impedance between the collector and the ground of the transistor Q 10. Is.
本発明の電圧増幅器は、ベースが入力信号源に接続した
第1のトランジスタをエミッタホロワ接続してなる緩衝
増幅回路と、コレクタとベースとが接続されたダイオー
ド接続のトランジスタを電流源側トランジスタとし、ベ
ースが前記電流源側トランジスタのベースに接続された
エミッタ抵抗付きの第2のトランジスタ及びベースが前
記電流源側トランジスタのベースに接続されたエミッタ
抵抗付きの第3のトランジスタを出力側トランジスタと
する電流ミラー回路と、ベースが前記緩衝増幅回路の出
力端及び前記第2のトランジスタのコレクタに接続され
た第4のトランジスタのコレクタに、前記第3のトラン
ジスタを能動負荷として接続してなるエミッタ接地増幅
回路とを含み、前記第1のトランジスタのコレクタ電流
及び前記第4のトランジスタのコレクタ電流をそれぞれ
IC1及びIC4とし、前記第2のトランジスタのエミッタ
抵抗及び前記第3のトランジスタのエミッタ抵抗をそれ
ぞれR2及びR3とするとき、IC4/IC1=R2/R3
となるように構成されている。The voltage amplifier of the present invention includes a buffer amplifier circuit in which a first transistor whose base is connected to an input signal source is connected to an emitter follower, and a diode-connected transistor in which a collector and a base are connected to each other as a current source side transistor. Is a current mirror having an output transistor including a second transistor with an emitter resistor connected to the base of the current source side transistor and a third transistor with an emitter resistor connected to the base of the current source side transistor A circuit, and a grounded-emitter amplifier circuit in which the third transistor is connected as an active load to the collector of a fourth transistor whose base is connected to the output terminal of the buffer amplifier circuit and the collector of the second transistor. Including a collector current of the first transistor and the fourth transistor. When the I C1 and I C4 Njisuta collector current, respectively, the emitter resistance of the emitter resistor and the third transistor of the second transistor and R 2 and R 3, respectively, I C4 / I C1 = R 2 / R 3
Is configured to be.
次に、本発明の実施例について図面を参照して説明す
る。Next, embodiments of the present invention will be described with reference to the drawings.
第1図は本発明の一実施例の回路図である。FIG. 1 is a circuit diagram of an embodiment of the present invention.
この実施例は、入力信号源VINに接続して入力信号を緩
衝増幅する緩衝増幅回路であるトランジスタQ2と、ト
ランジスタQ8のベースとコレクタとを接続して構成さ
れるダイオードのアノードに定電流源としてのトランジ
スタQ6と第1及び第2のトランジスタQ5,Q14のベ
ースを共通に接続して構成される電流ミラー回路と、緩
衝増幅回路であるトランジスタQ2の出力端と第2のト
ランジスタQ14のコレクタとが入力端に接続され第1の
トランジスタQ5を能動負荷として構成されるエミッタ
接地増幅回路とを含むように構成されている。In this embodiment, a transistor Q 2 that is a buffer amplifier circuit that buffers and amplifies an input signal by connecting it to an input signal source V IN , and a base of the transistor Q 8 and a collector are connected to the anode of a diode. A current mirror circuit configured by connecting the transistor Q 6 as a current source and the bases of the first and second transistors Q 5 and Q 14 in common, and the output terminal of the transistor Q 2 which is a buffer amplifier circuit and the second terminal. And a collector of the transistor Q 14 of FIG. 3 is connected to the input end thereof, and a grounded-emitter amplifier circuit configured by using the first transistor Q 5 as an active load is configured.
即ち、この実施例の電圧増幅回路は、トランジスタQ14
と抵抗R12とを追加接続し、トランジスタQ14とQ8と
が対をなして電流ミラー回路を構成するようにしてい
る。That is, the voltage amplifying circuit of this embodiment uses the transistor Q 14
And a resistor R 12 are additionally connected, and transistors Q 14 and Q 8 form a pair to form a current mirror circuit.
次に、電圧増幅器において問題となる電圧リップルにつ
いて説明する。Next, the voltage ripple which is a problem in the voltage amplifier will be described.
電源電圧にリップル電圧VRが重畳されると、トランジ
スタQ5のコレクタ電流の変動として伝達されることは
第2図の従来例の説明で述べた通りであるが、本発明に
おいては、トランジスタQ5のコレクタ電流の変動と共
にトランジスタQ14のコレクタ電流も変動してトランジ
スタQ4のベースに伝達され、トランジスタQ4のコレ
クタ電流の変動となって現れる。ここで、トランジスタ
Q5のコレクタ電流変動とトランジスタQ4のコレクタ
電流変動が等しくなる様に各定数を定めれば、トランジ
スタQ12のベース電流変動を極めて小さく抑えることが
出来、結果的に出力端子に現れるリップル電圧VROは極
めて小さくなる。ここで、トランジスタQ4のコレクタ
電流変動iCQ4は(3) 式で近似される。As described in the description of the conventional example of FIG. 2, when the ripple voltage V R is superimposed on the power supply voltage, it is transmitted as the variation of the collector current of the transistor Q 5 , but in the present invention, the transistor Q 5 is used. with variations of 5 the collector current collector current of the transistor Q 14 is also transmitted to the base of the transistor Q 4 variation appears as a variation of the collector current of the transistor Q 4. Here, if each constant is set so that the collector current fluctuation of the transistor Q 5 and the collector current fluctuation of the transistor Q 4 are equal, the base current fluctuation of the transistor Q 12 can be suppressed to an extremely small value, and as a result, the output terminal The ripple voltage V RO appearing at is extremely small. Here, the collector current fluctuation i CQ4 of the transistor Q 4 is approximated by the equation (3).
また、トランジスタQ5のコレクタ電流変動iCQ5は(4)
式で近似される。 Also, the collector current fluctuation i CQ5 of the transistor Q 5 is (4)
It is approximated by the formula.
(3) 式と(4) 式からiCQ4=iCQ5となる各定数の条件を
求めると(5) 式となる。 Equation (5) is obtained by finding the conditions for each constant such that i CQ4 = i CQ5 from equations (3) and (4).
〔発明の効果〕 以上説明した様に、本発明はトランジスタQ14と抵抗R
12とを追加してトランジスタQ5と電流ミラー回路を構
成したので、極めて高い電源リップル除去率を有するよ
うにすることができ、AC電源を整流して直流電圧を得
て、電源電圧として用いる場合整流回路の平滑回路の設
計が容易となり、平滑用コンデンサの容量値も少なくす
ることが可能でオーディオ機器のコストを低減出来る効
果がある。 [Effects of the Invention] As described above, the present invention provides the transistor Q 14 and the resistor R.
12 is added to form the transistor Q 5 and the current mirror circuit, so that it is possible to have an extremely high power supply ripple rejection ratio, and when the AC power supply is rectified to obtain a DC voltage and used as the power supply voltage. The smoothing circuit of the rectifier circuit can be easily designed, the capacitance value of the smoothing capacitor can be reduced, and the cost of the audio device can be reduced.
【図面の簡単な説明】 第1図は本発明の一実施例の回路図、第2図は従来の電
圧増幅器の一例の回路図である。 a……負帰還端子、b……入力端子、c……電源端子、
d……出力端子、e……接地端子、C1……コンデン
サ、CN……バイパスコンデンサ、CO……カップリン
グコンデンサ、Q1〜Q14……トランジスタ、R1〜R
12……抵抗、Ra,Rb……帰還抵抗、RL……負荷抵
抗、VCC……直流電源、VIN……入力信号源、VR……
リップル電圧。BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a circuit diagram of an embodiment of the present invention, and FIG. 2 is a circuit diagram of an example of a conventional voltage amplifier. a ... Negative feedback terminal, b ... Input terminal, c ... Power supply terminal,
d ...... output terminal, e ...... ground terminal, C 1 ...... capacitor, C N ...... bypass capacitor, C O ...... coupling capacitor, Q 1 ~Q 14 ...... transistor, R 1 to R
12 ...... resistance, R a, R b ...... feedback resistor, R L ...... load resistance, V CC ...... DC power supply, V IN ...... input signal source, V R ......
Ripple voltage.
Claims (1)
ンジスタをエミッタホロワ接続してなる緩衝増幅回路
と、 コレクタとベースとが接続されたダイオード接続のトラ
ンジスタを電流源側トランジスタとし、ベースが前記電
流源側トランジスタのベースに接続されたエミッタ抵抗
付きの第2のトランジスタ及びベースが前記電流源側ト
ランジスタのベースに接続されたエミッタ抵抗付きの第
3のトランジスタを出力側トランジスタとする電流ミラ
ー回路と、 ベースが前記緩衝増幅回路の出力端及び前記第2のトラ
ンジスタのコレクタに接続された第4のトランジスタの
コレクタに、前記第3のトランジスタを能動負荷として
接続してなるエミッタ接地増幅回路とを含み、 前記第1のトランジスタのコレクタ電流及び前記第4の
トランジスタのコレクタ電流をそれぞれIC1及びIC4と
し、前記第2のトランジスタのエミッタ抵抗及び前記第
3のトランジスタのエミッタ抵抗をそれぞれR2及びR
3とするとき、IC4/IC1=R2/R3となるように構
成されたことを特徴とする電圧増幅器。1. A buffer amplifier circuit in which a first transistor whose base is connected to an input signal source is connected to an emitter follower, and a diode-connected transistor in which a collector and a base are connected to each other are current source side transistors, and the base is the A current mirror circuit in which a second transistor with an emitter resistor connected to the base of the current source side transistor and a third transistor with an emitter resistor whose base is connected to the base of the current source side transistor are output side transistors; A common-emitter amplifier circuit in which the third transistor is connected as an active load to the collector of a fourth transistor whose base is connected to the output terminal of the buffer amplifier circuit and the collector of the second transistor. A collector current of the first transistor and the fourth transistor Collector current and I C1 and I C4, respectively, the second emitter resistor and the third emitter resistor R 2 and R transistors of the transistor of
The voltage amplifier is characterized in that I C4 / I C1 = R 2 / R 3 when 3 is set.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61138812A JPH0618302B2 (en) | 1986-06-13 | 1986-06-13 | Voltage amplifier |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61138812A JPH0618302B2 (en) | 1986-06-13 | 1986-06-13 | Voltage amplifier |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS62294307A JPS62294307A (en) | 1987-12-21 |
JPH0618302B2 true JPH0618302B2 (en) | 1994-03-09 |
Family
ID=15230817
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61138812A Expired - Lifetime JPH0618302B2 (en) | 1986-06-13 | 1986-06-13 | Voltage amplifier |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0618302B2 (en) |
-
1986
- 1986-06-13 JP JP61138812A patent/JPH0618302B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPS62294307A (en) | 1987-12-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6224975Y2 (en) | ||
JPH0818394A (en) | Current sensor circuit and its operation | |
JPH0770935B2 (en) | Differential current amplifier circuit | |
JPH0618302B2 (en) | Voltage amplifier | |
JP2546057B2 (en) | Amplitude detection circuit | |
JP2661358B2 (en) | Level shift circuit | |
JPH0527282B2 (en) | ||
JPH0622304B2 (en) | Logarithmic IF amplifier circuit | |
JPH073929B2 (en) | AM detection circuit | |
JP3332724B2 (en) | Differential amplifier | |
JP3565258B2 (en) | Ripple filter circuit and amplifier using the same | |
JPH0376603B2 (en) | ||
JP2725290B2 (en) | Power amplifier circuit | |
JP3169496B2 (en) | AC amplifier circuit | |
JPH0716138B2 (en) | Amplifier circuit device | |
JPH0513051Y2 (en) | ||
JP2693861B2 (en) | Amplifier circuit | |
JP2680748B2 (en) | Coupling capacitance circuit | |
KR830001979B1 (en) | Power amplification circuit | |
JPS6259926B2 (en) | ||
JPH0198307A (en) | Transistor amplifier | |
JPS6354809A (en) | Bias circuit | |
JP3076160B2 (en) | Amplifier circuit | |
JPH0345568B2 (en) | ||
JPH1041782A (en) | Filter circuit |