JPH06181386A - Connection of wiring board - Google Patents
Connection of wiring boardInfo
- Publication number
- JPH06181386A JPH06181386A JP4332095A JP33209592A JPH06181386A JP H06181386 A JPH06181386 A JP H06181386A JP 4332095 A JP4332095 A JP 4332095A JP 33209592 A JP33209592 A JP 33209592A JP H06181386 A JPH06181386 A JP H06181386A
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- wiring
- land
- solder
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/36—Assembling printed circuits with other printed circuits
- H05K3/368—Assembling printed circuits with other printed circuits parallel to each other
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
Landscapes
- Manufacturing Of Electrical Connectors (AREA)
- Multi-Conductor Connections (AREA)
- Coupling Device And Connection With Printed Circuit (AREA)
- Combinations Of Printed Boards (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は短絡障害を少なくし、信
頼性を向上した配線基板の端子接続方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a wiring board terminal connecting method in which short circuit failures are reduced and reliability is improved.
【０００２】現在、殆ど総ての電子機器は配線基板を用
いて電子回路が形成されている。こゝで、配線基板には
基板が有機材料からなるものと、無機材料からなるもの
があり、前者としてはガラス繊維を混入したエポキシ
（略称ガラスエポキシ）基板やポリイミド基板があり、
また、後者にはアルミナ磁器を用いたセラミック基板や
硼珪酸ガラスを用いたガラス基板があり、耐熱性や誘電
率や価格など必要とする特性と用途に合わせて使い分け
されている。At present, in almost all electronic equipments, electronic circuits are formed using wiring boards. There are two types of wiring boards, one made of an organic material and the other made of an inorganic material. The former includes an epoxy (abbreviated as glass epoxy) substrate mixed with glass fibers and a polyimide substrate.
In the latter, there are ceramic substrates using alumina porcelain and glass substrates using borosilicate glass, which are used properly according to the required characteristics such as heat resistance, dielectric constant and price and the intended use.
【０００３】次に、導体線路の形成法としては有機材料
からなる配線基板の場合は基板上に貼り合わせてある銅
（Cu) 箔を写真蝕刻技術( フォトリソグラフィ) を用い
て選択エッチングして導体線路などのパターンが形成さ
れている。Next, as a method of forming a conductor line, in the case of a wiring board made of an organic material, a copper (Cu) foil bonded on the board is selectively etched by using a photo-etching technique (photolithography) to form a conductor. Patterns such as tracks are formed.
【０００４】また、セラミック基板の場合はCuペースト
などの導体ペーストをスクリーン印刷してパターン形成
を行なった後に、焼成することにより導体線路などが形
成されている。In the case of a ceramic substrate, a conductor line or the like is formed by screen-printing a conductor paste such as Cu paste to form a pattern and then firing the pattern.
【０００５】また、ガラス基板の場合はアルミニウム(A
l)や金(Au)などの低抵抗金属を真空蒸着法やスパッタ法
を用いて基板上に金属薄膜を形成し、これに写真蝕刻技
術を用いて選択エッチングを行なって導体線路などが形
成されている。In the case of a glass substrate, aluminum (A
l) or gold (Au) or other low resistance metal is used to form a metal thin film on the substrate using the vacuum deposition method or sputtering method, and the conductive lines are formed by selective etching using the photoetching technology. ing.
【０００６】そして、これらの基板上にICやLSI で代表
される能動素子やセラミックコンデンサで代表される受
動素子を搭載することにより電子回路が形成されてい
る。本発明は電子回路が形成されているこれら配線基板
の端子接続方法に関するものである。An electronic circuit is formed by mounting active elements typified by ICs and LSIs and passive elements typified by ceramic capacitors on these substrates. The present invention relates to a terminal connection method for these wiring boards on which electronic circuits are formed.
【０００７】[0007]
【従来の技術】電子回路はそのまゝでは電子装置を構成
することは困難であり、配線基板の端部に引出し端子を
設け、コネクタを用いて電源線や信号線を回路接続を行
なう場合が多いが、配線基板と配線基板とをフレキシブ
ル配線基板を用いて相互接続するような用途もある。2. Description of the Related Art It is difficult for an electronic circuit to form an electronic device as it is. Therefore, a lead-out terminal may be provided at an end of a wiring board and a power supply line or a signal line may be connected using a connector. In many cases, there is also an application in which a wiring board and a wiring board are interconnected using a flexible wiring board.
【０００８】例えば、プラズマディスプレイ（ＰＤ
Ｐ），エレクトロルミネッセンスディスプレイ（Ｅ
Ｌ），液晶ディスプレイ（ＬＣＤ）などフラットディス
プレイシステムがこれである。For example, a plasma display (PD
P), electroluminescence display (E
L), a flat display system such as a liquid crystal display (LCD).
【０００９】これらのシステムは何れも水平方向と垂直
方向に駆動パターンを備えた二枚の平坦なガラス基板の
間に発光ガス，発光物質あるいは液晶分子などの媒体を
封入してマトリックス状の表示電極を備えたディスプレ
イパネルが形成されており、この表示電極に選択的に電
界を加えることにより、任意の表示体に発光あるいは分
子配向を起こさせて情報の表示を行なうものである。In each of these systems, a medium such as a luminescent gas, a luminescent substance or liquid crystal molecules is enclosed between two flat glass substrates having driving patterns in the horizontal and vertical directions to form a matrix display electrode. A display panel including is formed, and an electric field is selectively applied to the display electrodes to cause light emission or molecular orientation in an arbitrary display body to display information.
【００１０】こゝで、水平方向の駆動パターンと垂直方
向の駆動パターンはＰＤＰ，ＥＬ，ＬＣＤそれぞれのデ
ィスプレイパネルの周辺部に集約してパターン形成され
ており、一方、駆動回路や制御回路はこれらディスプレ
イパネルの背部に設けてあり、両者の間をフレキシブル
プリント配線基板を用いて相互に回路接続を行なってい
る。Here, the horizontal drive pattern and the vertical drive pattern are collectively formed on the peripheral portion of the display panel of each of the PDP, EL, and LCD, while the drive circuit and the control circuit are formed. It is provided on the back of the display panel, and the two are connected to each other by using a flexible printed wiring board.
【００１１】然し、回路接続を行なうに当たってマトリ
ックスを形成している配線パターン幅とピッチ間隔は数
100 μm 程度と狭いために短絡不良が生じ易く、製造歩
留りを低下させている。However, the width of the wiring pattern forming the matrix and the pitch interval are several when the circuits are connected.
Since it is as narrow as about 100 μm, short circuit defects are likely to occur, which reduces the manufacturing yield.
【００１２】図３はフラットディスプレイ装置の構成を
示す断面図である。すなわち、ＰＤＰ，ＥＬ，ＬＣＤな
どのフラットディスプレイパネル１は酸化インジウム
（In2O3)と酸化錫(SnO2)の固溶体からなる透明金属（略
称ITO)を用いて多数のマトリックス電極がパターン形成
されている二枚のガラス基板により形成されているが、
これら多数の透明電極は下側に幅広く設けられている第
１の配線基板２の周辺領域に集約されてパターン形成さ
れている。FIG. 3 is a sectional view showing the structure of the flat display device. That is, a flat display panel 1 such as a PDP, an EL or an LCD has a large number of matrix electrodes patterned using a transparent metal (abbreviated as ITO) which is a solid solution of indium oxide (In 2 O 3 ) and tin oxide (SnO 2 ). It is formed by two glass substrates,
A large number of these transparent electrodes are collectively formed in the peripheral region of the first wiring board 2 provided on the lower side and patterned.
【００１３】一方、第１の配線基板２の背後にはスペー
サ３を介して駆動回路と制御回路が搭載されている第２
の配線基板４があり、この上に形成されている導体線路
と第１の配線基板２に形成されている導体線路とはフレ
キシブル配線基板などよりなる第３の配線基板５により
回路接続されている。On the other hand, a drive circuit and a control circuit are mounted behind the first wiring board 2 with a spacer 3 interposed therebetween.
Wiring board 4 and the conductor line formed thereon is connected to the conductor line formed on the first wiring board 2 by a third wiring board 5 such as a flexible wiring board. .
【００１４】こゝで、フラットディスプレイパネル１は
先に記したようにガラス基板上でＸ軸方向にパターン形
成されている多数の駆動電極とガラス基板上でＹ軸方向
にパターン形成されている多数の駆動電極とでマトリッ
クスを形成し、その間にガス，電界発光材料，液晶など
を封入し、対向する電極間に選択的に電界を印加するよ
う構成されているが、これら多数の駆動電極が集約され
ている第１の配線基板２の周辺領域には配線ピッチは最
大でも0.6mm 程度、パターン幅は0.3mm 程度と狭い数10
0 本の導体線路がパターン形成されている。Here, the flat display panel 1 has a large number of drive electrodes patterned in the X-axis direction on the glass substrate and a large number of patterned electrodes in the Y-axis direction on the glass substrate as described above. It is configured to form a matrix with the drive electrodes of, and to enclose gas, electroluminescent material, liquid crystal, etc. between them, and selectively apply an electric field between the opposing electrodes. In the peripheral area of the first wiring board 2 which is provided, the wiring pitch is about 0.6 mm at maximum and the pattern width is about 0.3 mm.
0 conductor lines are patterned.
【００１５】一方、多数の半導体ＩＣや回路部品を搭載
して駆動回路と制御回路が形成されている第２の配線基
板４もパターンの周密さは同様であって、第１の配線基
板２と同様なピッチとパターン幅で導体線路がパターン
形成されている。On the other hand, the second wiring board 4 on which a large number of semiconductor ICs and circuit components are mounted and on which a drive circuit and a control circuit are formed, has the same pattern peripheral density, and the second wiring board 4 and the first wiring board 2 are the same. Conductor lines are patterned with a similar pitch and pattern width.
【００１６】かゝる、第１の配線基板２と第２の配線基
板４をフレキシブル配線基板よりなる第３の配線基板５
を用いて回路接続する方法として、次ぎに示すような各
種の方法がとられている。The first wiring board 2 and the second wiring board 4 are the third wiring board 5 which is a flexible wiring board.
Various methods as shown below have been adopted as a method of connecting circuits by using.
【００１７】図４は一般に行なわれている半田溶着法を
示すもので、同図（Ａ）に示すように、何れかの基板例
えば第１の配線基板２の端部に設けてあるランド６に半
田ペースト７を印刷し、一方、他方の基板例えば第３の
配線基板５の上に設けてあるランド８に位置合わせし、
リフロー炉を通すことにより半田付けが行なわれてい
る。FIG. 4 shows a generally used solder welding method. As shown in FIG. 4A, a land 6 provided on an end portion of one of the substrates, for example, the first wiring substrate 2, is used. The solder paste 7 is printed and, on the other hand, aligned with the land 8 provided on the other substrate, for example, the third wiring substrate 5,
Soldering is performed by passing through a reflow furnace.
【００１８】然し、先に記したように配線パターンの繰
り返しピッチは最大でも0.6mm 程度、パターン幅は0.3m
m 程度と狭いために、同図（Ｂ）に示すようにパターン
間に半田９による短絡が生じ易いと云う問題がある。However, as described above, the wiring pattern repeat pitch is about 0.6 mm at the maximum, and the pattern width is 0.3 m.
Since it is as narrow as about m, there is a problem that a short circuit due to the solder 9 is likely to occur between the patterns as shown in FIG.
【００１９】また、図４において半田ペーストを使用す
る代わりに第１の配線基板２のランド６と第３の配線基
板５のランド８に半田メッキを施してバンプを作り、位
置合わせしてリフロー炉を通すことにより溶着する方法
も採られているが、半田メッキの厚さの調整が難しく、
同様に短絡不良が生じ易いと云う問題がある。Further, in FIG. 4, instead of using the solder paste, the lands 6 of the first wiring board 2 and the lands 8 of the third wiring board 5 are solder-plated to form bumps, which are then aligned and reflow furnace. Although a method of welding by passing through is also adopted, it is difficult to adjust the thickness of solder plating,
Similarly, there is a problem that a short circuit is likely to occur.
【００２０】また、図５に示すように短絡不良を無くす
る方法として何れかの基板例えば第２の配線基板４の端
部に設けてあるランド10に第３の配線基板５の端部に設
けてあるランド11を位置合わせした後、弾性金属製のバ
ネクリップ12を用いて固定する方法も採られている。Further, as shown in FIG. 5, as a method for eliminating a short circuit defect, a land 10 provided on an end portion of any one of the substrates, for example, the second wiring substrate 4, is provided on the end portion of the third wiring substrate 5. A method is also adopted in which the land 11 is aligned and then fixed using a spring clip 12 made of an elastic metal.
【００２１】この方法によれば、そのまゝでは短絡不良
は生じないものゝ、衝撃により位置ずれが生じて短絡す
る恐れがある。これらのことから、信頼性の高い接続方
法の実用化が望まれていた。According to this method, a short circuit failure does not occur until then, but there is a risk that a positional shift will occur due to an impact and a short circuit will occur. For these reasons, practical application of a highly reliable connection method has been desired.
【００２２】[0022]
【発明が解決しようとする課題】配線基板と配線基板と
をフレキシブルな配線基板を用いて回路接続する装置構
成が多い。There are many device configurations in which a wiring board and a wiring board are connected to each other by a circuit using a flexible wiring board.
【００２３】例えば、フラットディスプレイパネルの表
示回路をこの背後に設けてある駆動回路や制御回路など
と回路接続する方法として、フラットディスプレイパネ
ルを構成している第１の配線基板と、駆動回路や制御回
路を構成している第２の基板とをフレキシブルプリント
配線基板よりなる第３の配線基板を用いて回路接続する
構造が採られているが、配線パターン幅や配線パターン
ピッチが狭いことから、信頼性の優れた回路接続を行な
うことは容易ではない。For example, as a method of circuit-connecting the display circuit of the flat display panel to a drive circuit and a control circuit provided behind the flat display panel, the first wiring board constituting the flat display panel, the drive circuit and the control circuit are formed. A structure is adopted in which a circuit is connected to a second substrate that constitutes a circuit by using a third wiring board made of a flexible printed wiring board. However, since the wiring pattern width and the wiring pattern pitch are narrow, it is reliable. It is not easy to make circuit connections with excellent performance.
【００２４】そこで、この解決が課題である。Therefore, this solution is a problem.
【００２５】[0025]
【課題を解決するための手段】上記の課題は共に複数の
導体線路が微小な間隙でパターン形成してある第１の配
線基板の端子位置と、第２の配線基板の端子位置とを、
第３の配線基板を用いて相互に回路接続するに当たり、
相互に回路接続する一方の配線基板のそれぞれの導体線
路の端子位置にランドを、また、他方の配線基板のそれ
ぞれの端子位置にスルーホールを設け、半田を介して両
基板のランドとスルーホールを位置合わせして密着させ
た状態で加熱することを特徴として配線基板の端子接続
方法を構成することにより解決することができる。SUMMARY OF THE INVENTION In both of the problems described above, the terminal position of the first wiring board and the terminal position of the second wiring board in which a plurality of conductor lines are pattern-formed with a minute gap,
When connecting circuits using the third wiring board,
Lands are provided at the terminal positions of the conductor lines of one wiring board that are circuit-connected to each other, and through holes are provided at the terminal positions of the other wiring board, and the lands and through holes of both boards are connected via solder. The problem can be solved by configuring the terminal connecting method of the wiring board, which is characterized in that the heating is performed in a state of being aligned and in close contact.
【００２６】[0026]
【作用】本発明は溶着に用いた半田による配線パターン
間の短絡を無くする方法として余剰の半田を吸収するス
ルーホールをランドに設けるものである。According to the present invention, as a method of eliminating a short circuit between wiring patterns due to the solder used for welding, a through hole for absorbing excess solder is provided on the land.
【００２７】以下、図３に示したフラットディスプレイ
装置を例として本発明を説明する。図１（Ａ）は第１の
基板２の端子位置と、第３の基板５の端子位置において
紙面に対し垂直方向にパターン形成してある三本の配線
パターンのランド位置の断面構造を示している。The present invention will be described below by taking the flat display device shown in FIG. 3 as an example. FIG. 1 (A) shows the cross-sectional structure of the terminal positions of the first substrate 2 and the land positions of the three wiring patterns formed in the direction perpendicular to the paper surface at the terminal positions of the third substrate 5. There is.
【００２８】こゝで、等しいピッチで配列している配線
パターンのピッチは最大でも0.6mm程度は狭いことか
ら、ランド６の上に半田ペースト７をスクリーン印刷し
て後、第３の配線基板５の上に形成されているランドに
位置合わせして圧着する段階で横に拡がり、隣接するラ
ンド６の半田ペースト７と接触する危険性があった。Since the pitch of the wiring patterns arranged at the same pitch is as narrow as about 0.6 mm, the solder paste 7 is screen-printed on the land 6 and then the third wiring board 5 is formed. There is a risk that it will spread laterally in the step of aligning and crimping to the land formed on the upper side and contacting the solder paste 7 of the adjacent land 6.
【００２９】そこで、本発明は第３の配線基板のランド
の位置にスルーホール15を設け、同図（Ｂ）に示すよう
に第１の配線基板２と圧着した場合に余剰の半田ペース
ト７をスルーホール15で吸収することにより半田ペース
ト７が横方向に拡がって半田の短絡を生ずるのを無くす
るものである。Therefore, according to the present invention, a through hole 15 is provided at the position of the land of the third wiring board, and excess solder paste 7 is removed when the first wiring board 2 is pressure-bonded as shown in FIG. The absorption by the through holes 15 prevents the solder paste 7 from spreading laterally and causing a short circuit of the solder.
【００３０】また、同図（Ｃ）は配線パターン17の先端
に形成されてあるランド６とスルーホール15との位置関
係を示している。なお、半田ペースト７の代わりに半田
バンプを設けてもよく、この形成法としてはガラス板の
上に半田をマスク蒸着して半田バンプを形成し、転写法
によりランド６の上に移し替えることにより作ることが
できる。FIG. 3C shows the positional relationship between the land 6 formed at the tip of the wiring pattern 17 and the through hole 15. It should be noted that solder bumps may be provided instead of the solder paste 7. As a method of forming the solder bumps, solder bumps are formed on the glass plate by mask vapor deposition and transferred onto the lands 6 by a transfer method. Can be made.
【００３１】次に、このように二つの配線基板を用いて
端子接続を行なう場合の特徴は、配線パターンは微細ピ
ッチで相互に近接しており、パターン精度は厳しいもの
ゝ、配線パターンの長手方向には余裕があり、接続の信
頼性を確保するためにはかなりの長さ、例えば５〜10 m
m に亙って接着する必要がある。Next, the characteristic of terminal connection using two wiring boards is that the wiring patterns are close to each other with a fine pitch, and the pattern accuracy is severe. Has a margin, and a considerable length, for example 5 to 10 m, is required to ensure reliable connection.
Must be glued over m.
【００３２】そこで、ランド６とこれに対応するスルー
ホール15は一ケ所のみで接続する必要はなく、図２に示
すように複数ケ所で接着するほうが接着強度を増し、ま
た信頼性を向上することができる。Therefore, it is not necessary to connect the land 6 and the through hole 15 corresponding thereto at only one place. As shown in FIG. 2, bonding at a plurality of places increases the adhesive strength and improves the reliability. You can
【００３３】図２（Ａ）は三本の配線パターン17に設け
た二個のランド６と別の配線基板の三本の配線パターン
17に設けた二個のスルーホールとを接着した状態を示す
平面図である。FIG. 2 (A) shows two lands 6 provided on three wiring patterns 17 and three wiring patterns on another wiring board.
FIG. 18 is a plan view showing a state in which two through holes provided in 17 are bonded.
【００３４】こゝで、同図（Ｂ）に示すように一方の基
板の配線パターンにはランド６のみを設け、他方の基板
の配線パターンにはスルーホール15のみを設けて接着し
てもよいが、同図（Ｃ）に示すように同一の配線パター
ン上にランド６とスルーホール15とを設け、半田ペース
ト７を用いて接着をおこなってもよい。Here, as shown in FIG. 7B, only the land 6 may be provided in the wiring pattern of one substrate, and only the through hole 15 may be provided in the wiring pattern of the other substrate to be bonded. However, as shown in FIG. 3C, the land 6 and the through hole 15 may be provided on the same wiring pattern, and the solder paste 7 may be used for bonding.
【００３５】本発明はこのように端子接続に当たって余
剰の半田をスルーホールで吸収することにより短絡不良
を無くするもので、ランドに塗布する半田ぺーストの代
わりに半田メッキを用いる場合も全く同様である。The present invention eliminates short-circuit defects by absorbing excess solder in the through holes at the time of terminal connection as described above, and is exactly the same when solder plating is used instead of the solder paste applied to the land. is there.
【００３６】[0036]
実施例１：ＰＤＰを構成しているガラス基板の四方の端
子位置には幅が0.3mm の銅箔よりなる配線パターンが0.
6mm ピッチでパターン形成して第１の配線基板が構成さ
れている。Example 1: A wiring pattern made of copper foil having a width of 0.3 mm is formed at the four terminal positions of the glass substrate constituting the PDP.
The first wiring board is formed by patterning at a pitch of 6 mm.
【００３７】一方、駆動回路と制御回路が形成してある
第２の配線基板には同様にガラスエポキシよりなるプリ
ント配線基板を使用した。また、この両者を回路接続す
る第３の配線基板としてはポリイミドよりなり厚さが10
0 μm のフレキシブルプリント配線基板を使用した。On the other hand, a printed wiring board made of glass epoxy was similarly used as the second wiring board on which the drive circuit and the control circuit were formed. The third wiring board for connecting the two is made of polyimide and has a thickness of 10
A 0 μm flexible printed wiring board was used.
【００３８】この基板には幅が0.3mm の銅箔よりなる配
線パターンが同様に0.6mm ピッチで形成されている。こ
の第３の配線基板の両端の端子位置の配線パターンのそ
れぞれのランド位置に直径0.15 mm の穴を設け、レジス
トを用いる写真蝕刻技術( フォトリソグラフィ) により
この穴を対象として厚さが20μm の銅(Cu)メッキを行
い、更に、この上に１μm の金(Au)メッキを行なってス
ルーホールを形成した。On this substrate, wiring patterns made of copper foil having a width of 0.3 mm are similarly formed at a pitch of 0.6 mm. A hole with a diameter of 0.15 mm is provided in each land position of the wiring pattern of the terminal positions on both ends of this third wiring board, and a copper layer having a thickness of 20 μm is formed in the hole by photolithography using a resist (photolithography). (Cu) plating was performed, and then 1 μm gold (Au) plating was performed thereon to form through holes.
【００３９】一方、第１の配線基板の配線パターンの端
子位置には同様に厚さが１μm のAuメッキを行なってラ
ンドを形成した。次に回路接続法としては第１の配線基
板のランドにスクリーン印刷法により半田クリームを印
刷した後、第３の配線基板のスルーホールを位置決めし
て圧着した状態で300 ℃のリフロー炉を通すことにより
溶着した。On the other hand, lands were formed on the terminal positions of the wiring pattern of the first wiring board by similarly performing Au plating with a thickness of 1 μm. Next, as the circuit connection method, after solder paste is printed on the land of the first wiring board by screen printing, the through hole of the third wiring board is positioned and crimped and then passed through a reflow oven at 300 ° C. Welded by
【００４０】その結果、半田は第１の配線基板の配線パ
ターンより全くはみ出しておらず、余剰の半田はスルー
ホールに吸収されていた。 実施例２：（請求項２，図２のＢ参照） 実施例１において第１の配線基板の配線パターンの端子
位置に設けるランドおよび第３の配線基板を構成するフ
レキシブルプリント配線基板の端子位置に設けるスルー
ホールをそれぞれ二個づつ形成し、接着長さを配線パタ
ーンの長手方向に５ mm とった。As a result, the solder did not protrude from the wiring pattern of the first wiring board at all, and the surplus solder was absorbed in the through holes. Example 2 (Claims 2 and B of FIG. 2) In Example 1, the land is provided at the terminal position of the wiring pattern of the first wiring board and the terminal position of the flexible printed wiring board that constitutes the third wiring board. Two through holes to be provided were each formed, and the bonding length was set to 5 mm in the longitudinal direction of the wiring pattern.
【００４１】そして、第１の配線基板のランドにスクリ
ーン印刷法により半田クリームを印刷した後、第３の配
線基板のスルーホールに位置決めして圧着した状態で30
0 ℃のリフロー炉を通すことにより溶着した。Then, after the solder cream is printed on the land of the first wiring board by the screen printing method, the solder cream is positioned in the through hole of the third wiring board and pressure-bonded.
Welding was performed by passing through a 0 ° C. reflow furnace.
【００４２】その結果、半田は配線基板の配線パターン
より全くはみ出しておらず、余剰の半田はスルーホール
に吸収されていた。 実施例３：（請求項３，図２のＣ参照） 実施例１において第２の配線基板の配線パターンの端子
位置に設けるランドとスルーホールを、また、第３の配
線基板を構成するフレキシブルプリント配線基板の端子
位置にスルーホールとランドを設け、接着長さを配線パ
ターンの長手方向に５ mm とった。As a result, the solder did not protrude from the wiring pattern of the wiring board at all, and the excess solder was absorbed in the through holes. Example 3 (Claims 3 and FIG. 2C) In Example 1, a land and a through hole provided at the terminal position of the wiring pattern of the second wiring board, and a flexible print forming the third wiring board. Through holes and lands were provided at the terminal positions of the wiring board, and the bonding length was set to 5 mm in the longitudinal direction of the wiring pattern.
【００４３】そして、第２の配線基板と第３の配線基板
のランドの位置にバンプ転写法により10μm の厚さの半
田バンプを形成した。そして、対応するそれぞれの半田
バンプとスルーホールとを位置決めして圧着した状態で
300 ℃のリフロー炉を通すことにより溶着した。Then, solder bumps having a thickness of 10 μm were formed on the lands of the second wiring board and the third wiring board by the bump transfer method. Then, in the state where the corresponding solder bumps and through holes are positioned and crimped
Welding was carried out by passing through a reflow oven at 300 ° C.
【００４４】その結果、半田は配線基板の配線パターン
より全くはみ出しておらず、余剰の半田はスルーホール
に吸収されていた。As a result, the solder did not protrude from the wiring pattern of the wiring board at all, and the surplus solder was absorbed in the through holes.
【００４５】[0045]
【発明の効果】本発明の実施により半田溶着による配線
パターンの回路接続を行なう際に、配線パターン間の短
絡を無くすることができ、これによりフレキシブル配線
基板などを用いて行なわれている微小ピッチの配線パタ
ーン間の回路接続に当たって、短絡不良を無くすること
ができる。As described above, according to the present invention, it is possible to eliminate a short circuit between wiring patterns when the wiring patterns are connected to each other by soldering. Therefore, the fine pitch achieved by using a flexible wiring board or the like can be eliminated. It is possible to eliminate a short circuit defect in connecting a circuit between the wiring patterns.
【図１】本発明に係る端子接続法を示す断面図（Ａ），
（Ｂ）と平面図（Ｃ）である。1 is a sectional view (A) showing a terminal connection method according to the present invention,
It is (B) and a top view (C).
【図２】本発明に係る別の端子接続法を示す平面図
（Ａ）と断面図（Ｂ），（Ｃ）である。FIG. 2 is a plan view (A) and sectional views (B) and (C) showing another terminal connection method according to the present invention.
【図３】フラットディスプレイ装置の構成を示す断面図
である。FIG. 3 is a cross-sectional view showing a configuration of a flat display device.
【図４】従来の端子接続法を示す断面図である。FIG. 4 is a cross-sectional view showing a conventional terminal connection method.
【図５】従来の別の端子接続法を示す断面図である。FIG. 5 is a cross-sectional view showing another conventional terminal connection method.
１ フラットディスプレイパネル ２ 第１の配線基板 ４ 第２の配線基板 ５ 第３の配線基板 ６，８，10, 11 ランド ７ 半田ペースト 15 スルーホール 17 配線パターン 1 Flat Display Panel 2 First Wiring Board 4 Second Wiring Board 5 Third Wiring Board 6, 8, 10, 11 Land 7 Solder Paste 15 Through Hole 17 Wiring Pattern
Claims (3)
ーン形成してある二つの配線基板の端子位置を相互に回
路接続するに当たり、一方の配線基板のそれぞれの導体
線路の端子位置にランドを、また、他方の配線基板のそ
れぞれの端子位置にスルーホールを設け、半田を介して
両基板のランドとスルーホールを位置合わせして密着さ
せた状態で加熱融着することを特徴とする配線基板の端
子接続方法。1. When connecting the terminal positions of two wiring boards, each of which has a plurality of conductor lines patterned with minute gaps, to each other, a land is formed at each terminal position of the conductor lines of one wiring board. Also, a wiring board characterized by providing through holes at respective terminal positions of the other wiring board, and heating and fusing the lands of the both boards and the through holes in alignment and in close contact with each other via solder. Terminal connection method.
一方の配線基板のそぞれの導体線路に複数のランドを、
また、他方の配線基板の導体線路に複数のスルーホール
を設けることを特徴とする請求項１記載の配線基板の端
子接続方法。2. In making the terminal connection described above,
A plurality of lands on each conductor line of one wiring board,
The terminal connection method for a wiring board according to claim 1, wherein a plurality of through holes are provided in the conductor line of the other wiring board.
一方の配線基板のそぞれの導体線路にランドとスルーホ
ールを、また、他方の配線基板のそれぞれの導体線路に
スルーホールとランドを設けることを特徴とする請求項
１記載の配線基板の端子接続方法。3. In making the terminal connection described above,
The terminal of the wiring board according to claim 1, wherein a land and a through hole are provided in each conductor line of one wiring board, and a through hole and a land are provided in each conductor line of the other wiring board. How to connect.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33209592A JP3198683B2 (en) | 1992-12-14 | 1992-12-14 | Terminal connection method for wiring board and method for manufacturing flat display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33209592A JP3198683B2 (en) | 1992-12-14 | 1992-12-14 | Terminal connection method for wiring board and method for manufacturing flat display device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06181386A true JPH06181386A (en) | 1994-06-28 |
| JP3198683B2 JP3198683B2 (en) | 2001-08-13 |
Family
ID=18251091
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33209592A Expired - Fee Related JP3198683B2 (en) | 1992-12-14 | 1992-12-14 | Terminal connection method for wiring board and method for manufacturing flat display device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3198683B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112272454A (en) * | 2020-09-28 | 2021-01-26 | 江门崇达电路技术有限公司 | Method for preventing PCB (printed circuit board) from laminating, fusing and glue flowing |
-
1992
- 1992-12-14 JP JP33209592A patent/JP3198683B2/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112272454A (en) * | 2020-09-28 | 2021-01-26 | 江门崇达电路技术有限公司 | Method for preventing PCB (printed circuit board) from laminating, fusing and glue flowing |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3198683B2 (en) | 2001-08-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5710612A (en) | Liquid crystal device and manufacturing method therefor with anisotropic conductive adhesive connecting glass substrate and glass auxiliary substrate | |
| US5155301A (en) | Electrical connection and method for making the same | |
| US7087987B2 (en) | Tape circuit substrate and semiconductor chip package using the same | |
| EP0337775A2 (en) | Electronic apparatus | |
| JPH04212495A (en) | Circuit component mounting method for substrate and circuit board used therein | |
| US20050040504A1 (en) | Low-cost flexible film package module and method of manufacturing the same | |
| JPWO2009104506A1 (en) | Printed wiring board, electronic device and manufacturing method thereof | |
| JPWO2002021199A1 (en) | Liquid crystal display | |
| JP4782964B2 (en) | Probe apparatus, manufacturing method thereof, and substrate inspection method using the same | |
| JPH0793485B2 (en) | How to connect IC unit | |
| KR100266892B1 (en) | Electric-circute board for a display apparatus | |
| JP3645172B2 (en) | Semiconductor integrated circuit device mounting substrate | |
| JP3904058B2 (en) | Semiconductor device and manufacturing method thereof, circuit board, and electronic apparatus | |
| JP3879347B2 (en) | Module board bonding method | |
| JP3198683B2 (en) | Terminal connection method for wiring board and method for manufacturing flat display device | |
| JP3157967B2 (en) | Display panel mounting structure | |
| JP2001250842A (en) | Semiconductor device and its manufacturing method, circuit board, and electronic equipment | |
| JPH0127424B2 (en) | ||
| JP2002314239A (en) | Method for mounting electronic component, masking member, and method for manufacturing electrooptical device | |
| JPH06222377A (en) | Plane type display device | |
| JP2816281B2 (en) | Liquid crystal display | |
| KR100615831B1 (en) | Printed circuit board and liquid crystal display device using the same | |
| JPS6281722A (en) | Electronic part device | |
| JP2003188485A (en) | Electronic circuit product and its manufacturing method | |
| JPH05297397A (en) | Method for repairing bus wiring of liquid crystal display panel |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20001031 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010515 |
|
| LAPS | Cancellation because of no payment of annual fees |