JPH06180211A - Pattern width measuring device - Google Patents

Abstract

PURPOSE:To provide a pattern width measuring device which can obtain pattern width accurately even if an operator does not designate a pattern type. CONSTITUTION:The title device is provided with an edge position detection means 100 for detecting the edge position of a pattern based on the change in reflection light intensity when a plurality of patterns different reflectivity formed on a sample are scanned, a pattern discrimination means 101 for discriminating the type of a pattern at a pattern discrimination position based on the reflection light intensity at the pattern discrimination position which is set on the scanning path, and an operation means 102 for calculating the width of a pattern based on the type of the pattern at the pattern discrimination position and the detected edge position.

Description

【発明の詳細な説明】Detailed Description of the Invention

【０００１】[0001]

【産業上の利用分野】本発明は、半導体製造工程で半導
体基板や露光用マスクに形成したパターンなどの幅を測
定する装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an apparatus for measuring the width of a pattern formed on a semiconductor substrate or an exposure mask in a semiconductor manufacturing process.

【０００２】[0002]

【従来の技術】この種の測定装置として、半導体基板や
露光用マスク上のパターンをレーザ光等で走査してその
反射光強度波形からパターン幅を求めるものがある。こ
のような装置で例えば図９（ａ）に示す試料ＴＰの点Ｓ
ｓ〜Ｓｅ間をレーザ光で走査したときの正反射光強度波
形を同図（ｂ）に示す。図においてＢｓはシリコン基
板、Ｐｒはシリコン基板Ｂｓ上に形成したレジストパタ
ーンであって、正反射光強度はシリコン基板Ｂｓ上で最
大値Ｒmax、レジストパターンＰｒ上で最小値Ｒminとな
る。シリコン基板ＢｓとレジストパターンＰｒとの境界
では反射光強度が特定の傾きで増減する。2. Description of the Related Art As a measuring device of this kind, there is one which scans a pattern on a semiconductor substrate or an exposure mask with a laser beam or the like to obtain a pattern width from a reflected light intensity waveform. In such an apparatus, for example, the point S of the sample TP shown in FIG.
The (b) of the same figure shows the regular reflection light intensity waveform when scanning between s and Se with laser light. In the figure, Bs is a silicon substrate, Pr is a resist pattern formed on the silicon substrate Bs, and the regular reflection light intensity has a maximum value Rmax on the silicon substrate Bs and a minimum value Rmin on the resist pattern Pr. At the boundary between the silicon substrate Bs and the resist pattern Pr, the reflected light intensity increases or decreases with a specific inclination.

【０００３】このような反射光強度波形からレジストパ
ターンＰｒの幅Ｗ１，Ｗ３，Ｗ５と、レジストパターン
Ｐｒ間に露出するシリコン基板Ｂｓの幅Ｗ２，Ｗ４を求
めるには、反射光強度の最大値Ｒmaxと最小値Ｒminとの
中間に閾値Ｒthを設定し、反射光強度が閾値Ｒthと一致
する点Ｍ１〜Ｍ６をエッジ位置としてこれらの間隔を求
める方法がある。しかし、図から明らかなように反射光
強度の最大値Ｒmaxと最小値Ｒminとの中間値を閾値Ｒth
として一律に設定すると、求めたエッジ位置Ｍ１〜Ｍ６
と真のエッジ位置Ｌ１〜Ｌ６との間にずれが生じ、算出
したパターン幅にも誤差が生じる。To obtain the widths W1, W3, W5 of the resist pattern Pr and the widths W2, W4 of the silicon substrate Bs exposed between the resist patterns Pr from such a reflected light intensity waveform, the maximum value Rmax of the reflected light intensity is obtained. There is a method of setting a threshold value Rth in the middle between the minimum value Rmin and the minimum value Rmin, and determining these intervals with points M1 to M6 at which the reflected light intensity matches the threshold value Rth as edge positions. However, as is clear from the figure, the intermediate value between the maximum value Rmax and the minimum value Rmin of the reflected light intensity is set to the threshold value Rth.
Is set uniformly, the calculated edge positions M1 to M6
Between the true edge positions L1 to L6 and an error occurs in the calculated pattern width.

【０００４】上記の手法で測定したパターン幅と、電子
顕微鏡で求めた真のパターン幅との関係の一例を図１０
および図１１に示す。図１０はシリコン基板にレジスト
パターンを形成した試料を測定した例で、（ａ）はレジ
ストパターンの幅を測定した場合、（ｂ）はレジストパ
ターン間のシリコン基板の幅を測定した場合のデータで
ある。図１１はガラス基板にクロムパターンを形成した
試料を測定した例で、（ａ）はクロムパターン間のガラ
ス基板の幅を測定した場合、（ｂ）はクロムパターンの
幅を測定した場合のデータである。これらの図から明ら
かなように、パターン幅の測定値と真の値との間には一
定のオフセット値（光学式測定装置の測定値から真の値
を減算した値、以下同様とする。）Ｆ１〜Ｆ４が存在
し、オフセット値相互の間にはＦ１＝−Ｆ２、Ｆ３＝−
Ｆ４の関係がある。また、オフセット値は試料の種類お
よび測定に使用する反射光の種類により一定の値を示
す。上述した測定装置では、試料毎のオフセット値が予
め入力されており、オペレータから指示された試料種類
に応じてオフセット値を選択し、測定データからオフセ
ット値を加減算して正確なパターン幅を求めている。An example of the relationship between the pattern width measured by the above method and the true pattern width obtained by an electron microscope is shown in FIG.
And shown in FIG. FIG. 10 shows an example of measurement of a sample in which a resist pattern is formed on a silicon substrate. (A) shows data when the width of the resist pattern is measured, and (b) shows data when the width of the silicon substrate between the resist patterns is measured. is there. FIG. 11 shows an example of measuring a sample in which a chrome pattern is formed on a glass substrate. (A) shows data when the width of the glass substrate between the chrome patterns is measured, and (b) shows data when the width of the chrome pattern is measured. is there. As is clear from these figures, there is a constant offset value between the measured value of the pattern width and the true value (a value obtained by subtracting the true value from the measured value of the optical measuring device, and so on). F1 to F4 exist, and F1 = −F2 and F3 = − between the offset values.
There is a relationship of F4. The offset value shows a constant value depending on the type of sample and the type of reflected light used for measurement. In the above-described measuring device, the offset value for each sample is input in advance, the offset value is selected according to the sample type instructed by the operator, and the offset value is added / subtracted from the measurement data to obtain an accurate pattern width. There is.

【０００５】[0005]

【発明が解決しようとする課題】上述した測定装置で例
えば図９（ａ）の試料を測定した場合、検出されたエッ
ジ位置Ｍ１〜Ｍ６が果たしてレジストパターンＰｒから
シリコン基板Ｂｓへ移るエッジなのかその逆なのか不明
なため、エッジ位置Ｍ１〜Ｍ６に基づいて算出したパタ
ーン幅に対してオフセット値を加算するか減算するかの
判断ができない。このため、オペレータが測定箇所のパ
ターン種類に応じてオフセット値の加算または減算を指
示する必要があり、入力ミスによる測定エラーのおそれ
が絶えない。また、測定箇所が変化する毎にいちいち加
算または減算を指示しなければならず、操作が煩雑とな
る。When the sample shown in FIG. 9 (a) is measured by the above-described measuring apparatus, whether the detected edge positions M1 to M6 are the edges which move from the resist pattern Pr to the silicon substrate Bs or not? Since it is unclear whether or not it is the opposite, it is impossible to determine whether to add or subtract the offset value to the pattern width calculated based on the edge positions M1 to M6. Therefore, it is necessary for the operator to instruct addition or subtraction of the offset value according to the pattern type of the measurement location, and there is a constant risk of a measurement error due to an input error. In addition, it is necessary to instruct addition or subtraction each time the measurement location changes, which complicates the operation.

【０００６】本発明の目的は、オペレータがパターン種
類を指示しなくても正確にパターン幅を求めることがで
きるパターン幅測定装置を提供することにある。An object of the present invention is to provide a pattern width measuring apparatus which can accurately obtain the pattern width without the operator instructing the pattern type.

【０００７】[0007]

【課題を解決するための手段】図１に対応付けて説明す
ると、本発明では、材質が異なる複数種類のパターンが
形成された試料上を光電的に走査したときの反射光強度
の変化に基づいてパターンのエッジ位置を検出するエッ
ジ位置検出手段１００と、走査の経路上に設定したパタ
ーン判別位置での反射光強度に基づいて当該パターン判
別位置がいずれの種類のパターン上にあるかを判別する
パターン判別手段１０１と、パターン判別手段１０１の
判別結果と、パターンの材質によって定まるオフセット
値と、エッジ位置検出手段１００で検出したエッジ位置
とに基づいてパターンの幅を演算する演算手段１０２と
を備えることにより上述した目的の達成を図っている。
請求項２の装置では、演算手段１０２が、エッジ位置検
出手段１００で検出したエッジ位置の間隔に対してオフ
セット値を加算または減算してパターンの幅を算出する
パターン幅算出部１０３と、パターン判別手段１０１の
判別結果と、検出されたエッジ位置とに基づいてオフセ
ット値を加算するか減算するかを決定するオフセット値
加減算決定部１０４とを備える。パターン判別手段１０
１としては、種々の手順でパターン判別を行なうものを
用いてよいが、一例として請求項３に記載したように走
査経路上の反射光強度の最大値および最小値とパターン
判別位置での反射光強度とに基づいて当該パターン判別
位置にあるパターンの種類を判別するものを用いること
ができる。パターン判別位置は走査経路上のいずれに設
定してもよいが、一例として請求項４の装置のように走
査の開始位置に設定することができる。In the present invention, based on a change in reflected light intensity when photoelectrically scanning a sample on which a plurality of types of patterns having different materials are formed, the present invention will be described. Edge position detecting means 100 for detecting the edge position of the pattern, and which kind of pattern the pattern determination position is on the basis of the reflected light intensity at the pattern determination position set on the scanning path. The pattern discriminating means 101, the discriminating result of the pattern discriminating means 101, the offset value determined by the material of the pattern, and the arithmetic means 102 for computing the width of the pattern based on the edge position detected by the edge position detecting means 100. By doing so, the above-mentioned object is achieved.
In the apparatus according to claim 2, the calculation unit 102 calculates a pattern width by adding or subtracting an offset value to or from an edge position interval detected by the edge position detection unit 100, and a pattern determination unit. An offset value addition / subtraction determining unit 104 that determines whether to add or subtract an offset value based on the determination result of the means 101 and the detected edge position is provided. Pattern discriminating means 10
As 1 there may be used those which perform pattern discrimination by various procedures, but as an example, as described in claim 3, the maximum value and the minimum value of the reflected light intensity on the scanning path and the reflected light at the pattern discrimination position. What discriminates the type of the pattern at the pattern discriminating position based on the intensity can be used. The pattern determination position may be set at any position on the scanning path, but as an example, it can be set at the scanning start position as in the apparatus of claim 4.

【０００８】[0008]

【作用】パターン判別手段１０１により走査経路上に設
定したパターン判別位置のパターン種類が判別されるの
で、パターンが規則的に並べられた試料であれば、判別
されたパターンの種類と検出されたエッジ位置とから各
エッジ間に挟まれたパターン種類を判別してそれぞれに
応じた演算処理を行ない、正確な幅を求めることができ
る。請求項２の装置では、パターン判別位置のパターン
種類とエッジ位置とからオフセット値を加算するか減算
するかが決定され、この決定に基づいてエッジ位置の間
隔からオフセット値が加算または減算されて正確なパタ
ーン幅が求められる。Since the pattern discriminating means 101 discriminates the pattern type of the pattern discriminating position set on the scanning path, if the pattern is a sample in which the patterns are regularly arranged, the discriminated pattern type and the detected edge are detected. The type of the pattern sandwiched between the edges can be discriminated from the position and the arithmetic processing according to each can be performed to obtain an accurate width. According to the apparatus of claim 2, whether to add or subtract the offset value is determined from the pattern type of the pattern determination position and the edge position, and the offset value is added or subtracted from the interval of the edge position based on this determination to accurately determine the offset value. Pattern width is required.

【０００９】[0009]

【実施例】以下、図２〜図７を参照して本発明の一実施
例を説明する。図２は本実施例の測定装置の概略構成を
示すもので、図中符号１はパターン幅測定用のレーザ光
源である。レーザ光源１から発射されるレーザ光は、不
図示のビームエキスパンダーによりその光束が拡大され
た後、ビームスプリッタ２を通過してミラー３で反射さ
れ、ミラー４を通過して対物レンズ５に入射し、ステー
ジ６上に載置された試料ＴＰ上に点状に結像する。この
状態でステージ６が水平面内を移動すると、レーザ光に
よる試料ＴＰの走査が行なわれる。試料ＴＰ上でのレー
ザ光の正反射光は、対物レンズ５、ミラー４を通過して
ミラー３およびビームスプリッタ２で反射され、反射光
検出器７に導かれる。反射光検出器７は検出した正反射
光を光電変換して反射光強度に応じた値の電流をＡＤコ
ンバータ８に出力する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENT An embodiment of the present invention will be described below with reference to FIGS. FIG. 2 shows a schematic configuration of the measuring apparatus of the present embodiment. In the figure, reference numeral 1 is a laser light source for pattern width measurement. The laser light emitted from the laser light source 1 has its luminous flux expanded by a beam expander (not shown), then passes through the beam splitter 2, is reflected by the mirror 3, passes through the mirror 4, and enters the objective lens 5. , A point image is formed on the sample TP mounted on the stage 6. When the stage 6 moves in the horizontal plane in this state, the sample TP is scanned with the laser light. The regularly reflected light of the laser light on the sample TP passes through the objective lens 5, the mirror 4, is reflected by the mirror 3 and the beam splitter 2, and is guided to the reflected light detector 7. The reflected light detector 7 photoelectrically converts the detected regular reflected light and outputs a current having a value corresponding to the reflected light intensity to the AD converter 8.

【００１０】９はステージ６の移動量を検出する干渉計
である。この干渉計９はステージ６が所定の単位量移動
する毎にＡＤコンバータ８へパルス信号を出力する。Ａ
Ｄコンバータ８でデジタル信号に変換された反射光検出
器７の出力は、第１のＣＰＵ１０の制御動作により、干
渉計９からのパルス信号が到来する度にメモリ１１の指
定アドレスに取り込まれる。この記憶動作時においてメ
モリ１１のアドレスは干渉計９からのパルス信号が到来
する毎に１ずつ加算される。これによりメモリ１１の各
アドレスの記憶内容と試料ＴＰの走査位置とが一対一に
対応する。第１のＣＰＵ１０はメモリ１１が記憶する反
射光強度に基づいて後述するエッジ位置検出処理を行な
う。１２は干渉計９の出力に基づいて第１のＣＰＵ１０
から出力される駆動指令に応答してステージ６を駆動す
るステージ駆動回路である。なお、１３は第１のＣＰＵ
１０の出力手段としてのＣＲＴである。An interferometer 9 detects the amount of movement of the stage 6. The interferometer 9 outputs a pulse signal to the AD converter 8 every time the stage 6 moves by a predetermined unit amount. A
The output of the reflected light detector 7 converted into a digital signal by the D converter 8 is taken into a designated address of the memory 11 each time a pulse signal from the interferometer 9 arrives by the control operation of the first CPU 10. During this storage operation, the address of the memory 11 is incremented by 1 each time the pulse signal from the interferometer 9 arrives. As a result, the stored content of each address of the memory 11 and the scanning position of the sample TP have a one-to-one correspondence. The first CPU 10 performs edge position detection processing, which will be described later, based on the reflected light intensity stored in the memory 11. Reference numeral 12 denotes the first CPU 10 based on the output of the interferometer 9.
The stage drive circuit drives the stage 6 in response to a drive command output from the stage drive circuit. Note that 13 is the first CPU
10 is a CRT as an output means.

【００１１】２０はハロゲンランプ等を用いた画像処理
用の光源であって、その照明光は光学系２１で調光され
た上でミラー２２，２３，４で反射されて対物レンズ５
に入射し、試料ＴＰ上に結像する。この光源２０が試料
ＴＰを照射する範囲は、レーザ光源１による照射位置を
中心とする所定半径の円形に設定される。光源２０の照
明光の試料ＴＰ上での反射光は、対物レンズ５を通過し
てミラー４で反射され、ミラー２３を通過して反射光光
学系２４で拡大されて結像面２５に到達する。これによ
り結像面２５に試料ＴＰの画像が結像する。Reference numeral 20 is a light source for image processing using a halogen lamp or the like. The illumination light is dimmed by an optical system 21 and then reflected by mirrors 22, 23 and 4 to obtain an objective lens 5.
And is imaged on the sample TP. The range in which the light source 20 irradiates the sample TP is set to be a circle having a predetermined radius centered on the irradiation position of the laser light source 1. The reflected light of the illumination light of the light source 20 on the sample TP passes through the objective lens 5, is reflected by the mirror 4, passes through the mirror 23, is enlarged by the reflected light optical system 24, and reaches the imaging plane 25. . As a result, an image of the sample TP is formed on the image plane 25.

【００１２】結像面２５の画像はＣＣＤカメラ２６に取
り込まれる。ＣＣＤカメラ２６の出力はＡＤコンバータ
２７でデジタル信号に変換された上で、第２のＣＰＵ２
８の制御動作にしたがってフレームメモリ２９に取り込
まれる。フレームメモリ２９に取り込まれた画像はＩＴ
Ｖ３０に表示される。ここで、結像面２５に結像する試
料ＴＰの画像とフレームメモリ２９に取り込まれる画像
との対応関係の一例を図３に示す。この例では、図３
（ａ）に示すごとく結像面２５に試料ＴＰの上面の画像
が結像し、この画像中の点線で囲まれた範囲ＺｍがＣＣ
Ｄカメラ２６で取り込まれる。フレームメモリ２９を８
ビットメモリとした場合、ＣＣＤカメラ２６の出力は、
図３（ｂ）に示すように０を黒、２５５を白とする２次
元画像としてフレームメモリ２９に取り込まれる。以
下、フレームメモリ２９の画像中の階調は２５５に向う
ほど高く、０に向うほど低くなるものとして表現を統一
する。なお、同図の点Ｓｐはレーザ光源１の照射位置、
黒色部分（ハッチング領域）はレジストパターンＰｒ、
白色部分はシリコン基板Ｂｓの露出部分である。フレー
ムメモリ２９に取り込まれる画像の画素数は例えば６４
０×４８０に設定され、試料ＴＰ上における１画素当り
の長さは予め第２のＣＰＵ２８の内部メモリに入力され
ている。The image on the image plane 25 is captured by the CCD camera 26. The output of the CCD camera 26 is converted into a digital signal by the AD converter 27, and then the second CPU 2
It is taken into the frame memory 29 according to the control operation of 8. The image captured in the frame memory 29 is IT
It is displayed on V30. Here, an example of the correspondence relationship between the image of the sample TP imaged on the image plane 25 and the image captured in the frame memory 29 is shown in FIG. In this example, FIG.
As shown in (a), the image of the upper surface of the sample TP is formed on the image forming surface 25, and the range Zm surrounded by the dotted line in this image is CC.
It is captured by the D camera 26. 8 for frame memory 29
When the bit memory is used, the output of the CCD camera 26 is
As shown in FIG. 3B, a two-dimensional image in which 0 is black and 255 is white is captured in the frame memory 29. Hereinafter, the expressions are unified such that the gradation in the image of the frame memory 29 becomes higher toward 255 and lower toward 0. The point Sp in the figure is the irradiation position of the laser light source 1,
The black portion (hatched area) is the resist pattern Pr,
The white part is the exposed part of the silicon substrate Bs. The number of pixels of the image captured in the frame memory 29 is 64, for example.
The length per pixel on the sample TP is set to 0 × 480 and is previously input to the internal memory of the second CPU 28.

【００１３】第２のＣＰＵ２８はフレームメモリ２９の
記憶内容に基づいてパターン判別処理を行ない、その判
別結果を第１のＣＰＵ１０に送出する。第１のＣＰＵ１
０は第２のＣＰＵ２８の判別結果に基づいてパターン幅
演算処理を行なう。以下、第１のＣＰＵ１０および第２
のＣＰＵ２８での処理手順を図４〜図７のフローチャー
トを参照しつつ説明する。なお、以下では図９（ａ）に
示す試料の点Ｓｓ〜Ｓｅ間を走査してパターン幅Ｗ１〜
Ｗ５を求める場合を例とする。また、走査経路Ｓｓ〜Ｓ
ｅの位置情報は第１のＣＰＵ１０および第２のＣＰＵ２
８に予め与えられ、かつ第１のＣＰＵ１０には試料ＴＰ
の種類、すなわち試料ＴＰの基板の材質と基板上に形成
したパターンの材質と、試料ＴＰの種類に対応したオフ
セット値Ｆ（正の値）が予め与えられているものとす
る。これらの情報の与え方としてはＣＰＵ１０，２８の
内部メモリに予め想定される情報を格納しておく場合
と、測定のつどオペレータが入力する場合のいずれでも
よい。The second CPU 28 performs a pattern discrimination process based on the contents stored in the frame memory 29, and sends the discrimination result to the first CPU 10. First CPU 1
0 performs pattern width calculation processing based on the determination result of the second CPU 28. Hereinafter, the first CPU 10 and the second
The processing procedure of the CPU 28 will be described with reference to the flowcharts of FIGS. In the following, the pattern widths W1 to W1 are scanned by scanning the points Ss to Se of the sample shown in FIG.
An example is the case of obtaining W5. Further, the scanning paths Ss to S
The position information of e is the first CPU 10 and the second CPU 2.
8 is given in advance, and the first CPU 10 has a sample TP.
, That is, the material of the substrate of the sample TP, the material of the pattern formed on the substrate, and the offset value F (positive value) corresponding to the type of the sample TP are given in advance. The information may be given either by preliminarily storing the expected information in the internal memories of the CPUs 10 and 28 or by the operator inputting each measurement.

【００１４】図４により第２のＣＰＵ２８でのパターン
判別処理を説明する。試料ＴＰの画像がフレームメモリ
２９に取り込まれると、第２のＣＰＵ２８は図４に示す
パターン判別処理を開始する。この処理では、まずステ
ップＳ１で走査開始位置Ｓｓに対応する画素の階調Ｉｓ
を取り込み、次のステップＳ２で走査経路Ｓｓ〜Ｓｅ上
の全画素の階調を取り込む。ついでステップＳ３で取り
込んだ画素の階調の最大値Ｉmaxと最小値Ｉminを求め、
ステップＳ４で最大値Ｉmaxと最小値Ｉminとの中間値を
求めて判定値Ｉthとする。ステップＳ５ではステップＳ
１で取り込んだ階調Ｉｓが判定値Ｉthよりも高いか否か
を判定する。The pattern discrimination process in the second CPU 28 will be described with reference to FIG. When the image of the sample TP is captured in the frame memory 29, the second CPU 28 starts the pattern determination process shown in FIG. In this process, first, in step S1, the gradation Is of the pixel corresponding to the scanning start position Ss is
And the gradations of all the pixels on the scanning paths Ss to Se are captured in the next step S2. Then, the maximum value Imax and the minimum value Imin of the gradation of the pixel captured in step S3 are obtained,
In step S4, an intermediate value between the maximum value Imax and the minimum value Imin is obtained and set as the determination value Ith. In step S5, step S
It is determined whether the gradation Is captured in 1 is higher than the determination value Ith.

【００１５】階調Ｉｓが判定値Ｉthよりも高いと判断し
たときはステップＳ６に進み、走査開始位置Ｓｓのパタ
ーン種類の判断結果を表す指数Ｊｆを１とする。ステッ
プＳ５で階調Ｉｓが判定値Ｉth以下と判断したときはス
テップＳ７に進み、指数Ｊｆを０に設定する。ステップ
Ｓ６またはステップＳ７の処理後はステップＳ８にて変
数Ｊｆを第１のＣＰＵ１０へ送出し、処理を終了する。When it is determined that the gradation Is is higher than the determination value Ith, the process proceeds to step S6, and the index Jf representing the determination result of the pattern type at the scanning start position Ss is set to 1. If it is determined in step S5 that the gradation Is is less than or equal to the determination value Ith, the process proceeds to step S7, and the index Jf is set to 0. After the processing of step S6 or step S7, the variable Jf is sent to the first CPU 10 in step S8, and the processing is ended.

【００１６】第１のＣＰＵ１０は不図示の操作盤から入
力される測定開始指令に応答して図５に示す測定処理を
開始する。この処理では、まずステップＳ１０でステー
ジ駆動回路１２へ駆動開始指令を出力し、ステージ６を
一定速度で移動させてレーザ光による試料ＴＰの走査を
開始する。次のステップＳ１１では干渉計９のパルスが
到来したか否かを判断し、到来したと判断したときはス
テップＳ１２で反射光検出器７の出力信号をメモリ１１
の指定アドレスに取り込んでステップＳ１３へ進む。な
お、既述のように、メモリ１１への記憶動作に伴ってア
ドレスは順次１ずつ加算される。ステップＳ１１が否定
されたときはそのままステップＳ１３へ進む。ステップ
Ｓ１３では干渉計９が検出したステージ６の位置に基づ
いてレーザ光の走査位置が走査終了位置Ｓｅに達したか
否かを判断し、走査終了位置Ｓｅと判断したときはステ
ップＳ１４へ進んでステージ駆動回路１２に駆動終了指
令を出力し、ステージ６を停止させる。ステップＳ１３
が否定されるときはステップＳ１１へ戻る。The first CPU 10 starts the measurement process shown in FIG. 5 in response to a measurement start command input from an operation panel (not shown). In this process, first, in step S10, a drive start command is output to the stage drive circuit 12, the stage 6 is moved at a constant speed, and scanning of the sample TP by the laser light is started. In the next step S11, it is determined whether or not the pulse of the interferometer 9 has arrived. When it is determined that the pulse has arrived, the output signal of the reflected light detector 7 is stored in the memory 11 in step S12.
It is fetched into the designated address of and the process proceeds to step S13. As described above, the addresses are sequentially incremented by 1 in accordance with the storage operation in the memory 11. When step S11 is denied, it progresses to step S13 as it is. In step S13, it is determined whether or not the scanning position of the laser light reaches the scanning end position Se based on the position of the stage 6 detected by the interferometer 9. When it is determined that the scanning end position Se is reached, the process proceeds to step S14. A drive end command is output to the stage drive circuit 12 to stop the stage 6. Step S13
When is denied, it returns to step S11.

【００１７】ステップＳ１４により走査を終了したなら
ばステップＳ１５に進み、メモリ１１の記憶内容に基づ
いて後述するエッジ位置検出処理を行なう。エッジ位置
検出処理の終了後はステップＳ１６で第２のＣＰＵ２８
でのパターン種類判断結果を受取ったか否かを判定し、
受取ったと判断したときステップＳ１７へ進んで後述す
るパターン幅演算処理を行なう。ステップＳ１６が否定
されるときは、パターン種類判断結果を受取るまで判断
を繰り返す。ステップＳ１７でパターン幅演算処理を終
了したならば、ステップＳ１８で演算結果をＣＲＴ１３
に出力し、処理を終了する。When the scanning is completed in step S14, the process proceeds to step S15, and the edge position detecting process described later is performed based on the stored contents of the memory 11. After the edge position detection processing is completed, the second CPU 28 is operated in step S16.
It is judged whether or not the pattern type judgment result in
When it is determined that it has been received, the process proceeds to step S17 to perform a pattern width calculation process described later. When step S16 is denied, the determination is repeated until the pattern type determination result is received. When the pattern width calculation process is completed in step S17, the calculation result is displayed on the CRT 13 in step S18.
Is output to and the processing ends.

【００１８】図６はステップＳ１５でのエッジ位置検出
処理を示すものである。この処理では、まずステップＳ
３０で走査開始位置Ｓｓに対応するメモリ１１のアドレ
スを指定し、ステップＳ３１でメモリ１１の指定アドレ
スに格納された反射光強度を第１のＣＰＵ１０に取り込
む。次のステップＳ３２では、取り込んだ反射光強度が
図９（ｂ）に示す閾値Ｒthと一致するか否かによりエッ
ジ位置Ｍ１〜Ｍ６を検出したか否かを判断する。エッジ
位置と判断したときはステップＳ３３でその位置を内部
メモリに記憶した上でステップＳ３４へ進む。ステップ
Ｓ３２が否定されたときはそのままステップＳ３４へ進
む。ステップＳ３４では指定アドレスが走査終了位置Ｓ
ｅに対応するアドレスか否かを判断し、走査終了位置Ｓ
ｅと判断したとき図５に示す処理へ復帰する。ステップ
Ｓ３４が否定されたときはステップＳ３５で指令アドレ
スに１を加算してステップＳ３１へ戻る。FIG. 6 shows the edge position detection processing in step S15. In this process, first, step S
An address of the memory 11 corresponding to the scanning start position Ss is designated at 30 and the reflected light intensity stored at the designated address of the memory 11 is fetched into the first CPU 10 at step S31. In the next step S32, it is determined whether or not the edge positions M1 to M6 have been detected depending on whether or not the taken-in reflected light intensity matches the threshold value Rth shown in FIG. 9B. When it is determined that the position is the edge position, the position is stored in the internal memory in step S33, and then the process proceeds to step S34. When step S32 is denied, the process directly proceeds to step S34. In step S34, the designated address is the scanning end position S.
It is determined whether the address corresponds to e, and the scanning end position S
When e is determined, the process returns to the process shown in FIG. When step S34 is denied, 1 is added to the command address in step S35 and the process returns to step S31.

【００１９】図７はステップＳ１７でのパターン幅演算
処理を示すものである。この処理では、まずステップＳ
４０で第２のＣＰＵ２８から受取った指数Ｊｆが１か否
かを判断する。指数Ｊｆが１と判断したときはステップ
Ｓ４１に進み、予め第１のＣＰＵ１０に与えられている
正のオフセット値Ｆをそのままオフセット値Ｄofsとし
て指定する。指数Ｊｆが１ではないと判断したときはス
テップＳ４２へ進み、正のオフセット値Ｆの符号を反転
して負の値−Ｆをオフセット値Ｄofsに指定する。次の
ステップＳ４３では、内部メモリが記憶するエッジ位置
の個数からエッジ個数Ｎｅを割り出して記憶し、次のス
テップＳ４４でパターン幅の演算回数を表す変数ｎを１
に設定してステップＳ４５へ進む。ステップＳ４５で
は、走査開始点Ｓｓからｎ番目にあるエッジ位置Ｍn
と、これよりも１つ遠方に存在するエッジ位置Ｍn+1と
をメモリ１１から取り込み、これらの間隔からオフセッ
ト値Ｄofsを減算して走査開始点Ｓｓからｎ番目（走査
開始点Ｓｓ上のパターンを０番目とする）にあるパター
ンの幅Ｗｎを算出する。算出結果はステップＳ４６で内
部メモリに記憶する。次のステップＳ４７では変数ｎが
エッジ個数Ｎｅから１を引いた値になったか否かを判断
する。ステップＳ４７が否定されたときは、ステップＳ
４８に進んでオフセット値Ｄofsの符号を反転し、ステ
ップＳ４９で変数ｎに１を加算してステップＳ４５へ戻
る。ステップＳ４７が肯定されたときは、図５に示す処
理に復帰する。FIG. 7 shows the pattern width calculation processing in step S17. In this process, first, step S
At 40, it is determined whether the index Jf received from the second CPU 28 is 1. When it is determined that the index Jf is 1, the process proceeds to step S41, and the positive offset value F given to the first CPU 10 in advance is designated as the offset value Dofs. If it is determined that the index Jf is not 1, the process proceeds to step S42, the sign of the positive offset value F is inverted, and the negative value -F is designated as the offset value Dofs. In the next step S43, the number of edges Ne is calculated from the number of edge positions stored in the internal memory and stored, and in the next step S44, the variable n representing the number of times the pattern width is calculated is set to 1
And set to step S45. In step S45, the nth edge position Mn from the scan start point Ss
And an edge position Mn + 1 that is one distance away from this, are fetched from the memory 11 and the offset value Dofs is subtracted from these intervals to calculate the nth position from the scanning start point Ss (the pattern on the scanning start point Ss The width Wn of the pattern at the 0th position) is calculated. The calculation result is stored in the internal memory in step S46. In the next step S47, it is determined whether or not the variable n has a value obtained by subtracting 1 from the number of edges Ne. When step S47 is denied, step S
In step S48, the sign of the offset value Dofs is inverted, 1 is added to the variable n in step S49, and the process returns to step S45. When step S47 is positive, the process returns to the process shown in FIG.

【００２０】次に、以上の処理による作用を説明する。
図４に示す処理では、ステップＳ５で走査経路Ｓｓ〜Ｓ
ｅ上の階調値の最大値Ｉmaxと最小値Ｉminの中間値Ｉth
と走査開始位置Ｓｓの階調Ｉｓとを大小比較しているの
で、図９（ａ）に示すように走査開始位置Ｓｓがレジス
トパターンＰｒよりも反射率が高いシリコン基板Ｂｓ上
にあるときは、階調Ｉｓが判定値Ｉthよりも白側すなわ
ち「２５５」側に増加してステップＳ５が肯定され、ス
テップＳ６で指数Ｊｆが１に設定される。反対に走査開
始点Ｓｓが反射率の低いレジストパターンＰｒ上にある
ときはステップＳ６が否定され、ステップＳ７で指数Ｊ
ｆが０に設定される。すなわち、ステップＳ５で走査開
始位置Ｓｓのパターンがシリコン基板Ｂｓであるかレジ
ストパターンＰｒであるかが判別され、その結果に応じ
た指数ＪｆがステップＳ６またはステップＳ７で指定さ
れる。Next, the operation of the above processing will be described.
In the process shown in FIG. 4, the scanning paths Ss to Ss in step S5.
Intermediate value Ith between maximum value Imax and minimum value Imin of gradation values on e
9 and the gradation Is of the scanning start position Ss are compared in magnitude, when the scanning start position Ss is on the silicon substrate Bs having a higher reflectance than the resist pattern Pr as shown in FIG. 9A, The gradation Is is increased to the white side, that is, "255" side from the determination value Ith, and the step S5 is affirmed, and the index Jf is set to 1 in the step S6. On the contrary, when the scanning start point Ss is on the resist pattern Pr having a low reflectance, step S6 is denied and the index J is calculated in step S7.
f is set to 0. That is, in step S5, it is determined whether the pattern at the scanning start position Ss is the silicon substrate Bs or the resist pattern Pr, and the index Jf corresponding to the result is specified in step S6 or step S7.

【００２１】ちなみに、シリコン基板上にレジストパタ
ーンを形成した場合は、シリコンの反射率が４０％前
後、レジストの反射率が１％前後であるため、走査開始
位置Ｓｓのパターン種類がシリコン基板であれば指数Ｊ
ｆは１となり、レジストパターンであれば指数Ｊｆは０
となる。また、ガラス基板上にクロムマスクを形成した
場合は、クロムの反射率が５０％前後、ガラスの反射率
が２％前後であるため、走査開始位置Ｓｓのパターン種
類がクロムパターンであれば指数Ｊｆは１、ガラスパタ
ーンであれば指数Ｊｆは０となる。By the way, when a resist pattern is formed on a silicon substrate, the reflectance of silicon is around 40% and the reflectance of resist is around 1%. Therefore, if the pattern type at the scanning start position Ss is a silicon substrate. If the index J
f becomes 1, and the index Jf is 0 if the pattern is a resist pattern.
Becomes When a chrome mask is formed on the glass substrate, the reflectance of chrome is about 50% and the reflectance of glass is about 2%. Therefore, if the pattern type at the scanning start position Ss is a chrome pattern, the index Jf Is 1, and the index Jf is 0 for a glass pattern.

【００２２】図５に示す処理では、ステップＳ１０〜ス
テップＳ１４の処理によって走査経路Ｓｓ〜Ｓｅ間の正
反射光強度が逐次メモリ１１に取り込まれる。そして、
図６に示すエッジ位置検出処理により、図９（ｂ）に示
すエッジ位置Ｍ１〜Ｍ６が検出される。さらに、図７に
示すパターン幅演算処理では、ステップＳ４４、ステッ
プＳ４５およびステップＳ４９の処理により走査経路Ｓ
ｓ〜Ｓｅ間に存在するパターン幅Ｗ１〜Ｗ５（図９
（ｂ）参照）が走査開始位置Ｓｓに近い側から順に算出
される。ステップＳ４５での演算時に使用するオフセッ
ト値Ｄofsは、ステップＳ４１またはステップＳ４２で
設定された値が第１番目のパターン幅Ｗ１の演算時に使
用され、以降演算を繰り返す毎にステップＳ４８の処理
によってオフセット値Ｄofsの符号が交互に反転する。In the processing shown in FIG. 5, the regular reflection light intensities between the scanning paths Ss to Se are sequentially fetched into the memory 11 by the processing of steps S10 to S14. And
By the edge position detection processing shown in FIG. 6, the edge positions M1 to M6 shown in FIG. 9B are detected. Further, in the pattern width calculation process shown in FIG. 7, the scanning path S is performed by the processes of step S44, step S45 and step S49.
Pattern widths W1 to W5 existing between s and Se (see FIG.
(See (b)) is calculated in order from the side closer to the scanning start position Ss. As the offset value Dofs used in the calculation in step S45, the value set in step S41 or step S42 is used in the calculation of the first pattern width W1, and the offset value is calculated by the process of step S48 every time the calculation is repeated. The sign of Dofs is alternately inverted.

【００２３】図９の例では、走査開始位置Ｓｓがシリコ
ン基板Ｂｓで、第１番目のパターンはレジストパターン
Ｐｒであるから、第２のＣＰＵ２８から送出される指数
Ｊｆが１となってステップＳ４０が肯定され、ステップ
Ｓ４１で正の値Ｆがオフセット値Ｄofsに指定される。
よって、ステップＳ４５で第１番目のパターン幅Ｗ１が
演算される際にはエッジ位置の間隔Ｍ２−Ｍ１からオフ
セット値Ｆが減算されて正しいパターン幅Ｗ１が得られ
る。第２番目のパターン幅Ｗ２の演算時にはオフセット
値Ｄofsが負の値−Ｆとなるので、エッジ位置の間隔Ｍ
３−Ｍ２にオフセット値Ｆが加算されて正しいパターン
幅Ｗ２が得られる。以下同様にオフセット値Ｆの減算お
よび加算が交互に繰り返されてすべてのパターン幅Ｗ１
〜Ｗ５が正確に算出される。In the example of FIG. 9, since the scanning start position Ss is the silicon substrate Bs and the first pattern is the resist pattern Pr, the index Jf sent from the second CPU 28 becomes 1 and step S40 is executed. If affirmative, the positive value F is designated as the offset value Dofs in step S41.
Therefore, when the first pattern width W1 is calculated in step S45, the offset value F is subtracted from the edge position interval M2-M1 to obtain the correct pattern width W1. When the second pattern width W2 is calculated, the offset value Dofs becomes a negative value -F, and therefore the edge position interval M
The offset value F is added to 3-M2 to obtain the correct pattern width W2. Similarly, the subtraction and the addition of the offset value F are alternately repeated, and all pattern widths W1
~ W5 is accurately calculated.

【００２４】このように本実施例の測定装置では、試料
ＴＰの走査開始位置Ｓｓにあるパターンが反射率の高い
方のパターンか低い方のパターンかが第２のＣＰＵ２８
で判定され、判定結果に基づいて第１番目のパターン幅
Ｗ１を求める際にオフセット値Ｆを加算するか減算する
かが第１のＣＰＵ１０のステップＳ４０〜ステップＳ４
２で決定され、以降各パターン幅Ｗ２〜Ｗ５を算出する
際にオフセット値Ｆを加算するか減算するかが第１のＣ
ＰＵ１０のステップＳ４５で決定されるので、エッジ位
置Ｍ１〜Ｍ６の間隔に対するオフセット値の加算または
減算を間違いなく実行できる。As described above, in the measuring apparatus of the present embodiment, the pattern at the scanning start position Ss of the sample TP is the pattern having the higher reflectance or the pattern having the lower reflectance.
Whether the offset value F is added or subtracted when the first pattern width W1 is determined based on the determination result is determined in steps S40 to S4 of the first CPU 10.
The first C determines whether the offset value F is added or subtracted when the pattern widths W2 to W5 are calculated thereafter.
Since it is determined in step S45 of the PU 10, the addition or subtraction of the offset value with respect to the interval between the edge positions M1 to M6 can be definitely executed.

【００２５】本実施例ではステージ６を駆動して試料Ｔ
Ｐを走査する装置を例に挙げたが、図８に示すように、
往復運動ミラー装置４０に内蔵された一対のミラー４０
ａ，４０ｂの間隔を調整してレーザ光の光路を平行移動
させることで試料ＴＰを走査する装置にも本発明は適用
される。なお、同図において９Ａはミラー４０ａ，４０
ｂの位置を検出する干渉計、１２Ａは第１のＣＰＵ１０
からの駆動指令にしたがってミラー４０ａ，４０ｂを駆
動するミラー駆動回路である。In the present embodiment, the sample T is driven by driving the stage 6.
An example of a device for scanning P is given, but as shown in FIG.
A pair of mirrors 40 built in the reciprocating mirror device 40
The present invention is also applied to an apparatus for scanning the sample TP by adjusting the distance between a and 40b and moving the optical path of the laser light in parallel. In the figure, 9A is a mirror 40a, 40a.
The interferometer 12A for detecting the position of b is the first CPU 10
The mirror drive circuit drives the mirrors 40a and 40b in accordance with the drive command from the.

【００２６】実施例では走査開始位置Ｓｓをパターン判
別位置としたが、パターン判別位置の設定箇所とパター
ン判別位置におけるパターン種類が判明していれば、パ
ターン判別位置とエッジ位置との対応関係から求めよう
とする箇所のパターンがいずれの種類のパターンかを判
別できるので、例えば走査経路Ｓｓ〜Ｓｅ上の中間位置
や走査終了位置Ｓｅをパターン判別位置としてもよく、
これらの間に複数のパターン判別位置を設定してもよ
い。In the embodiment, the scanning start position Ss is set as the pattern discriminating position. However, if the set position of the pattern discriminating position and the pattern type at the pattern discriminating position are known, it is obtained from the correspondence between the pattern discriminating position and the edge position. Since it is possible to discriminate which kind of pattern the pattern at the desired position is, the intermediate position on the scanning paths Ss to Se or the scanning end position Se may be used as the pattern discrimination position,
A plurality of pattern discrimination positions may be set between them.

【００２７】ちなみに図９の例では、パターン判別位置
Ｓｓからパターン幅を求めようとするパターンまでのエ
ッジ数が偶数個であればパターン判別位置Ｓｓと同一種
類のパターン、奇数個であればパターン判別位置Ｓｓと
は異なる種類のパターンと判断できる。パターン幅Ｗ１
〜Ｗ５も走査開始位置Ｓｓから終了位置Ｓｅに向って順
に演算する必要性はなく、図９のレジストパターンＰｒ
の幅Ｗ１，Ｗ３，Ｗ５のみを求めるなど適宜変更して構
わない。なお、実施例ではパターン幅を順に求めている
のでオフセット値の正負を交互に変化させるだけで済ん
だが、パターン幅を順に求めないときは、パターン判別
位置でのパターン種類と検出されたエッジ位置とから求
めようとする箇所のパターン種類を判別してオフセット
値を加算するか減算するかを判断する必要がある。ま
た、パターンが規則的に並んでいないときは、パターン
種類が不明な位置をパターン判別位置に設定して個々に
パターン種類を判別すればよい。Incidentally, in the example of FIG. 9, if the number of edges from the pattern discrimination position Ss to the pattern for which the pattern width is to be obtained is an even number, the pattern of the same type as the pattern discrimination position Ss, and if it is an odd number, the pattern discrimination is performed. It can be determined that the pattern is different from the position Ss. Pattern width W1
It is not necessary to sequentially calculate up to W5 from the scan start position Ss toward the end position Se, and the resist pattern Pr shown in FIG.
The widths W1, W3, and W5 may be changed as appropriate. In the embodiment, since the pattern width is obtained in order, it suffices to alternately change the positive and negative of the offset value.However, when the pattern width is not obtained in order, the pattern type at the pattern determination position and the detected edge position It is necessary to determine the pattern type of the portion to be obtained from the above and determine whether to add or subtract the offset value. When the patterns are not regularly arranged, the position where the pattern type is unknown may be set as the pattern determination position to individually determine the pattern type.

【００２８】実施例では走査経路上の画素の階調の最大
値と最小値の中間値Ｉthと、走査開始位置Ｓｓの階調Ｉ
ｓとを大小比較してパターン種類を判別したが、例えば
走査経路上の階調の平均値とパターン判別位置の階調と
を比較してもよい。パターンの材質とフレームメモリ２
９に取り込まれる画像の階調との対応関係のデータを予
め求めておき、パターン判別位置の階調がいずれのパタ
ーンの階調に近いかでパターン種類を判断してもよい。
パターン判別用の光学系およびその画像処理系を省略し
て反射光検出器７が検出する反射光強度からパターン判
別位置のパターン種類を判別してもよい。ただし、実施
例のようにパターン判別用の光学系およびその画像処理
系を走査系と別に設けた場合には、エッジ検出とパター
ン判別とを同時に処理できるので処理時間の短縮が可能
である。In the embodiment, the intermediate value Ith between the maximum value and the minimum value of the gradation of the pixels on the scanning path and the gradation I at the scanning start position Ss.
Although s is compared in magnitude to determine the pattern type, for example, the average value of the gradation on the scanning path and the gradation at the pattern determination position may be compared. Pattern material and frame memory 2
Data of the correspondence relationship with the gradation of the image captured in 9 may be obtained in advance, and the pattern type may be judged depending on which gradation of the pattern is closer to the gradation of which pattern.
The pattern discrimination optical system and its image processing system may be omitted, and the pattern type at the pattern discrimination position may be discriminated from the reflected light intensity detected by the reflected light detector 7. However, when the optical system for pattern determination and its image processing system are provided separately from the scanning system as in the embodiment, the edge detection and the pattern determination can be processed simultaneously, so that the processing time can be shortened.

【００２９】以上の実施例では第２のＣＰＵ２８がパタ
ーン判別手段を、第１のＣＰＵ１０がエッジ位置検出手
段および演算手段を構成する。また、第１のＣＰＵ１０
が演算手段のパターン幅算出部およびオフセット値加減
算決定部を構成する。また、実施例ではシリコン基板Ｂ
ｓとレジストパターンＰｒとによって２種類のパターン
が交互に繰り返される試料を例に挙げたが、本発明はこ
れに限るものではなく、材質が異なる複数種類のパター
ンが形成されたあらゆる試料の測定に用いることが可能
である。In the above embodiment, the second CPU 28 constitutes the pattern discriminating means, and the first CPU 10 constitutes the edge position detecting means and the arithmetic means. In addition, the first CPU 10
Constitutes a pattern width calculation unit and an offset value addition / subtraction determination unit of the calculation means. Further, in the embodiment, the silicon substrate B
Although a sample in which two types of patterns are alternately repeated by s and the resist pattern Pr has been described as an example, the present invention is not limited to this, and can be used for measurement of any sample in which a plurality of types of patterns of different materials are formed. It can be used.

【００３０】[0030]

【発明の効果】以上説明したように、本発明では、パタ
ーン判別位置にあるパターン種類を判別できるので、複
数種類のパターンが規則的に並んでいる場合であれば、
パターン判別位置でのパターン種類と検出されたエッジ
位置とから正確なパターン幅を算出できるので、測定箇
所に応じてオペレータがオフセット値の加算または減算
を指示する必要がなくなって入力ミスによる測定エラー
のおそれが排除され、操作も簡素化される。請求項２の
装置では、オペレータがオフセット値の加算または減算
を指示する必要がないので、オフセット値の加減算にミ
スによる測定エラーが防がれ、操作の負担が軽減され
る。As described above, according to the present invention, since the pattern type at the pattern determination position can be discriminated, if a plurality of types of patterns are regularly arranged,
Since the accurate pattern width can be calculated from the pattern type at the pattern discrimination position and the detected edge position, it is not necessary for the operator to instruct addition or subtraction of the offset value depending on the measurement location, and measurement error due to input error Fear is eliminated and operation is simplified. In the apparatus according to the second aspect, since the operator does not need to instruct addition or subtraction of the offset value, a measurement error due to a mistake in the addition or subtraction of the offset value can be prevented, and the operation load can be reduced.

【図面の簡単な説明】[Brief description of drawings]

【図１】本発明のクレーム対応図。FIG. 1 is a diagram corresponding to a claim of the present invention.

【図２】本発明の一実施例の測定装置の概略構成を示す
図。FIG. 2 is a diagram showing a schematic configuration of a measuring apparatus according to an embodiment of the present invention.

【図３】図２の装置の試料ＴＰの上面とフレームメモリ
２９に取り込まれる画像との対応関係を示す図。FIG. 3 is a diagram showing a correspondence relationship between an upper surface of a sample TP of the apparatus of FIG. 2 and an image captured in a frame memory 29.

【図４】図２の装置の第２のＣＰＵでの処理手順を示す
フローチャート。FIG. 4 is a flowchart showing a processing procedure in a second CPU of the apparatus shown in FIG.

【図５】図２の装置の第１のＣＰＵでの処理手順を示す
フローチャート。5 is a flowchart showing a processing procedure in a first CPU of the apparatus shown in FIG.

【図６】第１のＣＰＵによるエッジ位置検出処理手順を
示すフローチャート。FIG. 6 is a flowchart showing an edge position detection processing procedure by the first CPU.

【図７】第１のＣＰＵによるパターン幅演算処理手順を
示すフローチャート。FIG. 7 is a flowchart showing a pattern width calculation processing procedure by the first CPU.

【図８】図２の変形例を示す図。FIG. 8 is a diagram showing a modification of FIG.

【図９】試料ＴＰの上面と正反射光強度波形との対応関
係を示す図。FIG. 9 is a diagram showing a correspondence relationship between an upper surface of a sample TP and a regular reflection light intensity waveform.

【図１０】オフセット値による補正を行なう前のパター
ン幅測定値と真のパターン幅との関係の一例を示す図。FIG. 10 is a diagram showing an example of a relationship between a pattern width measurement value before correction with an offset value and a true pattern width.

【図１１】図１０の他の例を示す図。11 is a diagram showing another example of FIG.

【符号の説明】[Explanation of symbols]

１ レーザ光源 ６ ステージ １０ 第１のＣＰＵ ２０ 画像処理用の光源 ２８ 第２のＣＰＵ １００ エッジ位置検出手段 １０１ パターン判別手段 １０２ 演算手段 １０３ パターン幅算出部 １０４ オフセット値加減算決定部 Ｂｓ シリコン基板 Ｌ１〜Ｌ６ 真のエッジ位置 Ｍ１〜Ｍ６ 検出したエッジ位置 Ｐｒ 試料上のレジストパターン ＴＰ 試料 DESCRIPTION OF SYMBOLS 1 laser light source 6 stage 10 1st CPU 20 light source for image processing 28 2nd CPU 100 edge position detection means 101 pattern determination means 102 calculation means 103 pattern width calculation unit 104 offset value addition / subtraction determination unit Bs silicon substrate L1 to L6 True edge position M1 to M6 Detected edge position Pr Resist pattern on sample TP sample

Claims (4)

【特許請求の範囲】[Claims] 【請求項１】 材質が異なる複数種類のパターンが形成
された試料上を光電的に走査したときの反射光強度の変
化に基づいて前記パターンのエッジ位置を検出するエッ
ジ位置検出手段と、 前記走査の経路上に設定したパターン判別位置での反射
光強度に基づいて当該パターン判別位置がいずれの種類
のパターン上にあるかを判別するパターン判別手段と、 前記パターン判別手段の判別結果と、前記パターンの材
質によって定まるオフセット値と、前記エッジ位置検出
手段で検出したエッジ位置とに基づいて前記パターンの
幅を演算する演算手段と、 を備えることを特徴とするパターン幅測定装置。1. An edge position detecting means for detecting an edge position of the pattern based on a change in reflected light intensity when photoelectrically scanning a sample on which a plurality of types of patterns having different materials are formed, and the scanning. Pattern discriminating means for discriminating which kind of pattern the pattern discriminating position is on based on the reflected light intensity at the pattern discriminating position set on the path, the discrimination result of the pattern discriminating means, and the pattern A pattern width measuring device, comprising: a calculation unit that calculates the width of the pattern on the basis of an offset value determined by the material and the edge position detected by the edge position detection unit. 【請求項２】 前記演算手段は、前記エッジ位置検出手
段で検出したエッジ位置の間隔に対して前記オフセット
値を加算または減算して前記パターンの幅を算出するパ
ターン幅算出部と、 前記パターン判別手段の判別結果と、検出されたエッジ
位置とに基づいて前記オフセット値を加算するか減算す
るかを決定するオフセット値加減算決定部と、 を備えることを特徴とする請求項１記載のパターン幅測
定装置。2. The pattern calculating section, wherein the calculating section calculates the width of the pattern by adding or subtracting the offset value to or from the edge position interval detected by the edge position detecting section; The pattern width measurement according to claim 1, further comprising: an offset value addition / subtraction determining unit that determines whether to add or subtract the offset value based on a determination result of the means and a detected edge position. apparatus. 【請求項３】 前記パターン判別手段は、前記走査経路
上の反射光強度の最大値および最小値と、前記パターン
判別位置での反射光強度とに基づいて当該パターン判別
位置にあるパターンの種類を判別することを特徴とする
請求項１または２記載のパターン幅測定装置。3. The pattern determining means determines the type of the pattern at the pattern determining position based on the maximum and minimum values of the reflected light intensity on the scanning path and the reflected light intensity at the pattern determining position. The pattern width measuring device according to claim 1 or 2, wherein the pattern width measuring device discriminates. 【請求項４】 前記走査の開始位置が前記パターン判別
位置とされていることを特徴とする請求項１〜３のいず
れかに記載のパターン幅測定装置。4. The pattern width measuring device according to claim 1, wherein the starting position of the scanning is the pattern determining position.