JPH06177728A - Output buffer circuit - Google Patents
Output buffer circuitInfo
- Publication number
- JPH06177728A JPH06177728A JP4351932A JP35193292A JPH06177728A JP H06177728 A JPH06177728 A JP H06177728A JP 4351932 A JP4351932 A JP 4351932A JP 35193292 A JP35193292 A JP 35193292A JP H06177728 A JPH06177728 A JP H06177728A
- Authority
- JP
- Japan
- Prior art keywords
- channel transistor
- output
- circuit
- transistor
- level state
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electronic Switches (AREA)
- Logic Circuits (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明は出力バッファ回路に関
し、特にCMOS集積回路におけるオープンドレイン型
の出力バッファ回路に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an output buffer circuit, and more particularly to an open drain type output buffer circuit in a CMOS integrated circuit.
【0002】[0002]
【従来の技術】従来、この種の出力バッファ回路におい
ては、図3(a)に示すように、ソース側が電源の低電
位側(GND)に接地されたNチャンネルトランジスタ
T41のみによって構成されており、このNチャンネル
トランジスタT41は入力信号400によって制御され
ている。2. Description of the Related Art Conventionally, in this type of output buffer circuit, as shown in FIG. 3A, the source side is composed of only an N-channel transistor T41 whose ground is connected to the low potential side (GND) of the power supply. , The N-channel transistor T41 is controlled by the input signal 400.
【0003】ここで、入力信号400がハイレベル状態
のときにNチャンネルトランジスタT41はオン状態で
あるため、そのドレインである出力401はロウレベル
状態にある。その後、入力信号400がハイレベル状態
からロウレベル状態に遷移すると、Nチャンネルトラン
ジスタT41はオフ状態となり、出力401はハイイン
ピーダンス状態になる。Since the N-channel transistor T41 is on when the input signal 400 is in the high level state, the output 401 which is the drain thereof is in the low level state. After that, when the input signal 400 transits from the high level state to the low level state, the N-channel transistor T41 is turned off and the output 401 becomes the high impedance state.
【0004】上記のオープンドレイン型の出力バッファ
回路5は、図3(b)に示すように、複数の出力バッフ
ァ回路5a〜5cの出力401同士をワイヤード接続し
て他の入力バッファ3に接続するのが一般的な使用方法
である。しかしながら、その際全ての出力バッファ回路
5a〜5cがオフ状態になると、ワイヤード接続された
信号線Wがハイインピーダンス状態になり、入力バッフ
ァ3で貫通電流が発生する。これを防ぐために、このと
きプルアップ抵抗Ruによって信号線Wをハイレベル状
態にしている。In the above open drain type output buffer circuit 5, as shown in FIG. 3B, the outputs 401 of the plurality of output buffer circuits 5a to 5c are wire-connected to be connected to another input buffer 3. Is the common usage. However, at that time, when all the output buffer circuits 5a to 5c are turned off, the wired signal line W is in a high impedance state, and a through current is generated in the input buffer 3. In order to prevent this, at this time, the signal line W is set to the high level state by the pull-up resistor Ru.
【0005】上述した出力バッファ回路5では必要とす
るプルアップ抵抗Ruとして抵抗値の大きなものを使用
すると、図3(c)に示すように、出力401がロウレ
ベル状態からハイレベル状態に遷移するのに時間がかか
り、高速動作する回路に適用した場合に誤動作につなが
る可能性がある。In the output buffer circuit 5 described above, if a pull-up resistor Ru having a large resistance value is used, the output 401 changes from a low level state to a high level state as shown in FIG. 3 (c). Takes a long time, and may lead to malfunction when applied to a circuit that operates at high speed.
【0006】逆に、必要とするプルアップ抵抗Ruとし
て抵抗値の小さいものを使用すると、出力401がロウ
レベル状態のときに貫通電流が大きくなり、出力レベル
の悪化及び消費電力の増大を招いてしまう。つまり、高
速動作させるためには抵抗値を小さくしなければならな
いが、出力レベルの悪化及び消費電力の増大を防ぐため
には抵抗値を大きくしなければならないという相反する
要求が生じてくる。On the other hand, when a pull-up resistor Ru having a small resistance value is used, a through current becomes large when the output 401 is in a low level state, which causes deterioration of the output level and increase of power consumption. . That is, there is a conflicting requirement that the resistance value must be reduced in order to operate at high speed, but the resistance value must be increased in order to prevent deterioration of the output level and increase in power consumption.
【0007】この問題を解決するために、特開昭62−
249522号公報に開示された技術が提案されてい
る。すなわち、この技術によれば、図4(a)に示すよ
うに、出力バッファ回路6において、ソース側が電源の
高電位側(VDD)に接続されたPチャンネルトランジ
スタT50及びソース側が電源の低電位側(GND)に
接地されたNチャンネルトランジスタT51各々のドレ
イン同士を接続し、この接続点を出力502としてい
る。To solve this problem, Japanese Patent Laid-Open No. 62-
The technique disclosed in Japanese Patent No. 249522 has been proposed. That is, according to this technique, in the output buffer circuit 6, as shown in FIG. 4A, the source side is connected to the high potential side (VDD) of the power supply, and the source side is connected to the low potential side of the power supply. The drains of the N-channel transistors T51 grounded to (GND) are connected to each other, and this connection point is used as the output 502.
【0008】NチャンネルトランジスタT51及びパル
ス発生回路7はともに入力信号500で制御されてお
り、PチャンネルトランジスタT50はパルス発生回路
7の出力501によって制御されている。パルス発生回
路7は入力信号500がハイレベル状態からロウレベル
状態に遷移したときだけロウレベルのパルスを発生し、
それ以外の状態では常にハイレベル状態になっている。Both the N-channel transistor T51 and the pulse generation circuit 7 are controlled by the input signal 500, and the P-channel transistor T50 is controlled by the output 501 of the pulse generation circuit 7. The pulse generation circuit 7 generates a low level pulse only when the input signal 500 transits from a high level state to a low level state,
In other states, it is always in the high level state.
【0009】ここで、入力信号500がハイレベル状態
のときにPチャンネルトランジスタT50はオフ状態と
なり、NチャンネルトランジスタT51はオン状態とな
るため、出力502はロウレベル状態となる。その後、
入力信号500がハイレベル状態からロウレベル状態に
遷移すると、NチャンネルトランジスタT51がオフ状
態になるとともに、パルス発生回路7がロウレベルのパ
ルスを発生する。Here, when the input signal 500 is in the high level state, the P-channel transistor T50 is in the off state and the N-channel transistor T51 is in the on state, so that the output 502 is in the low level state. afterwards,
When the input signal 500 transits from the high level state to the low level state, the N-channel transistor T51 is turned off and the pulse generation circuit 7 generates a low level pulse.
【0010】パルス発生回路7がロウレベルのパルスを
出力している状態ではPチャンネルトランジスタT50
がオン状態となるため、出力502はハイレベル状態に
なる。そして、パルス発生回路7の出力501がハイレ
ベル状態となってロウレベルのパルスが消えると、Pチ
ャンネルトランジスタT50が再びオフ状態となるた
め、出力502はハイ、ロウいずれのレベルも駆動され
ないが、すでにハイレベル状態となっているので、この
状態を外部のプルアップ抵抗Ruが保持することにな
る。When the pulse generation circuit 7 outputs a low level pulse, the P-channel transistor T50
Is turned on, the output 502 is in a high level state. Then, when the output 501 of the pulse generation circuit 7 becomes the high level state and the low level pulse disappears, the P-channel transistor T50 is turned off again, so that the output 502 is not driven at either the high level or the low level. Since it is in the high level state, the external pull-up resistor Ru holds this state.
【0011】上記の出力バッファ回路6の使用方法を図
4(b)に示し、その動作波形を図4(c)に示す。こ
の使用方法は図3(b)に示す方法と同様に、複数の出
力バッファ回路6a〜6cの出力502同士をワイヤー
ド接続して他の入力バッファ3に接続している。この場
合も、ワイヤード接続した信号線Wがハイインピーダン
ス状態となって入力バッファ3で貫通電流が発生するの
を防ぐため、プルアップ抵抗Ruによって信号線Wのハ
イレベル状態を保持している。A method of using the above output buffer circuit 6 is shown in FIG. 4 (b), and its operation waveform is shown in FIG. 4 (c). Similar to the method shown in FIG. 3B, the method of use is to wire-connect the outputs 502 of the plurality of output buffer circuits 6a to 6c and connect them to another input buffer 3. Also in this case, in order to prevent the wired signal line W from being in a high impedance state and causing a through current in the input buffer 3, the pull-up resistor Ru holds the signal line W in a high level state.
【0012】[0012]
【発明が解決しようとする課題】上述した従来の出力バ
ッファ回路では、パルス発生回路を用いて出力信号を一
度ハイレベルに駆動することで、抵抗値の大きなプルア
ップ抵抗を使用したまま立上がり時間を短くしている。In the above-mentioned conventional output buffer circuit, the rise time is increased while the pull-up resistor having a large resistance value is used by driving the output signal once to the high level by using the pulse generating circuit. Making it short.
【0013】このパルス発生回路の最も簡単な構成を考
えると、図5(a)に示すような回路となる。すなわ
ち、パルス発生回路7はノア(NOR)回路8とノア回
路8の動作速度に比べて十分に動作速度の遅いインバー
タ回路9とによって構成されている。このノア回路8の
一方には入力信号500がそのまま入力されており、他
方には入力信号500がインバータ回路9で反転された
信号601が入力されている。このノア回路8の出力が
パルス発生回路7の出力501となる。Considering the simplest configuration of this pulse generating circuit, the circuit is as shown in FIG. 5 (a). That is, the pulse generating circuit 7 is composed of a NOR circuit 8 and an inverter circuit 9 whose operating speed is sufficiently slower than the operating speed of the NOR circuit 8. The input signal 500 is directly input to one of the NOR circuits 8 and the signal 601 obtained by inverting the input signal 500 by the inverter circuit 9 is input to the other. The output of the NOR circuit 8 becomes the output 501 of the pulse generating circuit 7.
【0014】ここで、パルス発生回路7への入力信号5
00がハイレベル状態にあるときにはその出力501も
ハイレベル状態となる。その後、パルス発生回路7への
入力信号500がハイレベル状態からロウレベル状態に
遷移すると、インバータ回路9の遅延分だけ出力501
がロウレベル状態になるが、この後、出力501はハイ
レベル状態に安定する[図5(c)参照]。パルス発生
回路7への入力信号500がロウレベル状態からハイレ
ベル状態に遷移するときにはいかなるパルスも発生され
ない。Here, the input signal 5 to the pulse generation circuit 7
When 00 is in the high level state, its output 501 is also in the high level state. After that, when the input signal 500 to the pulse generation circuit 7 transits from the high level state to the low level state, the output 501 corresponding to the delay of the inverter circuit 9 is output.
Becomes a low level state, but thereafter, the output 501 stabilizes in a high level state [see FIG. 5 (c)]. When the input signal 500 to the pulse generation circuit 7 transits from the low level state to the high level state, no pulse is generated.
【0015】上記のパルス発生回路7のトランジスタレ
ベルでの等価回路を考えると、図5(b)に示すような
回路となる。すなわち、パルス発生回路7はNチャンネ
ルトランジスタT60,T62,T63,T66と、P
チャンネルトランジスタT61,T64,T65,T6
7とから構成される。Considering the transistor level equivalent circuit of the pulse generation circuit 7, the circuit is as shown in FIG. 5 (b). That is, the pulse generation circuit 7 includes N-channel transistors T60, T62, T63, T66, P
Channel transistors T61, T64, T65, T6
7 and 7.
【0016】上述した出力バッファ回路では、抵抗値の
大きなプルアップ抵抗を使用したまま立上がり時間を短
くするためにパルス発生回路を用いているので、そのパ
ルス発生回路を最も簡単に構成した場合でもパルス発生
回路だけで8個のトランジスタが必要となり、出力バッ
ファ回路全体では10個のトランジスタが必要となり、
回路規模の増大を招いてしまうという問題がある。In the output buffer circuit described above, the pulse generating circuit is used to shorten the rise time while using the pull-up resistor having a large resistance value. Therefore, even if the pulse generating circuit is the simplest, the pulse generating circuit is used. The generation circuit alone requires 8 transistors, the entire output buffer circuit requires 10 transistors,
There is a problem that the circuit scale is increased.
【0017】そこで、本発明の目的は回路規模を大きく
することなく、抵抗値の大きな抵抗を使用したまま立上
がり時間を短くすることができる出力バッファ回路の提
供にある。Therefore, an object of the present invention is to provide an output buffer circuit which can shorten the rise time while using a resistor having a large resistance value without increasing the circuit scale.
【0018】[0018]
【課題を解決するための手段】本発明による出力バッフ
ァ回路は、互いに直列接続されかつ一方が電源端子の一
方に接続され、制御電極が互いに共通接続されて入力信
号が印加された逆導電型の第1及び第2のトランジスタ
と、前記入力信号を反転して遅延する遅延手段と、前記
電源端子の他方と前記第1及び第2のトランジスタとの
間に直列接続され、前記遅延手段の出力信号によって前
記第1及び第2のトランジスタのうち前記電源端子の一
方に接続されたトランジスタと同一の動作を遅延して行
う第3のトランジスタとを備え、前記第1及び第2のト
ランジスタ同士の直列接続点を出力とするようにしてい
る。SUMMARY OF THE INVENTION An output buffer circuit according to the present invention is of a reverse conductivity type in which an input signal is applied by serially connecting one to one of power supply terminals and commonly connecting control electrodes to each other. An output signal of the delay means, which is connected in series between the first and second transistors, a delay means for inverting and delaying the input signal, and the other of the power supply terminal and the first and second transistors. A third transistor that delays the same operation as the transistor connected to one of the power supply terminals of the first and second transistors, and connects the first and second transistors in series. I am trying to output points.
【0019】[0019]
【実施例】次に、本発明について図面を参照して説明す
る。DESCRIPTION OF THE PREFERRED EMBODIMENTS Next, the present invention will be described with reference to the drawings.
【0020】図1(a)は本発明の一実施例を示す回路
図である。図において、出力バッファ回路1ではPチャ
ンネルトランジスタT10,T12及びNチャンネルト
ランジスタT11が電源の高電位側(VDD)と電源の
低電位側(GND)との間に直列接続されている。FIG. 1A is a circuit diagram showing an embodiment of the present invention. In the figure, in the output buffer circuit 1, P-channel transistors T10, T12 and N-channel transistor T11 are connected in series between the high potential side (VDD) of the power source and the low potential side (GND) of the power source.
【0021】この場合、PチャンネルトランジスタT1
0のソース側は電源の高電位側に接続され、Nチャンネ
ルトランジスタT11のソース側は電源の低電位側に接
地されている。また、PチャンネルトランジスタT12
及びNチャンネルトランジスタT11のドレイン同士は
互いに接続されており、この接続点が出力102となっ
ている。In this case, the P-channel transistor T1
The source side of 0 is connected to the high potential side of the power supply, and the source side of the N-channel transistor T11 is grounded to the low potential side of the power supply. In addition, the P-channel transistor T12
The drains of the N-channel transistor T11 and the N-channel transistor T11 are connected to each other, and the connection point serves as the output 102.
【0022】PチャンネルトランジスタT12及びNチ
ャンネルトランジスタT11は入力信号100によって
制御され、PチャンネルトランジスタT10はインバー
タ回路2の出力101によって制御されている。また、
インバータ回路2も入力信号100によって制御されて
いる。The P-channel transistor T12 and the N-channel transistor T11 are controlled by the input signal 100, and the P-channel transistor T10 is controlled by the output 101 of the inverter circuit 2. Also,
The inverter circuit 2 is also controlled by the input signal 100.
【0023】インバータ回路2のゲート幅はPチャンネ
ルトランジスタT10,T12及びNチャンネルトラン
ジスタT11のゲート幅に比べて十分に細くなってい
る。また、インバータ回路2のゲート長はPチャンネル
トランジスタT10,T12及びNチャンネルトランジ
スタT11のゲート長に比べて十分に長くなっている。The gate width of the inverter circuit 2 is sufficiently smaller than the gate widths of the P-channel transistors T10 and T12 and the N-channel transistor T11. The gate length of the inverter circuit 2 is sufficiently longer than the gate lengths of the P-channel transistors T10 and T12 and the N-channel transistor T11.
【0024】すなわち、インバータ回路2の動作速度は
PチャンネルトランジスタT10,T12及びNチャン
ネルトランジスタT11の動作速度に比べて十分遅くな
っている。That is, the operating speed of the inverter circuit 2 is sufficiently slower than the operating speeds of the P-channel transistors T10 and T12 and the N-channel transistor T11.
【0025】図1(b)は図1(a)に示す出力バッフ
ァ回路1の使用例を示すブロック図である。図におい
て、複数の出力バッファ回路1a〜1cの出力102同
士はワイヤード接続されて他の入力バッファ3に接続さ
れている。FIG. 1B is a block diagram showing a usage example of the output buffer circuit 1 shown in FIG. In the figure, the outputs 102 of the plurality of output buffer circuits 1 a to 1 c are wired-connected and connected to another input buffer 3.
【0026】これら出力バッファ回路1a〜1c全てが
オフ状態となったときに、ワイヤード接続された信号線
Wがハイインピーダンス状態となって入力バッファ3で
貫通電流が発生するのを防ぐため、信号線Wにはプルア
ップ抵抗Ruが接続されている。これによって、上記の
ような状態となっても、信号線Wはプルアップ抵抗Ru
によってハイレベル状態が保持される。When all the output buffer circuits 1a to 1c are turned off, the wired signal line W is in a high impedance state to prevent a through current from being generated in the input buffer 3. A pull-up resistor Ru is connected to W. As a result, even in the above-mentioned state, the signal line W has the pull-up resistance Ru.
Holds the high level state.
【0027】図1(c)は図1(b)に示す使用例にお
ける出力バッファ回路1の動作を示すタイムチャートで
ある。これら図1(a)〜(c)を用いて本発明の一実
施例の動作について説明する。FIG. 1 (c) is a time chart showing the operation of the output buffer circuit 1 in the use example shown in FIG. 1 (b). The operation of the embodiment of the present invention will be described with reference to FIGS.
【0028】まず、入力信号100がハイレベル状態の
とき、PチャンネルトランジスタT12がオフ状態とな
り、NチャンネルトランジスタT11がオン状態となる
ため、出力102はロウレベル状態となる。このとき、
PチャンネルトランジスタT10はオン状態となってい
る。First, when the input signal 100 is in the high level state, the P-channel transistor T12 is in the off state and the N-channel transistor T11 is in the on state, so that the output 102 is in the low level state. At this time,
The P-channel transistor T10 is on.
【0029】その後、入力信号100がハイレベル状態
からロウレベル状態に遷移すると、Pチャンネルトラン
ジスタT12がオン状態になるとともに、Nチャンネル
トランジスタT11がオフ状態となる。Thereafter, when the input signal 100 transits from the high level state to the low level state, the P channel transistor T12 is turned on and the N channel transistor T11 is turned off.
【0030】この入力信号100のロウレベル状態への
遷移に応じて、インバータ回路2の出力101はゆっく
りとロウレベル状態からハイレベル状態に遷移するの
で、入力信号100がロウレベル状態に遷移してからイ
ンバータ回路2がハイレベル状態に遷移するまでの間、
PチャンネルトランジスタT10,T12がともにオン
状態となる。これによって、出力102は速やかにハイ
レベル状態となる。In response to the transition of the input signal 100 to the low level state, the output 101 of the inverter circuit 2 slowly transitions from the low level state to the high level state, so that the inverter circuit after the input signal 100 transits to the low level state. Until 2 transits to the high level state,
Both P-channel transistors T10 and T12 are turned on. As a result, the output 102 quickly goes to the high level state.
【0031】インバータ回路2がハイレベル状態に遷移
すると、その出力101に応答してPチャンネルトラン
ジスタT10はオフ状態となる。この状態で、Pチャン
ネルトランジスタT10,T12及びNチャンネルトラ
ンジスタT11が全てオフ状態になる。When the inverter circuit 2 transits to the high level state, the P channel transistor T10 is turned off in response to the output 101 thereof. In this state, the P-channel transistors T10 and T12 and the N-channel transistor T11 are all turned off.
【0032】このため、出力102はハイ、ロウいずれ
のレベルも駆動されないが、出力102はすでにハイレ
ベル状態となっているので、このハイレベル状態がプル
アップ抵抗Ruによって保持されることとなる。For this reason, the output 102 is not driven to either the high level or the low level, but the output 102 is already in the high level state, and this high level state is held by the pull-up resistor Ru.
【0033】図2(a)は本発明の他の実施例を示す回
路図である。図において、出力バッファ回路4ではPチ
ャンネルトランジスタT12及びNチャンネルトランジ
スタT11,T21が電源の高電位側(VDD)と電源
の低電位側(GND)との間に直列接続されている。FIG. 2A is a circuit diagram showing another embodiment of the present invention. In the figure, in the output buffer circuit 4, a P-channel transistor T12 and N-channel transistors T11 and T21 are connected in series between the high potential side (VDD) of the power source and the low potential side (GND) of the power source.
【0034】この場合、PチャンネルトランジスタT1
2のソース側は電源の高電位側に接続され、Nチャンネ
ルトランジスタT21のソース側は電源の低電位側に接
地されている。また、PチャンネルトランジスタT12
及びNチャンネルトランジスタT11のドレイン同士は
互いに接続されており、この接続点が出力202となっ
ている。In this case, the P-channel transistor T1
The source side of 2 is connected to the high potential side of the power supply, and the source side of the N-channel transistor T21 is grounded to the low potential side of the power supply. In addition, the P-channel transistor T12
The drains of the N-channel transistor T11 and the N-channel transistor T11 are connected to each other, and the connection point serves as the output 202.
【0035】PチャンネルトランジスタT12及びNチ
ャンネルトランジスタT11は入力信号200によって
制御され、NチャンネルトランジスタT21はインバー
タ回路2の出力201によって制御されている。また、
インバータ回路2も入力信号200によって制御されて
いる。The P-channel transistor T12 and the N-channel transistor T11 are controlled by the input signal 200, and the N-channel transistor T21 is controlled by the output 201 of the inverter circuit 2. Also,
The inverter circuit 2 is also controlled by the input signal 200.
【0036】インバータ回路2のゲート幅はPチャンネ
ルトランジスタT12及びNチャンネルトランジスタT
11,T21のゲート幅に比べて十分に細くなってい
る。また、インバータ回路2のゲート長はPチャンネル
トランジスタT12及びNチャンネルトランジスタT1
1,T21のゲート長に比べて十分に長くなっている。The gate width of the inverter circuit 2 is the P channel transistor T12 and the N channel transistor T.
It is sufficiently smaller than the gate width of 11 and T21. The gate length of the inverter circuit 2 is the P channel transistor T12 and the N channel transistor T1.
It is sufficiently longer than the gate length of T21.
【0037】すなわち、インバータ回路2の動作速度は
PチャンネルトランジスタT12及びNチャンネルトラ
ンジスタT11,T21の動作速度に比べて十分遅くな
っている。That is, the operating speed of the inverter circuit 2 is sufficiently slower than the operating speeds of the P-channel transistor T12 and the N-channel transistors T11 and T21.
【0038】図2(b)は図2(a)に示す出力バッフ
ァ回路4の使用例を示すブロック図である。図におい
て、複数の出力バッファ回路4a〜4cの出力202同
士はワイヤード接続されて他の入力バッファ3に接続さ
れている。FIG. 2B is a block diagram showing a usage example of the output buffer circuit 4 shown in FIG. In the figure, the outputs 202 of the plurality of output buffer circuits 4 a to 4 c are wired-connected and connected to another input buffer 3.
【0039】これら出力バッファ回路4a〜4c全てが
オフ状態となったときに、ワイヤード接続された信号線
Wがハイインピーダンス状態となって入力バッファ3で
貫通電流が発生するのを防ぐため、信号線Wにはプルダ
ウン抵抗Rdが接続されている。これによって、上記の
ような状態となっても、信号線Wはプルダウン抵抗Rd
によってロウレベル状態が保持される。When all the output buffer circuits 4a to 4c are turned off, the signal line W connected to the wiring is prevented from being in the high impedance state and the through current is generated in the input buffer 3. A pull-down resistor Rd is connected to W. As a result, even in the above-described state, the signal line W has the pull-down resistor Rd.
Holds the low level state.
【0040】図2(c)は図2(b)に示す使用例にお
ける出力バッファ回路4の動作を示すタイムチャートで
ある。これら図2(a)〜(c)を用いて本発明の他の
実施例の動作について説明する。FIG. 2C is a time chart showing the operation of the output buffer circuit 4 in the use example shown in FIG. 2B. The operation of another embodiment of the present invention will be described with reference to FIGS. 2 (a) to 2 (c).
【0041】まず、入力信号200がロウレベル状態の
とき、NチャンネルトランジスタT11がオフ状態とな
り、PチャンネルトランジスタT12がオン状態となる
ため、出力202はハイレベル状態となる。このとき、
NチャンネルトランジスタT21はオン状態となってい
る。First, when the input signal 200 is in the low level state, the N-channel transistor T11 is in the off state and the P-channel transistor T12 is in the on state, so that the output 202 is in the high level state. At this time,
The N-channel transistor T21 is on.
【0042】その後、入力信号200がロウレベル状態
からハイレベル状態に遷移すると、Nチャンネルトラン
ジスタT11がオン状態になるとともに、Pチャンネル
トランジスタT12がオフ状態となる。After that, when the input signal 200 transits from the low level state to the high level state, the N-channel transistor T11 is turned on and the P-channel transistor T12 is turned off.
【0043】この入力信号200のハイレベル状態への
遷移に応じて、インバータ回路2の出力201はゆっく
りとハイレベル状態からロウレベル状態に遷移するの
で、入力信号200がハイレベル状態に遷移してからイ
ンバータ回路2がロウレベル状態に遷移するまでの間、
NチャンネルトランジスタT11,T21がともにオン
状態となる。これによって、出力202は速やかにロウ
レベル状態となる。In response to the transition of the input signal 200 to the high level state, the output 201 of the inverter circuit 2 slowly transits from the high level state to the low level state, so that the input signal 200 transits to the high level state. Until the inverter circuit 2 transits to the low level state,
Both N-channel transistors T11 and T21 are turned on. As a result, the output 202 quickly goes to the low level state.
【0044】インバータ回路2がロウレベル状態に遷移
すると、その出力201に応答してNチャンネルトラン
ジスタT21はオフ状態となる。この状態で、Pチャン
ネルトランジスタT12及びNチャンネルトランジスタ
T11,T21が全てオフ状態になる。When the inverter circuit 2 transits to the low level state, the N channel transistor T21 is turned off in response to its output 201. In this state, the P-channel transistor T12 and the N-channel transistors T11 and T21 are all turned off.
【0045】このため、出力202はハイ、ロウいずれ
のレベルも駆動されないが、出力202はすでにロウレ
ベル状態となっているので、このロウレベル状態がプル
ダウン抵抗Rdによって保持されることとなる。Therefore, the output 202 is not driven to either the high level or the low level, but since the output 202 is already in the low level state, this low level state is held by the pull-down resistor Rd.
【0046】このように、互いに直列接続されかつ一方
が電源端子の一方に接続され、制御電極が互いに共通接
続された逆導電型のPチャンネルトランジスタT12及
びNチャンネルトランジスタT11と、その制御電極に
入力される入力信号100,200を反転して遅延する
インバータ回路2と、電源端子の他方とPチャンネルト
ランジスタT12及びNチャンネルトランジスタT11
との間に直列接続され、インバータ回路2の出力信号1
01,201によってPチャンネルトランジスタT12
及びNチャンネルトランジスタT11のうち電源端子の
一方に接続されたトランジスタと同一の動作を遅延して
行うPチャンネルトランジスタT10またはNチャンネ
ルトランジスタT21とで構成し、Pチャンネルトラン
ジスタT12及びNチャンネルトランジスタT11同士
の直列接続点を出力102,202とすることによっ
て、CMOSトランジスタで全体を構成した場合に5個
のトランジスタで構成できるので、最も簡単に構成した
場合でも10個のトランジスタを必要とする従来例に比
べて回路規模を小さくすることができる。In this way, the P-channel transistor T12 and the N-channel transistor T11 of opposite conductivity type, which are connected in series with each other, one of which is connected with one of the power supply terminals and whose control electrodes are commonly connected with each other, and the control electrodes thereof are input. An inverter circuit 2 that inverts and delays the input signals 100 and 200 that are input, the other of the power supply terminals, a P-channel transistor T12 and an N-channel transistor T11
Is connected in series with the output signal 1 of the inverter circuit 2.
01, 201 allows P-channel transistor T12
And N-channel transistor T11 and a P-channel transistor T10 or an N-channel transistor T21 that delays the same operation as the transistor connected to one of the power supply terminals, and the P-channel transistor T12 and the N-channel transistor T11 are connected to each other. By using the outputs 102 and 202 at the serial connection points, it is possible to configure with 5 transistors when the CMOS transistors are entirely configured. Therefore, even if the configuration is the simplest, compared with the conventional example that requires 10 transistors. The circuit scale can be reduced.
【0047】また、上記の如く構成することで、Nチャ
ンネル・オープンドレイン型の出力バッファ回路1にお
いてロウレベル状態からハイレベル状態に遷移する時
間、あるいはPチャンネル・オープンドレイン型の出力
バッファ回路4においてハイレベル状態からロウレベル
状態に遷移する時間を示す出力102,202がディス
エーブル状態に遷移する時間を短くすることができる。Further, with the above configuration, the time for the low level state to transition to the high level state in the N-channel open drain type output buffer circuit 1 or the high time in the P-channel open drain type output buffer circuit 4. It is possible to shorten the time required for the outputs 102 and 202 indicating the time required to transit from the level state to the low level state to the disabled state.
【0048】よって、回路規模を大きくすることなく、
抵抗値の大きなプルアップ抵抗Ruまたはプルダウン抵
抗Rdを使用したまま、立上がり時間を短くすることが
できる。Therefore, without increasing the circuit scale,
The rising time can be shortened while using the pull-up resistor Ru or the pull-down resistor Rd having a large resistance value.
【0049】尚、上記実施例では、MOSトランジスタ
を用いているが、バイポーラトランジスタを用いても良
いものであり、その場合は、Pチャンネルトランジスタ
をPNPトランジスタとし、またNチャンネルトランジ
スタをNPNトランジスタとすれば良い。Although the MOS transistor is used in the above embodiment, a bipolar transistor may be used. In that case, the P channel transistor may be a PNP transistor and the N channel transistor may be an NPN transistor. Good.
【0050】[0050]
【発明の効果】以上説明したように本発明によれば、互
いに直列接続されかつ一方が電源端子の一方に接続さ
れ、制御電極が互いに共通接続されて入力信号が印加さ
れた逆導電型の第1及び第2のトランジスタと、その入
力信号を反転して遅延する遅延手段と、電源端子の他方
と第1及び第2のトランジスタとの間に直列接続され、
遅延手段の出力信号によって第1及び第2のトランジス
タのうち電源端子の一方に接続されたトランジスタと同
一の動作を遅延して行う第3のトランジスタとで構成
し、第1及び第2のトランジスタ同士の直列接続点を出
力とすることによって、回路規模を大きくすることな
く、抵抗値の大きな抵抗を使用したまま立上がり時間を
短くすることができるという効果がある。As described above, according to the present invention, the reverse conductivity type first electrodes are connected in series with each other, one of them is connected to one of the power supply terminals, the control electrodes are commonly connected with each other, and an input signal is applied. 1 and 2 transistors, a delay means for inverting and delaying the input signal thereof, and a series connection between the other of the power supply terminals and the 1st and 2nd transistors,
A first transistor and a second transistor which are connected to one of the power supply terminals of the first and second transistors by delaying the same operation by the output signal of the delay means, and the first and second transistors are connected to each other. By using the serial connection point of as an output, it is possible to shorten the rise time without increasing the circuit scale while using a resistor having a large resistance value.
【図1】(a)は本発明の一実施例を示す回路図、
(b)は(a)に示す出力バッファ回路の使用例を示す
ブロック図、(c)は(b)に示す使用例における出力
バッファ回路の動作波形図である。FIG. 1A is a circuit diagram showing an embodiment of the present invention,
(B) is a block diagram showing a usage example of the output buffer circuit shown in (a), and (c) is an operation waveform diagram of the output buffer circuit in the usage example shown in (b).
【図2】(a)は本発明の他の実施例を示す回路図、
(b)は(a)に示す出力バッファ回路の使用例を示す
ブロック図、(c)は(b)に示す使用例における出力
バッファ回路の動作波形図である。2A is a circuit diagram showing another embodiment of the present invention, FIG.
(B) is a block diagram showing a usage example of the output buffer circuit shown in (a), and (c) is an operation waveform diagram of the output buffer circuit in the usage example shown in (b).
【図3】(a)は従来例を示す回路図、(b)は(a)
に示す出力バッファ回路の使用例を示すブロック図、
(c)は(b)に示す使用例における出力バッファ回路
の動作波形図である。FIG. 3A is a circuit diagram showing a conventional example, and FIG.
Block diagram showing an example of use of the output buffer circuit shown in
(C) is an operation waveform diagram of the output buffer circuit in the usage example shown in (b).
【図4】(a)は従来例を示す回路図、(b)は(a)
に示す出力バッファ回路の使用例を示すブロック図、
(c)は(b)に示す使用例における出力バッファ回路
の動作波形図である。FIG. 4A is a circuit diagram showing a conventional example, and FIG. 4B is a circuit diagram.
Block diagram showing an example of use of the output buffer circuit shown in
(C) is an operation waveform diagram of the output buffer circuit in the usage example shown in (b).
【図5】(a)は図4(a)に示すパルス発生回路を示
す回路図、(b)は(a)に示すパルス発生回路のトラ
ンジスタレベルの等価回路図、(c)は(a)に示すパ
ルス発生回路の動作波形図である。5A is a circuit diagram showing the pulse generating circuit shown in FIG. 4A, FIG. 5B is a transistor-level equivalent circuit diagram of the pulse generating circuit shown in FIG. 4A, and FIG. 6 is an operation waveform diagram of the pulse generation circuit shown in FIG.
1 Nチャンネル・オープンドレイン型の出力バッファ
回路 2 インバータ 3 入力バッファ 4 Pチャンネル・オープンドレイン型の出力バッファ
回路 T10,T12 Pチャンネルトランジスタ T11,T21 Nチャンネルトランジスタ Ru プルアップ抵抗 Rd プルダウン抵抗1 N-channel open drain type output buffer circuit 2 Inverter 3 Input buffer 4 P-channel open drain type output buffer circuit T10, T12 P-channel transistor T11, T21 N-channel transistor Ru Pull-up resistor Rd Pull-down resistor
Claims (4)
の一方に接続され、制御電極が互いに共通接続されて入
力信号が印加された逆導電型の第1及び第2のトランジ
スタと、前記入力信号を反転して遅延する遅延手段と、
前記電源端子の他方と前記第1及び第2のトランジスタ
との間に直列接続され、前記遅延手段の出力信号によっ
て前記第1及び第2のトランジスタのうち前記電源端子
の一方に接続されたトランジスタと同一の動作を遅延し
て行う第3のトランジスタとを有し、前記第1及び第2
のトランジスタ同士の直列接続点を出力とするようにし
たことを特徴とする出力バッファ回路。1. Reverse-conductive first and second transistors connected in series, one of which is connected to one of power supply terminals, control electrodes of which are commonly connected to each other, and an input signal is applied, and the input signal. Delay means for inverting and delaying
A transistor connected in series between the other of the power supply terminals and the first and second transistors, and connected to one of the power supply terminals of the first and second transistors according to the output signal of the delay means; A third transistor performing the same operation with a delay, the first and second transistors
An output buffer circuit, wherein the series connection point between the transistors is output.
記第3のトランジスタとが夫々MOSトランジスタで構
成されていることを特徴とする請求項1記載の出力バッ
ファ回路。2. The output buffer circuit according to claim 1, wherein the first and second transistors and the third transistor are each composed of a MOS transistor.
トランジスタで構成され、前記電源端子の一方に接続さ
れたトランジスタがNチャンネルトランジスタで構成さ
れていることを特徴とする請求項2記載の出力バッファ
回路。3. The output buffer circuit according to claim 2, wherein the third transistor is a P-channel transistor, and the transistor connected to one of the power supply terminals is an N-channel transistor. .
トランジスタで構成され、前記電源端子の一方に接続さ
れたトランジスタがPチャンネルトランジスタで構成さ
れていることを特徴とする請求項2記載の出力バッファ
回路。4. The output buffer circuit according to claim 2, wherein the third transistor is an N-channel transistor, and the transistor connected to one of the power supply terminals is a P-channel transistor. .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4351932A JPH06177728A (en) | 1992-12-09 | 1992-12-09 | Output buffer circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4351932A JPH06177728A (en) | 1992-12-09 | 1992-12-09 | Output buffer circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH06177728A true JPH06177728A (en) | 1994-06-24 |
Family
ID=18420611
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4351932A Pending JPH06177728A (en) | 1992-12-09 | 1992-12-09 | Output buffer circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH06177728A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007235546A (en) * | 2006-03-01 | 2007-09-13 | Elpida Memory Inc | Output circuit |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59151523A (en) * | 1983-02-14 | 1984-08-30 | Toshiba Corp | Circuit for detecting transition |
JPS6229927A (en) * | 1985-07-31 | 1987-02-07 | 五大産業株式会社 | Lure for tuna long line fishing |
-
1992
- 1992-12-09 JP JP4351932A patent/JPH06177728A/en active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59151523A (en) * | 1983-02-14 | 1984-08-30 | Toshiba Corp | Circuit for detecting transition |
JPS6229927A (en) * | 1985-07-31 | 1987-02-07 | 五大産業株式会社 | Lure for tuna long line fishing |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007235546A (en) * | 2006-03-01 | 2007-09-13 | Elpida Memory Inc | Output circuit |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6459322B1 (en) | Level adjustment circuit and data output circuit thereof | |
KR100228756B1 (en) | Gradual turn-on cmos driver | |
JP3038094B2 (en) | Output circuit of semiconductor integrated circuit device | |
JPH0454721A (en) | Clock driver circuit | |
JPH0563555A (en) | Multimode input circuit | |
JP4627928B2 (en) | Semiconductor integrated circuit | |
US4963774A (en) | Intermediate potential setting circuit | |
JP3415347B2 (en) | Input circuit for setting operation mode of microcomputer | |
JPH1131956A (en) | Reset signal generating circuit | |
JPH06224730A (en) | Output buffer circuit | |
JPH06177728A (en) | Output buffer circuit | |
JPS63142719A (en) | Complementary type mos integrated circuit with three states | |
JPH10135818A (en) | Input circuit | |
JPH09214324A (en) | Cmos logic circuit | |
JPH06224732A (en) | Output buffer circuit provided with enable terminal | |
JP3547852B2 (en) | Semiconductor device | |
JPH07321633A (en) | Output buffer circuit | |
JPH05145385A (en) | Cmos output buffer circuit | |
JPH10200384A (en) | Delay circuit | |
JPH0344109A (en) | Output buffer | |
JP2917711B2 (en) | Output buffer circuit | |
JP2567152B2 (en) | CMOS logic circuit | |
JPH0231896B2 (en) | ||
JP2003179476A (en) | Semiconductor integrated circuit | |
JPS63275223A (en) | Output buffer circuit |