JPH06177365A - ショットキバリアダイオ−ド - Google Patents
ショットキバリアダイオ−ドInfo
- Publication number
- JPH06177365A JPH06177365A JP34558392A JP34558392A JPH06177365A JP H06177365 A JPH06177365 A JP H06177365A JP 34558392 A JP34558392 A JP 34558392A JP 34558392 A JP34558392 A JP 34558392A JP H06177365 A JPH06177365 A JP H06177365A
- Authority
- JP
- Japan
- Prior art keywords
- schottky
- layer
- junction
- junctions
- epitaxial layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 本発明はＰＮ接合型及びショットキ接合型の
ダイオ−ドの問題点を解消し、高耐圧、高速スイッチン
グ、且つ低ノイズのダイオ−ドの提供を目的とする。 【構成】 Ｎ型半導体基体１の一面にＰＮ接合Ｊとショ
ットキ接合を交互に配置し、且つショットキ接合直下で
ゼロバイアス時隣接するＰＮ接合が空乏層により重なる
ように構成すると共に、前記ショットキ接合を形成する
Ｎ型半導体層７（第２エピ層）の不純物濃度を内部Ｎ型
半導体層２（第１エピ層）の不純物濃度より低くして高
抵抗層とした。
ダイオ−ドの問題点を解消し、高耐圧、高速スイッチン
グ、且つ低ノイズのダイオ−ドの提供を目的とする。 【構成】 Ｎ型半導体基体１の一面にＰＮ接合Ｊとショ
ットキ接合を交互に配置し、且つショットキ接合直下で
ゼロバイアス時隣接するＰＮ接合が空乏層により重なる
ように構成すると共に、前記ショットキ接合を形成する
Ｎ型半導体層７（第２エピ層）の不純物濃度を内部Ｎ型
半導体層２（第１エピ層）の不純物濃度より低くして高
抵抗層とした。
Description
【０００１】
【産業上の利用分野】本発明は高速スイッチング、低ノ
イズのショットキバリアダイオ−ドの構造に関するもの
である。
イズのショットキバリアダイオ−ドの構造に関するもの
である。
【０００２】
【従来技術】周知のようにショットキバリアダイオ−ド
の特性改善、特にスイッチング速度、順方向及び逆方向
特性の改善について開発が進められ種々のショットキバ
リアダイオ−ドが提案されている。
の特性改善、特にスイッチング速度、順方向及び逆方向
特性の改善について開発が進められ種々のショットキバ
リアダイオ−ドが提案されている。
【０００３】図１は本願出願人が先に提案（特願平４−
５８３９４号）した構造を示し、１はＮ型半導体基体、
２はエピタキシアル成長法等により基体１上に積層され
るＮ-型半導体層、３はＮ-層２に間隙Ｗを設けてストラ
イブ状に配列したＰ+領域でこれによりＰＮ接合Ｊを形
成する。４はＮ-層２との間にショットキ接合を形成す
るショットキバリア金属（例Ｍｏ、Ｃｒ、Ａｌ等）、５
は前記Ｐ+領域３及びショットキバリア金属４に跨って
設けた電極金属(Ａｌ等)、６は半導体基体の他面に設け
た電極金属である。なお、電極金属５はショッ（２）ト
キバリア金属と同一でもよい。
５８３９４号）した構造を示し、１はＮ型半導体基体、
２はエピタキシアル成長法等により基体１上に積層され
るＮ-型半導体層、３はＮ-層２に間隙Ｗを設けてストラ
イブ状に配列したＰ+領域でこれによりＰＮ接合Ｊを形
成する。４はＮ-層２との間にショットキ接合を形成す
るショットキバリア金属（例Ｍｏ、Ｃｒ、Ａｌ等）、５
は前記Ｐ+領域３及びショットキバリア金属４に跨って
設けた電極金属(Ａｌ等)、６は半導体基体の他面に設け
た電極金属である。なお、電極金属５はショッ（２）ト
キバリア金属と同一でもよい。
【０００４】上記の構造において、ショットキ接合の巾
Ｗあるいは面積を非常に小さくしてゆくと、逆方向電流
がＰＮ接合の値に近くなり、且非常に小さい注入キャリ
ヤでＰＮ接合と同じ様な正方向特性が得られ、且逆方向
回復時間がＰＮ接合に比べて非常に短くなる。因みに図
２は図１の説明用の部分的拡大図でエピタキシアル層２
の不純物濃度９×１０14Ａtoms/cm3（ρ＝５Ω・ｃｍ）
を使用した時、（ゼロバイアス時）の空乏層巾は約０.
８μｍである。ＰＮ接合部を表面から３μｍの深さで、
実質的にＰ+部３の側面形状を直角に形状を整えたＰ+領
域３を、約１.５μｍの間隔Ｗ（ショットキ接合巾）を
設けて、配列すると前述のようにゼロバイアス時にはＰ
Ｎ接合からＮ-側に約０.８μｍの空乏層が伸びて空乏層
が重なりショットキ部と両側のＰＮ接合にはさまれたチ
ャネル領域は実質的に空乏化している。
Ｗあるいは面積を非常に小さくしてゆくと、逆方向電流
がＰＮ接合の値に近くなり、且非常に小さい注入キャリ
ヤでＰＮ接合と同じ様な正方向特性が得られ、且逆方向
回復時間がＰＮ接合に比べて非常に短くなる。因みに図
２は図１の説明用の部分的拡大図でエピタキシアル層２
の不純物濃度９×１０14Ａtoms/cm3（ρ＝５Ω・ｃｍ）
を使用した時、（ゼロバイアス時）の空乏層巾は約０.
８μｍである。ＰＮ接合部を表面から３μｍの深さで、
実質的にＰ+部３の側面形状を直角に形状を整えたＰ+領
域３を、約１.５μｍの間隔Ｗ（ショットキ接合巾）を
設けて、配列すると前述のようにゼロバイアス時にはＰ
Ｎ接合からＮ-側に約０.８μｍの空乏層が伸びて空乏層
が重なりショットキ部と両側のＰＮ接合にはさまれたチ
ャネル領域は実質的に空乏化している。
【０００５】図３はダイオ−ドのＶR−ＪR（逆方向電圧
−逆漏れ電流）特性図、図４はダイオ−ドのＶF−ＪF
（順電圧降下−順電流）特性図、図５はｎＳｅｃ−Ｖｓ
ｕｇｅ（時間−サ−ジ電圧）特性図である。
−逆漏れ電流）特性図、図４はダイオ−ドのＶF−ＪF
（順電圧降下−順電流）特性図、図５はｎＳｅｃ−Ｖｓ
ｕｇｅ（時間−サ−ジ電圧）特性図である。
【０００６】従来例構造の逆方向特性は図３(ａ)に示す
ように逆漏れ電流ＪRは〜１０-5Ａｍｐ／ｃｍ2程度に押
さえられ、通常のショットキ−バリアダイオ−ドのＪR
が〜１０-3Ａｍｐ／ｃｍ2となるのに較べると、ＰＮ接
合の逆漏れ電流値にかなり近いすぐれた特性となること
が知られている。又順方向特性は図４（ａ）に示すよう
に順方向電流密度ＪF＝１５０Ａｍｐ／ｃｍ2の時ＶFは
０.９voltが得られ、ＰＮ接合ダイオ−ドのＶF＝１.１
〜１.３voltに較べ望ましい値となる。スイッチング特
性は、負荷がＬ負荷（１μＨ）の時は図５（ａ）に示す
ように、いったん逆方向にスイッチした後も、回路中の
Ｃ、Ｌと共振してリンギングを発生する。第１回目の共
振波形のピ−ク値Ｖsurgeが低い程望ましい。（３）従来
構造例では、Ｖsurge＝１８０Ｖを示した。
ように逆漏れ電流ＪRは〜１０-5Ａｍｐ／ｃｍ2程度に押
さえられ、通常のショットキ−バリアダイオ−ドのＪR
が〜１０-3Ａｍｐ／ｃｍ2となるのに較べると、ＰＮ接
合の逆漏れ電流値にかなり近いすぐれた特性となること
が知られている。又順方向特性は図４（ａ）に示すよう
に順方向電流密度ＪF＝１５０Ａｍｐ／ｃｍ2の時ＶFは
０.９voltが得られ、ＰＮ接合ダイオ−ドのＶF＝１.１
〜１.３voltに較べ望ましい値となる。スイッチング特
性は、負荷がＬ負荷（１μＨ）の時は図５（ａ）に示す
ように、いったん逆方向にスイッチした後も、回路中の
Ｃ、Ｌと共振してリンギングを発生する。第１回目の共
振波形のピ−ク値Ｖsurgeが低い程望ましい。（３）従来
構造例では、Ｖsurge＝１８０Ｖを示した。
【０００７】
【従来技術の問題点】然し乍ら従来技術は優れた特性を
工業的に得ようとすると前記の巾Ｗが極めて狭い。（Ｗ
≦２.０μｍ）しかも精度の高い制御性が要求され、製
造技術上の問題がある。
工業的に得ようとすると前記の巾Ｗが極めて狭い。（Ｗ
≦２.０μｍ）しかも精度の高い制御性が要求され、製
造技術上の問題がある。
【０００８】
【発明の目的】本発明の目的は従来のＰＮ接合型及びシ
ョットキ接合型のダイオ−ドの問題点を解消し、高耐
圧、高速且つ低ノイズのダイオ−ドを提供することにあ
る。
ョットキ接合型のダイオ−ドの問題点を解消し、高耐
圧、高速且つ低ノイズのダイオ−ドを提供することにあ
る。
【０００９】
【課題を解決するための本発明の手段】本発明はＮ型半
導体基体の一面にＰＮ接合とショットキ接合を交互に配
置し、且つショットキ接合直下でゼロバイアス時隣接す
るＰＮ接合が空乏層により重なるように構成すると共に
前記ショットキ接合を形成するＮ型半導体層（第２エピ
層）の不純物濃度を内部Ｎ型半導体層（第１エピ層）の
不純物濃度より低くしたことを特徴とする。
導体基体の一面にＰＮ接合とショットキ接合を交互に配
置し、且つショットキ接合直下でゼロバイアス時隣接す
るＰＮ接合が空乏層により重なるように構成すると共に
前記ショットキ接合を形成するＮ型半導体層（第２エピ
層）の不純物濃度を内部Ｎ型半導体層（第１エピ層）の
不純物濃度より低くしたことを特徴とする。
【００１０】
【実施例】図６は本発明の一実施例構造図、図７は本発
明の説明用の部分的拡大図で従来例と同一符号は同等部
分を示す。本発明は従来例と対比して明らかなようにＮ
型半導体基体１上に形成されてＮ-層２（第１エピタキ
シアル層）の上に更にこれより不純物濃度の低い高抵抗
のＮ--層７(第２エピタキシアル層)を形成し、該Ｎ--層
との間にショットキ接合を形成するようにしたものであ
る。周知のように逆方向に電圧Ｖを印加した時に出来る
空乏層の厚みＷoは
明の説明用の部分的拡大図で従来例と同一符号は同等部
分を示す。本発明は従来例と対比して明らかなようにＮ
型半導体基体１上に形成されてＮ-層２（第１エピタキ
シアル層）の上に更にこれより不純物濃度の低い高抵抗
のＮ--層７(第２エピタキシアル層)を形成し、該Ｎ--層
との間にショットキ接合を形成するようにしたものであ
る。周知のように逆方向に電圧Ｖを印加した時に出来る
空乏層の厚みＷoは
【００１１】
【数１】
【００１２】（４）上記数１で表される。即ち不純物濃
度Ｎ0が低い程空乏層Ｗ0は大きくなることを示してい
る。このことは従来構造のものでショットキ接合の巾
Ｗ、あるいは面積を小さくしてゆくとＰＮ接合の逆流に
近づく理由は、ショットキ接合直下にＰＮ接合の空乏層
が両側から形成され、２つのＰＮ接合の空乏層の重なる
程度が大きいほどＰＮ接合の逆流に近づくということで
ある。前記した様にショットキ接合直下のＮ型の不純物
濃度を低くするということは同じ印加電圧に対しては形
成される空乏層の巾が大きくなりその重なる程度も大き
くなることになる。従って図７ショットキ−メタルの巾
Ｗあるいは面積が同じであれば図２の構造よりも図７の
構造の方がＰＮ接合も逆流に近くなる。また逆流を同じ
にするならば図７の構造のショットキ接合の巾Ｗあるい
は面積を図２のそれよりも大きくしてもよいということ
になる。このことは加工プロセスを容易にするという点
でメリットが大きい。
度Ｎ0が低い程空乏層Ｗ0は大きくなることを示してい
る。このことは従来構造のものでショットキ接合の巾
Ｗ、あるいは面積を小さくしてゆくとＰＮ接合の逆流に
近づく理由は、ショットキ接合直下にＰＮ接合の空乏層
が両側から形成され、２つのＰＮ接合の空乏層の重なる
程度が大きいほどＰＮ接合の逆流に近づくということで
ある。前記した様にショットキ接合直下のＮ型の不純物
濃度を低くするということは同じ印加電圧に対しては形
成される空乏層の巾が大きくなりその重なる程度も大き
くなることになる。従って図７ショットキ−メタルの巾
Ｗあるいは面積が同じであれば図２の構造よりも図７の
構造の方がＰＮ接合も逆流に近くなる。また逆流を同じ
にするならば図７の構造のショットキ接合の巾Ｗあるい
は面積を図２のそれよりも大きくしてもよいということ
になる。このことは加工プロセスを容易にするという点
でメリットが大きい。
【００１３】本発明構造は、Ｎ型１０Ω・ｃｍ（ＮB＝
４.５×１０14Ａtows／ｃｍ3）の第２エピタキシアル層
７の約２.５μｍ厚みを第１エピタキシアル層２、５Ω
・ｃｍ（ＮB＝１×１０15Ａtows／ｃｍ3）１２μｍ厚の
上に予め堆積した２重エピタキシアルシリコンウェハ−
を用いた。Ｐ+領域３の形成はイオン注入法或いはトレ
ンチエッチングに続くＰ+拡散処理で実質的に図７に示
すような形状を形成した。なお、ショットキ巾Ｗは２.
５μｍとした。その後、ＡＬをＰ+とはオ−ミック接触、
Ｎ--とはショットキ接触するように蒸着して主たるアノ
−ド電根Ａを、また、Ｎ+面にはオ−ミック金属Ｂを配
設してダイオ−ドを完成した。
４.５×１０14Ａtows／ｃｍ3）の第２エピタキシアル層
７の約２.５μｍ厚みを第１エピタキシアル層２、５Ω
・ｃｍ（ＮB＝１×１０15Ａtows／ｃｍ3）１２μｍ厚の
上に予め堆積した２重エピタキシアルシリコンウェハ−
を用いた。Ｐ+領域３の形成はイオン注入法或いはトレ
ンチエッチングに続くＰ+拡散処理で実質的に図７に示
すような形状を形成した。なお、ショットキ巾Ｗは２.
５μｍとした。その後、ＡＬをＰ+とはオ−ミック接触、
Ｎ--とはショットキ接触するように蒸着して主たるアノ
−ド電根Ａを、また、Ｎ+面にはオ−ミック金属Ｂを配
設してダイオ−ドを完成した。
【００１４】本発明の実施例特性は、図３、図４、図５
の（ｂ）に示すように逆方向特性は従来構造よりもＰＮ
接合に似た特性となり改善されるが、順方向特性は本発
明構造では従来構造と較べ若干悪い。しかし、スイッチ
ング時のノイズは本発明構造は従来構造におけるノイズ
値よりも小さくＶsurge＝１６０Ｖ優れた値が得られ
た。 （５）
の（ｂ）に示すように逆方向特性は従来構造よりもＰＮ
接合に似た特性となり改善されるが、順方向特性は本発
明構造では従来構造と較べ若干悪い。しかし、スイッチ
ング時のノイズは本発明構造は従来構造におけるノイズ
値よりも小さくＶsurge＝１６０Ｖ優れた値が得られ
た。 （５）
【００１５】
【発明の効果】本発明によれば高速、低ノイズダイオ−
ドを提供出来る。又、容易な加工プロセスで従来例の構
造と同様のものを作ることが出来る。なお、エピタキシ
アル層７はＰ+層下端より上でもよく若干下まであって
も特性に大差はない。
ドを提供出来る。又、容易な加工プロセスで従来例の構
造と同様のものを作ることが出来る。なお、エピタキシ
アル層７はＰ+層下端より上でもよく若干下まであって
も特性に大差はない。
【図１】従来構造図
【図２】図１の説明用部分的拡大図
【図３】ダイオ−ドのＶR−ＪR（逆方向電圧−逆漏れ電
流）特性図
流）特性図
【図４】ダイオ−ドのＶF−ＪF（順電圧降下−順電流）
特性図
特性図
【図５】ｎＳｅｃ−Ｖsuge（時間−サ−ジ電圧）特性図
【図６】本発明の一実施例構造図
【図７】図６の説明用部分的拡大図
１ Ｎ型半導体基体 ２ Ｎ-型半導体層（第１エピタキシアル層） ３ Ｐ+領域 ４ ショットキバリア金属 ５ 電極金属 ６ 電極金属 ７ Ｎ--型半導体層（第２エピタキシアル層） （６） Ｗ ショットキ巾
Claims (1)
- 【請求項１】 Ｎ型半導体基体にＮ型の第１エピタキシ
アル層及び第２エピタキシアル層を積層し、又、前記第
２エピタキシアル層の一面にＰＮ接合とショットキ接合
を交互に配置し、且つショットキ接合直下でゼロバイア
ス時隣接するＰＮ接合が空乏層により重なるように構成
すると共に、前記ショットキ接合を形成する前記第２エ
ピタキシアル層の不純物濃度を前記第１エピタキシアル
層の不純物濃度より低くしたことを特徴とするショット
キバリアダイオ−ド。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34558392A JPH06177365A (ja) | 1992-12-01 | 1992-12-01 | ショットキバリアダイオ−ド |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34558392A JPH06177365A (ja) | 1992-12-01 | 1992-12-01 | ショットキバリアダイオ−ド |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06177365A true JPH06177365A (ja) | 1994-06-24 |
Family
ID=18377584
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34558392A Pending JPH06177365A (ja) | 1992-12-01 | 1992-12-01 | ショットキバリアダイオ−ド |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06177365A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6175143B1 (en) * | 1997-06-02 | 2001-01-16 | Fuji Electric Co., Ltd. | Schottky barrier |
| KR100701140B1 (ko) * | 2004-02-24 | 2007-03-29 | 산요덴키가부시키가이샤 | 쇼트키 다이오드 및 그 제조 방법 |
| JP2009535849A (ja) * | 2006-04-29 | 2009-10-01 | アルファ アンド オメガ セミコンダクター，リミテッド | 集積化ｍｏｓｆｅｔ−ショットキーデバイスのレイアウトに影響を与えずにショットキーブレークダウン電圧（ｂｖ）を高める |
| KR101463078B1 (ko) * | 2013-11-08 | 2014-12-04 | 주식회사 케이이씨 | 쇼트키 배리어 다이오드 및 그의 제조 방법 |
| CN112310227A (zh) * | 2019-07-30 | 2021-02-02 | 株洲中车时代半导体有限公司 | 一种高势垒SiC JBS器件及其制备方法 |
-
1992
- 1992-12-01 JP JP34558392A patent/JPH06177365A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6175143B1 (en) * | 1997-06-02 | 2001-01-16 | Fuji Electric Co., Ltd. | Schottky barrier |
| US6221688B1 (en) * | 1997-06-02 | 2001-04-24 | Fuji Electric Co. Ltd. | Diode and method for manufacturing the same |
| US7112865B2 (en) | 1997-06-02 | 2006-09-26 | Fuji Electric Holdings Co., Ltd. | Diode and method for manufacturing the same |
| US7187054B2 (en) | 1997-06-02 | 2007-03-06 | Fuji Electric Holdings Co., Ltd. | Diode and method for manufacturing the same |
| US7276771B2 (en) | 1997-06-02 | 2007-10-02 | Fuji Electric Co., Ltd. | Diode and method for manufacturing the same |
| KR100701140B1 (ko) * | 2004-02-24 | 2007-03-29 | 산요덴키가부시키가이샤 | 쇼트키 다이오드 및 그 제조 방법 |
| JP2009535849A (ja) * | 2006-04-29 | 2009-10-01 | アルファ アンド オメガ セミコンダクター，リミテッド | 集積化ｍｏｓｆｅｔ−ショットキーデバイスのレイアウトに影響を与えずにショットキーブレークダウン電圧（ｂｖ）を高める |
| KR101463078B1 (ko) * | 2013-11-08 | 2014-12-04 | 주식회사 케이이씨 | 쇼트키 배리어 다이오드 및 그의 제조 방법 |
| CN112310227A (zh) * | 2019-07-30 | 2021-02-02 | 株洲中车时代半导体有限公司 | 一种高势垒SiC JBS器件及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920010677B1 (ko) | 반도체장치 | |
| US6175143B1 (en) | Schottky barrier | |
| US7605441B2 (en) | Semiconductor device | |
| JP4047153B2 (ja) | 半導体装置 | |
| US20180358478A1 (en) | Trench type junction barrier schottky diode with voltage reducing layer and manufacturing method thereof | |
| JP2005503675A5 (ja) | ||
| JP3737524B2 (ja) | 整流用半導体装置 | |
| US20240186424A1 (en) | Wide band gap semiconductor electronic device having a junction-barrier schottky diode | |
| US10529867B1 (en) | Schottky diode having double p-type epitaxial layers with high breakdown voltage and surge current capability | |
| US20210098579A1 (en) | Schottky diode with high breakdown voltage and surge current capability using double p-type epitaxial layers | |
| JP3817915B2 (ja) | ショットキーダイオード及びその製造方法 | |
| JPH06177365A (ja) | ショットキバリアダイオ−ド | |
| US20220285485A1 (en) | Schottky barrier diode and method for manufacturing the same | |
| JP2002076370A (ja) | 超接合ショットキーダイオード | |
| JPH0324767A (ja) | 半導体整流装置 | |
| JPH05259436A (ja) | ショットキバリア整流半導体装置 | |
| JP3977518B2 (ja) | 静電誘導半導体装置 | |
| JP5460504B2 (ja) | 半導体装置 | |
| JP3327571B2 (ja) | 半導体装置 | |
| JP4383250B2 (ja) | ショットキバリアダイオード及びその製造方法 | |
| JPH08264811A (ja) | ショットキーバリアダイオード | |
| JP3625380B2 (ja) | ショットキーバリア半導体装置およびその製法 | |
| JP2001144306A (ja) | ダイオードおよびその製造方法 | |
| JPH06177404A (ja) | 半導体ダイオード | |
| JP2005012150A (ja) | 静電誘導ダイオード |