JPH06176961A - 貫通形積層セラミックコンデンサ - Google Patents
貫通形積層セラミックコンデンサInfo
- Publication number
- JPH06176961A JPH06176961A JP4353428A JP35342892A JPH06176961A JP H06176961 A JPH06176961 A JP H06176961A JP 4353428 A JP4353428 A JP 4353428A JP 35342892 A JP35342892 A JP 35342892A JP H06176961 A JPH06176961 A JP H06176961A
- Authority
- JP
- Japan
- Prior art keywords
- internal electrode
- width
- side surfaces
- capacitor
- grounding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
(57)【要約】
【目的】貫通形積層セラミックコンデンサにおいて、コ
ンデンサ自体の構造を改良して共振周波数を高めたもの
を提供する。 【構成】接地用内部電極1が到達する2側面間の幅を横
幅Wとし、信号用内部電極2が到達する2側面間の幅を
縦幅Lとした場合、横幅W/縦幅Lの比を1/3以下に
した。
ンデンサ自体の構造を改良して共振周波数を高めたもの
を提供する。 【構成】接地用内部電極1が到達する2側面間の幅を横
幅Wとし、信号用内部電極2が到達する2側面間の幅を
縦幅Lとした場合、横幅W/縦幅Lの比を1/3以下に
した。
Description
【0001】
【産業上の利用分野】本発明は、高周波用貫通形積層セ
ラミックコンデンサに関する。
ラミックコンデンサに関する。
【0002】
【従来の技術および発明が解決しようとする課題】移動
体通信、衛星通信等の例を初めとして電子通信における
高周波、デジタル化は一つの傾向として定着してきてい
る。これに伴い、電子部品も高周波対応が盛んに行われ
てきた。コンデンサ素子については、かっての円盤形素
子から積層チップタイプに移行しており、これにより、
リード線が廃止された分の寄生インダクタンスの低減が
達成できるので、積層チップタイプへの移行は、高周波
対応という立場から考えると傾向に添ったものである。
すなわち、通常、コンデンサ素子の高周波側での使用限
界はこの寄生インダクタンスによって説明されることか
ら、積層チップタイプとすることは、高周波化に寄与す
ることになる。このことを以下に数式を用いて説明す
る。
体通信、衛星通信等の例を初めとして電子通信における
高周波、デジタル化は一つの傾向として定着してきてい
る。これに伴い、電子部品も高周波対応が盛んに行われ
てきた。コンデンサ素子については、かっての円盤形素
子から積層チップタイプに移行しており、これにより、
リード線が廃止された分の寄生インダクタンスの低減が
達成できるので、積層チップタイプへの移行は、高周波
対応という立場から考えると傾向に添ったものである。
すなわち、通常、コンデンサ素子の高周波側での使用限
界はこの寄生インダクタンスによって説明されることか
ら、積層チップタイプとすることは、高周波化に寄与す
ることになる。このことを以下に数式を用いて説明す
る。
【0003】コンデンサのインピーダンスZは、理想的
な場合、静電容量をC、信号周波数をf、複素記号をi
として、 Z=1/2πfCi (1) で記述される。しかしながら、実際にはリード線の有
無、電極の構造素子の実装方法などに応じてコンデンサ
素子は寄生インダクタンスを有し、また、それに応じた
純抵抗成分をも有する。従って、実際にはそのインピー
ダンスZは、寄生インダクタンスをLとし、純抵抗分を
Rとした場合、 Z=2πfLi+1/2πfCi+R (2) と記述できる。この式から分かるように、信号周波数が
低周波の場合は第1項の寄与は少なく、理想に近いと考
えられるが、周波数が上昇するにつれ、第1項の寄与が
顕著になり、もはやコンデンサとしては機能せず、むし
ろインダクターとして機能する領域に達する。このイン
ピーダンスの周波数特性を(2)式に従って考えると、
低周波側では周波数の上昇に伴いインピーダンスが単調
減少を示すが、 1/f=2π(LC)1/2 (3) を満たす共振周波数でインピーダンスの最小値Rを示
し、共振周波数以上では周波数の上昇に伴い単調増加を
示す。また、位相も共振周波数を前後に−i(1−δ)
からi(1+δ):(0<δ<1)に変化する。
な場合、静電容量をC、信号周波数をf、複素記号をi
として、 Z=1/2πfCi (1) で記述される。しかしながら、実際にはリード線の有
無、電極の構造素子の実装方法などに応じてコンデンサ
素子は寄生インダクタンスを有し、また、それに応じた
純抵抗成分をも有する。従って、実際にはそのインピー
ダンスZは、寄生インダクタンスをLとし、純抵抗分を
Rとした場合、 Z=2πfLi+1/2πfCi+R (2) と記述できる。この式から分かるように、信号周波数が
低周波の場合は第1項の寄与は少なく、理想に近いと考
えられるが、周波数が上昇するにつれ、第1項の寄与が
顕著になり、もはやコンデンサとしては機能せず、むし
ろインダクターとして機能する領域に達する。このイン
ピーダンスの周波数特性を(2)式に従って考えると、
低周波側では周波数の上昇に伴いインピーダンスが単調
減少を示すが、 1/f=2π(LC)1/2 (3) を満たす共振周波数でインピーダンスの最小値Rを示
し、共振周波数以上では周波数の上昇に伴い単調増加を
示す。また、位相も共振周波数を前後に−i(1−δ)
からi(1+δ):(0<δ<1)に変化する。
【0004】以上議論したように、コンデンサ素子にお
いては、高周波に対する性能の指標の一つに自己共振周
波数が広く使われている。前述のように、積層チップコ
ンデンサはリード線がなく、寄生インダクタンスが円盤
形コンデンサよりも小さい特長を有し、高周波化にとっ
て優れた特性を示す。しかしながら、この場合でも寄生
インダクタンスがあり、昨今の著しい高周波化のもとで
はやはり高周波側での限界が見えてきている。つまり、
自己共振周波数を上げるためになるべく静電容量の小さ
くてすむような回路設計がその対処法となっていて、お
おかたの目安として、1GHzでは10pF以下の定数のも
のを使うようになっている。
いては、高周波に対する性能の指標の一つに自己共振周
波数が広く使われている。前述のように、積層チップコ
ンデンサはリード線がなく、寄生インダクタンスが円盤
形コンデンサよりも小さい特長を有し、高周波化にとっ
て優れた特性を示す。しかしながら、この場合でも寄生
インダクタンスがあり、昨今の著しい高周波化のもとで
はやはり高周波側での限界が見えてきている。つまり、
自己共振周波数を上げるためになるべく静電容量の小さ
くてすむような回路設計がその対処法となっていて、お
おかたの目安として、1GHzでは10pF以下の定数のも
のを使うようになっている。
【0005】こうしたなかで、実開昭49−12736
号公報において、図1(A)の斜視図およびそのE−
E、F−F断面図である(B)、(C)に示す構造の貫
通形積層コンデンサが提案されている。この貫通形積層
コンデンサは、接地用内部電極1と信号用内部電極2と
が誘電体層3を挟んでほぼ直角に交差して1組以上積層
され、前記信号用内部電極2は誘電体層3を貫通し、相
対する2つ側面に到達して該2つの側面に形成した信号
用外部電極4、5に接続され、前記接地用内部電極1は
誘電体層3を貫通して前記2つの側面にそれぞれ隣接し
かつ相対する2つの側面に到達して該2面に形成された
接地用外部電極6に接続したものである。また、図2
は、該図1の構造をベースとして提案され、特公昭64
−10927号公報において開示されたもので、接地用
外部電極6をコンデンサの全周に形成したものである。
図1、図2に示す貫通形積層コンデンサは、従来の積層
セラミックコンデンサに比べて自己共振周波数が2倍程
度あり、高周波に用いるコンデンサとして優れている。
号公報において、図1(A)の斜視図およびそのE−
E、F−F断面図である(B)、(C)に示す構造の貫
通形積層コンデンサが提案されている。この貫通形積層
コンデンサは、接地用内部電極1と信号用内部電極2と
が誘電体層3を挟んでほぼ直角に交差して1組以上積層
され、前記信号用内部電極2は誘電体層3を貫通し、相
対する2つ側面に到達して該2つの側面に形成した信号
用外部電極4、5に接続され、前記接地用内部電極1は
誘電体層3を貫通して前記2つの側面にそれぞれ隣接し
かつ相対する2つの側面に到達して該2面に形成された
接地用外部電極6に接続したものである。また、図2
は、該図1の構造をベースとして提案され、特公昭64
−10927号公報において開示されたもので、接地用
外部電極6をコンデンサの全周に形成したものである。
図1、図2に示す貫通形積層コンデンサは、従来の積層
セラミックコンデンサに比べて自己共振周波数が2倍程
度あり、高周波に用いるコンデンサとして優れている。
【0006】本発明者は、上記した貫通形積層セラミッ
クコンデンサにおいて、コンデンサの基板に対する実装
構造によって共振周波数が著しく影響を受けることを見
いだしている。特に、コンデンサの接地用外部電極6を
基板の安定した接地回路にできるだけ近い距離で接続す
れば、100MHz以上の周波数領域では共振周波数を大
幅に上昇させうることを見いだしている。
クコンデンサにおいて、コンデンサの基板に対する実装
構造によって共振周波数が著しく影響を受けることを見
いだしている。特に、コンデンサの接地用外部電極6を
基板の安定した接地回路にできるだけ近い距離で接続す
れば、100MHz以上の周波数領域では共振周波数を大
幅に上昇させうることを見いだしている。
【0007】しかしながら、このような実装構造によっ
て共振周波数の上昇を図ることは、コンデンサやその他
の素子の実装時の配置等の制約を促すことになり、実施
上の困難を伴う場合もあるので、コンデンサ自体の構造
自体で共振周波数の上昇を図ることが好ましい。
て共振周波数の上昇を図ることは、コンデンサやその他
の素子の実装時の配置等の制約を促すことになり、実施
上の困難を伴う場合もあるので、コンデンサ自体の構造
自体で共振周波数の上昇を図ることが好ましい。
【0008】このような観点から、本発明は、貫通形積
層セラミックコンデンサにおいて、コンデンサ自体の構
造を改良して共振周波数を高めたものを提供することを
目的とするものである。
層セラミックコンデンサにおいて、コンデンサ自体の構
造を改良して共振周波数を高めたものを提供することを
目的とするものである。
【0009】
【課題を解決するための手段】本発明者の研究による
と、従来の貫通形積層セラミックコンデンサの場合、接
地用内部電極1の抵抗値が問題になり、接地用内部電極
1による高周波化のためのシールド効果が期待するほど
無いことを見いだした。すなわち、接地用内部電極の長
さが信号用内部電極の長さに比較して長い場合、接地用
内部電極によるシールド効果が充分に得られず、電磁界
成分が流出し、外部接地パターンと影響しあうものと考
えられる。そこで、本発明は、前記接地用内部電極が到
達する2側面間の幅を横幅とし、前記信号用内部電極が
到達する2側面間の幅を縦幅とした場合、横幅/縦幅の
比を1/3以下にしたこと特徴とする。
と、従来の貫通形積層セラミックコンデンサの場合、接
地用内部電極1の抵抗値が問題になり、接地用内部電極
1による高周波化のためのシールド効果が期待するほど
無いことを見いだした。すなわち、接地用内部電極の長
さが信号用内部電極の長さに比較して長い場合、接地用
内部電極によるシールド効果が充分に得られず、電磁界
成分が流出し、外部接地パターンと影響しあうものと考
えられる。そこで、本発明は、前記接地用内部電極が到
達する2側面間の幅を横幅とし、前記信号用内部電極が
到達する2側面間の幅を縦幅とした場合、横幅/縦幅の
比を1/3以下にしたこと特徴とする。
【0010】
【作用】前記接地用内部電極の長さを信号用内部電極の
長さに比較して短くすれば、接地用内部電極の抵抗値が
低くなり、これによりシールド効果が向上し、共振周波
数が高くなる。
長さに比較して短くすれば、接地用内部電極の抵抗値が
低くなり、これによりシールド効果が向上し、共振周波
数が高くなる。
【0011】
【実施例】特性測定を行うコンデンサの作製に当たって
は、積層セラミックコンデンサの作製技術を踏襲した。
すなわち、誘電体となる粉体を樹脂成分溶媒とともにス
ラリー状とし、このスラリーからドクターブレード法に
よってグリーシートを得た。このシートに貫通形積層コ
ンデンサとなるように、図3、4で示した接地用内部電
極1、信号用内部電極2をパラジュームペーストのスク
リーン印刷により形成した。印刷後のシートを適当な圧
力で積層し、素子1個ごとに分割し、その後焼成した。
その後、外部電極4〜6を形成してコンデンサを得た。
スクリーン印刷のパターンは、接地用内部電極1が到達
する2側面間の幅(側面の接地用外部電極6、6間の間
隔W:図1(C)参照)を横幅とし、前記信号用内部電
極2が到達する2側面間の幅(側面の信号用外部電極
4、5間の間隔L:図1(B)参照)を縦幅として、そ
の比が1/1、1/2、1/3、1/4、1/5となる
ように形成した。
は、積層セラミックコンデンサの作製技術を踏襲した。
すなわち、誘電体となる粉体を樹脂成分溶媒とともにス
ラリー状とし、このスラリーからドクターブレード法に
よってグリーシートを得た。このシートに貫通形積層コ
ンデンサとなるように、図3、4で示した接地用内部電
極1、信号用内部電極2をパラジュームペーストのスク
リーン印刷により形成した。印刷後のシートを適当な圧
力で積層し、素子1個ごとに分割し、その後焼成した。
その後、外部電極4〜6を形成してコンデンサを得た。
スクリーン印刷のパターンは、接地用内部電極1が到達
する2側面間の幅(側面の接地用外部電極6、6間の間
隔W:図1(C)参照)を横幅とし、前記信号用内部電
極2が到達する2側面間の幅(側面の信号用外部電極
4、5間の間隔L:図1(B)参照)を縦幅として、そ
の比が1/1、1/2、1/3、1/4、1/5となる
ように形成した。
【0012】試作したコンデンサの特性測定は、図3
(A)の平面図および(B)の側面図に示すように、絶
縁材でなる基板10に図4(A)に示すように、スルー
ホールを設けるか、あるいは図4(B)に示すようにス
ルーホールを設けないものを用いてコンデンサ9を実装
し、共振周波数を測定することにより行った。この基板
10は、その表面に導体膜でなるストリップライン1
1、12を形成し、裏面には接地層13を形成し、各ス
トリップライン11、12間に試作したコンデンサ9を
搭載し、各ストリップライン11、12の端部をSMA
コネクタ14、15に接続してなるものである。
(A)の平面図および(B)の側面図に示すように、絶
縁材でなる基板10に図4(A)に示すように、スルー
ホールを設けるか、あるいは図4(B)に示すようにス
ルーホールを設けないものを用いてコンデンサ9を実装
し、共振周波数を測定することにより行った。この基板
10は、その表面に導体膜でなるストリップライン1
1、12を形成し、裏面には接地層13を形成し、各ス
トリップライン11、12間に試作したコンデンサ9を
搭載し、各ストリップライン11、12の端部をSMA
コネクタ14、15に接続してなるものである。
【0013】なお、図4(A)、(B)の実装構造につ
いてより詳しく説明すると、図4(A)の例は、基板1
0上にコンデンサ9の接地用外部電極6に対応してそれ
ぞれ接地用パターン16を形成し、基板10の裏面の接
地層13と各接地用パターン16とを、接地用外部電極
6になるべく近い2箇所(接地用外部電極6から基板1
0の面方向に3mm以内とすることが好ましい)に設けた
スルーホール17により接続し、前記各接地用パターン
16にコンデンサ9の接地用外部電極6を半田18によ
って接続したものである。また、図4(B)は、スルー
ホール17を設けず、基板10の表面の接地用パターン
16を側面導体19を介して裏面の接地層13に接続し
た例であり、従来の実装構造を踏襲した構造である。
いてより詳しく説明すると、図4(A)の例は、基板1
0上にコンデンサ9の接地用外部電極6に対応してそれ
ぞれ接地用パターン16を形成し、基板10の裏面の接
地層13と各接地用パターン16とを、接地用外部電極
6になるべく近い2箇所(接地用外部電極6から基板1
0の面方向に3mm以内とすることが好ましい)に設けた
スルーホール17により接続し、前記各接地用パターン
16にコンデンサ9の接地用外部電極6を半田18によ
って接続したものである。また、図4(B)は、スルー
ホール17を設けず、基板10の表面の接地用パターン
16を側面導体19を介して裏面の接地層13に接続し
た例であり、従来の実装構造を踏襲した構造である。
【0014】前述のようにコンデンサの縦横の幅の比を
変え、また実装構造をそれぞれ、図4(A)、(B)の
ように変え、共振周波数を測定した。この測定にはマイ
クロ波ネットワークアナライザーを用いてS21パラメ
ーターの減衰特性から共振周波数を求めた。表1は試作
したコンデンサと共振周波数を示すもので、試料番号1
〜5の素子には誘電率55のものを用い、試料番号7に
ついては誘電率1000のものを用いた。また、試料番
号7のコンデンサの電極間距離は15μm、他のものは
20μmとした。また、図1(A)の実装構造をA、図
1(B)の実装構造をBで表す。 表1 試料 静電容量 内部 横/縦 縦×横×高さ 実装 共振周波数 番号 (pF) 形状 電極数 比 (mm) 構造 (MHz) 1 200 図1 16 1/1 1.2*1.2*0.5 A 4000 〃 B 2020 2 200 図1 16 1/2 1.6*0.8*0.5 A 4000 〃 B 2600 3 200 図1 16 1/3 1.8*0.6*0.5 A 4300 〃 B 4000 4 200 図1 16 1/4 2.0*0.5*0.5 A 4200 〃 B 4100 5 200 図1 8 1/3 3.0*1.0*0.5 A 3500 〃 B 3000 6 200 図2 16 1/3 1.8*0.6*0.5 A 4200 〃 B 4200 7 3300 図1 16 1/3 1.8*0.6*0.5 A 800 〃 B 780 上記の試験結果から次のことが判明した。前記横幅/縦
幅の比を1/3以下にすれば、実装構造の如何に関わら
ず共振周波数を高くすることができる。特にこの比を1
/4〜1/5にすることにより、最も良好な特性を示し
た。しかし、1/5未満になると、信号用内部電極2の
抵抗分が影響を及ぼし、共振周波数でのインピーダンス
の上昇を招いた。また、本発明の効果は、信号用電極2
の長さ(縦幅)が2.0mm以下の試料で特に顕著であ
った。
変え、また実装構造をそれぞれ、図4(A)、(B)の
ように変え、共振周波数を測定した。この測定にはマイ
クロ波ネットワークアナライザーを用いてS21パラメ
ーターの減衰特性から共振周波数を求めた。表1は試作
したコンデンサと共振周波数を示すもので、試料番号1
〜5の素子には誘電率55のものを用い、試料番号7に
ついては誘電率1000のものを用いた。また、試料番
号7のコンデンサの電極間距離は15μm、他のものは
20μmとした。また、図1(A)の実装構造をA、図
1(B)の実装構造をBで表す。 表1 試料 静電容量 内部 横/縦 縦×横×高さ 実装 共振周波数 番号 (pF) 形状 電極数 比 (mm) 構造 (MHz) 1 200 図1 16 1/1 1.2*1.2*0.5 A 4000 〃 B 2020 2 200 図1 16 1/2 1.6*0.8*0.5 A 4000 〃 B 2600 3 200 図1 16 1/3 1.8*0.6*0.5 A 4300 〃 B 4000 4 200 図1 16 1/4 2.0*0.5*0.5 A 4200 〃 B 4100 5 200 図1 8 1/3 3.0*1.0*0.5 A 3500 〃 B 3000 6 200 図2 16 1/3 1.8*0.6*0.5 A 4200 〃 B 4200 7 3300 図1 16 1/3 1.8*0.6*0.5 A 800 〃 B 780 上記の試験結果から次のことが判明した。前記横幅/縦
幅の比を1/3以下にすれば、実装構造の如何に関わら
ず共振周波数を高くすることができる。特にこの比を1
/4〜1/5にすることにより、最も良好な特性を示し
た。しかし、1/5未満になると、信号用内部電極2の
抵抗分が影響を及ぼし、共振周波数でのインピーダンス
の上昇を招いた。また、本発明の効果は、信号用電極2
の長さ(縦幅)が2.0mm以下の試料で特に顕著であ
った。
【0015】また、静電容量が10000pF以上のコン
デンサは、共振周波数が100MHzよりも小さく、横幅
/縦幅の比を1/3にした場合と1/1にした場合とで
同等の特性となった。このことから、本発明は、100
00pF未満の静電容量、または、100MHz以上の周波
数成分の除去を行う場合に効果的である。
デンサは、共振周波数が100MHzよりも小さく、横幅
/縦幅の比を1/3にした場合と1/1にした場合とで
同等の特性となった。このことから、本発明は、100
00pF未満の静電容量、または、100MHz以上の周波
数成分の除去を行う場合に効果的である。
【0016】
【発明の効果】本発明によれば、共振周波数の高い貫通
形積層セラミックコンデンサにおいて、より高い高周波
化の要求に応えることが可能となる。また、本発明にお
いては、コンデンサ自体の構造によって高周波化を達成
するため、コンデンサや他の素子の基板への実装構造に
対する制約を与えることがなく、汎用性がある。
形積層セラミックコンデンサにおいて、より高い高周波
化の要求に応えることが可能となる。また、本発明にお
いては、コンデンサ自体の構造によって高周波化を達成
するため、コンデンサや他の素子の基板への実装構造に
対する制約を与えることがなく、汎用性がある。
【図1】(A)は貫通形積層セラミックコンデンサの一
例を示す斜視図、(B)、(C)はそれぞれ(A)のE
−E、F−F断面図である。
例を示す斜視図、(B)、(C)はそれぞれ(A)のE
−E、F−F断面図である。
【図2】貫通形積層セラミックコンデンサの他の例を示
す斜視図である。
す斜視図である。
【図3】(A)、(B)はそれぞれ図1の実装構造のコ
ンデンサの特性測定に用いた基板の構成を示す平面図及
び側面図である。
ンデンサの特性測定に用いた基板の構成を示す平面図及
び側面図である。
【図4】(A)、(B)はそれぞれ本発明によるコンデ
ンサの特性試験に供した実装構造の例を示す断面図であ
る。
ンサの特性試験に供した実装構造の例を示す断面図であ
る。
1 接地用内部電極 2 信号用内部電極 3 誘電体層 4、5 信号用外部電極 6 接地用外部電極 9 コンデンサ 10 基板 11、12 ストリップライン 13 接地層 14、15 SMAコネクタ 16 接地用パターン 17 スルーホール 18 半田 W 横幅 L 縦幅
Claims (1)
- 【請求項1】接地用内部電極と信号用内部電極とが誘電
体層を挟んでほぼ直角に交差して1組以上積層され、前
記信号用内部電極は誘電体層を貫通し、コンデンサの相
対する2つ側面に到達して該2つの側面に形成した信号
用外部電極に接続され、前記接地用内部電極は誘電体層
を貫通し、前記2つの側面に隣接しかつ相対する2つの
側面に到達して少なくとも該2つの側面に形成された接
地用外部電極に接続されてなる貫通形積層セラミックコ
ンデンサにおいて、前記接地用内部電極が到達する2側
面間の幅を横幅とし、前記信号用内部電極が到達する2
側面間の幅を縦幅とした場合、横幅/縦幅の比を1/3
以下にしたこと特徴とする貫通形積層セラミックコンデ
ンサ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4353428A JPH06176961A (ja) | 1992-12-10 | 1992-12-10 | 貫通形積層セラミックコンデンサ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4353428A JPH06176961A (ja) | 1992-12-10 | 1992-12-10 | 貫通形積層セラミックコンデンサ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH06176961A true JPH06176961A (ja) | 1994-06-24 |
Family
ID=18430777
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4353428A Pending JPH06176961A (ja) | 1992-12-10 | 1992-12-10 | 貫通形積層セラミックコンデンサ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH06176961A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008193062A (ja) * | 2007-01-31 | 2008-08-21 | Samsung Electro-Mechanics Co Ltd | 積層型チップキャパシタ |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6083234U (ja) * | 1983-11-14 | 1985-06-08 | 株式会社ケンウッド | 積層コンデンサ |
JPH0115164Y2 (ja) * | 1981-12-11 | 1989-05-08 | ||
JPH0373422U (ja) * | 1989-11-22 | 1991-07-24 |
-
1992
- 1992-12-10 JP JP4353428A patent/JPH06176961A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0115164Y2 (ja) * | 1981-12-11 | 1989-05-08 | ||
JPS6083234U (ja) * | 1983-11-14 | 1985-06-08 | 株式会社ケンウッド | 積層コンデンサ |
JPH0373422U (ja) * | 1989-11-22 | 1991-07-24 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008193062A (ja) * | 2007-01-31 | 2008-08-21 | Samsung Electro-Mechanics Co Ltd | 積層型チップキャパシタ |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100890128B1 (ko) | 신호 전달 장치 및 배선 기판 형성 방법 | |
KR970003365B1 (ko) | 필터 및 필터 부착 전기 커넥터 | |
KR100970838B1 (ko) | 적층 세라믹 커패시터 | |
US8283990B2 (en) | Signal transmission communication unit and coupler | |
JPH07169649A (ja) | 積層貫通型コンデンサアレイ | |
US5227739A (en) | Voltage controlled oscillator having a resonator | |
JP3233302B2 (ja) | 貫通形積層セラミックコンデンサ | |
US9236184B2 (en) | Monolithic ceramic electronic component and method for manufacturing the same | |
US8027146B2 (en) | Electric circuit device enabling impedance reduction | |
JP5110807B2 (ja) | 積層コンデンサ | |
JP2004015706A (ja) | 伝送線路型ノイズフィルタ | |
US10581131B2 (en) | Ceramic filter with differential conductivity | |
JPH0653048A (ja) | チップ型lcフィルタ | |
JP4693588B2 (ja) | バンドパスフィルタ | |
KR20030084355A (ko) | 내장형 커패시터와 이를 포함하는 적층기판 | |
JPH0697701A (ja) | ローパスフィルタ | |
JPH06176961A (ja) | 貫通形積層セラミックコンデンサ | |
JPH06176959A (ja) | 貫通形積層セラミックコンデンサ | |
JPH06176960A (ja) | 貫通形積層セラミックコンデンサ | |
JP3061092B2 (ja) | バリスタ機能付きノイズフィルタブロック | |
JPH06176958A (ja) | 貫通形積層セラミックコンデンサの実装構造 | |
JP2000252164A (ja) | 積層セラミックフィルタ | |
CN217589384U (zh) | 滤波结构及电子设备 | |
JP2001326444A (ja) | チップ部品の実装基板 | |
JP2710904B2 (ja) | 積層型誘電体フィルタ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20020104 |