JPH06175825A - 演算装置 - Google Patents
演算装置Info
- Publication number
- JPH06175825A JPH06175825A JP4325686A JP32568692A JPH06175825A JP H06175825 A JPH06175825 A JP H06175825A JP 4325686 A JP4325686 A JP 4325686A JP 32568692 A JP32568692 A JP 32568692A JP H06175825 A JPH06175825 A JP H06175825A
- Authority
- JP
- Japan
- Prior art keywords
- look
- memory
- table memory
- address
- circuit device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Complex Calculations (AREA)
Abstract
(57)【要約】
【目的】 補間処理を行う半導体集積回路装置のピン数
を少なくすること。 【構成】 補間処理を行うための微分係数と近似値とが
互いに異なったアドレスに格納されたルックアップテー
ブル用メモリ1と、このルックアップテーブル用メモリ
1から微分係数と近似値を読み出して補間処理を行う半
導体集積回路装置2とからなる演算装置において、半導
体集積回路装置2の内部に、1回の補間処理の期間内で
ルックアップテーブル用メモリ1に対する読み出しアド
レスを順次切り替えて微分係数と近似値を時分割的に読
み出すためのアドレス制御手段3を設ける。
を少なくすること。 【構成】 補間処理を行うための微分係数と近似値とが
互いに異なったアドレスに格納されたルックアップテー
ブル用メモリ1と、このルックアップテーブル用メモリ
1から微分係数と近似値を読み出して補間処理を行う半
導体集積回路装置2とからなる演算装置において、半導
体集積回路装置2の内部に、1回の補間処理の期間内で
ルックアップテーブル用メモリ1に対する読み出しアド
レスを順次切り替えて微分係数と近似値を時分割的に読
み出すためのアドレス制御手段3を設ける。
Description
【0001】
【産業上の利用分野】本発明は、半導体集積回路装置に
より、ルックアップテーブルに格納されているデータを
用いて多項式による補間処理を行う演算装置に関する。
より、ルックアップテーブルに格納されているデータを
用いて多項式による補間処理を行う演算装置に関する。
【0002】
【従来の技術】液体や固体或いは高分子などの挙動を、
それらを構成する原子の動きの結果として考え、その動
きを計算機でシミュレーションして研究する分野は分子
動力学と呼ばれる。分子動力学では原子または分子を粒
子と考え、それらの粒子間に働く力を計算し、微小時間
後の粒子の位置を計算する。この計算を繰り返して各粒
子の軌跡を求め、その結果としての物質の性質などを計
算する。従って分子動力学では、粒子間に働く力は必ず
計算しなければならない物理量である。
それらを構成する原子の動きの結果として考え、その動
きを計算機でシミュレーションして研究する分野は分子
動力学と呼ばれる。分子動力学では原子または分子を粒
子と考え、それらの粒子間に働く力を計算し、微小時間
後の粒子の位置を計算する。この計算を繰り返して各粒
子の軌跡を求め、その結果としての物質の性質などを計
算する。従って分子動力学では、粒子間に働く力は必ず
計算しなければならない物理量である。
【0003】分子動力学において力の計算を行う場合に
は、1次或いは2次補間といった多項式による補間処理
が行われる。この多項式による補間処理を行う装置とし
ては、たとえば、微分係数や近似値が予め格納されてい
るルックアップテーブルを使用して補間処理を行う装置
が知られている。
は、1次或いは2次補間といった多項式による補間処理
が行われる。この多項式による補間処理を行う装置とし
ては、たとえば、微分係数や近似値が予め格納されてい
るルックアップテーブルを使用して補間処理を行う装置
が知られている。
【0004】従来、1次或いは2次補間といった多項式
による補間処理を行う際に、図17のように微分係数と
近似値は、それぞれ別々のルックアップテーブル用メモ
リA,B中におかれていて、補間処理部では微分係数と
近似値を各々のデータバスを使って同時に読み出してい
た。たとえば、1次補間を行う場合には、近似値を
fi 、微分係数をfi ' 、入力を(x−xi )とすると
き、補間した値f(x)は、次式で表される。
による補間処理を行う際に、図17のように微分係数と
近似値は、それぞれ別々のルックアップテーブル用メモ
リA,B中におかれていて、補間処理部では微分係数と
近似値を各々のデータバスを使って同時に読み出してい
た。たとえば、1次補間を行う場合には、近似値を
fi 、微分係数をfi ' 、入力を(x−xi )とすると
き、補間した値f(x)は、次式で表される。
【0005】f(x)= fi +(x−xi )×fi ' メモリAには微分係数fi ' が格納され、メモリBには
近似値fi が格納されており、メモリAから読み出され
た微分係数fi ' と入力(x−xi )とが乗算器Cによ
り乗算される。乗算器Cの出力(x−xi )×fi '
は、メモリBからディレイ回路Dを介して供給される近
似値fi と加算器Eで加算され補間した値f(x)が求
められる。
近似値fi が格納されており、メモリAから読み出され
た微分係数fi ' と入力(x−xi )とが乗算器Cによ
り乗算される。乗算器Cの出力(x−xi )×fi '
は、メモリBからディレイ回路Dを介して供給される近
似値fi と加算器Eで加算され補間した値f(x)が求
められる。
【0006】しかしながら補間処理部を半導体集積回路
装置化する場合、図17に示される従来の構成では、二
つのメモリA,Bからそれぞれデータ入出力用のピンを
導出しなければならず、半導体集積回路装置のピン数が
多くなるので、価格が高価なものとなる。また、微分係
数と近似値を同時に読み出す場合、乗算器Cで遅延が生
じるため、加算器Eでの入力のタイミングを合わせるた
めにディレイ回路Dを設ける必要がある。ディレイ回路
Dでの遅延時間は短すぎても長すぎても不都合であるの
で回路設計が面倒となる。
装置化する場合、図17に示される従来の構成では、二
つのメモリA,Bからそれぞれデータ入出力用のピンを
導出しなければならず、半導体集積回路装置のピン数が
多くなるので、価格が高価なものとなる。また、微分係
数と近似値を同時に読み出す場合、乗算器Cで遅延が生
じるため、加算器Eでの入力のタイミングを合わせるた
めにディレイ回路Dを設ける必要がある。ディレイ回路
Dでの遅延時間は短すぎても長すぎても不都合であるの
で回路設計が面倒となる。
【0007】
【発明が解決しようとする課題】本発明は、上述した事
情に鑑みてなされたもので、補間処理を行う半導体集積
回路装置のピン数を少なくすることを目的とする。ま
た、アナログ的な時間設定が必要なディレイ回路を不要
とすることを目的とする。
情に鑑みてなされたもので、補間処理を行う半導体集積
回路装置のピン数を少なくすることを目的とする。ま
た、アナログ的な時間設定が必要なディレイ回路を不要
とすることを目的とする。
【0008】
【課題を解決するための手段】本発明の演算装置は、前
記目的を達成するため、補間処理を行うための微分係数
と近似値とが互いに異なったアドレスに格納されたルッ
クアップテーブル用メモリと、該ルックアップテーブル
用メモリから前記微分係数と近似値を読み出して補間処
理を行う半導体集積回路装置とからなる演算装置におい
て、前記半導体集積回路装置の内部に、1回の補間処理
の期間内で前記ルックアップテーブル用メモリに対する
読み出しアドレスを順次切り替えて前記微分係数と近似
値を時分割的に読み出すためのアドレス制御手段を設け
たことを特徴とする。
記目的を達成するため、補間処理を行うための微分係数
と近似値とが互いに異なったアドレスに格納されたルッ
クアップテーブル用メモリと、該ルックアップテーブル
用メモリから前記微分係数と近似値を読み出して補間処
理を行う半導体集積回路装置とからなる演算装置におい
て、前記半導体集積回路装置の内部に、1回の補間処理
の期間内で前記ルックアップテーブル用メモリに対する
読み出しアドレスを順次切り替えて前記微分係数と近似
値を時分割的に読み出すためのアドレス制御手段を設け
たことを特徴とする。
【0009】
【作用】補間処理を行う際には、先ずアドレス制御手段
によりルックアップテーブル用メモリの微分係数が格納
されたアドレスがアクセスされ、微分係数が読み出され
る。この微分係数は、たとえば、入力と乗算され乗算結
果は一時ラッチされる。次に、ルックアップテーブル用
メモリの近似値が読み出され、ラッチされている乗算結
果と加算され補間処理が終了する。微分係数と近似値は
ルックアップテーブル用メモリの共通のデータバスから
読み出されるので、半導体集積回路装置から導出される
ピンの数は減少する。
によりルックアップテーブル用メモリの微分係数が格納
されたアドレスがアクセスされ、微分係数が読み出され
る。この微分係数は、たとえば、入力と乗算され乗算結
果は一時ラッチされる。次に、ルックアップテーブル用
メモリの近似値が読み出され、ラッチされている乗算結
果と加算され補間処理が終了する。微分係数と近似値は
ルックアップテーブル用メモリの共通のデータバスから
読み出されるので、半導体集積回路装置から導出される
ピンの数は減少する。
【0010】
【実施例】以下、図面を参照しながら実施例に基づいて
本発明の特徴を具体的に説明する。
本発明の特徴を具体的に説明する。
【0011】図1は本発明の第1の実施例の原理的な構
成を示すブロック図である。本発明の第1の実施例にお
いては、ルックアップテーブル用メモリ (図中、LUT
用メモリで示す)1に微分係数と近似値の双方がそれぞ
れ異なったアドレスに格納されており、このルックアッ
プテーブル用メモリ1から補間処理用半導体集積回路装
置2が微分係数と近似値を読み出す際に、最初に微分係
数,続いて近似値の順序でデータを読み出せるように補
間処理用半導体集積回路装置2内部にアドレス制御手段
3を備えている。
成を示すブロック図である。本発明の第1の実施例にお
いては、ルックアップテーブル用メモリ (図中、LUT
用メモリで示す)1に微分係数と近似値の双方がそれぞ
れ異なったアドレスに格納されており、このルックアッ
プテーブル用メモリ1から補間処理用半導体集積回路装
置2が微分係数と近似値を読み出す際に、最初に微分係
数,続いて近似値の順序でデータを読み出せるように補
間処理用半導体集積回路装置2内部にアドレス制御手段
3を備えている。
【0012】ここでは1次補間を行う場合を例として第
1の実施例の動作を説明する。1次補間公式は、Tay
lor級数 f(x)=fi +fi ’(x−xi )+fi ''(x−xi )2 /2+・・・ を第2項までで打ち切ってfi ’を fi ’=(fi+1 −fi )/h と近似することで得られる。ここでhは基点の間隔であ
る。1次補間は等間隔hで並んだ基点iにおける微分係
数fi ’と基点iとi+1の間の点xまでの間隔dx=
(x−xi )の乗算を行った後、乗算結果に近似値fi
を加えるものである。
1の実施例の動作を説明する。1次補間公式は、Tay
lor級数 f(x)=fi +fi ’(x−xi )+fi ''(x−xi )2 /2+・・・ を第2項までで打ち切ってfi ’を fi ’=(fi+1 −fi )/h と近似することで得られる。ここでhは基点の間隔であ
る。1次補間は等間隔hで並んだ基点iにおける微分係
数fi ’と基点iとi+1の間の点xまでの間隔dx=
(x−xi )の乗算を行った後、乗算結果に近似値fi
を加えるものである。
【0013】図2は、補間処理用半導体集積回路装置2
の内部に設けられた1次補間回路の構成例を示すブロッ
ク図である。微分係数fi ' と入力(x−xi )とが乗
算器2aにより乗算される。乗算器2aの出力p=(x
−xi )×fi ' は、近似値fi と加算器2bで加算さ
れ補間した値f(x)が求められる。
の内部に設けられた1次補間回路の構成例を示すブロッ
ク図である。微分係数fi ' と入力(x−xi )とが乗
算器2aにより乗算される。乗算器2aの出力p=(x
−xi )×fi ' は、近似値fi と加算器2bで加算さ
れ補間した値f(x)が求められる。
【0014】図1及び図2に示す回路における処理の手
順は次のようになる。先ず最初のステップでは、アドレ
ス制御手段3が微分係数のアドレスをアドレスバスから
出力してルックアップテーブル用メモリ1から微分係数
fi ’をデータバスを通して取り出して、乗算器2aに
よりこの微分係数fi ’と間隔dx=(x−xi )の乗
算を行う。第2ステップでは、乗算結果をラッチすると
同時に、アドレス制御手段3が近似値のアドレスを出力
してルックアップテーブル用メモリ1から近似値fi を
取り出して、加算器2bによりラッチされた乗算結果と
近似値fi との間で加算を行い、1次補間結果f(x)
が得られる。以上のタイミングチャートを図3に示す。
ここではf(x)を第3ステップでラッチしている。
順は次のようになる。先ず最初のステップでは、アドレ
ス制御手段3が微分係数のアドレスをアドレスバスから
出力してルックアップテーブル用メモリ1から微分係数
fi ’をデータバスを通して取り出して、乗算器2aに
よりこの微分係数fi ’と間隔dx=(x−xi )の乗
算を行う。第2ステップでは、乗算結果をラッチすると
同時に、アドレス制御手段3が近似値のアドレスを出力
してルックアップテーブル用メモリ1から近似値fi を
取り出して、加算器2bによりラッチされた乗算結果と
近似値fi との間で加算を行い、1次補間結果f(x)
が得られる。以上のタイミングチャートを図3に示す。
ここではf(x)を第3ステップでラッチしている。
【0015】図4は、本発明の第1の実施例の具体的な
構成を示すブロック図である。また図5は、この場合の
ルックアップテーブル用メモリ1中のデータの配列を示
す図である。図5に示すように、偶数アドレスには微分
値f0',・・・が格納され、奇数アドレスには近似値f
0 ,・・・が格納されている。ルックアップテーブル用
メモリ1は、128Kワード×32ビットの容量がある
ものとする。基点間隔hを2-8とする。ルックアップテ
ーブルに入力される点xの値を表すデータのフォーマッ
トを図6に示す。点xの値の内2-8を示すビットをLS
B、27 を示すビットをMSBとする基点iの値x
M が、フリップフロップ4に書き込まれる。次に、フリ
ップフロップ4の出力を上位16ビットアドレス、トグ
ルフリップフロップ5の出力を最下位ビットアドレスと
してルックアップテーブル用メモリ1よりデータをデー
タバスインターフェイス9を介して読み込む。この際、
トグルフリップフロップ5の出力は「0」から「1」に
変化するので最初のサイクルで偶数アドレスのデータ即
ち微分係数が読み込まれ、第2サイクルで奇数アドレス
のデータ即ち近似値が読み込まれる。最初のサイクルで
乗算器7において微分係数と点xの値の内2-9を示すビ
ット以下のデータxL との間で乗算が行われる。乗算結
果は第2サイクルの最初にフリップフロップ6にラッチ
される。第2サイクルでは、加算器8において、フリッ
プフロップ6にラッチされたデータとルックアップテー
ブル用メモリ1からデータバスインターフェイス9を介
して読み出された近似値との間で加算が行われ1次補間
結果f(x)が得られる。
構成を示すブロック図である。また図5は、この場合の
ルックアップテーブル用メモリ1中のデータの配列を示
す図である。図5に示すように、偶数アドレスには微分
値f0',・・・が格納され、奇数アドレスには近似値f
0 ,・・・が格納されている。ルックアップテーブル用
メモリ1は、128Kワード×32ビットの容量がある
ものとする。基点間隔hを2-8とする。ルックアップテ
ーブルに入力される点xの値を表すデータのフォーマッ
トを図6に示す。点xの値の内2-8を示すビットをLS
B、27 を示すビットをMSBとする基点iの値x
M が、フリップフロップ4に書き込まれる。次に、フリ
ップフロップ4の出力を上位16ビットアドレス、トグ
ルフリップフロップ5の出力を最下位ビットアドレスと
してルックアップテーブル用メモリ1よりデータをデー
タバスインターフェイス9を介して読み込む。この際、
トグルフリップフロップ5の出力は「0」から「1」に
変化するので最初のサイクルで偶数アドレスのデータ即
ち微分係数が読み込まれ、第2サイクルで奇数アドレス
のデータ即ち近似値が読み込まれる。最初のサイクルで
乗算器7において微分係数と点xの値の内2-9を示すビ
ット以下のデータxL との間で乗算が行われる。乗算結
果は第2サイクルの最初にフリップフロップ6にラッチ
される。第2サイクルでは、加算器8において、フリッ
プフロップ6にラッチされたデータとルックアップテー
ブル用メモリ1からデータバスインターフェイス9を介
して読み出された近似値との間で加算が行われ1次補間
結果f(x)が得られる。
【0016】以上述べたように、第1の実施例によれ
ば、微分係数と近似値は、同じデータバスを介してルッ
クアップテーブル用メモリ1から時分割的に読み出され
るので、補間処理を行う半導体集積回路装置2のピン数
を少なくすることができる。また半導体集積回路装置2
にデータを予め決められた一定の時間だけ遅延させる精
密な遅延回路が必要ないので、少ないトランジスタ数で
半導体集積回路装置2を実現することができる。
ば、微分係数と近似値は、同じデータバスを介してルッ
クアップテーブル用メモリ1から時分割的に読み出され
るので、補間処理を行う半導体集積回路装置2のピン数
を少なくすることができる。また半導体集積回路装置2
にデータを予め決められた一定の時間だけ遅延させる精
密な遅延回路が必要ないので、少ないトランジスタ数で
半導体集積回路装置2を実現することができる。
【0017】上述した第1の実施例においては、ルック
アップテーブルの基点の間隔は固定とされている。その
ため、補間計算の精度を上げるためには、ルックアップ
テーブルを構成するメモリの量を増やす必要がある。し
かし、例えばレナード・ジョーンズポテンシャルのよう
にある一部の領域で関数の傾きが極端に大きい場合、そ
の一部の領域における補間計算の精度を上げるために全
領域においてルックアップテーブルの基点の間隔を小さ
くしなければならないので、メモリの量がかなり大きく
なってしまう。
アップテーブルの基点の間隔は固定とされている。その
ため、補間計算の精度を上げるためには、ルックアップ
テーブルを構成するメモリの量を増やす必要がある。し
かし、例えばレナード・ジョーンズポテンシャルのよう
にある一部の領域で関数の傾きが極端に大きい場合、そ
の一部の領域における補間計算の精度を上げるために全
領域においてルックアップテーブルの基点の間隔を小さ
くしなければならないので、メモリの量がかなり大きく
なってしまう。
【0018】そこで、以下に示す第2の実施例において
は、少ないメモリ量でも計算精度の良い補間計算が行え
るように、入力の値が位置する領域に応じてルックアッ
プテーブル自体を切り換えるようにしている。
は、少ないメモリ量でも計算精度の良い補間計算が行え
るように、入力の値が位置する領域に応じてルックアッ
プテーブル自体を切り換えるようにしている。
【0019】図7は、本発明の第2の実施例の原理的な
構成を示すブロック図である。第2の実施例の半導体集
積回路装置は、ルックアップテーブル用メモリ11と、
入力データをラッチするフリップフロップ12と、与え
られた値がどの領域にあるのかを判定するための領域判
定手段13と、領域によりメモリ11内のルックアップ
テーブルを参照するためのアドレスとなるビットの位置
を切り替えるビット位置切り替え手段14を備えてい
る。
構成を示すブロック図である。第2の実施例の半導体集
積回路装置は、ルックアップテーブル用メモリ11と、
入力データをラッチするフリップフロップ12と、与え
られた値がどの領域にあるのかを判定するための領域判
定手段13と、領域によりメモリ11内のルックアップ
テーブルを参照するためのアドレスとなるビットの位置
を切り替えるビット位置切り替え手段14を備えてい
る。
【0020】第2の実施例においては、領域判定手段1
3は与えられた値がどの領域にあるのかを判定して、結
果をビット位置切り替え手段14に出力する。ビット位
置切り替え手段14では領域判定手段13の判定結果を
基に、ルックアップテーブル用メモリ2を参照するため
のアドレスとなるビットの位置を変える。関数の傾きが
大きい領域では基点の間隔を小さくするようにアドレス
となるビットの位置を変え、関数の傾きが小さい領域で
は基点の間隔を大きくするようにアドレスとなるビット
の位置を変えることで、基点の間隔が全領域で等しい場
合に比べてルックアップテーブルのメモリ量が同一でも
補間計算の精度を上げることができる。
3は与えられた値がどの領域にあるのかを判定して、結
果をビット位置切り替え手段14に出力する。ビット位
置切り替え手段14では領域判定手段13の判定結果を
基に、ルックアップテーブル用メモリ2を参照するため
のアドレスとなるビットの位置を変える。関数の傾きが
大きい領域では基点の間隔を小さくするようにアドレス
となるビットの位置を変え、関数の傾きが小さい領域で
は基点の間隔を大きくするようにアドレスとなるビット
の位置を変えることで、基点の間隔が全領域で等しい場
合に比べてルックアップテーブルのメモリ量が同一でも
補間計算の精度を上げることができる。
【0021】図8は、第2の実施例の詳細な構成を示す
ブロック図である。なお、第1の実施例と対応する部分
には同一符号を付している。ここではレナード・ジョー
ンズポテンシャルによる力の計算F(x)=12×
(x)-13 −6×(x)-7を1次補間により行う際に、
与えられた点xが0≦x<8の領域において基点間隔h
=2-12 、8≦x<256の領域において基点間隔h=
2-7と切り替える場合を例として説明する。
ブロック図である。なお、第1の実施例と対応する部分
には同一符号を付している。ここではレナード・ジョー
ンズポテンシャルによる力の計算F(x)=12×
(x)-13 −6×(x)-7を1次補間により行う際に、
与えられた点xが0≦x<8の領域において基点間隔h
=2-12 、8≦x<256の領域において基点間隔h=
2-7と切り替える場合を例として説明する。
【0022】フリップフロップ12では、点xの値を保
持している。点xの値を示すデータのフォーマットを図
9に示す。ルックアップテーブル用メモリ11は、12
8Kワード×32ビット構成のメモリであるが、第1の
実施例で説明したように、補間処理を行うためには、1
つの基点に対して近似値と微分係数の2つのデータが必
要なので、基点の数即ちテーブルのエントリー数は64
Kワードである。ルックアップテーブル用メモリ11の
データの配列例を図10に示す。
持している。点xの値を示すデータのフォーマットを図
9に示す。ルックアップテーブル用メモリ11は、12
8Kワード×32ビット構成のメモリであるが、第1の
実施例で説明したように、補間処理を行うためには、1
つの基点に対して近似値と微分係数の2つのデータが必
要なので、基点の数即ちテーブルのエントリー数は64
Kワードである。ルックアップテーブル用メモリ11の
データの配列例を図10に示す。
【0023】領域判定手段13ではフリップフロップ1
2の出力を評価して、0≦x<8の場合には「0」を、
8≦x<256の場合には「1」を出力する。領域判定
手段13の構成図を図11に示す。
2の出力を評価して、0≦x<8の場合には「0」を、
8≦x<256の場合には「1」を出力する。領域判定
手段13の構成図を図11に示す。
【0024】ビット位置切り替え手段14では領域判定
手段13の出力信号SELに基づいてアドレスバスに出
力するビットの位置を切り替える。すなわち、領域判定
手段13の出力SELが「0」の場合、アドレスバスの
最上位ビットA16には「0」が、ビットA15〜A1
にはフリップフロップ12からのデータビットB25〜
B11が出力される。またビットB10〜B0は乗算器
8の入力となる。領域判定手段13の出力SELが
「1」の場合、アドレスバスの最上位ビットA16には
「1」が、ビットA15〜A1にはビットB30〜B1
6が出力される。またB15〜B0は乗算器8の入力と
なる。
手段13の出力信号SELに基づいてアドレスバスに出
力するビットの位置を切り替える。すなわち、領域判定
手段13の出力SELが「0」の場合、アドレスバスの
最上位ビットA16には「0」が、ビットA15〜A1
にはフリップフロップ12からのデータビットB25〜
B11が出力される。またビットB10〜B0は乗算器
8の入力となる。領域判定手段13の出力SELが
「1」の場合、アドレスバスの最上位ビットA16には
「1」が、ビットA15〜A1にはビットB30〜B1
6が出力される。またB15〜B0は乗算器8の入力と
なる。
【0025】ビット位置切り替え手段14の構成図を図
12に示す。セレクター15a〜15oは、S入力が
「0」の場合、Z出力からB入力の値を出力し、S入力
が「1」の場合、Z出力からA入力の値を出力する。図
8に示すトグルフリップフロップ5の出力は、アドレス
バスの最下位ビットA0を通してルックアップテーブル
用メモリ11に入力される。第1の実施例と同様に、ト
グルフリップフロップ5の出力が「0」のときには微分
係数が、出力が「1」のときには近似値が選択される。
ルックアップテーブル用メモリ11からデータバス及び
データバスインターフェイス9を通して読み出した微分
係数fi ’と、ビット位置切り替え手段14からのビッ
トL15−L0は乗算器7において乗算が行われて乗算
結果はフリップフロップ6でラッチされ、この乗算結果
と、微分係数fi ’に続いてルックアップテーブル用メ
モリ11から読み出された近似値fi は加算器8におい
て加算が行われ、最終的な力f(x)が得られる。
12に示す。セレクター15a〜15oは、S入力が
「0」の場合、Z出力からB入力の値を出力し、S入力
が「1」の場合、Z出力からA入力の値を出力する。図
8に示すトグルフリップフロップ5の出力は、アドレス
バスの最下位ビットA0を通してルックアップテーブル
用メモリ11に入力される。第1の実施例と同様に、ト
グルフリップフロップ5の出力が「0」のときには微分
係数が、出力が「1」のときには近似値が選択される。
ルックアップテーブル用メモリ11からデータバス及び
データバスインターフェイス9を通して読み出した微分
係数fi ’と、ビット位置切り替え手段14からのビッ
トL15−L0は乗算器7において乗算が行われて乗算
結果はフリップフロップ6でラッチされ、この乗算結果
と、微分係数fi ’に続いてルックアップテーブル用メ
モリ11から読み出された近似値fi は加算器8におい
て加算が行われ、最終的な力f(x)が得られる。
【0026】以上の説明から明らかなように、第2の実
施例によれば、計算装置内部に領域判定手段13および
ビット位置切り替え手段14を設け、領域判定手段の結
果に従ってビット位置を切り替えることにより、ルック
アップテーブル用メモリ量を増大させることなく関数の
傾きの大きい領域の基点間隔を小さくすることができ
る。これにより補間計算の誤差が小さくなるいう効果が
ある。
施例によれば、計算装置内部に領域判定手段13および
ビット位置切り替え手段14を設け、領域判定手段の結
果に従ってビット位置を切り替えることにより、ルック
アップテーブル用メモリ量を増大させることなく関数の
傾きの大きい領域の基点間隔を小さくすることができ
る。これにより補間計算の誤差が小さくなるいう効果が
ある。
【0027】さて、先に説明した第1の実施例において
は、分子動力学における粒子に働く力を計算する場合に
は、一つの多項式に基づく補間処理を行っているが、場
合によっては性質の異なる二つの力の和の形で求める必
要が生じる場合がある。たとえば、電解質水溶液等の系
の粒子iに働く力Fi はファンデルワールス力Ff とク
ーロン力Fc の和Ff +Fc で表される。従来、Ff と
Fc を分子動力学計算装置により計算する場合、それぞ
れの関数ごとにルックアップテーブルを持っている。
は、分子動力学における粒子に働く力を計算する場合に
は、一つの多項式に基づく補間処理を行っているが、場
合によっては性質の異なる二つの力の和の形で求める必
要が生じる場合がある。たとえば、電解質水溶液等の系
の粒子iに働く力Fi はファンデルワールス力Ff とク
ーロン力Fc の和Ff +Fc で表される。従来、Ff と
Fc を分子動力学計算装置により計算する場合、それぞ
れの関数ごとにルックアップテーブルを持っている。
【0028】また、レナード・ジョーンズポテンシャル
によるファンデルワールス力のように次数の高い関数
と、エワルドの方法によるクーロン力のように次数の低
い関数の補間による計算誤差を同程度にするには、次数
の高い関数のためにはかなり大きなルックアップテーブ
ルを用意する必要がある。このため、大量のルックアッ
プテーブル用メモリが必要とされるので、計算装置はコ
スト的に高価なものになる。
によるファンデルワールス力のように次数の高い関数
と、エワルドの方法によるクーロン力のように次数の低
い関数の補間による計算誤差を同程度にするには、次数
の高い関数のためにはかなり大きなルックアップテーブ
ルを用意する必要がある。このため、大量のルックアッ
プテーブル用メモリが必要とされるので、計算装置はコ
スト的に高価なものになる。
【0029】そこで、以下に説明する第3の実施例にお
いては、分子動力学の計算を行う際に、複数のルックア
ップテーブルを一つの大きなルックアップテーブルとし
て使用することで補間による関数計算の誤差を少なくす
ると同時にルックアップテーブルのメモリ量を少なくし
ている。
いては、分子動力学の計算を行う際に、複数のルックア
ップテーブルを一つの大きなルックアップテーブルとし
て使用することで補間による関数計算の誤差を少なくす
ると同時にルックアップテーブルのメモリ量を少なくし
ている。
【0030】図13は、本発明の第3の実施例を示すブ
ロック図である。なお、第1及び第2の実施例と対応す
る部分には、同一符号を付している。第3の実施例は、
分子動力学シミュレーションを行うための計算装置にお
いて、ルックアップテーブル用メモリ21内に設けられ
た一つのルックアップテーブルを複数のルックアップテ
ーブルとして使用可能とするためのアドレス制御手段2
2と、複数のルックアップテーブルの中のどれを使用す
るのかを選択するためのコントロールレジスタ23を備
えている。
ロック図である。なお、第1及び第2の実施例と対応す
る部分には、同一符号を付している。第3の実施例は、
分子動力学シミュレーションを行うための計算装置にお
いて、ルックアップテーブル用メモリ21内に設けられ
た一つのルックアップテーブルを複数のルックアップテ
ーブルとして使用可能とするためのアドレス制御手段2
2と、複数のルックアップテーブルの中のどれを使用す
るのかを選択するためのコントロールレジスタ23を備
えている。
【0031】第3の実施例においては、コントロールレ
ジスタ23に設定された値により、アドレス制御手段2
2においてルックアップテーブル用メモリ21を参照す
るためのアドレス値を修飾する。これによりルックアッ
プテーブル用メモリ21全体をひとつのルックアップテ
ーブルとして使用することや、複数のルックアップテー
ブルに分割して使用することが可能となる。エワルドの
方法によるクーロン力の計算のように複数の関数計算を
行う場合、ルックアップテーブル用メモリ21を複数の
ルックアップテーブルに分割して使用出来るようにコン
トロールレジスタ23の値を設定する。一方、レナード
・ジョーンズポテンシャルによるファンデルワールス力
の計算のように次数の高い関数の場合、ルックアップテ
ーブル用メモリ21全体を一つのルックアップテーブル
として使用出来るようにコントロールレジスタ23の値
を設定する。
ジスタ23に設定された値により、アドレス制御手段2
2においてルックアップテーブル用メモリ21を参照す
るためのアドレス値を修飾する。これによりルックアッ
プテーブル用メモリ21全体をひとつのルックアップテ
ーブルとして使用することや、複数のルックアップテー
ブルに分割して使用することが可能となる。エワルドの
方法によるクーロン力の計算のように複数の関数計算を
行う場合、ルックアップテーブル用メモリ21を複数の
ルックアップテーブルに分割して使用出来るようにコン
トロールレジスタ23の値を設定する。一方、レナード
・ジョーンズポテンシャルによるファンデルワールス力
の計算のように次数の高い関数の場合、ルックアップテ
ーブル用メモリ21全体を一つのルックアップテーブル
として使用出来るようにコントロールレジスタ23の値
を設定する。
【0032】以下、図13に示す第3の実施例について
詳細に説明する。
詳細に説明する。
【0033】ここではエワルドの方法によるクーロン力
の計算とレナード・ジョーンズポテンシャルによる力の
計算を1次補間により行う場合を例として説明する。ル
ックアップテーブル用メモリ21は、256Kワード×
32ビット構成のメモリであるが、先に説明したよう
に、1次補間による計算を行う場合に1つの基点に対し
て近似値と微分係数の2つのデータが必要なので、基点
の数即ちテーブルのエントリー数は全部で128K個で
ある。3ビットのコントロールレジスタ23の出力SE
L2〜0が「000」の場合00000H〜0FFFF
H、「001」の場合10000H〜1FFFFH、
「010」の場合20000H〜2FFFFH、「01
1」の場合30000H〜3FFFFH、「100」の
場合00000H〜3FFFFHの範囲のアドレスのデ
ータにアクセスできるように、アドレス制御手段22で
バスB31〜0からの入力値を修飾する。
の計算とレナード・ジョーンズポテンシャルによる力の
計算を1次補間により行う場合を例として説明する。ル
ックアップテーブル用メモリ21は、256Kワード×
32ビット構成のメモリであるが、先に説明したよう
に、1次補間による計算を行う場合に1つの基点に対し
て近似値と微分係数の2つのデータが必要なので、基点
の数即ちテーブルのエントリー数は全部で128K個で
ある。3ビットのコントロールレジスタ23の出力SE
L2〜0が「000」の場合00000H〜0FFFF
H、「001」の場合10000H〜1FFFFH、
「010」の場合20000H〜2FFFFH、「01
1」の場合30000H〜3FFFFH、「100」の
場合00000H〜3FFFFHの範囲のアドレスのデ
ータにアクセスできるように、アドレス制御手段22で
バスB31〜0からの入力値を修飾する。
【0034】アドレス制御手段22の構成図を図14に
示す。図14の2入力セレクタ24a〜24qはS入力
が「0」のときA入力が、「1」のときB入力がZ出力
から出力される。エワルドの方法によるクーロン力の計
算、すなわち、次数の低い関数の補間による計算を行う
場合、ルックアップテーブル用メモリ21を4分割して
sin,cos,exp,erfcのルックアップテー
ブルを用意する。なお、erfcは補誤差関数である。
各関数テーブル内には、先に説明した実施例と同様に微
分係数と近似値が対となって順次格納されている。
示す。図14の2入力セレクタ24a〜24qはS入力
が「0」のときA入力が、「1」のときB入力がZ出力
から出力される。エワルドの方法によるクーロン力の計
算、すなわち、次数の低い関数の補間による計算を行う
場合、ルックアップテーブル用メモリ21を4分割して
sin,cos,exp,erfcのルックアップテー
ブルを用意する。なお、erfcは補誤差関数である。
各関数テーブル内には、先に説明した実施例と同様に微
分係数と近似値が対となって順次格納されている。
【0035】sinテーブルを「000」、cosテー
ブルを「001」、expテーブルを「010」、er
fcテーブルを「011」に割当てるとすると、ルック
アップテーブル用メモリ21のメモリマップは図15の
ようになる。このとき、それぞれのテーブルのエントリ
数は32K個である。ルックアップテーブル用メモリ2
1を4分割して使用する場合には、コントロールレジス
タ23には「0XX」がセットされる。但し、Xは0又
は1である。アドレス制御手段22では信号SEL2が
「0」なので2入力セレクタ5のA入力がZ出力から出
力され、32K個エントリーの選択アドレスとしてバス
B31〜B17をアドレスバスA15〜A1に出力す
る。このとき、コントロールレジスタ23の出力SEL
1〜0をアドレスバスA17〜A16に出力することで
4分割されているテーブルの内の1つを選択する。アド
レスバスの最下位ビットA0は、トグルフリップフロッ
プ5の出力に接続していて、「0」のときには微分係数
が、「1」のときには近似値が選択される。アドレス制
御手段22ではまた、バスB16〜B0をバスL16〜
L0に出力する。微分係数とL16〜L0は乗算器7に
入力され、乗算結果はフリップフロップ6でラッチされ
る。選択された近似値とラッチされた乗算結果が加算器
8に入力され、結果として1次補間による関数値が得ら
れる。
ブルを「001」、expテーブルを「010」、er
fcテーブルを「011」に割当てるとすると、ルック
アップテーブル用メモリ21のメモリマップは図15の
ようになる。このとき、それぞれのテーブルのエントリ
数は32K個である。ルックアップテーブル用メモリ2
1を4分割して使用する場合には、コントロールレジス
タ23には「0XX」がセットされる。但し、Xは0又
は1である。アドレス制御手段22では信号SEL2が
「0」なので2入力セレクタ5のA入力がZ出力から出
力され、32K個エントリーの選択アドレスとしてバス
B31〜B17をアドレスバスA15〜A1に出力す
る。このとき、コントロールレジスタ23の出力SEL
1〜0をアドレスバスA17〜A16に出力することで
4分割されているテーブルの内の1つを選択する。アド
レスバスの最下位ビットA0は、トグルフリップフロッ
プ5の出力に接続していて、「0」のときには微分係数
が、「1」のときには近似値が選択される。アドレス制
御手段22ではまた、バスB16〜B0をバスL16〜
L0に出力する。微分係数とL16〜L0は乗算器7に
入力され、乗算結果はフリップフロップ6でラッチされ
る。選択された近似値とラッチされた乗算結果が加算器
8に入力され、結果として1次補間による関数値が得ら
れる。
【0036】また、レナード・ジョーンズポテンシャル
による力の計算、すなわち、次数の高い関数の補間によ
る計算を行う場合、ルックアップテーブル用メモリ21
全体を一つのテーブルとして使用する。このためにはコ
ントロールレジスタ23の最上位ビットを「1」とす
る。このとき、アドレス制御手段22では信号SEL2
が「1」なので2入力セレクタ24a〜24qのA入力
がZから出力され、128K個エントリーの選択アドレ
スとしてバスB31〜B15をアドレスバスA17〜A
1に出力する。アドレスバスの最下位ビットA0はトグ
ルフリップフロップ5の出力に接続していて、「0」の
ときには微分係数が、「1」のときには近似値が選択さ
れる。アドレス制御手段22ではまた、バスB14〜B
0をバスL14〜L0に出力するが、このときL16〜
L15は「0」になる。バスB31〜B0が図16のよ
うにB31が27ビット、B0が2〜24ビットに対応
しているとすると、テーブルを4分割した場合に1次補
間の基点の間隔は2-7である。一方、分割しない場合に
基点の間隔は2-9と前者に比べて四分の一になっている
ので補間による誤差を少なくすることができる。
による力の計算、すなわち、次数の高い関数の補間によ
る計算を行う場合、ルックアップテーブル用メモリ21
全体を一つのテーブルとして使用する。このためにはコ
ントロールレジスタ23の最上位ビットを「1」とす
る。このとき、アドレス制御手段22では信号SEL2
が「1」なので2入力セレクタ24a〜24qのA入力
がZから出力され、128K個エントリーの選択アドレ
スとしてバスB31〜B15をアドレスバスA17〜A
1に出力する。アドレスバスの最下位ビットA0はトグ
ルフリップフロップ5の出力に接続していて、「0」の
ときには微分係数が、「1」のときには近似値が選択さ
れる。アドレス制御手段22ではまた、バスB14〜B
0をバスL14〜L0に出力するが、このときL16〜
L15は「0」になる。バスB31〜B0が図16のよ
うにB31が27ビット、B0が2〜24ビットに対応
しているとすると、テーブルを4分割した場合に1次補
間の基点の間隔は2-7である。一方、分割しない場合に
基点の間隔は2-9と前者に比べて四分の一になっている
ので補間による誤差を少なくすることができる。
【0037】なお、第3の実施例においては、ルックア
ップテーブル用メモリ21は、不揮発性メモリ,電池で
バックアップされたRAM等の書き換え可能なメモリか
ら構成されており、このルックアップテーブル用メモリ
21を4分割したテーブルとして使用する場合と、全体
を一つのテーブルとして使用する場合のそれぞれについ
て、使用する前に図示しない書き込み手段により予め外
部からルックアップテーブル用メモリ21の内容を書き
換えておく。
ップテーブル用メモリ21は、不揮発性メモリ,電池で
バックアップされたRAM等の書き換え可能なメモリか
ら構成されており、このルックアップテーブル用メモリ
21を4分割したテーブルとして使用する場合と、全体
を一つのテーブルとして使用する場合のそれぞれについ
て、使用する前に図示しない書き込み手段により予め外
部からルックアップテーブル用メモリ21の内容を書き
換えておく。
【0038】以上の説明から明らかなように、第3の実
施例においては、計算装置内部にコントロールレジスタ
23及びアドレス制御手段22を設け、コントロールレ
ジスタ23の設定値によりルックアップテーブル用メモ
リ21全体或いは一部をルックアップテーブルとして使
用できるようにアドレス制御手段22がメモリへのアド
レスを制御する。これにより、1次補間による誤差を小
さくするために大きなルックアップテーブルが必要な場
合と、小さなルックアップテーブルを複数面必要な場合
について、テーブルのデータを書き換えることで対応で
きるので、ルックアップテーブル用メモリを複数用意す
る必要がなくなりメモリ量を少なくできるという効果が
ある。
施例においては、計算装置内部にコントロールレジスタ
23及びアドレス制御手段22を設け、コントロールレ
ジスタ23の設定値によりルックアップテーブル用メモ
リ21全体或いは一部をルックアップテーブルとして使
用できるようにアドレス制御手段22がメモリへのアド
レスを制御する。これにより、1次補間による誤差を小
さくするために大きなルックアップテーブルが必要な場
合と、小さなルックアップテーブルを複数面必要な場合
について、テーブルのデータを書き換えることで対応で
きるので、ルックアップテーブル用メモリを複数用意す
る必要がなくなりメモリ量を少なくできるという効果が
ある。
【0039】
【発明の効果】以上述べたように、本発明においては、
一つのルックアップテーブル用メモリを複数の領域に分
割して各領域に補間処理を行うための微分係数と近似値
を格納しておき、アドレスを切り替えることにより各デ
ータを時分割的に読み出しているので、ルックアップテ
ーブルから読み出したデータに基づいて補間処理等の演
算を行う半導体集積回路装置のピンの数を減らすことが
できる。
一つのルックアップテーブル用メモリを複数の領域に分
割して各領域に補間処理を行うための微分係数と近似値
を格納しておき、アドレスを切り替えることにより各デ
ータを時分割的に読み出しているので、ルックアップテ
ーブルから読み出したデータに基づいて補間処理等の演
算を行う半導体集積回路装置のピンの数を減らすことが
できる。
【0040】また、入力の値が位置する領域に応じてル
ックアップテーブル自体を切り換えることにより、少な
いメモリ量でも計算精度の良い補間計算が行える。
ックアップテーブル自体を切り換えることにより、少な
いメモリ量でも計算精度の良い補間計算が行える。
【0041】また、複数のルックアップテーブルを一つ
の大きなルックアップテーブルとして使用することで補
間による関数計算の誤差を少なくすると同時にルックア
ップテーブルのメモリ量を少なくすることができる。
の大きなルックアップテーブルとして使用することで補
間による関数計算の誤差を少なくすると同時にルックア
ップテーブルのメモリ量を少なくすることができる。
【図1】 本発明の第1の実施例の原理的な構成を示す
ブロック図である。
ブロック図である。
【図2】 第1の実施例において使用される1次補間回
路の構成例を示すブロック図である。
路の構成例を示すブロック図である。
【図3】 第1の実施例の動作を示すタイミングチャー
トである。
トである。
【図4】 本発明の第1の実施例の詳細な構成を示すブ
ロック図である。
ロック図である。
【図5】 第1の実施例において使用されるルックアッ
プテーブル用メモリのデータ配列例を示す説明図であ
る。
プテーブル用メモリのデータ配列例を示す説明図であ
る。
【図6】 第1の実施例における入力データのフォーマ
ットを示す説明図である。
ットを示す説明図である。
【図7】 本発明の第2の実施例の原理的な構成を示す
ブロック図である。
ブロック図である。
【図8】 本発明の第2の実施例の詳細な構成を示すブ
ロック図である。
ロック図である。
【図9】 第2の実施例における入力データのフォーマ
ットを示す説明図である。
ットを示す説明図である。
【図10】 第2の実施例において使用されるルックア
ップテーブル用メモリのデータ配列例を示す説明図であ
る。
ップテーブル用メモリのデータ配列例を示す説明図であ
る。
【図11】 第2の実施例において使用される領域判定
手段の構成図である。
手段の構成図である。
【図12】 第2の実施例において使用されるビット位
置切り替え手段の構成図である。
置切り替え手段の構成図である。
【図13】 本発明の第3の実施例の詳細な構成を示す
ブロック図である。
ブロック図である。
【図14】 第3の実施例において使用されるアドレス
制御手段の構成図である。
制御手段の構成図である。
【図15】 第3の実施例においてルックアップテーブ
ル用メモリを4分割したときのテーブルのメモリマッピ
ング例を示す図である。
ル用メモリを4分割したときのテーブルのメモリマッピ
ング例を示す図である。
【図16】 第3の実施例における入力データのフォー
マットを示す説明図である。
マットを示す説明図である。
【図17】 従来の構成例である。
1…ルックアップテーブル用メモリ、2…補間処理用半
導体集積回路装置、3…アドレス制御手段、4,6…フ
リップフロップ、5…トグルフリップフロップ、7…乗
算器、8…加算器、9…データバスインターフェイス、
11…ルックアップテーブル用メモリ、12…フリップ
フロップ、13…領域判定手段、14…ビット位置切り
替え手段、15a〜15o…2入力セレクタ、23…コ
ントロールレジスタ、24…アドレス制御手段、24a
〜24q…2入力セレクタ
導体集積回路装置、3…アドレス制御手段、4,6…フ
リップフロップ、5…トグルフリップフロップ、7…乗
算器、8…加算器、9…データバスインターフェイス、
11…ルックアップテーブル用メモリ、12…フリップ
フロップ、13…領域判定手段、14…ビット位置切り
替え手段、15a〜15o…2入力セレクタ、23…コ
ントロールレジスタ、24…アドレス制御手段、24a
〜24q…2入力セレクタ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 宮川 宣明 神奈川県海老名市本郷2274番地富士ゼロッ クス株式会社内
Claims (3)
- 【請求項1】 補間処理を行うための微分係数と近似値
とが互いに異なったアドレスに格納されたルックアップ
テーブル用メモリと、該ルックアップテーブル用メモリ
から前記微分係数と近似値を読み出して補間処理を行う
半導体集積回路装置とからなる演算装置において、前記
半導体集積回路装置の内部に、1回の補間処理の期間内
で前記ルックアップテーブル用メモリに対する読み出し
アドレスを順次切り替えて前記微分係数と近似値を時分
割的に読み出すためのアドレス制御手段を設けたことを
特徴とする演算装置。 - 【請求項2】 前記半導体集積回路装置は、入力の値が
属する領域を判定する領域判定手段を備えており、前記
ルックアップテーブル用メモリには互いに異なった精度
で補間処理を行うための微分係数と近似値とが互いに異
なったアドレスに格納されており、前記アドレス制御手
段は前記領域判定手段により検出された領域に応じて前
記ルックアップテーブル用メモリに対する読み出しアド
レスを切り替えて所定の精度で補間処理を行うための微
分係数と近似値とを読み出すものである請求項1記載の
演算装置。 - 【請求項3】 前記ルックアップテーブル用メモリは書
き換え可能なメモリから構成されており、前記アドレス
制御手段は、前記ルックアップテーブル用メモリを分割
された複数のルックアップテーブルとして使用するか、
或いは、一つのルックアップテーブルとして使用するか
を切り替え可能なものである請求項1記載の演算装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4325686A JPH06175825A (ja) | 1992-12-04 | 1992-12-04 | 演算装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4325686A JPH06175825A (ja) | 1992-12-04 | 1992-12-04 | 演算装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH06175825A true JPH06175825A (ja) | 1994-06-24 |
Family
ID=18179590
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4325686A Pending JPH06175825A (ja) | 1992-12-04 | 1992-12-04 | 演算装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH06175825A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005266576A (ja) * | 2004-03-19 | 2005-09-29 | Seiko Epson Corp | 画像処理装置、及び画像処理方法 |
-
1992
- 1992-12-04 JP JP4325686A patent/JPH06175825A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005266576A (ja) * | 2004-03-19 | 2005-09-29 | Seiko Epson Corp | 画像処理装置、及び画像処理方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4229801A (en) | Floating point processor having concurrent exponent/mantissa operation | |
US4296468A (en) | Address conversion unit for data processing system | |
US4885581A (en) | Digital-to-analog converter circuit | |
JPH06175825A (ja) | 演算装置 | |
JPS59188764A (ja) | メモリ装置 | |
JPS6137654B2 (ja) | ||
JPS6343773B2 (ja) | ||
JPS5968058A (ja) | フロ−テイング乗算器 | |
JPS5968068A (ja) | メモリボ−ド | |
JPS5827253A (ja) | デ−タ処理装置 | |
US5590302A (en) | Device for generating structured addresses | |
JPH0577096B2 (ja) | ||
JPH0492921A (ja) | 指数関数演算器 | |
JPH02278417A (ja) | セクタアドレス変換回路 | |
SU1665374A1 (ru) | Устройство дл делени | |
JPH05134845A (ja) | データ変換装置 | |
JP2000099493A (ja) | 誤差関数計算装置 | |
JPH07271662A (ja) | メモリ回路およびそのアクセス方法、並びにメモリのデータ作成方法 | |
SU744587A1 (ru) | Микропрограммный процессор | |
JP3036441B2 (ja) | 1チップメモリデバイス | |
JPH07114343B2 (ja) | 信号処理用集積回路 | |
JP2719589B2 (ja) | 1チップ半導体記憶装置 | |
CN117668305A (zh) | 一种查找表实现装置及方法 | |
JP3127492B2 (ja) | アドレッシング演算回路 | |
JPH06332790A (ja) | メモリ空間制御方法及びメモリ装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
EXPY | Cancellation because of completion of term |