JPH06175825A - 演算装置 - Google Patents

Abstract

(57)【要約】 【目的】 補間処理を行う半導体集積回路装置のピン数
を少なくすること。 【構成】 補間処理を行うための微分係数と近似値とが
互いに異なったアドレスに格納されたルックアップテー
ブル用メモリ１と、このルックアップテーブル用メモリ
１から微分係数と近似値を読み出して補間処理を行う半
導体集積回路装置２とからなる演算装置において、半導
体集積回路装置２の内部に、１回の補間処理の期間内で
ルックアップテーブル用メモリ１に対する読み出しアド
レスを順次切り替えて微分係数と近似値を時分割的に読
み出すためのアドレス制御手段３を設ける。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体集積回路装置に
より、ルックアップテーブルに格納されているデータを
用いて多項式による補間処理を行う演算装置に関する。

【０００２】

【従来の技術】液体や固体或いは高分子などの挙動を、
それらを構成する原子の動きの結果として考え、その動
きを計算機でシミュレーションして研究する分野は分子
動力学と呼ばれる。分子動力学では原子または分子を粒
子と考え、それらの粒子間に働く力を計算し、微小時間
後の粒子の位置を計算する。この計算を繰り返して各粒
子の軌跡を求め、その結果としての物質の性質などを計
算する。従って分子動力学では、粒子間に働く力は必ず
計算しなければならない物理量である。

【０００３】分子動力学において力の計算を行う場合に
は、１次或いは２次補間といった多項式による補間処理
が行われる。この多項式による補間処理を行う装置とし
ては、たとえば、微分係数や近似値が予め格納されてい
るルックアップテーブルを使用して補間処理を行う装置
が知られている。

【０００４】従来、１次或いは２次補間といった多項式
による補間処理を行う際に、図１７のように微分係数と
近似値は、それぞれ別々のルックアップテーブル用メモ
リＡ，Ｂ中におかれていて、補間処理部では微分係数と
近似値を各々のデータバスを使って同時に読み出してい
た。たとえば、１次補間を行う場合には、近似値を
ｆ_i 、微分係数をｆ_i ' 、入力を（ｘ−ｘ_i ）とすると
き、補間した値ｆ（ｘ）は、次式で表される。

【０００５】ｆ（ｘ）＝ ｆ_i ＋（ｘ−ｘ_i ）×ｆ_i ' メモリＡには微分係数ｆ_i ' が格納され、メモリＢには
近似値ｆ_i が格納されており、メモリＡから読み出され
た微分係数ｆ_i ' と入力（ｘ−ｘ_i ）とが乗算器Ｃによ
り乗算される。乗算器Ｃの出力（ｘ−ｘ_i ）×ｆ_i '
は、メモリＢからディレイ回路Ｄを介して供給される近
似値ｆ_i と加算器Ｅで加算され補間した値ｆ（ｘ）が求
められる。

【０００６】しかしながら補間処理部を半導体集積回路
装置化する場合、図１７に示される従来の構成では、二
つのメモリＡ，Ｂからそれぞれデータ入出力用のピンを
導出しなければならず、半導体集積回路装置のピン数が
多くなるので、価格が高価なものとなる。また、微分係
数と近似値を同時に読み出す場合、乗算器Ｃで遅延が生
じるため、加算器Ｅでの入力のタイミングを合わせるた
めにディレイ回路Ｄを設ける必要がある。ディレイ回路
Ｄでの遅延時間は短すぎても長すぎても不都合であるの
で回路設計が面倒となる。

【０００７】

【発明が解決しようとする課題】本発明は、上述した事
情に鑑みてなされたもので、補間処理を行う半導体集積
回路装置のピン数を少なくすることを目的とする。ま
た、アナログ的な時間設定が必要なディレイ回路を不要
とすることを目的とする。

【０００８】

【課題を解決するための手段】本発明の演算装置は、前
記目的を達成するため、補間処理を行うための微分係数
と近似値とが互いに異なったアドレスに格納されたルッ
クアップテーブル用メモリと、該ルックアップテーブル
用メモリから前記微分係数と近似値を読み出して補間処
理を行う半導体集積回路装置とからなる演算装置におい
て、前記半導体集積回路装置の内部に、１回の補間処理
の期間内で前記ルックアップテーブル用メモリに対する
読み出しアドレスを順次切り替えて前記微分係数と近似
値を時分割的に読み出すためのアドレス制御手段を設け
たことを特徴とする。

【０００９】

【作用】補間処理を行う際には、先ずアドレス制御手段
によりルックアップテーブル用メモリの微分係数が格納
されたアドレスがアクセスされ、微分係数が読み出され
る。この微分係数は、たとえば、入力と乗算され乗算結
果は一時ラッチされる。次に、ルックアップテーブル用
メモリの近似値が読み出され、ラッチされている乗算結
果と加算され補間処理が終了する。微分係数と近似値は
ルックアップテーブル用メモリの共通のデータバスから
読み出されるので、半導体集積回路装置から導出される
ピンの数は減少する。

【００１０】

【実施例】以下、図面を参照しながら実施例に基づいて
本発明の特徴を具体的に説明する。

【００１１】図１は本発明の第１の実施例の原理的な構
成を示すブロック図である。本発明の第１の実施例にお
いては、ルックアップテーブル用メモリ (図中、ＬＵＴ
用メモリで示す）１に微分係数と近似値の双方がそれぞ
れ異なったアドレスに格納されており、このルックアッ
プテーブル用メモリ１から補間処理用半導体集積回路装
置２が微分係数と近似値を読み出す際に、最初に微分係
数，続いて近似値の順序でデータを読み出せるように補
間処理用半導体集積回路装置２内部にアドレス制御手段
３を備えている。

【００１２】ここでは１次補間を行う場合を例として第
１の実施例の動作を説明する。１次補間公式は、Ｔａｙ
ｌｏｒ級数 ｆ（ｘ）＝ｆ_i ＋ｆ_i ’（ｘ−ｘ_i ）＋ｆ_i ''（ｘ−ｘ_i ）² ／２＋・・・ を第２項までで打ち切ってｆ_i ’を ｆ_i ’＝（ｆ_i+1 −ｆ_i ）／ｈ と近似することで得られる。ここでｈは基点の間隔であ
る。１次補間は等間隔ｈで並んだ基点ｉにおける微分係
数ｆ_i ’と基点ｉとｉ＋１の間の点ｘまでの間隔ｄｘ＝
（ｘ−ｘ_i ）の乗算を行った後、乗算結果に近似値ｆ_i
を加えるものである。

【００１３】図２は、補間処理用半導体集積回路装置２
の内部に設けられた１次補間回路の構成例を示すブロッ
ク図である。微分係数ｆ_i ' と入力（ｘ−ｘ_i ）とが乗
算器２ａにより乗算される。乗算器２ａの出力ｐ＝（ｘ
−ｘ_i ）×ｆ_i ' は、近似値ｆ_i と加算器２ｂで加算さ
れ補間した値ｆ（ｘ）が求められる。

【００１４】図１及び図２に示す回路における処理の手
順は次のようになる。先ず最初のステップでは、アドレ
ス制御手段３が微分係数のアドレスをアドレスバスから
出力してルックアップテーブル用メモリ１から微分係数
ｆ_i ’をデータバスを通して取り出して、乗算器２ａに
よりこの微分係数ｆ_i ’と間隔ｄｘ＝（ｘ−ｘ_i ）の乗
算を行う。第２ステップでは、乗算結果をラッチすると
同時に、アドレス制御手段３が近似値のアドレスを出力
してルックアップテーブル用メモリ１から近似値ｆ_i を
取り出して、加算器２ｂによりラッチされた乗算結果と
近似値ｆ_i との間で加算を行い、１次補間結果ｆ（ｘ）
が得られる。以上のタイミングチャートを図３に示す。
ここではｆ（ｘ）を第３ステップでラッチしている。

【００１５】図４は、本発明の第１の実施例の具体的な
構成を示すブロック図である。また図５は、この場合の
ルックアップテーブル用メモリ１中のデータの配列を示
す図である。図５に示すように、偶数アドレスには微分
値ｆ₀'，・・・が格納され、奇数アドレスには近似値ｆ
₀ ，・・・が格納されている。ルックアップテーブル用
メモリ１は、１２８Ｋワード×３２ビットの容量がある
ものとする。基点間隔ｈを２^-8とする。ルックアップテ
ーブルに入力される点ｘの値を表すデータのフォーマッ
トを図６に示す。点ｘの値の内２^-8を示すビットをＬＳ
Ｂ、２⁷ を示すビットをＭＳＢとする基点ｉの値ｘ
_M が、フリップフロップ４に書き込まれる。次に、フリ
ップフロップ４の出力を上位１６ビットアドレス、トグ
ルフリップフロップ５の出力を最下位ビットアドレスと
してルックアップテーブル用メモリ１よりデータをデー
タバスインターフェイス９を介して読み込む。この際、
トグルフリップフロップ５の出力は「０」から「１」に
変化するので最初のサイクルで偶数アドレスのデータ即
ち微分係数が読み込まれ、第２サイクルで奇数アドレス
のデータ即ち近似値が読み込まれる。最初のサイクルで
乗算器７において微分係数と点ｘの値の内２^-9を示すビ
ット以下のデータｘ_L との間で乗算が行われる。乗算結
果は第２サイクルの最初にフリップフロップ６にラッチ
される。第２サイクルでは、加算器８において、フリッ
プフロップ６にラッチされたデータとルックアップテー
ブル用メモリ１からデータバスインターフェイス９を介
して読み出された近似値との間で加算が行われ１次補間
結果ｆ（ｘ）が得られる。

【００１６】以上述べたように、第１の実施例によれ
ば、微分係数と近似値は、同じデータバスを介してルッ
クアップテーブル用メモリ１から時分割的に読み出され
るので、補間処理を行う半導体集積回路装置２のピン数
を少なくすることができる。また半導体集積回路装置２
にデータを予め決められた一定の時間だけ遅延させる精
密な遅延回路が必要ないので、少ないトランジスタ数で
半導体集積回路装置２を実現することができる。

【００１７】上述した第１の実施例においては、ルック
アップテーブルの基点の間隔は固定とされている。その
ため、補間計算の精度を上げるためには、ルックアップ
テーブルを構成するメモリの量を増やす必要がある。し
かし、例えばレナード・ジョーンズポテンシャルのよう
にある一部の領域で関数の傾きが極端に大きい場合、そ
の一部の領域における補間計算の精度を上げるために全
領域においてルックアップテーブルの基点の間隔を小さ
くしなければならないので、メモリの量がかなり大きく
なってしまう。

【００１８】そこで、以下に示す第２の実施例において
は、少ないメモリ量でも計算精度の良い補間計算が行え
るように、入力の値が位置する領域に応じてルックアッ
プテーブル自体を切り換えるようにしている。

【００１９】図７は、本発明の第２の実施例の原理的な
構成を示すブロック図である。第２の実施例の半導体集
積回路装置は、ルックアップテーブル用メモリ１１と、
入力データをラッチするフリップフロップ１２と、与え
られた値がどの領域にあるのかを判定するための領域判
定手段１３と、領域によりメモリ１１内のルックアップ
テーブルを参照するためのアドレスとなるビットの位置
を切り替えるビット位置切り替え手段１４を備えてい
る。

【００２０】第２の実施例においては、領域判定手段１
３は与えられた値がどの領域にあるのかを判定して、結
果をビット位置切り替え手段１４に出力する。ビット位
置切り替え手段１４では領域判定手段１３の判定結果を
基に、ルックアップテーブル用メモリ２を参照するため
のアドレスとなるビットの位置を変える。関数の傾きが
大きい領域では基点の間隔を小さくするようにアドレス
となるビットの位置を変え、関数の傾きが小さい領域で
は基点の間隔を大きくするようにアドレスとなるビット
の位置を変えることで、基点の間隔が全領域で等しい場
合に比べてルックアップテーブルのメモリ量が同一でも
補間計算の精度を上げることができる。

【００２１】図８は、第２の実施例の詳細な構成を示す
ブロック図である。なお、第１の実施例と対応する部分
には同一符号を付している。ここではレナード・ジョー
ンズポテンシャルによる力の計算Ｆ（ｘ）＝１２×
（ｘ）^-13 −６×（ｘ）^-7を１次補間により行う際に、
与えられた点ｘが０≦ｘ＜８の領域において基点間隔ｈ
＝２^-12 、８≦ｘ＜２５６の領域において基点間隔ｈ＝
２^-7と切り替える場合を例として説明する。

【００２２】フリップフロップ１２では、点ｘの値を保
持している。点ｘの値を示すデータのフォーマットを図
９に示す。ルックアップテーブル用メモリ１１は、１２
８Ｋワード×３２ビット構成のメモリであるが、第１の
実施例で説明したように、補間処理を行うためには、１
つの基点に対して近似値と微分係数の２つのデータが必
要なので、基点の数即ちテーブルのエントリー数は６４
Ｋワードである。ルックアップテーブル用メモリ１１の
データの配列例を図１０に示す。

【００２３】領域判定手段１３ではフリップフロップ１
２の出力を評価して、０≦ｘ＜８の場合には「０」を、
８≦ｘ＜２５６の場合には「１」を出力する。領域判定
手段１３の構成図を図１１に示す。

【００２４】ビット位置切り替え手段１４では領域判定
手段１３の出力信号ＳＥＬに基づいてアドレスバスに出
力するビットの位置を切り替える。すなわち、領域判定
手段１３の出力ＳＥＬが「０」の場合、アドレスバスの
最上位ビットＡ１６には「０」が、ビットＡ１５〜Ａ１
にはフリップフロップ１２からのデータビットＢ２５〜
Ｂ１１が出力される。またビットＢ１０〜Ｂ０は乗算器
８の入力となる。領域判定手段１３の出力ＳＥＬが
「１」の場合、アドレスバスの最上位ビットＡ１６には
「１」が、ビットＡ１５〜Ａ１にはビットＢ３０〜Ｂ１
６が出力される。またＢ１５〜Ｂ０は乗算器８の入力と
なる。

【００２５】ビット位置切り替え手段１４の構成図を図
１２に示す。セレクター１５ａ〜１５ｏは、Ｓ入力が
「０」の場合、Ｚ出力からＢ入力の値を出力し、Ｓ入力
が「１」の場合、Ｚ出力からＡ入力の値を出力する。図
８に示すトグルフリップフロップ５の出力は、アドレス
バスの最下位ビットＡ０を通してルックアップテーブル
用メモリ１１に入力される。第１の実施例と同様に、ト
グルフリップフロップ５の出力が「０」のときには微分
係数が、出力が「１」のときには近似値が選択される。
ルックアップテーブル用メモリ１１からデータバス及び
データバスインターフェイス９を通して読み出した微分
係数ｆ_i ’と、ビット位置切り替え手段１４からのビッ
トＬ１５−Ｌ０は乗算器７において乗算が行われて乗算
結果はフリップフロップ６でラッチされ、この乗算結果
と、微分係数ｆ_i ’に続いてルックアップテーブル用メ
モリ１１から読み出された近似値ｆ_i は加算器８におい
て加算が行われ、最終的な力ｆ（ｘ）が得られる。

【００２６】以上の説明から明らかなように、第２の実
施例によれば、計算装置内部に領域判定手段１３および
ビット位置切り替え手段１４を設け、領域判定手段の結
果に従ってビット位置を切り替えることにより、ルック
アップテーブル用メモリ量を増大させることなく関数の
傾きの大きい領域の基点間隔を小さくすることができ
る。これにより補間計算の誤差が小さくなるいう効果が
ある。

【００２７】さて、先に説明した第１の実施例において
は、分子動力学における粒子に働く力を計算する場合に
は、一つの多項式に基づく補間処理を行っているが、場
合によっては性質の異なる二つの力の和の形で求める必
要が生じる場合がある。たとえば、電解質水溶液等の系
の粒子ｉに働く力Ｆ_i はファンデルワールス力Ｆ_f とク
ーロン力Ｆ_c の和Ｆ_f ＋Ｆ_c で表される。従来、Ｆ_f と
Ｆ_c を分子動力学計算装置により計算する場合、それぞ
れの関数ごとにルックアップテーブルを持っている。

【００２８】また、レナード・ジョーンズポテンシャル
によるファンデルワールス力のように次数の高い関数
と、エワルドの方法によるクーロン力のように次数の低
い関数の補間による計算誤差を同程度にするには、次数
の高い関数のためにはかなり大きなルックアップテーブ
ルを用意する必要がある。このため、大量のルックアッ
プテーブル用メモリが必要とされるので、計算装置はコ
スト的に高価なものになる。

【００２９】そこで、以下に説明する第３の実施例にお
いては、分子動力学の計算を行う際に、複数のルックア
ップテーブルを一つの大きなルックアップテーブルとし
て使用することで補間による関数計算の誤差を少なくす
ると同時にルックアップテーブルのメモリ量を少なくし
ている。

【００３０】図１３は、本発明の第３の実施例を示すブ
ロック図である。なお、第１及び第２の実施例と対応す
る部分には、同一符号を付している。第３の実施例は、
分子動力学シミュレーションを行うための計算装置にお
いて、ルックアップテーブル用メモリ２１内に設けられ
た一つのルックアップテーブルを複数のルックアップテ
ーブルとして使用可能とするためのアドレス制御手段２
２と、複数のルックアップテーブルの中のどれを使用す
るのかを選択するためのコントロールレジスタ２３を備
えている。

【００３１】第３の実施例においては、コントロールレ
ジスタ２３に設定された値により、アドレス制御手段２
２においてルックアップテーブル用メモリ２１を参照す
るためのアドレス値を修飾する。これによりルックアッ
プテーブル用メモリ２１全体をひとつのルックアップテ
ーブルとして使用することや、複数のルックアップテー
ブルに分割して使用することが可能となる。エワルドの
方法によるクーロン力の計算のように複数の関数計算を
行う場合、ルックアップテーブル用メモリ２１を複数の
ルックアップテーブルに分割して使用出来るようにコン
トロールレジスタ２３の値を設定する。一方、レナード
・ジョーンズポテンシャルによるファンデルワールス力
の計算のように次数の高い関数の場合、ルックアップテ
ーブル用メモリ２１全体を一つのルックアップテーブル
として使用出来るようにコントロールレジスタ２３の値
を設定する。

【００３２】以下、図１３に示す第３の実施例について
詳細に説明する。

【００３３】ここではエワルドの方法によるクーロン力
の計算とレナード・ジョーンズポテンシャルによる力の
計算を１次補間により行う場合を例として説明する。ル
ックアップテーブル用メモリ２１は、２５６Ｋワード×
３２ビット構成のメモリであるが、先に説明したよう
に、１次補間による計算を行う場合に１つの基点に対し
て近似値と微分係数の２つのデータが必要なので、基点
の数即ちテーブルのエントリー数は全部で１２８Ｋ個で
ある。３ビットのコントロールレジスタ２３の出力ＳＥ
Ｌ２〜０が「０００」の場合０００００Ｈ〜０ＦＦＦＦ
Ｈ、「００１」の場合１００００Ｈ〜１ＦＦＦＦＨ、
「０１０」の場合２００００Ｈ〜２ＦＦＦＦＨ、「０１
１」の場合３００００Ｈ〜３ＦＦＦＦＨ、「１００」の
場合０００００Ｈ〜３ＦＦＦＦＨの範囲のアドレスのデ
ータにアクセスできるように、アドレス制御手段２２で
バスＢ３１〜０からの入力値を修飾する。

【００３４】アドレス制御手段２２の構成図を図１４に
示す。図１４の２入力セレクタ２４ａ〜２４ｑはＳ入力
が「０」のときＡ入力が、「１」のときＢ入力がＺ出力
から出力される。エワルドの方法によるクーロン力の計
算、すなわち、次数の低い関数の補間による計算を行う
場合、ルックアップテーブル用メモリ２１を４分割して
ｓｉｎ，ｃｏｓ，ｅｘｐ，ｅｒｆｃのルックアップテー
ブルを用意する。なお、ｅｒｆｃは補誤差関数である。
各関数テーブル内には、先に説明した実施例と同様に微
分係数と近似値が対となって順次格納されている。

【００３５】ｓｉｎテーブルを「０００」、ｃｏｓテー
ブルを「００１」、ｅｘｐテーブルを「０１０」、ｅｒ
ｆｃテーブルを「０１１」に割当てるとすると、ルック
アップテーブル用メモリ２１のメモリマップは図１５の
ようになる。このとき、それぞれのテーブルのエントリ
数は３２Ｋ個である。ルックアップテーブル用メモリ２
１を４分割して使用する場合には、コントロールレジス
タ２３には「０ＸＸ」がセットされる。但し、Ｘは０又
は１である。アドレス制御手段２２では信号ＳＥＬ２が
「０」なので２入力セレクタ５のＡ入力がＺ出力から出
力され、３２Ｋ個エントリーの選択アドレスとしてバス
Ｂ３１〜Ｂ１７をアドレスバスＡ１５〜Ａ１に出力す
る。このとき、コントロールレジスタ２３の出力ＳＥＬ
１〜０をアドレスバスＡ１７〜Ａ１６に出力することで
４分割されているテーブルの内の１つを選択する。アド
レスバスの最下位ビットＡ０は、トグルフリップフロッ
プ５の出力に接続していて、「０」のときには微分係数
が、「１」のときには近似値が選択される。アドレス制
御手段２２ではまた、バスＢ１６〜Ｂ０をバスＬ１６〜
Ｌ０に出力する。微分係数とＬ１６〜Ｌ０は乗算器７に
入力され、乗算結果はフリップフロップ６でラッチされ
る。選択された近似値とラッチされた乗算結果が加算器
８に入力され、結果として１次補間による関数値が得ら
れる。

【００３６】また、レナード・ジョーンズポテンシャル
による力の計算、すなわち、次数の高い関数の補間によ
る計算を行う場合、ルックアップテーブル用メモリ２１
全体を一つのテーブルとして使用する。このためにはコ
ントロールレジスタ２３の最上位ビットを「１」とす
る。このとき、アドレス制御手段２２では信号ＳＥＬ２
が「１」なので２入力セレクタ２４ａ〜２４ｑのＡ入力
がＺから出力され、１２８Ｋ個エントリーの選択アドレ
スとしてバスＢ３１〜Ｂ１５をアドレスバスＡ１７〜Ａ
１に出力する。アドレスバスの最下位ビットＡ０はトグ
ルフリップフロップ５の出力に接続していて、「０」の
ときには微分係数が、「１」のときには近似値が選択さ
れる。アドレス制御手段２２ではまた、バスＢ１４〜Ｂ
０をバスＬ１４〜Ｌ０に出力するが、このときＬ１６〜
Ｌ１５は「０」になる。バスＢ３１〜Ｂ０が図１６のよ
うにＢ３１が２７ビット、Ｂ０が２〜２４ビットに対応
しているとすると、テーブルを４分割した場合に１次補
間の基点の間隔は２^-7である。一方、分割しない場合に
基点の間隔は２^-9と前者に比べて四分の一になっている
ので補間による誤差を少なくすることができる。

【００３７】なお、第３の実施例においては、ルックア
ップテーブル用メモリ２１は、不揮発性メモリ，電池で
バックアップされたＲＡＭ等の書き換え可能なメモリか
ら構成されており、このルックアップテーブル用メモリ
２１を４分割したテーブルとして使用する場合と、全体
を一つのテーブルとして使用する場合のそれぞれについ
て、使用する前に図示しない書き込み手段により予め外
部からルックアップテーブル用メモリ２１の内容を書き
換えておく。

【００３８】以上の説明から明らかなように、第３の実
施例においては、計算装置内部にコントロールレジスタ
２３及びアドレス制御手段２２を設け、コントロールレ
ジスタ２３の設定値によりルックアップテーブル用メモ
リ２１全体或いは一部をルックアップテーブルとして使
用できるようにアドレス制御手段２２がメモリへのアド
レスを制御する。これにより、１次補間による誤差を小
さくするために大きなルックアップテーブルが必要な場
合と、小さなルックアップテーブルを複数面必要な場合
について、テーブルのデータを書き換えることで対応で
きるので、ルックアップテーブル用メモリを複数用意す
る必要がなくなりメモリ量を少なくできるという効果が
ある。

【００３９】

【発明の効果】以上述べたように、本発明においては、
一つのルックアップテーブル用メモリを複数の領域に分
割して各領域に補間処理を行うための微分係数と近似値
を格納しておき、アドレスを切り替えることにより各デ
ータを時分割的に読み出しているので、ルックアップテ
ーブルから読み出したデータに基づいて補間処理等の演
算を行う半導体集積回路装置のピンの数を減らすことが
できる。

【００４０】また、入力の値が位置する領域に応じてル
ックアップテーブル自体を切り換えることにより、少な
いメモリ量でも計算精度の良い補間計算が行える。

【００４１】また、複数のルックアップテーブルを一つ
の大きなルックアップテーブルとして使用することで補
間による関数計算の誤差を少なくすると同時にルックア
ップテーブルのメモリ量を少なくすることができる。

【図面の簡単な説明】

【図１】 本発明の第１の実施例の原理的な構成を示す
ブロック図である。

【図２】 第１の実施例において使用される１次補間回
路の構成例を示すブロック図である。

【図３】 第１の実施例の動作を示すタイミングチャー
トである。

【図４】 本発明の第１の実施例の詳細な構成を示すブ
ロック図である。

【図５】 第１の実施例において使用されるルックアッ
プテーブル用メモリのデータ配列例を示す説明図であ
る。

【図６】 第１の実施例における入力データのフォーマ
ットを示す説明図である。

【図７】 本発明の第２の実施例の原理的な構成を示す
ブロック図である。

【図８】 本発明の第２の実施例の詳細な構成を示すブ
ロック図である。

【図９】 第２の実施例における入力データのフォーマ
ットを示す説明図である。

【図１０】 第２の実施例において使用されるルックア
ップテーブル用メモリのデータ配列例を示す説明図であ
る。

【図１１】 第２の実施例において使用される領域判定
手段の構成図である。

【図１２】 第２の実施例において使用されるビット位
置切り替え手段の構成図である。

【図１３】 本発明の第３の実施例の詳細な構成を示す
ブロック図である。

【図１４】 第３の実施例において使用されるアドレス
制御手段の構成図である。

【図１５】 第３の実施例においてルックアップテーブ
ル用メモリを４分割したときのテーブルのメモリマッピ
ング例を示す図である。

【図１６】 第３の実施例における入力データのフォー
マットを示す説明図である。

【図１７】 従来の構成例である。

【符号の説明】

１…ルックアップテーブル用メモリ、２…補間処理用半
導体集積回路装置、３…アドレス制御手段、４，６…フ
リップフロップ、５…トグルフリップフロップ、７…乗
算器、８…加算器、９…データバスインターフェイス、
１１…ルックアップテーブル用メモリ、１２…フリップ
フロップ、１３…領域判定手段、１４…ビット位置切り
替え手段、１５ａ〜１５ｏ…２入力セレクタ、２３…コ
ントロールレジスタ、２４…アドレス制御手段、２４ａ
〜２４ｑ…２入力セレクタ

───────────────────────────────────────────────────── フロントページの続き (72)発明者 宮川 宣明 神奈川県海老名市本郷2274番地富士ゼロッ クス株式会社内

Claims (3)

【特許請求の範囲】
1. 【請求項１】 補間処理を行うための微分係数と近似値
   とが互いに異なったアドレスに格納されたルックアップ
   テーブル用メモリと、該ルックアップテーブル用メモリ
   から前記微分係数と近似値を読み出して補間処理を行う
   半導体集積回路装置とからなる演算装置において、前記
   半導体集積回路装置の内部に、１回の補間処理の期間内
   で前記ルックアップテーブル用メモリに対する読み出し
   アドレスを順次切り替えて前記微分係数と近似値を時分
   割的に読み出すためのアドレス制御手段を設けたことを
   特徴とする演算装置。
2. 【請求項２】 前記半導体集積回路装置は、入力の値が
   属する領域を判定する領域判定手段を備えており、前記
   ルックアップテーブル用メモリには互いに異なった精度
   で補間処理を行うための微分係数と近似値とが互いに異
   なったアドレスに格納されており、前記アドレス制御手
   段は前記領域判定手段により検出された領域に応じて前
   記ルックアップテーブル用メモリに対する読み出しアド
   レスを切り替えて所定の精度で補間処理を行うための微
   分係数と近似値とを読み出すものである請求項１記載の
   演算装置。
3. 【請求項３】 前記ルックアップテーブル用メモリは書
   き換え可能なメモリから構成されており、前記アドレス
   制御手段は、前記ルックアップテーブル用メモリを分割
   された複数のルックアップテーブルとして使用するか、
   或いは、一つのルックアップテーブルとして使用するか
   を切り替え可能なものである請求項１記載の演算装置。