JPH06163803A - Current limiter - Google Patents
Current limiterInfo
- Publication number
- JPH06163803A JPH06163803A JP30724492A JP30724492A JPH06163803A JP H06163803 A JPH06163803 A JP H06163803A JP 30724492 A JP30724492 A JP 30724492A JP 30724492 A JP30724492 A JP 30724492A JP H06163803 A JPH06163803 A JP H06163803A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- voltage
- emitter
- collector
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Continuous-Control Power Sources That Use Transistors (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、半導体素子の内部回路
を保護する電流制限装置に係わり、特に基準電圧を増幅
して出力するタイプの電源回路を過電流から保護するた
めの電流制限装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a current limiting device for protecting an internal circuit of a semiconductor device, and more particularly to a current limiting device for protecting a power supply circuit of a type that amplifies and outputs a reference voltage from overcurrent. .
【０００２】[0002]
【従来の技術】一般に、半導体素子には、内部回路に異
常な電流が流れるのを防止するための電流制限装置が設
けられている。このような異常電流の原因としては、電
圧印加中に、例えば取扱い上の不注意等により半導体素
子の出力端子間をショートさせたり、あるいは外部端子
に接続された負荷回路中に誤ってショートさせたような
場合が考えられる。以下、従来の電流制限装置について
説明する。2. Description of the Related Art Generally, a semiconductor element is provided with a current limiting device for preventing an abnormal current from flowing through an internal circuit. The cause of such an abnormal current is that the output terminals of the semiconductor element are short-circuited or the load circuit connected to the external terminal is erroneously short-circuited during voltage application due to careless handling or the like. Such cases are possible. The conventional current limiting device will be described below.
【０００３】図３は、従来の電流制限装置を備えた電源
回路の一例を表したものである。この図で、電流制限装
置１０は、基準電圧を増幅して出力するＰＮＰ出力型電
源回路の出力部に用いられ、出力端子１５を介して外部
負荷１６に過電流が流れることによって起こる出力トラ
ンジスタＱ1 の破壊を防止するようになっている。FIG. 3 shows an example of a power supply circuit equipped with a conventional current limiting device. In this figure, the current limiting device 10 is used in the output portion of a PNP output type power supply circuit that amplifies and outputs a reference voltage, and an output transistor Q that is caused by an overcurrent flowing to an external load 16 via an output terminal 15. It is designed to prevent the destruction of 1 .
【０００４】この図で、差動増幅器１１は、基準電圧源
１２から供給される基準電圧Ｖrefと帰還電圧Ｖb との
差分を相互コンダクタンス（もしくはゲイン）ｇm で定
まる電圧／電流変換効率で電流に変換し、ベースを共通
接続したＰＮＰ型の出力トランジスタＱ1 及び過電流検
出用トランジスタＱ2 （以下、検出トランジスタＱ2と
記す）の各ベースに供給する。ここで、検出トランジス
タＱ2 のエミッタ・コレクタ接合面積（もしくはエミッ
タ個数）は、出力トランジスタＱ1 のそれの１／ｎとな
っている。In this figure, the differential amplifier 11 calculates the difference between the reference voltage V ref supplied from the reference voltage source 12 and the feedback voltage V b with the voltage / current conversion efficiency determined by the mutual conductance (or gain) g m. It is converted into a current and supplied to each base of a PNP type output transistor Q 1 and an overcurrent detection transistor Q 2 (hereinafter referred to as a detection transistor Q 2 ) whose bases are commonly connected. Here, the emitter-collector junction area (or the number of emitters) of the detection transistor Q 2 is 1 / n of that of the output transistor Q 1 .
【０００５】出力トランジスタＱ1 のエミッタは定電圧
Ｖccの印加端子に接続される一方、コレクタは、外部負
荷１６を接続するための出力端子１５に接続されるとと
もに第１の分圧抵抗１３の一端に接続されている。この
分圧抵抗１３の他端ｂは、第２の分圧抵抗１４の一端に
接続されるとともに差動増幅器１１の（＋）端子に接続
されている。第２の分圧抵抗１４の他端は接地接続され
ている。The emitter of the output transistor Q 1 is connected to the application terminal of the constant voltage V cc , while the collector is connected to the output terminal 15 for connecting the external load 16 and the first voltage dividing resistor 13 is connected. It is connected to one end. The other end b of the voltage dividing resistor 13 is connected to one end of the second voltage dividing resistor 14 and the (+) terminal of the differential amplifier 11. The other end of the second voltage dividing resistor 14 is grounded.
【０００６】一方、検出トランジスタＱ2 のエミッタは
定電圧Ｖccの印加端子に接続される一方、コレクタは、
一端を接地接続したドライブ抵抗１８の他端ａに接続さ
れるとともに、相互コンダクタンスｇm を制御するため
の制限用トランジスタＱ3 のベースに接続されている。
この制限用トランジスタＱ3 のエミッタは接地接続さ
れ、コレクタは差動増幅器１１の（ｇm ）端子に接続さ
れている。On the other hand, the emitter of the detection transistor Q 2 is connected to the application terminal of the constant voltage V cc , while the collector is
It is connected to the other end a of the drive resistor 18 whose one end is grounded, and is also connected to the base of the limiting transistor Q 3 for controlling the mutual conductance g m .
The emitter of the limiting transistor Q 3 is connected to the ground, and the collector is connected to the (g m ) terminal of the differential amplifier 11.
【０００７】以下、上記のような構成の電流制限装置の
動作を説明する。The operation of the current limiting device having the above structure will be described below.
【０００８】差動増幅器１１は、基準電圧Ｖref と帰還
電圧Ｖb との差分電圧を、相互コンダクタンスｇm に応
じた変換効率で電圧／電流変換を行い、出力電流Ｉ0 を
出力トランジスタＱ1 及び検出トランジスタＱ2 のベー
スに供給する。これにより出力トランジスタＱ1 からは
コレクタ電流Ｉc が出力され、第１の分圧抵抗１３及び
第２の分圧抵抗１４を介して接地へと流れる。このと
き、点ｂの電位は帰還電圧Ｖb として差動増幅器１１の
（＋）端子に入力される。The differential amplifier 11 performs voltage / current conversion on the differential voltage between the reference voltage V ref and the feedback voltage V b with conversion efficiency according to the mutual conductance g m , and outputs the output current I 0 to the output transistor Q 1 And to the base of the detection transistor Q 2 . As a result, the collector current I c is output from the output transistor Q 1 and flows to the ground via the first voltage dividing resistor 13 and the second voltage dividing resistor 14. At this time, the potential at the point b is input to the (+) terminal of the differential amplifier 11 as the feedback voltage Vb .
【０００９】差動増幅器１１は、帰還電圧Ｖb が基準電
圧Ｖref 以下のときは出力電流Ｉ0を増加させるよう動
作するため、出力トランジスタＱ1 からのコレクタ電流
Ｉcが増加し、帰還電圧Ｖb も増加する。一方、帰還電
圧Ｖb が基準電圧Ｖref を越えると出力電流Ｉ0 が減少
し、帰還電圧Ｖb も減少する。これにより、帰還電圧Ｖ
b と基準電圧Ｖref との差分は０に近づくよう制御さ
れ、安定出力状態においては、Ｖb ＝Ｖref となる。Since the differential amplifier 11 operates so as to increase the output current I 0 when the feedback voltage V b is equal to or lower than the reference voltage V ref , the collector current I c from the output transistor Q 1 increases and the feedback voltage V c increases. V b also increases. On the other hand, when the feedback voltage V b exceeds the reference voltage V ref , the output current I 0 decreases and the feedback voltage V b also decreases. As a result, the feedback voltage V
The difference between b and the reference voltage V ref is controlled to approach 0, and V b = V ref in the stable output state.
【００１０】このときの出力トランジスタＱ1 のコレク
タ電流Ｉc をＩ1 とすると、出力端子１５からの出力電
圧Ｖ0 及び帰還電圧Ｖb は次の（１），（２）式で表さ
れる。When the collector current I c of the output transistor Q 1 at this time is I 1 , the output voltage V 0 from the output terminal 15 and the feedback voltage V b are expressed by the following equations (1) and (2). .
【００１１】 Ｖ0 ＝Ｉ1 （Ｒx ＋Ｒy ） ・・・ （１） Ｖb ＝Ｉ1 Ｒy ・・・ （２） 但し、Ｒx ，Ｒy はそれぞれ第１，第２の分圧抵抗１
３，１４の抵抗値である。従って、両式より出力電圧Ｖ
0 は次の（３）式となる。V 0 = I 1 (R x + R y ) (1) V b = I 1 R y (2) where R x and R y are the first and second partial pressures, respectively. Resistance 1
3 and 14 resistance values. Therefore, from both equations, the output voltage V
0 becomes the following expression (3).
【００１２】 Ｖ0 ＝（Ｖb ／Ｒy ）（Ｒx ＋Ｒy ） ＝Ｖref 〔（Ｒx ＋Ｒy ）／Ｒy ）〕 ・・・・・ （３） 一方、検出トランジスタＱ2 は、そのエミッタ・コレク
タ接合面積が出力トランジスタＱ1 のそれの１／ｎであ
るため、定常出力状態でのコレクタ電流はＩ1／ｎとな
り、ａ点で電位Ｖa は次の（４）式となる。V 0 = (V b / R y ) (R x + R y ) = V ref [(R x + R y ) / R y )] (3) On the other hand, the detection transistor Q 2 is Since the emitter-collector junction area is 1 / n of that of the output transistor Q 1 , the collector current in the steady output state is I 1 / n, and the potential Va at the point a is expressed by the following equation (4). .
【００１３】 Ｖa ＝（Ｉ1 ／ｎ）Ｒ1 ・・・・・ （４） そして、このＶa が次の（５）式に示すように、制限用
トランジスタＱ3 のベース・エミッタ間電圧ＶBEを越え
ると、このＱ3 がドライブされ、相互コンダクタンスｇ
m が絞られることとなる。V a = (I 1 / n) R 1 (4) Then, this V a is the voltage between the base and emitter of the limiting transistor Q 3 as shown in the following equation (5). When V BE is exceeded, this Q 3 is driven and the mutual conductance g
m will be narrowed down.
【００１４】 （Ｉ1 ／ｎ）Ｒ1 ≧ＶBE ・・・・・ （５） 従って、例えば外部負荷１６におけるショート等に起因
して、出力トランジスタＱ1 のコレクタ電流Ｉc がＩ1
を越えた場合には、検出トランジスタＱ2 のコレクタ電
流もＩ1 ／ｎを越え、上記した（５）式の条件が満たさ
れるため、相互コンダクタンスｇm が絞られ、すなわち
差動増幅器１１の電圧／電流変換効率が低下し、出力電
流Ｉ0 が抑制される。これにより、出力トランジスタＱ
1 のコレクタ電流Ｉc も制限されＩ1 を大きく越えるこ
とがなくなるため、出力トランジスタＱ1 が保護される
こととなる。(I 1 / n) R 1 ≧ V BE (5) Therefore, the collector current I c of the output transistor Q 1 is I 1 due to, for example, a short circuit in the external load 16.
When it exceeds the above, the collector current of the detection transistor Q 2 also exceeds I 1 / n and the condition of the above formula (5) is satisfied, so that the mutual conductance g m is narrowed, that is, the voltage of the differential amplifier 11. / Current conversion efficiency decreases, and the output current I 0 is suppressed. As a result, the output transistor Q
Since it also 1 of the collector current I c greatly exceeds I 1 is limited eliminated, so that the output transistor Q 1 is protected.
【００１５】[0015]
【発明が解決しようとする課題】ところで、図４に示す
ように、バイポーラトランジスタにおける活性領域で
は、一般にコレクタ電流Ｉc は、ベース電流ＩB が一定
であればエミッタ・コレクタ間電圧ＶCEに依存しないと
考えられる。しかしながら、厳密に見ると依存する。す
なわち、図４において例えばベース電流ＩB ＝αの場合
を見ると、エミッタ・コレクタ間電圧ＶCEがＶCE1 のと
きとＶCE2 のときとでは、僅かながらではあるが、コレ
クタ電流Ｉc がΔＩA だけ増加している。これは、いわ
ゆるアーリー効果（Early Effect) によるものである。
これは、ＶCEの増加につれてコレクタ接合の空乏層がベ
ース側にも広がり、その結果ベース幅が狭くなって、電
流増幅率ｈFEが上がるために生じるものである。By the way, as shown in FIG. 4, in the active region of a bipolar transistor, the collector current I c generally depends on the emitter-collector voltage V CE if the base current I B is constant. It is thought not to. However, strictly speaking, it depends. That is, referring to FIG. 4, for example, when the base current I B = α, the collector current I c is ΔI, though slightly, when the emitter-collector voltage V CE is V CE1 and when it is V CE2. A is increasing. This is due to the so-called Early Effect.
This occurs because the depletion layer of the collector junction expands to the base side as V CE increases, and as a result, the base width narrows and the current amplification factor h FE increases.
【００１６】従って、上記した図３の場合においても、
このようなアーリー効果により、検出トランジスタＱ2
の定常時でのコレクタ電流はＩ1 ／ｎとはならない。Therefore, even in the case of FIG. 3 described above,
Due to such an Early effect, the detection transistor Q 2
The collector current in the steady state of does not become I 1 / n.
【００１７】すなわち、出力トランジスタＱ1 と検出ト
ランジスタＱ2 のエミッタ・コレクタ間電圧ＶCEをそれ
ぞれＶCE1 ，ＶCE2 とすると、これらはそれぞれ次の
（６），（７）式で表される。That is, assuming that the emitter-collector voltages V CE of the output transistor Q 1 and the detection transistor Q 2 are V CE1 and V CE2 , respectively, these are expressed by the following equations (6) and (7), respectively.
【００１８】 ＶCE1 ＝Ｖcc−Ｖ0 ・・・・・ （６） ＶCE2 ＝Ｖcc−Ｖ2 ＝Ｖcc−ＶBE ・・・・・ （７） 今、例えばＶcc＝１０Ｖ、Ｖ0 ＝５Ｖ，ＶBE＝０．７Ｖ
とすると、（６），（７）式より、ＶCE1 ＝５Ｖ，Ｖ
CE2 ＝９．３Ｖとなる。従って、出力トランジスタＱ1
のコレクタ電流Ｉc がＩ1 となった状態においては、Ｑ
1 とＱ2 のエミッタ・コレクタ間電圧ＶCEは４．３Ｖの
差があることとなり、図４に示すように、アーリー効果
によるコレクタ電流の増分ΔＩA が生じ、検出トランジ
スタＱ2 のコレクタ電流は（Ｉ1 ／ｎ）＋ΔＩA とな
る。このため、制御用トランジスタＱ3 のベース電位Ｖ
2 は、出力トランジスタＱ1 のコレクタ電流Ｉc が設定
値Ｉ1となる前にＶBEを越えて制御用トランジスタＱ3
がドライブされてしまう。すなわち、予め定めた設定値
よりも低い電流値で電流制限動作が行われ、精度よく電
流制限を行うことができないという問題があった。V CE1 = V cc −V 0 (6) V CE2 = V cc −V 2 = V cc −V BE (7) Now, for example, V cc = 10 V, V 0 = 5V, V BE = 0.7V
Then, from equations (6) and (7), V CE1 = 5V, V
CE2 is 9.3V. Therefore, the output transistor Q 1
In the state where the collector current I c becomes I 1, Q
Since the emitter-collector voltage V CE of 1 and Q 2 has a difference of 4.3 V, as shown in FIG. 4, the collector current increment ΔI A occurs due to the Early effect, and the collector current of the detection transistor Q 2 becomes the (I 1 / n) + ΔI a. Therefore, the base potential V of the control transistor Q 3
2 is a control transistor Q 3 that exceeds V BE before the collector current I c of the output transistor Q 1 reaches the set value I 1.
Will be driven. That is, there is a problem in that the current limiting operation is performed at a current value lower than a preset set value, and the current limiting cannot be performed accurately.
【００１９】この発明は、係る課題を解決するためにな
されたもので、アーリー効果による設定ずれをなくし、
精度よく電流制限を行うことができる電流制限装置を得
ることを目的とする。The present invention has been made to solve the above problems, and eliminates the setting deviation due to the Early effect.
An object of the present invention is to obtain a current limiting device that can accurately perform current limiting.
【００２０】[0020]
【課題を解決するための手段】この発明に係る電流制限
装置は、帰還電圧と基準電圧との差分に応じた電圧を出
力する差動増幅器と、エミッタを第１電源に接続すると
ともに前記差動増幅器の出力電圧をベースに印加しそれ
に応じた出力電流をコレクタより出力する出力トランジ
スタと、この出力トランジスタのコレクタに接続された
出力端子とを有する電源回路において、(i) ベース及び
エミッタを前記出力トランジスタのベース及びエミッタ
にそれぞれ共通接続し、かつ該出力トランジスタのベー
ス・エミッタ接合面積のｎ分の１のベース・エミッタ接
合面積を有する検出用トランジスタと、(ii)コレクタを
前記第１電源に接続しベースを前記出力端子に接続した
第１の電圧相殺用トランジスタと、(iii) この第２の電
圧相殺用トランジスタのコレクタから流れ込む電流によ
りドライブ電圧を発生するドライブ用抵抗と、(iv)この
第２の電圧相殺用トランジスタのコレクタから流れ込む
電流によりドライブ電圧を発生するドライブ用抵抗と、
(v) エミッタを第２電源に接続するとともにコレクタを
前記差動増幅器に接続し、ベースに印加される前記ドラ
イブ電圧に応じて前記差動増幅器の相互コンダクタンス
を変化させて前記出力トランジスタの出力電流を制限す
る制限用トランジスタとを備えたことを特徴とするもの
である。SUMMARY OF THE INVENTION A current limiting device according to the present invention includes a differential amplifier for outputting a voltage according to a difference between a feedback voltage and a reference voltage, an emitter connected to a first power source, and the differential circuit. In a power supply circuit having an output transistor for applying an output voltage of an amplifier to a base and outputting an output current corresponding to the output current from a collector, and an output terminal connected to the collector of the output transistor, (i) the base and the emitter are output as described above. A detection transistor, which is commonly connected to the base and emitter of the transistor and has a base-emitter junction area which is 1 / n of the base-emitter junction area of the output transistor, and (ii) a collector is connected to the first power supply. A first voltage canceling transistor whose base is connected to the output terminal, and (iii) this second voltage canceling transistor A drive resistor for generating a drive voltage by a current flowing from the collector, and the drive resistor for generating a drive voltage by a current flowing from the collector of (iv) the second voltage offset transistor,
(v) The emitter is connected to a second power source, the collector is connected to the differential amplifier, and the transconductance of the differential amplifier is changed according to the drive voltage applied to the base to output the output current of the output transistor. And a limiting transistor for limiting
【００２１】[0021]
【作用】この発明に係る電流制限装置によれば、互いに
相殺する逆極性の電圧を出力する第３、第４のトランジ
スタを設けたことにより、電流制限がかかる時点での検
出トランジスタのコレクタ・エミッタ間電圧と出力トラ
ンジスタのコレクタ・エミッタ間電圧とが等しくなる。
従って、従来より問題となっていたところの検出トラン
ジスタのコレクタ電流が出力トランジスタのコレクタ電
流のｎ分の１以上になるといういわゆるアーリー効果の
影響を排除することができる。すなわち、検出トランジ
スタのコレクタには、出力トランジスタの出力電流の丁
度ｎ分の１の検出電流が流れることとなり、制限用トラ
ンジスタの動作タイミングを本来設定された電流制限動
作時に正確に一致させることが可能となる。According to the current limiting device of the present invention, by providing the third and fourth transistors that output voltages of opposite polarities canceling each other, the collector / emitter of the detection transistor at the time when current limiting is applied. The inter-electrode voltage becomes equal to the collector-emitter voltage of the output transistor.
Therefore, it is possible to eliminate the influence of the so-called Early effect that the collector current of the detection transistor becomes 1 / n or more of the collector current of the output transistor, which has been a problem from the past. That is, the detection current of exactly 1 / n of the output current of the output transistor flows through the collector of the detection transistor, and the operation timing of the limiting transistor can be accurately matched during the originally set current limiting operation. Becomes
【００２２】[0022]
【実施例】以下図面に基づき、本発明を詳細に説明す
る。DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described in detail below with reference to the drawings.
【００２３】図１は、本発明の一実施例における電流制
限装置を備えた電源回路を表したものである。この図
で、前記図３に示す従来例と同一部分には同一の符号を
付し、重複説明を省略する。FIG. 1 shows a power supply circuit having a current limiting device according to an embodiment of the present invention. In this figure, the same parts as those in the conventional example shown in FIG.
【００２４】本実施例における電流制限装置の特徴とす
るところは、図１に示すように、電流制限装置２０内に
電圧相殺用トランジスタとしてＮＰＮ型トランジスタＱ
4 とＰＮＰ型トランジスタＱ5 を設けたことにある。こ
のうち、トランジスタＱ4 のコレクタは定電圧Ｖccに接
続され、ベースは出力端子１５に接続される一方、エミ
ッタはトランジスタＱ5 のベースに接続されるとともに
一端を接地接続した定電流源２１の一端に接続されてい
る。トランジスタＱ5 のエミッタは、検出トランジスタ
Ｑ2 のコレクタに接続され、コレクタは一端を接地接続
したドライブ抵抗１８の他端ａ及び制限用トランジスタ
Ｑ3 のベースに接続されている。その他の構成は前記図
３に示す従来例と同様である。The feature of the current limiting device in this embodiment is that, as shown in FIG. 1, an NPN type transistor Q is used as a voltage canceling transistor in the current limiting device 20.
4 and the PNP transistor Q 5 are provided. Among these, the collector of the transistor Q 4 is connected to the constant voltage V cc , the base is connected to the output terminal 15, while the emitter is connected to the base of the transistor Q 5 and one end of the constant current source 21 is grounded. It is connected to one end. The emitter of the transistor Q 5 is connected to the collector of the detection transistor Q 2 , and the collector is connected to the other end a of the drive resistor 18 whose one end is grounded and the base of the limiting transistor Q 3 . Other configurations are similar to those of the conventional example shown in FIG.
【００２５】なお、図１における差動増幅器１１は、例
えば図２に示すような回路で構成することができる。こ
の回路は、定電圧Ｖccに接続された定電流源６１〜６
３、ＰＮＰ型トランジスタ５１〜５４、ＮＰＮ型トラン
ジスタ５５〜５７、及び抵抗６５から構成される。この
図に示すように、トランジスタ５１のベースには図１の
基準電圧Ｖref が印加され、トランジスタ５４のベース
には帰還電圧Ｖb が印加される。また、トランジスタ５
７のベースは図１の制限用トランジスタＱ3 のコレクタ
に接続され、トランジスタ５７のコレクタは出力として
図１の出力トランジスタＱ1 及び検出トランジスタＱ2
に接続される。The differential amplifier 11 in FIG. 1 can be constructed by a circuit as shown in FIG. 2, for example. This circuit includes a constant current source connected to a constant voltage V cc sixty-one to six
3, PNP type transistors 51 to 54, NPN type transistors 55 to 57, and a resistor 65. As shown in this figure, the reference voltage V ref of FIG. 1 is applied to the base of the transistor 51, and the feedback voltage V b is applied to the base of the transistor 54. Also, the transistor 5
The base of 7 is connected to the collector of the limiting transistor Q 3 of FIG. 1, and the collector of the transistor 57 serves as the output of the output transistor Q 1 and the detection transistor Q 2 of FIG.
Connected to.
【００２６】以下、このような構成の電流制限装置の動
作を説明する。The operation of the current limiting device having such a configuration will be described below.
【００２７】差動増幅器１１は、基準電圧Ｖref が基準
電圧Ｖref 以下のときは出力電圧Ｉ0 を増加させるよう
に動作し、出力トランジスタＱ1 からのコレクタ電流Ｉ
c は第１の分圧抵抗１３及び第２の分圧抵抗１４を介し
て接地へと流れる。このとき、点ｂにおける分圧電位は
帰還電圧Ｖb として差動増幅器１１の（＋）端子に入力
される。The differential amplifier 11 may, when the reference voltage V ref is equal to or less than the reference voltage V ref operates to increase the output voltage I 0, the collector current I from the output transistor Q 1
c flows to the ground via the first voltage dividing resistor 13 and the second voltage dividing resistor 14. At this time, the divided potential at the point b is input to the (+) terminal of the differential amplifier 11 as the feedback voltage Vb .
【００２８】また点ｄの電位はトランジスタＱ4 のベー
スに印加されるため、トランジスタＱ4 からはコレクタ
電流が定電流源２１を介して接地へ流れ、点ｅの電位は
トランジスタＱ5 のベースに印加される。[0028] Since the potential of the point d which is applied to the base of the transistor Q 4, collector current from the transistor Q 4 flows to ground through the constant current source 21, the potential at the point e is the base of the transistor Q 5 Is applied.
【００２９】これにより、検出トランジスタＱ2 からの
コレクタ電流Ｉ2 ＝Ｉ1 ／ｎが、トランジスタＱ5 及び
ドライブ抵抗１８を介して接地へ流れる。このとき、点
ａの電位が制限用トランジスタＱ3 のベース・エミッタ
間電圧ＶBEを越えると、この制限用トランジスタＱ3 が
ドライブされて、差動増幅器１１の相互コンダクタンス
ｇm が絞られることになる。As a result, the collector current I 2 = I 1 / n from the detection transistor Q 2 flows to the ground via the transistor Q 5 and the drive resistor 18. At this time, when the potential of the point a is greater than the base-emitter voltage V BE of the limiting transistor Q 3, the limiting transistor Q 3 is being driven, that the transconductance g m of the differential amplifier 11 is throttled Become.
【００３０】ここで、制限用トランジスタＱ3 が動作し
て電流制限がかかる時点での出力トランジスタＱ2 のコ
レクタ電流Ｉ1 は（５）式より次の（８）式で示され
る。Here, the collector current I 1 of the output transistor Q 2 at the time when the limiting transistor Q 3 operates and the current is limited is given by the following equation (8) from the equation (5).
【００３１】 Ｉ1 ＝ｎ（ＶBE／Ｒ 1） ・・・・・ （８） また、出力電圧Ｖ0 は（３）式に示したものである。い
ま、トランジスタＱ4 のベース・エミッタ間電圧ＶF を
ＶFQ4 、トランジスタＱ5 のベース・エミッタ間電圧Ｖ
F をＶFQ5 とすると、点ｘの電位Ｖx はＶx ＝Ｖ0 −Ｖ
FQ4 ＋ＶFQ5 となる。そこで、ＶFQ4 ＝ＶFQ5 とする
と、Ｖx ＝Ｖ0 となり、トランジスタＱ1 ，Ｑ2 のコレ
クタ・エミッタ間電圧が等しくなる。これにより、検出
トランジスタＱ2 に流れる電流は正しくＩ2 ＝Ｉ1 ／ｎ
となり、アーリー効果によるコレクタ電流の増分△ＩA
がなくなるため、、電流制限動作時の設定ズレを無くす
ることができる。I 1 = n (V BE / R 1 ) (8) Further, the output voltage V 0 is represented by the equation (3). Now, let the base-emitter voltage V F of the transistor Q 4 be V FQ4 and the base-emitter voltage V F of the transistor Q 5.
When F is V FQ5 , the potential V x at the point x is V x = V 0 −V
It becomes FQ4 + V FQ5 . Therefore, if V FQ4 = V FQ5 , then V x = V 0 , and the collector-emitter voltages of the transistors Q 1 and Q 2 become equal. As a result, the current flowing through the detection transistor Q 2 is correctly I 2 = I 1 / n
And the collector current increment ΔI A due to the Early effect
Therefore, the setting deviation at the time of the current limiting operation can be eliminated.
【００３２】また、周囲温度の変化に対してトランジス
タＱ4 ，Ｑ5 のベース・エミッタＶBEが変化しても、点
ｘの電位Ｖx は変化しない。従って、温度変化にも強い
ものである。Further, even if the base-emitter V BE of the transistors Q 4 and Q 5 changes in response to the change in ambient temperature, the potential V x at the point x does not change. Therefore, it is resistant to temperature changes.
【００３３】なお、本実施例ではトランジスタＱ4 のエ
ミッタ側に定電流源２１を設けているが、この定電流源
２１の代りに抵抗を接続してもよい。Although the constant current source 21 is provided on the emitter side of the transistor Q 4 in this embodiment, a resistor may be connected instead of the constant current source 21.
【００３４】また、本実施例では、ＰＮＰ出力型電源回
路の電流制限を行う場合について説明したが、これに限
るものではなく、ＮＰＮ出力型電源回路にも適用できる
のはもちろんである。In the present embodiment, the case of limiting the current of the PNP output type power supply circuit has been described, but the present invention is not limited to this, and it is needless to say that the present invention can be applied to the NPN output type power supply circuit.
【００３５】[0035]
【発明の効果】以上説明したように、この発明によれ
ば、互いに相殺する逆極性の電圧を出力するトランジス
タを設けたこととしたので、電流制限がかかる時点での
検出トランジスタと出力トランジスタの各コレクタ・エ
ミッタ間電圧を相互に等しくできる。従って、従来より
問題となっていたアーリー効果の影響が除かれ、検出ト
ランジスタのコレクタには、出力トランジスタの出力電
流の丁度ｎ分の１の検出電流が流れることとなり、制限
トランジスタの動作タイミングを本来の電流制限動作時
に正確に一致させることが可能となる。すなわち、電源
回路の出力電流を設定値どおりに精度よく制限すること
ができるという効果がある。As described above, according to the present invention, since the transistors for outputting the voltages of opposite polarities canceling each other are provided, each of the detection transistor and the output transistor at the time when the current is limited is provided. The collector-emitter voltage can be made equal to each other. Therefore, the influence of the Early effect, which has been a problem in the past, is eliminated, and a detection current of exactly 1 / n of the output current of the output transistor flows in the collector of the detection transistor, which is essentially the operation timing of the limiting transistor. It is possible to exactly match the current limiting operation. That is, there is an effect that the output current of the power supply circuit can be accurately limited according to the set value.
【図１】本発明の一実施例における電流制限装置を適用
した電源回路を示すブロック図である。FIG. 1 is a block diagram showing a power supply circuit to which a current limiting device according to an embodiment of the present invention is applied.
【図２】図１における差動増幅器の一構成例を示す回路
図である。FIG. 2 is a circuit diagram showing a configuration example of a differential amplifier in FIG.
【図３】従来の電流制限装置を適用した電源回路を示す
ブロック図である。FIG. 3 is a block diagram showing a power supply circuit to which a conventional current limiting device is applied.
【図４】バイポーラトランジスタにおけるアーリー効果
を説明するための説明図である。FIG. 4 is an explanatory diagram for explaining an Early effect in a bipolar transistor.
【符号の説明】 １１ 差動増幅器 １２ 基準電圧源 １５ 出力端子 １６ 外部負荷 １８ ドライブ抵抗 ２０ 電流制限装置 Ｑ1 出力トランジスタ Ｑ2 検出トランジスタ Ｑ3 制限用トランジスタ Ｑ4 電圧相殺用ＮＰＮトランジスタ Ｑ5 電圧相殺用ＰＮＰトランジスタ[Explanation of symbols] 11 differential amplifier 12 reference voltage source 15 output terminal 16 external load 18 drive resistance 20 current limiting device Q 1 output transistor Q 2 detection transistor Q 3 limiting transistor Q 4 voltage cancellation NPN transistor Q 5 voltage cancellation PNP transistor
Claims (1)
圧を出力する差動増幅器と、エミッタを第１電源に接続
するとともに前記差動増幅器の出力電圧をベースに印加
しそれに応じた出力電流をコレクタより出力する出力ト
ランジスタと、この出力トランジスタのコレクタに接続
された出力端子とを有する電源回路において、 ベース及びエミッタを前記出力トランジスタのベース及
びエミッタにそれぞれ共通接続し、かつ該出力トランジ
スタのベース・エミッタ接合面積のｎ分の１のベース・
エミッタ接合面積を有する検出用トランジスタと、 コレクタを前記第１電源に接続しベースを前記出力端子
に接続した第１の電圧相殺用トランジスタと、 エミッタを前記検出用トランジスタのコレクタに接続し
ベースを前記第１の電圧相殺用トランジスタのエミッタ
に接続した第２の電圧相殺用トランジスタと、 この第２の電圧相殺用トランジスタのコレクタから流れ
込む電流によりドライブ電圧を発生するドライブ用抵抗
と、 エミッタを第２電源に接続するとともにコレクタを前記
差動増幅器に接続し、ベースに印加される前記ドライブ
電圧に応じて前記差動増幅器の相互コンダクタンスを変
化させて前記出力トランジスタの出力電流を制限する制
限用トランジスタと、 を備えたことを特徴とする電流制限装置。1. A differential amplifier for outputting a voltage according to a difference between a feedback voltage and a reference voltage, an emitter connected to a first power supply, and an output voltage of the differential amplifier applied to a base for output corresponding thereto. In a power supply circuit having an output transistor for outputting a current from a collector and an output terminal connected to the collector of the output transistor, a base and an emitter are commonly connected to a base and an emitter of the output transistor, respectively, and 1 / n of the base-emitter junction area
A detection transistor having an emitter junction area; a first voltage canceling transistor having a collector connected to the first power source and a base connected to the output terminal; and an emitter connected to the collector of the detection transistor and a base A second voltage canceling transistor connected to the emitter of the first voltage canceling transistor, a drive resistor for generating a drive voltage by the current flowing from the collector of the second voltage canceling transistor, and an emitter for the second power supply. And a collector connected to the differential amplifier, and changing the transconductance of the differential amplifier according to the drive voltage applied to the base to limit the output current of the output transistor, A current limiting device comprising:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30724492A JP2721100B2 (en) | 1992-11-17 | 1992-11-17 | Current limiting device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30724492A JP2721100B2 (en) | 1992-11-17 | 1992-11-17 | Current limiting device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06163803A true JPH06163803A (en) | 1994-06-10 |
| JP2721100B2 JP2721100B2 (en) | 1998-03-04 |
Family
ID=17966775
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30724492A Expired - Lifetime JP2721100B2 (en) | 1992-11-17 | 1992-11-17 | Current limiting device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2721100B2 (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001004721A1 (en) * | 1999-07-13 | 2001-01-18 | Rohm Co., Ltd. | Power source |
| WO2006016456A1 (en) * | 2004-08-10 | 2006-02-16 | Rohm Co., Ltd | Circuit protection method, protection circuit and power supply device using the protection circuit |
| JP2009223635A (en) * | 2008-03-17 | 2009-10-01 | Denso Corp | Power supply circuit |
-
1992
- 1992-11-17 JP JP30724492A patent/JP2721100B2/en not_active Expired - Lifetime
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001004721A1 (en) * | 1999-07-13 | 2001-01-18 | Rohm Co., Ltd. | Power source |
| US6525517B1 (en) | 1999-07-13 | 2003-02-25 | Rohm Co., Ltd. | Power supply circuit with a soft starting circuit |
| WO2006016456A1 (en) * | 2004-08-10 | 2006-02-16 | Rohm Co., Ltd | Circuit protection method, protection circuit and power supply device using the protection circuit |
| JPWO2006016456A1 (en) * | 2004-08-10 | 2008-05-01 | ローム株式会社 | Circuit protection method, protection circuit and power supply device using the same |
| JP2009223635A (en) * | 2008-03-17 | 2009-10-01 | Denso Corp | Power supply circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2721100B2 (en) | 1998-03-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5847723B2 (en) | Anteikadengen Cairo | |
| JPH0474731B2 (en) | ||
| US3651346A (en) | Electrical circuit providing multiple v bias voltages | |
| JPS6126730B2 (en) | ||
| JPS5940000B2 (en) | DC motor speed control device | |
| JP2721100B2 (en) | Current limiting device | |
| JPS62191907A (en) | Semiconductor circuit | |
| JPH06180332A (en) | Current detection circuit | |
| JP2533201B2 (en) | AM detection circuit | |
| JPH0643951A (en) | Current limiting circuit | |
| JPH031844B2 (en) | ||
| JP3105716B2 (en) | Current mirror circuit | |
| JP2754824B2 (en) | Constant voltage circuit | |
| US5631608A (en) | Driver for N-channel VFET output stage of power amplifier | |
| JPH0760981B2 (en) | Voltage-current conversion circuit | |
| JP3349334B2 (en) | Differential amplifier | |
| JP2623954B2 (en) | Variable gain amplifier | |
| JP2650390B2 (en) | Comparison device | |
| JPS6373706A (en) | Amplifier circuit device | |
| JP3398907B2 (en) | Bias current control device | |
| JPH0150925B2 (en) | ||
| JP3255226B2 (en) | Voltage controlled amplifier | |
| JP2703953B2 (en) | Current amplifier circuit | |
| JPH1051248A (en) | Differential amplifier circuit | |
| JP3082247B2 (en) | Constant voltage circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 11 Free format text: PAYMENT UNTIL: 20081121 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121121 Year of fee payment: 15 |
|
| EXPY | Cancellation because of completion of term |