JPH06163632A - Semiconductor device - Google Patents
Semiconductor deviceInfo
- Publication number
- JPH06163632A JPH06163632A JP4310588A JP31058892A JPH06163632A JP H06163632 A JPH06163632 A JP H06163632A JP 4310588 A JP4310588 A JP 4310588A JP 31058892 A JP31058892 A JP 31058892A JP H06163632 A JPH06163632 A JP H06163632A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- film
- leads
- lead
- pellet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は半導体装置に係わり、特
にリードフォーミングを実施するテ−プ・キャリア・パ
ッケ−ジ型の半導体装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device, and more particularly to a tape carrier package type semiconductor device for performing lead forming.
【０００２】[0002]
【従来の技術】従来、テ−プ・キャリア・パッケ−ジ
（以下ＴＣＰと称す）は、絶縁性ベースフィルム上に銅
箔にてリ−ドがパターニングされたＴＡＢフィルムを用
い、このＴＡＢフィルムのインナ・リードとバンプ付き
のチップ電極とを接合し（インナ・リード・ボンディン
グ）、次にチップ表面をエポキシ樹脂によりコーティン
グ（ポッティング）する構造が主流である。2. Description of the Related Art Conventionally, a tape carrier package (hereinafter referred to as TCP) uses a TAB film in which a lead is patterned with an copper foil on an insulating base film. The mainstream structure is to bond inner leads to chip electrodes with bumps (inner lead bonding), and then coat (potting) the chip surface with epoxy resin.
【０００３】ＴＣＰでは、ポッティング後、メッキ（省
略する場合もある）、キャリア詰め、回路テスト、アウ
タ・リード・カット、アウタ・リード・フォーミングを
実施する。これらの工程が終了した後、基板上へ実装す
る。In TCP, after potting, plating (sometimes omitted), carrier packing, circuit test, outer lead cutting, and outer lead forming are performed. After these steps are completed, it is mounted on the substrate.
【０００４】アウタ・リード・フォーミングにてアウタ
・リード・リ−ドをガルウィング状に成形するＴＣＰで
は、基板への実装の際、専用のアウタ・リード・ボンデ
ィング（以下ＯＬＢと称す）装置の使用が主流である。
これは、製品サイズ毎に準備されたＯＬＢ用ツールを使
用し、基板上の配線パッドとフォーミングされたＴＣＰ
製品のアウターリードとを熱圧着により接合する方法で
ある（接合材料、半田、Ｓｎ、Ａｕ等）。In the TCP in which the outer lead lead is formed into a gull wing shape by the outer lead forming, a dedicated outer lead bonding (hereinafter referred to as OLB) device is used when mounting on the substrate. Mainstream.
This uses the OLB tool prepared for each product size, and the TCP formed with the wiring pad on the substrate.
This is a method of bonding the outer leads of the product by thermocompression bonding (bonding material, solder, Sn, Au, etc.).
【０００５】また、ＱＦＰ等のパッケージでは、基板へ
の実装の際に専用ツールが要らない。即ち、アウタ・リ
ード・フォーミング後、基板上にパッケージを装着し、
赤外線リフロー炉により一括でアウタ・リードと基板上
のパッドを接合する。In addition, a package such as QFP does not require a dedicated tool for mounting on a substrate. That is, after outer lead forming, mount the package on the substrate,
The outer leads and the pads on the board are bonded together by an infrared reflow furnace.
【０００６】この種の方法は、専用ツールが必要なく、
また製品サイズに関係なく基板毎に一括したはんだ付け
が可能であり、実装方法の主流となっている。ＴＣＰに
おいてもこの方法での実装が理想であるが、ポッティン
グタイプのＴＣＰではフィルムの反り（熱収縮、機械的
応力により発生）の発生によりリードのコープラナリテ
ィ（平坦度）の悪化、リード曲り等が発生し赤外線リフ
ローによるはんだ付けは困難である。This type of method does not require a dedicated tool,
Also, regardless of product size, it is possible to perform soldering collectively for each substrate, which is the mainstream mounting method. Ideally, this method should be used for TCP mounting as well, but for potting type TCP, film warpage (generated by heat shrinkage and mechanical stress) causes deterioration of lead coplanarity (flatness) and lead bending. Occurs, and soldering by infrared reflow is difficult.
【０００７】この対策として近年、ポッティングをトラ
ンスファ・モールドにより行い、クワッド・フラット・
パッケ−ジ（以下ＱＦＰと称す）と同様の形状にするパ
ッケージ（Ｍｏｌｄｅｄ ＴＣＰ）の開発も進められて
いる。As a countermeasure against this, in recent years, potting has been performed by transfer molding, and quad flat
Development of a package (Molded TCP) having a shape similar to that of a package (hereinafter referred to as QFP) is also in progress.
【０００８】しかながら、Ｍｏｌｄｅｄ ＴＣＰでは、
モールド樹脂が介在するためにチップの熱放散性の面で
問題を残している。However, in Molded TCP,
Since the molding resin intervenes, there remains a problem in terms of heat dissipation of the chip.
【０００９】[0009]
【発明が解決しようとする課題】以上のように、従来の
ＴＣＰ製品では、ＴＡＢフィルムが熱により変形するた
め、リフロ−実装が困難である、という問題があった。As described above, the conventional TCP product has a problem that the TAB film is deformed by heat, which makes reflow mounting difficult.
【００１０】また、リフロ−実装を可能とするＭｏｌｄ
ｅｄ ＴＣＰ製品では、モールド樹脂が介在するために
チップの熱放散性が悪い、という問題があった。Mold for reflow mounting is also possible.
The ed TCP product has a problem that the heat dissipation of the chip is poor due to the presence of the mold resin.
【００１１】この発明の目的は、リフロー実装を高精度
で行うことが可能で、かつ熱放散性も良好な半導体装置
を提供することにある。An object of the present invention is to provide a semiconductor device which can perform reflow mounting with high accuracy and has good heat dissipation.
【００１２】[0012]
【課題を解決するための手段】この発明に係わる半導体
装置によれば、デバイス・ホール外のＴＡＢフィルム上
に、リ−ドを挟むようにしてリング状の絶縁物質を取り
付けたことを特徴している。The semiconductor device according to the present invention is characterized in that a ring-shaped insulating material is attached to the TAB film outside the device hole so as to sandwich the lead.
【００１３】[0013]
【作用】上記構成の半導体装置によれば、リ−ドを挟む
ようにリング状の絶縁物質が取り付けられているので、
リフロー実装を用いて実装基板上へ実装したとしても、
ＴＡＢフィルムの反りを防止できる。According to the semiconductor device having the above structure, since the ring-shaped insulating material is attached so as to sandwich the lead,
Even if it is mounted on the mounting board using reflow mounting,
The warp of the TAB film can be prevented.
【００１４】また、絶縁物質がリング状であるために、
ペレットの一面を外部に露出させることができ、熱放散
性を向上できる。Further, since the insulating material has a ring shape,
One surface of the pellet can be exposed to the outside, and heat dissipation can be improved.
【００１５】[0015]
【実施例】以下、図面を参照して、この発明を実施例に
より説明する。この説明において、全図に渡り同一の部
分には同一の参照符号を付し、重複する説明はさけるこ
とにする。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described below with reference to the accompanying drawings. In this description, the same parts are denoted by the same reference symbols throughout the drawings, and duplicate description will be avoided.
【００１６】図１（ａ）は、この発明の第１の実施例に
係わる半導体装置の斜視図、図１（ｂ）は（ａ）図中の
ｂ−ｂ線に沿う断面図である。FIG. 1A is a perspective view of a semiconductor device according to a first embodiment of the present invention, and FIG. 1B is a sectional view taken along the line bb in FIG.
【００１７】図１（ａ）および（ｂ）に示すように、Ｔ
ＡＢフィルム１には、デバイス・ホ−ル２、アウタ・リ
−ド・ホ−ル３…３、スプロケット・ホ−ル４…４が形
成されている。デバイス・ホ−ル１内には、リ−ド５…
５と例えばバンプ電極６…６を介して電気的に接続され
る半導体ペレット７が配置されている。半導体ペレット
（ＩＣチップ）７はポッティング樹脂８によりフィルム
１に固着されている。フィルム１におけるデバイス・ホ
−ル２とアウタ・リ−ド・ホ−ル３…３との間には、開
孔部９…９が形成されている。デバイス・ホ−ル２とア
ウタ・リ−ド・ホ−ル３…３との間のフィルム１上、こ
の実施例では開孔部９…９上には、開孔部９…９を介し
て直接にリ−ド５…５を挟むようにしてリング状に成型
された絶縁物１０1 、１０2 が設けられている。As shown in FIGS. 1A and 1B, T
The AB film 1 is formed with device holes 2, outer lead holes 3 ... 3 and sprocket holes 4 ... 4. In the device hall 1, a lead 5 ...
5, semiconductor pellets 7 that are electrically connected to each other via, for example, bump electrodes 6 ... The semiconductor pellet (IC chip) 7 is fixed to the film 1 with a potting resin 8. Openings 9 ... 9 are formed between the device holes 2 and the outer lead holes 3 ... 3 in the film 1. On the film 1 between the device hole 2 and the outer lead holes 3 ... 3, in this embodiment, on the openings 9 ... 9, through the openings 9 ... 9. Insulators 10 1 and 10 2 formed in a ring shape are provided so as to directly sandwich the leads 5 ...
【００１８】上記構成の半導体装置によれば、絶縁物１
０1 、１０2 によってフィルム１およびリ−ド５…５が
挟まれているために、赤外線リフロ−によるはんだ付け
によって基板上へ実装しても、リ−ド５…５の平坦度の
悪化が防止される。このため、赤外線リフロ−によるは
んだ付けを用いても高精度で基板上へ実装することがで
きる。また、ポッティングタイプのＴＣＰと同様に、ペ
レット７が外部に露出しているため、熱放散性が悪化す
ることはない。According to the semiconductor device having the above structure, the insulator 1
Since the film 1 and the leads 5 ... 5 are sandwiched by 0 1 , 10 2 , even if they are mounted on the substrate by soldering by infrared reflow, the flatness of the leads 5 ... 5 deteriorates. To be prevented. Therefore, even if soldering by infrared reflow is used, it can be mounted on the substrate with high accuracy. Further, like the potting type TCP, since the pellet 7 is exposed to the outside, heat dissipation does not deteriorate.
【００１９】次に、上記構成の半導体装置の製造方法に
ついて説明する。Next, a method of manufacturing the semiconductor device having the above structure will be described.
【００２０】図２は上記第１の実施例に係わる半導体装
置の製造方法を説明するための図で、（ａ）図はＴＡＢ
フィルムの平面図、（ｂ）〜（ｄ）図は主要な工程毎に
示した断面図である。（ｂ）〜（ｄ）図に示される断面
は（ａ）図中のｂ−ｂ線に沿っている。FIG. 2 is a view for explaining the method of manufacturing the semiconductor device according to the first embodiment, and FIG. 2A is a TAB.
The plan view of the film and the drawings (b) to (d) are cross-sectional views showing respective main steps. The cross sections shown in FIGS. 7B to 7D are along the line bb in FIG.
【００２１】まず、図２（ａ）に示すようなＴＡＢフィ
ルム１を準備する。First, a TAB film 1 as shown in FIG. 2 (a) is prepared.
【００２２】次に、図２（ｂ）に示すように、フィルム
１のリ−ド５…５にペレット７をバンプ電極６を介して
電気的に接続させる（インナ・リ−ド・ボンディング工
程）。Next, as shown in FIG. 2B, the pellets 7 are electrically connected to the leads 5 ... 5 of the film 1 through the bump electrodes 6 (inner lead bonding step). .
【００２３】次に、図２（ｃ）に示すように、フィルム
１にチップ７をポッティング樹脂８により固着させる
（ポッティング工程）。Next, as shown in FIG. 2C, the chip 7 is fixed to the film 1 with the potting resin 8 (potting step).
【００２４】次に、図２（ｄ）に示すように、フィルム
１にトランスファーモールドにて、リング状のエポキシ
樹脂１０1 、１０2 をデバイスホールとアウターリード
ホール間にリ−ドを挟むようにして成形する。Next, as shown in FIG. 2D, ring-shaped epoxy resins 10 1 and 10 2 are formed on the film 1 by transfer molding so that a lead is sandwiched between the device hole and the outer lead hole. To do.
【００２５】上記製造方法によれば、図１に示した半導
体装置を得ることができる。また、上記製造方法では、
インナ・リ−ド・ボンディングとポッティングとを施し
た後に、リング状のエポキシ樹脂１０1 、１０2 を成形
するために、エポキシ樹脂１０1 、１０2 成型によるリ
−ド５…５の変形、特にインナ・リ−ド部の変形がな
い。このため、インナ・リ−ド・ボンディングの精度の
低下を防止することができる。According to the above manufacturing method, the semiconductor device shown in FIG. 1 can be obtained. Further, in the above manufacturing method,
After the inner lead bonding and potting are performed, in order to mold the ring-shaped epoxy resins 10 1 , 10 2 , the deformation of the leads 5 ... 5 by the epoxy resin 10 1 , 10 2 molding, especially, No deformation of inner lead. Therefore, it is possible to prevent the accuracy of the inner lead bonding from decreasing.
【００２６】図３はこの発明の第２の実施例に係わる半
導体装置を説明するための図で、（ａ）〜（ｂ）はそれ
ぞれ主要な工程毎の断面図である。FIG. 3 is a view for explaining a semiconductor device according to the second embodiment of the present invention, and FIGS. 3 (a) to 3 (b) are cross-sectional views of respective main steps.
【００２７】図３（ａ）〜（ｂ）に示すように、インナ
・リ−ド・ボンディング済みのＴＡＢフィルム１に、エ
ポキシ樹脂を含浸させた高強度の繊維シート１１1 、１
１2を加熱接着させる。この時、ペレット７上面へ加熱
接着される繊維シート１１1は、ペレット７およびリ−
ド５…５のうちインナ・リード部を覆う形状にされてい
る。このような形状の繊維シート１１1 であると、ペレ
ット７の表面を覆うことができ、ペレット７の表面を保
護することができる。さらに繊維シ−ト１１1にはエポ
キシ樹脂が含浸されているので、この繊維シ−ト１１1
によってフィルム１とペレット７とを互いに固着させる
こともできる。As shown in FIGS. 3 (a) and 3 (b), the inner lead bonded TAB film 1 is impregnated with an epoxy resin to form a high-strength fiber sheet 11 1 , 1
Heat and bond 1 2 together. In this case, the fiber sheet 11 1 is thermally bonded to the pellets 7 upper surface, the pellets 7 and Li -
The inner leads of the terminals 5 ... 5 are covered. The fiber sheet 11 1 having such a shape can cover the surface of the pellet 7 and protect the surface of the pellet 7. Further, since the fiber sheet 11 1 is impregnated with epoxy resin, this fiber sheet 11 1
The film 1 and the pellet 7 can also be fixed to each other by the method.
【００２８】また、ペレット７の下面へ加熱接着される
繊維シート１１2 はペレット７の裏面部が露出する様な
中抜きの形状とされる。このようにペレット７の裏面部
を露出させることにより、ペレット７の放熱性が良好と
なる。Further, the fiber sheet 11 2 is thermally bonded to the lower surface of the pellets 7 is shaped punching in such as to expose the rear surface portion of the pellet 7. By exposing the back surface of the pellet 7 in this manner, the heat dissipation of the pellet 7 becomes good.
【００２９】図４はこの発明の第３の実施例に係わる半
導体装置を説明するための図で、（ａ）〜（ｂ）はそれ
ぞれ主要な工程毎の断面図である。FIG. 4 is a view for explaining a semiconductor device according to the third embodiment of the present invention, and FIGS. 4A to 4B are cross-sectional views of respective main steps.
【００３０】第２の実施例に係わる半導体装置では、ペ
レット７上面へ加熱接着される繊維シート１１1 に、ペ
レット７およびリ−ド５…５のうちインナ・リード部を
覆う形状のものを使用したが、インナ・リ−ド・ボンデ
ィング／ポッティング済みのＴＡＢフィルム１を用い
て、ペレット７上面へ加熱接着される繊維シート１１1
を中抜きの形状の繊維シート１１3 とし、ＴＡＢフィル
ム１の上部、下部にそれぞれシ−ト１１2 ，１１3 を加
熱圧着させるようにしても良い。[0030] In the semiconductor device according to the second embodiment, the fiber sheet 11 1 is thermally bonded to the pellets 7 top, pellets 7 and re - use a shape that covers the inner lead portion of the de 5 ... 5 However, the fiber sheet 11 1 which is heat-bonded to the upper surface of the pellet 7 by using the TAB film 1 which has been subjected to inner lead bonding / potting
May be used as the hollow fiber sheet 11 3, and the sheets 11 2 and 11 3 may be heat-pressed to the upper and lower portions of the TAB film 1, respectively.
【００３１】図５はこの発明の第４の実施例に係わる半
導体装置を説明するための図で、（ａ）〜（ｃ）はそれ
ぞれ第４の実施例に係わる装置を変形例毎に示した断面
図である。FIG. 5 is a diagram for explaining a semiconductor device according to the fourth embodiment of the present invention, and FIGS. 5A to 5C show the device according to the fourth embodiment for each modification. FIG.
【００３２】図１〜図４に示した第１〜第３の実施例に
係わる半導体装置において、図５（ａ）〜（ｂ）に示す
ようにリング状絶縁物１０2 、１１2 を支持部材として
用いて、ペレット７の裏面に接触するように銅（Ｃｕ）
等により構成された放熱板１２を取り付けても良い。
尚、図５（ａ）はリング状絶縁物１０2 をエポキシ樹脂
の成型により形成した装置に放熱板１２を取り付けたも
のを示している。同様に図５（ｂ）はリング状絶縁物１
１2 をエポキシ樹脂が含浸された繊維シ−トを貼付する
ことにより得て、かつこの繊維シートを用いてフィルム
１とペレット７とを固着させた装置に放熱板１２を取り
付けたもの、図５（ｃ）はリング状絶縁物１１2 をエポ
キシ樹脂が含浸された繊維シ−トを貼付することにより
得て、かつフィルム１とペレット７とをポッティング樹
脂により固着させた装置に放熱板１２を取り付けたもの
を示している。In the semiconductor device according to the first to third embodiments shown in FIGS. 1 to 4, as shown in FIGS. 5A and 5B, the ring-shaped insulators 10 2 and 11 2 are provided as support members. Copper (Cu) so that it contacts the back surface of the pellet 7.
You may attach the heat sink 12 comprised by the etc.
Incidentally, FIG. 5 (a) shows what fitted with heat radiating plate 12 to the device formed by molding epoxy resin the ring-like insulators 10 2. Similarly, FIG. 5B shows a ring-shaped insulator 1.
1 2 fiber epoxy resin impregnated sheet - obtained by attaching the door, and that the heat radiating plate 12 attached to the device with anchoring of the film 1 and the pellets 7 with this fiber sheet, Fig. 5 (c) the fibers were ring-like insulators 11 2 epoxy resin-impregnated - obtained by attaching the door, the heat radiating plate 12 mounted and the film 1 and the pellets 7 to the apparatus was fixed by a potting resin Is shown.
【００３３】上記各構成の半導体装置にあっても、ＴＡ
Ｂフィルム１にリング状絶縁物１０1 、１０2 、１１1
〜１１3 がリ−ド５…５を挟むようにして設けられてい
るために、ＴＣＰ製品のフィルム１の反りによる実装性
悪化を防止できる。これにより、基板実装方法の主流と
なっている赤外線リフロー等による一括基板実装を高精
度で実現でき、実装における生産性を向上させることが
できる。また、各構成ともペレット７裏面が露出した構
造、あるいは放熱板１２が取り付けられた構造となり、
熱放散性もＱＦＰ等のモールド・タイプ・パッケージと
比べて向上させることができる。Even in the semiconductor device having each of the above configurations, the TA
Ring-shaped insulators 10 1 , 10 2 , 11 1 on B film 1
To 11 3 Galli - To is provided so as to sandwich the de 5 ... 5, can prevent mounting deterioration due to warping of the film 1 of TCP products. As a result, it is possible to highly accurately realize collective board mounting by infrared reflow or the like, which is a mainstream board mounting method, and it is possible to improve productivity in mounting. Further, in each structure, the back surface of the pellet 7 is exposed or the heat sink 12 is attached,
Heat dissipation can also be improved compared to mold type packages such as QFP.
【００３４】さらにこの発明によれば、パッケ−ジの薄
型製品（１．０ｍｍ以下）に関しても、リ−ドの平坦度
を容易に改善できることから有用であり、しかも、モー
ルド・タイプ・パッケージの問題点であるモールド成形
時のペレットの浮き、傾きによる成形不良等も無く、製
造歩留りも向上できる。Further, according to the present invention, it is useful for thin products of package (1.0 mm or less) because the flatness of the lead can be easily improved, and the problem of the mold type package is obtained. The point is that the pellets do not float during molding, and there is no molding failure due to tilting, and the manufacturing yield can be improved.
【００３５】[0035]
【発明の効果】以上説明したように、この発明によれ
ば、リフロー実装を高精度で行うことが可能で、かつ熱
放散性が良好な半導体装置を提供できる。As described above, according to the present invention, it is possible to provide a semiconductor device which can perform reflow mounting with high accuracy and has good heat dissipation.
【図１】図１（ａ）はこの発明の第１の実施例に係わる
半導体装置の斜視図、図１（ｂ）は（ａ）図中のｂ−ｂ
線に沿う断面図。FIG. 1 (a) is a perspective view of a semiconductor device according to a first embodiment of the present invention, and FIG. 1 (b) is bb in FIG. 1 (a).
Sectional drawing which follows the line.
【図２】図２はこの発明の第１の実施例に係わる半導体
装置の製造方法を説明するための図で、（ａ）図はＴＡ
Ｂフィルムの平面図、（ｂ）〜（ｄ）は主要な工程毎に
示した断面図。FIG. 2 is a view for explaining a method of manufacturing a semiconductor device according to the first embodiment of the present invention, FIG.
The top view of B film, (b)-(d) is sectional drawing shown for every main process.
【図３】図３はこの発明の第２の実施例に係わる半導体
装置を説明するための図で、（ａ）〜（ｂ）はそれぞれ
主要な工程毎の断面図。FIG. 3 is a diagram for explaining a semiconductor device according to a second embodiment of the present invention, in which (a) and (b) are cross-sectional views of respective main steps.
【図４】図４はこの発明の第３の実施例に係わる半導体
装置を説明するための図で、（ａ）〜（ｂ）はそれぞれ
主要な工程毎の断面図。FIG. 4 is a diagram for explaining a semiconductor device according to a third embodiment of the present invention, in which (a) and (b) are cross-sectional views of respective main steps.
【図５】図５はこの発明の第４の実施例に係わる半導体
装置を説明するための図で、（ａ）〜（ｃ）はそれぞれ
第４の実施例に係わる装置を変形例毎に示した断面図。5A and 5B are views for explaining a semiconductor device according to a fourth embodiment of the present invention, and FIGS. 5A to 5C respectively show the device according to the fourth embodiment for each modification. Cross section.
１…ＴＡＢフィルム、２…デバイス・ホ−ル、３…アウ
タ・リ−ド・ホ−ル、４…スプロケット・ホ−ル、５…
リ−ド、６…バンプ電極、７…ペレット、８…ポッティ
ング樹脂、９…開孔部、１０1 ，１０2 …絶縁物、１１
1 、１１2 …繊維シ−ト、１２…放熱板。1 ... TAB film, 2 ... Device hole, 3 ... Outer lead hole, 4 ... Sprocket hole, 5 ...
Li - de, 6 ... bump electrode, 7 ... pellets, 8 ... potting resin, 9 ... opening, 10 1, 10 2 ... insulator, 11
1 , 11 2 ... Fiber sheet, 12 ... Heat sink.
Claims (2)
Ｂフィルムと、 前記デバイス・ホール内に配置され、前記リ−ドと電気
的に接続される半導体ペレットと、 前記デバイス・ホール外の前記ＴＡＢフィルム上に前記
リ−ドを挟むようにして設けられたリング状の絶縁物質
とを具備することを特徴とする半導体装置。1. A TA having a lead and a device hole.
B film, a semiconductor pellet arranged in the device hole and electrically connected to the lead, and a ring provided on the TAB film outside the device hole so as to sandwich the lead. A semiconductor device, which comprises: an insulating material.
られていることを特徴とする請求項１に記載の半導体装
置。2. The semiconductor device according to claim 1, further comprising a radiator plate attached to the pellet.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4310588A JPH06163632A (en) | 1992-11-19 | 1992-11-19 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4310588A JPH06163632A (en) | 1992-11-19 | 1992-11-19 | Semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06163632A true JPH06163632A (en) | 1994-06-10 |
Family
ID=18007058
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4310588A Pending JPH06163632A (en) | 1992-11-19 | 1992-11-19 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06163632A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08306721A (en) * | 1995-04-27 | 1996-11-22 | Nec Corp | Semiconductor device and its manufacture |
-
1992
- 1992-11-19 JP JP4310588A patent/JPH06163632A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08306721A (en) * | 1995-04-27 | 1996-11-22 | Nec Corp | Semiconductor device and its manufacture |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3588801B2 (en) | Method for manufacturing semiconductor device | |
| US6664615B1 (en) | Method and apparatus for lead-frame based grid array IC packaging | |
| KR100224133B1 (en) | Semiconductor chip mounting method bonded to circuit board through bumps | |
| US7335970B2 (en) | Semiconductor device having a chip-size package | |
| JP2929273B2 (en) | Ball grid array semiconductor package unit PCB carrier frame and method of manufacturing ball grid array semiconductor package using the same | |
| US8569082B2 (en) | Semiconductor package with a mold material encapsulating a chip and a portion of a lead frame | |
| KR100472286B1 (en) | Semiconductor chip package that adhesive tape is attached on the bonding wire | |
| JP2001015679A (en) | Semiconductor device and manufacture thereof | |
| US6574858B1 (en) | Method of manufacturing a chip package | |
| JP2000133738A (en) | Manufacture of chip scale package | |
| JP2606603B2 (en) | Semiconductor device, its manufacturing method and its mounting inspection method | |
| US20020003308A1 (en) | Semiconductor chip package and method for fabricating the same | |
| JPH0964244A (en) | Semiconductor device and its manufacture | |
| JP4038021B2 (en) | Manufacturing method of semiconductor device | |
| JPH06163632A (en) | Semiconductor device | |
| JPH10154768A (en) | Semiconductor device and its manufacturing method | |
| KR200179419Y1 (en) | Semiconductor package | |
| JP4175339B2 (en) | Manufacturing method of semiconductor device | |
| US6645794B2 (en) | Method of manufacturing a semiconductor device by monolithically forming a sealing resin for sealing a chip and a reinforcing frame by transfer molding | |
| KR100520443B1 (en) | Chip scale package and its manufacturing method | |
| US20030214019A1 (en) | Packaging system for semiconductor devices | |
| KR200159861Y1 (en) | Semiconductor package | |
| WO1999065076A1 (en) | Semiconductor device and method for manufacturing the same | |
| JPH07326690A (en) | Package for semiconductor device and semiconductor device | |
| JPH08181168A (en) | Semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |