JPH06162676A - Magnetic recording device - Google Patents
Magnetic recording deviceInfo
- Publication number
- JPH06162676A JPH06162676A JP30185292A JP30185292A JPH06162676A JP H06162676 A JPH06162676 A JP H06162676A JP 30185292 A JP30185292 A JP 30185292A JP 30185292 A JP30185292 A JP 30185292A JP H06162676 A JPH06162676 A JP H06162676A
- Authority
- JP
- Japan
- Prior art keywords
- audio data
- channels
- recording
- data
- channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
Description
【０００１】[0001]
【目次】以下の順序で本発明を説明する。 産業上の利用分野 従来の技術 発明が解決しようとする課題 課題を解決するための手段（図１及び図５） 作用（図１及び図５） 実施例 （１）実施例の全体構成（図１） （２）動作モード （２−１）通常の動作モード（図１） （２−２）32〔kHz 〕４チヤンネルモード（図１〜図
３） （２−３）44.1〔kHz 〕４チヤンネルモード（図１、図
４及び図５） （２−４）48〔kHz 〕４チヤンネルモード（図１、図６
及び図７） （２−５）第１の32〔kHz 〕８チヤンネルモード（図
１、図８及び図９） （２−６）第２の32〔kHz 〕８チヤンネルモード（図
１、図１０及び図１１） （３）メモリ回路の制御（図１２） （４）実施例の効果 （５）他の実施例 発明の効果[Table of Contents] The present invention will be described in the following order. Field of Industrial Application Conventional Technology Problems to be Solved by the Invention Means for Solving the Problems (FIGS. 1 and 5) Action (FIGS. 1 and 5) Embodiment (1) Overall Configuration of Embodiment (FIG. 1) ) (2) Operation mode (2-1) Normal operation mode (Fig. 1) (2-2) 32 [kHz] 4 channel mode (Figs. 1 to 3) (2-3) 44.1 [kHz] 4 channel mode (Figs. 1, 4 and 5) (2-4) 48 [kHz] 4 channel mode (Figs. 1, 6)
And FIG. 7) (2-5) First 32 [kHz] 8 channel mode (FIGS. 1, 8 and 9) (2-6) Second 32 [kHz] 8 channel mode (FIGS. 1 and 10) And FIG. 11) (3) Control of memory circuit (FIG. 12) (4) Effect of embodiment (5) Other embodiment Effect of the invention
【０００２】[0002]
【産業上の利用分野】本発明は磁気記録装置に関し、例
えばデイジタルオーデイオテープレコーダを利用してマ
ルチチヤンネルのオーデイオ信号を記録する場合に適用
し得る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a magnetic recording apparatus, and can be applied to the case where a digital audio tape recorder is used to record a multichannel audio signal.
【０００３】[0003]
【従来の技術】従来、デイジタルオーデイオテープレコ
ーダにおいては、回転ドラムを用いてデイジタルオーデ
イオ信号を記録再生することにより、高音質のオーデイ
オ信号を記録再生し得るようになされている。2. Description of the Related Art Conventionally, in a digital audio tape recorder, a digital audio signal is recorded and reproduced by using a rotary drum so that a high quality audio signal can be recorded and reproduced.
【０００４】このデイジタルオーデイオテープレコーダ
においては、デイジタルオーデイオテープ信号をサンプ
リング周波数32〔kHz 〕、44.1〔kHz 〕又は48〔kHz 〕
で記録再生する３種類のフオーマツトが規定されてお
り、このうちサンプリング周波数32〔kHz 〕のフオーマ
ツトにおいては、２チヤンネル又は４チヤンネルのオー
デイオ信号を記録再生し得るようになされている。In this digital audio tape recorder, the digital audio tape signal is sampled at a sampling frequency of 32 [kHz], 44.1 [kHz] or 48 [kHz].
There are three types of formats to be recorded / reproduced, and in the format having a sampling frequency of 32 [kHz], an audio signal of 2 channels or 4 channels can be recorded / reproduced.
【０００５】[0005]
【発明が解決しようとする課題】ところでこの種のデイ
ジタルオーデイオテープレコーダにおいて、さらにチヤ
ンネル数を拡大することができれば、その分ライトアフ
タリード等の処理を実行して全体の使い勝手を向上し得
ると考えられる。By the way, in this kind of digital audio tape recorder, if the number of channels can be further increased, it is thought that the processing such as write after read can be executed correspondingly to improve the overall usability. To be
【０００６】本発明は以上の点を考慮してなされたもの
で、簡易にマルチチヤンネルのオーデイオデータを記録
することができる磁気記録装置を提案しようとするもの
である。The present invention has been made in consideration of the above points, and it is an object of the present invention to propose a magnetic recording apparatus capable of easily recording multi-channel audio data.
【０００７】[0007]
【課題を解決するための手段】かかる課題を解決するた
め本発明においては、磁気テープに順次斜めに正及び負
のアジマス角の一対の記録トラツクを形成してオーデイ
オデータＤ１Ａ〜Ｄ１Ｈを記録する磁気記録装置１にお
いて、２（Ｍ＋１）チヤンネルのオーデイオデータＤ１
Ａ〜Ｄ１Ｈを順次格納して出力することにより、２（Ｍ
＋１）チヤンネルのオーデイオデータＤ１Ａ〜Ｄ１Ｈを
時軸圧縮して多重化し、２チヤンネルの記録データＡＤ
ＤＴを生成する多重化手段１６、１８、２６と、２チヤ
ンネルの記録データＡＤＤＴを所定周期でインターリー
ブ処理した後、誤り訂正符号を付加して記録信号Ｓ１に
変換する記録信号生成回路２４と、回転ドラム２に搭載
され、記録信号Ｓ１に基づいて一対の記録トラツクを順
次形成する記録用磁気ヘツド４Ａ、４Ｂとを備え、多重
化手段１６、１８、２６は、２（Ｍ＋１）チヤンネルの
オーデイオデータＤ１Ａ〜Ｄ１Ｈを多重化して出力する
際、記録信号生成回路２４がインターリーブ処理する周
期を基準にして２（Ｍ＋１）チヤンネルのオーデイオデ
ータＤ１Ａ〜Ｄ１Ｈが順次循環的に切り換わつて出力さ
れるように、２（Ｍ＋１）チヤンネルのオーデイオデー
タＤ１Ａ〜Ｄ１Ｈをインターリーブ処理して記録データ
ＡＤＤＴを生成する。In order to solve such a problem, in the present invention, a pair of recording tracks having positive and negative azimuth angles are sequentially formed obliquely on a magnetic tape to record audio data D1A to D1H. In the recording device 1, audio data D1 of 2 (M + 1) channels
By sequentially storing and outputting A to D1H, 2 (M
+1) Audio data D1A to D1H of channels are time-compressed and multiplexed, and recording data AD of 2 channels is added.
A multiplexing means 16, 18, 26 for generating DT, a recording signal generating circuit 24 for interleaving the recording data ADDT of 2 channels in a predetermined cycle, and adding an error correction code to convert it into a recording signal S1, and a rotation. The magnetic heads 4A and 4B for recording mounted on the drum 2 and sequentially forming a pair of recording tracks based on the recording signal S1 are provided, and the multiplexing means 16, 18, and 26 are audio data D1A of 2 (M + 1) channels. When D1 to D1H are multiplexed and output, the audio data D1A to D1H of 2 (M + 1) channels are sequentially cyclically switched and output based on the cycle of the interleave processing by the recording signal generation circuit 24. 2 (M + 1) channel audio data D1A to D1H are interleaved to generate recording data ADDT. .
【０００８】さらに本発明において、記録信号生成回路
２４は、一対の記録トラツクを形成する周期を単位にし
て記録データＡＤＤＴをインターリーブ処理し、多重化
手段１６、１８、２０は、２（Ｍ＋１）チヤンネルのオ
ーデイオデータＤ１Ａ〜Ｄ１Ｈを順次所定のメモリ回路
１８に取り込んだ後、２（Ｍ＋１）チヤンネルのオーデ
イオデータのうち第１及び第２チヤンネルのオーデイオ
データが所定期間連続した後、続くチヤンネルのオーデ
イオデータＤ１Ｃ〜Ｄ１Ｈが期間毎に連続するように２
（Ｍ＋１）チヤンネルのオーデイオデータＤ１Ａ〜ＤＡ
Ｈを多重化して記録データＡＤＤＴを生成する。Further, in the present invention, the recording signal generating circuit 24 interleaves the recording data ADDT in units of a cycle for forming a pair of recording tracks, and the multiplexing means 16, 18, and 20 perform 2 (M + 1) channels. Of the audio data D1A to D1H are sequentially loaded into a predetermined memory circuit 18, and after the audio data of the first and second channels among the audio data of 2 (M + 1) channels continue for a predetermined period, the subsequent audio data D1C of the channel. ~ 2 so that D1H continues every period
(M + 1) Channel audio data D1A-DA
H is multiplexed to generate recording data ADDT.
【０００９】[0009]
【作用】２（Ｍ＋１）チヤンネルのオーデイオデータＤ
１Ａ〜Ｄ１Ｈを時軸圧縮及び多重化して２チヤンネルの
記録データＡＤＤＴを生成し、このとき記録信号生成回
路２４がインターリーブ処理する周期を基準にして２
（Ｍ＋１）チヤンネルのオーデイオデータＤ１Ａ〜Ｄ１
Ｈが順次循環的に切り換わつて出力されるように、２
（Ｍ＋１）チヤンネルのオーデイオデータＤ１Ａ〜Ｄ１
Ｈをインターリーブ処理して記録データＡＤＤＴを生成
すれば、順次２（Ｍ＋１）チヤンネルのオーデイオデー
タＤ１Ａ〜Ｄ１Ｈを記録することができる。[Function] Audio data D of 2 (M + 1) channel
1A to D1H are time-compressed and multiplexed to generate 2-channel recording data ADDT. At this time, the recording signal generation circuit 24 uses the interleaving process as a reference to generate 2
(M + 1) Channel audio data D1A to D1
2 so that H is output cyclically by switching.
(M + 1) Channel audio data D1A to D1
If H is interleaved to generate recording data ADDT, 2 (M + 1) channels of audio data D1A to D1H can be sequentially recorded.
【００１０】[0010]
【実施例】以下図面について、本発明の一実施例を詳述
する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described in detail below with reference to the drawings.
【００１１】（１）実施例の全体構成 図１において、１は全体としてデイジタルオーデイオテ
ープレコーダを示し、直径30〔mm〕の回転ドラム２に 1
80度の角間隔で記録用磁気ヘツド４Ａ及び４Ｂを搭載し
て回転駆動する。(1) Overall Structure of the Embodiment In FIG. 1, reference numeral 1 denotes a digital audio tape recorder as a whole, which is mounted on a rotary drum 2 having a diameter of 30 mm.
The magnetic heads 4A and 4B for recording are mounted and rotated at an angular interval of 80 degrees.
【００１２】この状態でデイジタルオーデイオテープレ
コーダ１においては、90度の巻き付け角度で回転ドラム
２に磁気テープを巻き付け、この磁気テープを所定速度
で走行させることにより、記録モードにおいて、所定周
期で正及び負のアジマス角の記録トラツクを順次形成し
得るようになされている。In this state, in the digital audio tape recorder 1, the magnetic tape is wound around the rotary drum 2 at a winding angle of 90 degrees, and the magnetic tape is run at a predetermined speed, so that the magnetic tape is moved forward and backward at a predetermined cycle in the recording mode. Recording tracks having negative azimuth angles can be sequentially formed.
【００１３】この記録用磁気ヘツド４Ａ及び４Ｂに対し
て、デイジタルオーデイオテープレコーダ１は、所定の
段差を設けて再生用磁気ヘツド６Ａ及び６Ｂを回転ドラ
ム２に搭載するようになされ、これにより再生モードに
おいてこの再生用磁気ヘツド６Ａ及び６Ｂから得られる
再生信号ＳＰＢを処理してデイジタルオーデイオ信号を
再生し得、また編集モードにおいて再生したデイジタル
オーデイオ信号を処理した後再び磁気ヘツド４Ａ及び４
Ｂを介して記録し得るようになされている。With respect to the recording magnetic heads 4A and 4B, the digital audio tape recorder 1 is provided with a predetermined step so that the reproducing magnetic heads 6A and 6B are mounted on the rotary drum 2, whereby the reproducing mode is set. In this case, the reproduction signal SPB obtained from the reproduction magnetic heads 6A and 6B can be processed to reproduce the digital audio signal, and the digital audio signal reproduced in the edit mode can be processed and then the magnetic heads 4A and 4 can be processed again.
It can be recorded via B.
【００１４】この回転ドラム２の回転速度及び磁気テー
プの走行速度においては、システム制御回路１０から出
力される制御データに基づいて、デイジタルオーデイオ
テープレコーダ１の動作モードに応じてサーボ回路（図
示せず）で制御するようになされ、これによりデイジタ
ルオーデイオテープレコーダ１においては、必要に応じ
て磁気テープ走行系の駆動条件を切り換えて種々の動作
モードで動作し得るようになされている。At the rotational speed of the rotary drum 2 and the running speed of the magnetic tape, a servo circuit (not shown) is used according to the operation mode of the digital audio tape recorder 1 based on the control data output from the system control circuit 10. ), The digital audio tape recorder 1 can be operated in various operation modes by switching the drive conditions of the magnetic tape running system as required.
【００１５】すなわちデイジタルオーデイオテープレコ
ーダ１においては、通常の動作モードにおいて、デイジ
タルオーデイオテープレコーダについて規格化されたフ
オーマツトに従つて２チヤンネルのオーデイオ信号を標
準時間モード又は長時間記録モードの記録モードで記録
再生し得るのに対し、マルチチヤンネルモードにおいて
は４チヤンネル又は８チヤンネルのオーデイオ信号を記
録再生し得るようになされている。That is, in the digital audio tape recorder 1, in a normal operation mode, a 2-channel audio signal is recorded in a recording mode of a standard time mode or a long-time recording mode in accordance with the format standardized for the digital audio tape recorder. On the other hand, in the multi-channel mode, the audio signal of 4 channels or 8 channels can be recorded and reproduced.
【００１６】このためデイジタルオーデイオテープレコ
ーダ１においては、最大で８チヤンネルのオーデイオ信
号を入出力し得るようになされている。すなわちデイジ
タルオーデイオテープレコーダ１においては、アナログ
デイジタル変換回路（Ａ／Ｄ）１２に最大で８チヤンネ
ルのオーデイオ信号Ｓ１Ａ〜Ｓ１Ｈを入力し得るように
なされ、ここで所定サンプリング周波数のデイジタルオ
ーデイオ信号に変換する。For this reason, the digital audio tape recorder 1 can input and output an audio signal of 8 channels at the maximum. That is, in the digital audio tape recorder 1, the analog digital conversion circuit (A / D) 12 can input a maximum of 8 channels of audio signals S1A to S1H, and the audio signals are converted into digital audio signals of a predetermined sampling frequency. .
【００１７】このときアナログデイジタル変換回路１２
においては、システム制御回路１０から出力される制御
データに基づいてサンプリング周波数を切り換え、通常
の動作モードにおいて、サンプリング周波数32〔kHz
〕、44.1〔kHz 〕又は48〔kHz〕で２チヤンネルのオー
デイオ信号Ｓ１Ａ、Ｓ１Ｂをデイジタルオーデイオ信号
Ｄ１Ａ、Ｄ１Ｂに変換する。At this time, the analog digital conversion circuit 12
, The sampling frequency is switched based on the control data output from the system control circuit 10, and the sampling frequency is 32 [kHz] in the normal operation mode.
, 44.1 [kHz] or 48 [kHz], the two-channel audio signals S1A and S1B are converted into digital audio signals D1A and D1B.
【００１８】これに対してマルチチヤンネルモードにお
いて、アナログデイジタル変換回路１２は、４チヤンネ
ルのオーデイオ信号Ｓ１Ａ〜Ｓ１Ｄを記録する場合、サ
ンプリング周波数32〔kHz 〕、44.1〔kHz 〕又は48〔kH
z 〕でオーデイオ信号Ｓ１Ａ〜Ｓ１Ｄをデイジタルオー
デイオ信号Ｄ１Ａ〜Ｄ１Ｄに変換し、８チヤンネルのオ
ーデイオ信号を記録する場合、サンプリング周波数32
〔kHz 〕でオーデイオ信号Ｓ１Ａ〜Ｓ１Ｈをデイジタル
オーデイオ信号Ｄ１Ａ〜Ｄ１Ｈに変換する。On the other hand, in the multi-channel mode, the analog digital conversion circuit 12 records a sampling frequency of 32 [kHz], 44.1 [kHz] or 48 [kH] when recording 4-channel audio signals S1A to S1D.
z] is used to convert the audio signals S1A to S1D into digital audio signals D1A to D1D and record an 8-channel audio signal, a sampling frequency of 32
The audio signals S1A to S1H are converted into digital audio signals D1A to D1H at [kHz].
【００１９】これによりアナログデイジタル変換回路１
２は、記録モード及び編集モードにおいて、オーデイオ
信号Ｓ１Ａ〜Ｓ１Ｈをデイジタルオーデイオ信号Ｄ１Ａ
〜Ｄ１Ｈに変換した後、ミクサ（ＭＩＸ）１４、データ
ラツチ回路（Ｌ）１６を介してランダムアクセスメモリ
回路（ＲＡＭ）１８に出力する。As a result, the analog digital conversion circuit 1
2 is a digital audio signal D1A for converting the audio signals S1A to S1H in the recording mode and the editing mode.
To D1H, the data is output to the random access memory circuit (RAM) 18 via the mixer (MIX) 14 and the data latch circuit (L) 16.
【００２０】ここでランダムアクセスメモリ回路１８に
おいては、タイミングジエネレータ（ＴＧ）２０から出
力されるアドレスデータＡＤ、システム制御回路１０か
ら出力される識別データＯ／Ｅに従つてデータラチツ回
路１６及び２２から出力されるオーデイオデータを順次
格納し、所定順序で出力する。Here, in the random access memory circuit 18, from the data latch circuits 16 and 22 in accordance with the address data AD output from the timing generator (TG) 20 and the identification data O / E output from the system control circuit 10. The output audio data are sequentially stored and output in a predetermined order.
【００２１】このとき通常の動作モードにおいて、デー
タラツチ回路１６においては、順次入力される２チヤン
ネルのデイジタルオーデイオ信号Ｄ１Ａ、Ｄ１Ｂをその
まま出力し、ランダムアクセスメモリ回路１８において
は、同様に入力順に２チヤンネルのデイジタルオーデイ
オ信号ＡＤＤＴ（Ｄ１Ａ、Ｄ１Ｂ）を出力する。これに
対してマルチチヤンネルモードにおいて、デイジタルオ
ーデオテープレコーダ１においては、データラツチ回路
１６で、４チヤンネル又は８チヤンネルのオーデイオデ
ータを順次ラツチし、順次循環的にランダムアクセスメ
モリ回路１８に２チヤンネル毎に取り込むことにより、
４チヤンネル又は８チヤンネルのオーデイオデータを時
分割多重化して２チヤンネル化する。ランダムアクセス
メモリ回路１８は、この２チヤンネルのオーデイオデー
タを並び換えることにより、所定順序で出力し（以下ラ
ンダムアクセスメモリ回路のインターリーブ処理と呼
ぶ）、再生時、これとは逆に２チヤンネルのオーデイオ
データＡＤＤＴを並び代えて出力する（以下ランダムア
クセスメモリ回路のデインターリーブ処理と呼ぶ）。At this time, in the normal operation mode, the data latch circuit 16 directly outputs the 2-channel digital audio signals D1A and D1B which are sequentially input, and the random access memory circuit 18 similarly outputs the 2-channel digital channels. The digital audio signal ADDT (D1A, D1B) is output. On the other hand, in the multi-channel mode, in the digital audio tape recorder 1, the data latch circuit 16 sequentially latches 4-channel or 8-channel audio data, and sequentially and cyclically fetches them into the random access memory circuit 18 every 2 channels. By
4 channels or 8 channels of audio data are time-division multiplexed to form 2 channels. The random access memory circuit 18 rearranges the two channels of audio data and outputs them in a predetermined order (hereinafter referred to as interleaving processing of the random access memory circuit). At the time of reproduction, the two channels of audio data are reversed. ADDTs are rearranged and output (hereinafter referred to as deinterleave processing of the random access memory circuit).
【００２２】これによりデイジタルオーデイオテープレ
コーダ１においては、記録モード及び編集モードにおい
て、磁気テープにデイジタルオーデイオ信号を記録した
際、各チヤンネルのオーデイオ信号Ｓ１Ａ〜Ｓ１Ｈを所
定の記録トラツクに順次記録し得るようになされ、再生
モード及び編集モードにおいては、この並び代えた順序
で再生されるオーデイオデータＡＤＤＴを元の配列に並
び換えるようになされている。さらにこのようにしてデ
ータの配列を並び代えてサンプリング周波数を切り換え
ることにより、データラツチ回路１６及びランダムアク
セスメモリ回路１８においては、マルチチヤンネルモー
ドの記録時、オーデイオデータを時間軸圧縮して多重化
するのに対し、マルチチヤンネルモードの再生時、デー
タラツチ回路３０及びランダムアクセスメモリ回路１８
が、この時間軸圧縮された再生データを時間軸伸長して
元のチヤンネルに再生するようになされている。As a result, in the digital audio tape recorder 1, when the digital audio signal is recorded on the magnetic tape in the recording mode and the editing mode, the audio signals S1A to S1H of each channel can be sequentially recorded on a predetermined recording track. In the reproduction mode and the edit mode, the audio data ADDT reproduced in this rearranged order is rearranged into the original arrangement. Further, by rearranging the data array and switching the sampling frequency in this way, in the data latch circuit 16 and the random access memory circuit 18, the audio data is time-axis compressed and multiplexed when recording in the multi-channel mode. On the other hand, during reproduction in the multi-channel mode, the data latch circuit 30 and the random access memory circuit 18
However, the reproduction data compressed on the time axis is expanded on the time axis and reproduced on the original channel.
【００２３】記録信号生成回路２４は、２チヤンネルの
デイジタルオーデイオ信号ＡＤＤＴを直接入力してデイ
ジタルオーデイオテープレコーダについて規格化された
フオーマツトに従つて記録信号を生成する信号処理回路
で、この実施例の場合、動作周波数を切り換えることに
より、デイジタルオーデイオテープレコーダについて規
格化されたフオーマツトに加えて、マルチチヤンネルモ
ードのオーデイオデータを処理し得るようになされてい
る。The recording signal generating circuit 24 is a signal processing circuit for directly inputting a 2-channel digital audio signal ADDT to generate a recording signal in accordance with a format standardized for a digital audio tape recorder. In the case of this embodiment. By switching the operating frequency, in addition to the standardized format for digital audio tape recorders, audio data in multichannel mode can be processed.
【００２４】すなわち記録信号生成回路２４は、データ
ラツチ回路２６を介してランダムアクセスメモリ回路１
８でインターリーブ処理された２チヤンネルのオーデイ
オデータＡＤＤＴを順次入力し、このオーデイオデータ
ＡＤＤＴを回転ドラム２の回転周期（すなわちフレーム
周期でなる）でブロツク化する。That is, the recording signal generating circuit 24 is connected to the random access memory circuit 1 via the data latch circuit 26.
The two-channel audio data ADDT interleaved in 8 are sequentially input, and this audio data ADDT is blocked at the rotation cycle of the rotary drum 2 (that is, the frame cycle).
【００２５】さらに記録信号生成回路２４は、このブロ
ツク化したオーデイオデータをデイジタルオーデイオテ
ープレコーダの規格に従つて各ブロツク単位でインター
リーブ処理した後、誤り訂正符号、サブコード等を付加
し、続いて記録信号に変換して記録用磁気ヘツド４Ａ及
び４Ｂに出力する。これによりデイジタルオーデイオテ
ープレコーダ１においては、記録モード及び編集モード
において、通常の動作モードでアナログデイジタル変換
回路１２でデイジタル信号に変換されたデイジタルオー
デイオ信号Ｄ１Ａ、Ｄ１Ｂをそのままの順序で記録信号
生成回路２４に入力し、このデイジタルオーデイオ信号
Ｄ１Ａ、Ｄ１Ｂを規格化されたフオーマツトに従つて順
次磁気テープに記録し得るようになされている。Further, the recording signal generating circuit 24 interleaves the block audio data in block units according to the standard of the digital audio tape recorder, adds an error correction code, a sub code, etc., and then records it. It is converted into a signal and output to the recording magnetic heads 4A and 4B. As a result, in the digital audio tape recorder 1, in the recording mode and the editing mode, the digital audio signals D1A and D1B converted into digital signals by the analog digital conversion circuit 12 in the normal operation mode are recorded in the same order as the recording signal generation circuit 24. The digital audio signals D1A and D1B can be sequentially recorded on the magnetic tape in accordance with the standardized format.
【００２６】これに対してマルチチヤンネルモードにお
いて、デイジタルオーデオテープレコーダ１は、記録モ
ード及び編集モードで、ランダムアクセスメモリ回路１
８及び記録信号生成回路２４でインターリーブ処理する
ことにより、予め設定された所定の記録トラツクに４チ
ヤンネル又は８チヤンネルのデイジタルオーデイオ信号
を順次記録し得るようになされている。再生信号処理回
路３０は、記録信号生成回路２４と同様にデイジタルオ
ーデイオテープレコーダについて規格化されたフオーマ
ツトに従つて再生信号ＳＰＢを処理する信号処理回路
で、この実施例の場合、動作周波数を切り換えることに
より、デイジタルオーデイオテープレコーダについて規
格化されたフオーマツトに加えて、マルチチヤンネルモ
ードのオーデイオデータＡＤＤＴを処理し得るようにな
されている。On the other hand, in the multi-channel mode, the digital audio tape recorder 1 operates in the recording mode and the editing mode in the random access memory circuit 1.
By performing interleave processing by the 8 and the recording signal generation circuit 24, a 4-channel or 8-channel digital audio signal can be sequentially recorded on a preset recording track. The reproduction signal processing circuit 30 is a signal processing circuit which processes the reproduction signal SPB in accordance with the format standardized for the digital audio tape recorder, like the recording signal generation circuit 24. In the case of this embodiment, the operating frequency is switched. Thus, in addition to the format standardized for the digital audio tape recorder, the multi-channel mode audio data ADDT can be processed.
【００２７】すなわち再生信号処理回路３０は、再生信
号ＳＰＢを復調した後、誤り訂正処理し、続いてデイン
ターリーブ処理し、これにより２チヤンネルのオーデイ
オデータＡＤＤＴを再生する。これによりデイジタルオ
ーデイオテープレコーダ１においては、通常の動作モー
ドで記録した磁気テープを再生する場合、この再生信号
処理回路３０から出力される２チヤンネルオーデイオデ
ータＡＤＤＴを、そのままの順序でデータラツチ回路２
２、ランダムアクセスメモリ回路１８、データラツチ回
路３２を介して出力することにより、２チヤンネルのデ
イジタルオーデイオ信号Ｄ２Ａ、Ｄ２Ｂを再生し得るよ
うになされている。That is, the reproduction signal processing circuit 30 demodulates the reproduction signal SPB, performs error correction processing, and then performs deinterleaving processing to reproduce the 2-channel audio data ADDT. As a result, in the digital audio tape recorder 1, when reproducing a magnetic tape recorded in a normal operation mode, the 2-channel audio data ADDT output from the reproduction signal processing circuit 30 is output in the same order as the data latch circuit 2.
2. By outputting through the random access memory circuit 18 and the data latch circuit 32, the 2-channel digital audio signals D2A and D2B can be reproduced.
【００２８】これに対してマルチチヤンネルモードにお
いてデイジタルオーデオテープレコーダ１は、再生信号
処理回路３０で再生データをデインターリーブ処理した
後、ランダムアクセスメモリ回路１８でデインターリー
ブ処理し、時間軸伸長することにより、所定の記録トラ
ツクに割り当てて記録した４チヤンネル又は８チヤンネ
ルのデイジタルオーデイオ信号Ｄ２Ａ〜Ｄ２Ｈを再生し
得るようになされている。On the other hand, in the multi-channel mode, the digital audio tape recorder 1 de-interleaves the reproduction data in the reproduction signal processing circuit 30, then de-interleaves it in the random access memory circuit 18, and extends the time axis. , 4 channels or 8 channels of digital audio signals D2A to D2H which are recorded by being assigned to a predetermined recording track can be reproduced.
【００２９】デイジタルアナログ変換回路（Ｄ／Ａ）３
６は、アナログデイジタル変換回路１２に対応して最大
８チヤンネルのデイジタルオーデイオ信号Ｄ２Ａ〜Ｄ２
Ｈをアナログ信号Ｓ２Ａ〜Ｓ２Ｈに変換して出力する。Digital analog conversion circuit (D / A) 3
6 is a digital audio signal D2A to D2 having a maximum of 8 channels corresponding to the analog digital conversion circuit 12.
H is converted into analog signals S2A to S2H and output.
【００３０】このオーデイオ信号Ｓ２Ａ〜Ｓ２Ｈを出力
する際、デイジタルアナログ変換回路３６においては、
セレクタ（ＳＥＬ）３８を介してデイジタルオーデイオ
信号を入力し得るようになされ、セレクタ３８において
は、データラツチ回路３２から出力されるデイジタルオ
ーデイオ信号Ｄ２Ａ〜Ｄ２Ｈ、アナログデイジタル変換
回路１２から出力されるデイジタルオーデイオ信号Ｄ１
Ａ〜Ｄ１Ｈ、ミクサ１４から出力されるデイジタルオー
デイオ信号Ｄ１Ａ〜Ｄ１Ｈを選択出力し得るようになさ
れている。これによりデイジタルオーデイオテープレコ
ーダ１においては、必要に応じてモニタし得るデイジタ
ルオーデイオ信号の種類を切り換え得るようになされ、
その分使い勝手を向上し得るようになされている。At the time of outputting the audio signals S2A to S2H, the digital analog conversion circuit 36:
A digital audio signal can be input through a selector (SEL) 38. In the selector 38, the digital audio signals D2A to D2H output from the data latch circuit 32 and the digital audio signal output from the analog digital conversion circuit 12 are input. D1
A to D1H and the digital audio signals D1A to D1H output from the mixer 14 can be selectively output. As a result, the digital audio tape recorder 1 can switch the types of digital audio signals that can be monitored as needed.
The usability is improved accordingly.
【００３１】すなわち記録モードにおいては、アナログ
デイジタル変換回路１２から出力されるデイジタルオー
デイオ信号Ｄ１Ａ〜Ｄ１Ｈを選択することにより、記録
するオーデイオ信号Ｓ１Ａ〜Ｓ１Ｈをモニタし得るのに
対し、再生モードにおいてはデータラツチ回路３２から
出力されるデイジタルオーデイオ信号Ｄ２Ａ〜Ｄ２Ｈを
選択することにより、再生信号をモニタすることができ
る。That is, in the recording mode, the audio signals S1A to S1H to be recorded can be monitored by selecting the digital audio signals D1A to D1H output from the analog digital conversion circuit 12, whereas in the reproducing mode, the data latch can be monitored. The reproduction signal can be monitored by selecting the digital audio signals D2A to D2H output from the circuit 32.
【００３２】これに対してミクサ１４は、編集モードに
おいて、ユーザの選択したチヤンネル間で、アナログデ
イジタル変換回路１２から出力されるデイジタルオーデ
イオ信号Ｄ１Ａ〜Ｄ１Ｈとデータラツチ回路３２から出
力されるデイジタルオーデイオ信号Ｄ２Ａ〜Ｄ２Ｈを合
成して出力するようになされ、これによりデイジタルオ
ーデイオテープレコーダ１においては、いわゆるライト
アフタリードの手法を適用して１つの磁気テープを繰り
返し使用して編集処理し得るようになされ、この編集モ
ードにおいてミクサ１４から出力されるデイジタルオー
デイオ信号をセレクタ３８で選択出力することにより、
編集作業を確認し得るようになされている。On the other hand, in the edit mode, the mixer 14 receives the digital audio signals D1A to D1H output from the analog digital conversion circuit 12 and the digital audio signal D2A output from the data latch circuit 32 between the channels selected by the user. .About.D2H are combined and output, whereby the digital audio tape recorder 1 can be applied with a so-called write-after-read method to repeatedly perform editing processing by using one magnetic tape. By selectively outputting the digital audio signal output from the mixer 14 in the edit mode by the selector 38,
It is designed so that you can check the editing work.
【００３３】システム制御回路１０は、ユーザの操作に
応動して、また再生信号処理回路３０から出力されるサ
ブコードデータ等に基づいて全体の動作を切り換え、こ
れによりデイジタルオーデイオテープレコーダ１全体と
して必要な動作モードで動作し得るようになされてい
る。このときシステム制御回路１０においては、再生信
号処理回路３０で再生されたフレームアドレスを基準に
してランダムアクセスメモリ回路１８に識別データＯ／
Ｅを出力し、これによりランダムアクセスメモリ回路１
８の動作を制御する。The system control circuit 10 switches the entire operation in response to the user's operation and based on the subcode data or the like output from the reproduction signal processing circuit 30, whereby the entire digital audio tape recorder 1 is required. It is designed to operate in various operating modes. At this time, in the system control circuit 10, the identification data O / is stored in the random access memory circuit 18 based on the frame address reproduced by the reproduction signal processing circuit 30.
E is output, which causes the random access memory circuit 1
8 operation is controlled.
【００３４】さらにシステム制御回路１０においては、
デイジタル信号処理回路（ＤＳＰ）４０を駆動し、これ
によりデイジタル信号処理回路４０から回転ドラム４０
の回転周期に同期した基準信号ＥＸＳＹ、さらにはビツ
トクロツクＢＣＫ等を出力する。タイミングジネレータ
２０は、この基準信号ＥＸＳＹ、ビツトクロツクＢＣＫ
を基準にしてランダムアクセスメモリ回路１８のアドレ
スデータを出力し、さらに動作基準用のクロツクＣＫ、
ＬＲＣＫ等を出力する。Further, in the system control circuit 10,
A digital signal processing circuit (DSP) 40 is driven, so that the digital signal processing circuit 40 moves to the rotary drum 40.
It outputs the reference signal EXSY synchronized with the rotation cycle of, the bit clock BCK, and the like. The timing generator 20 receives the reference signal EXSY and the bit clock BCK.
The address data of the random access memory circuit 18 is output on the basis of, and the operation reference clock CK,
Outputs LRCK, etc.
【００３５】（２）動作モード （２−１）通常の動作モード 通常の動作モードにおいて、デイジタルオーデイオテー
プレコーダ１は、この種のデイジタルオーデイオテープ
レコーダについて規格化されたフオーマツトに従つて２
チヤンネルのオーデイオ信号を記録再生する。(2) Operation mode (2-1) Normal operation mode In the normal operation mode, the digital audio tape recorder 1 operates in accordance with the format standardized for this kind of digital audio tape recorder.
Record and reproduce channel audio signals.
【００３６】このためシステム制御回路１０において
は、デイジタル信号処理回路４０の動作を切り換え、標
準時間モード及び長時間モードでそれぞれ基準信号ＥＸ
ＳＹの周期を30〔msec〕及び60〔msec〕に設定する。こ
れによりシステム制御回路１０においては、標準時間モ
ード及び長時間モードで一対の記録トラツクの形成周期
（すなわち１フレーム周期Ｆでなる）をそれぞれ30〔ms
ec〕及び60〔msec〕に設定し、記録信号生成回路２４に
おいては、記録時、この周期を単位にして２チヤンネル
のオーデイオデータＡＤＤＴを順次インターリーブ処
理、誤り訂正処理する。Therefore, in the system control circuit 10, the operation of the digital signal processing circuit 40 is switched, and the reference signal EX is respectively supplied in the standard time mode and the long time mode.
The SY cycle is set to 30 [msec] and 60 [msec]. As a result, in the system control circuit 10, the formation cycle of a pair of recording tracks (that is, one frame cycle F) in the standard time mode and the long time mode is 30 [ms] each.
ec] and 60 [msec], and the recording signal generating circuit 24 sequentially interleaves and error-corrects the 2-channel audio data ADDT in units of this cycle during recording.
【００３７】これに対してランダムアクセスメモリ回路
１８においては、記録時、順次入力する２チヤンネルの
デイジタルオーデイオ信号を入力順に所定時間保持して
出力する。さらにアナログデイジタル変換回路１２にお
いては、クロツク信号ＣＫを基準にして２チヤンネルの
オーデイオ信号をサンプリング処理することにより、サ
ンプリング周波数32〔kHz 〕、44.1〔kHz 〕又は48〔kH
z 〕のデイジタルオーデイオ信号を生成する。On the other hand, in the random access memory circuit 18, during recording, the 2-channel digital audio signals which are sequentially input are held in the input order for a predetermined time and output. Further, in the analog digital conversion circuit 12, the sampling frequency is 32 [kHz], 44.1 [kHz] or 48 [kH] by sampling the 2-channel audio signal with reference to the clock signal CK.
z]] to generate a digital audio signal.
【００３８】これによりデイジタルオーデイオテープレ
コーダ１においては、それぞれ標準時間モード及び長時
間モードにおいて、一対の記録トラツクを30〔msec〕及
び60〔msec〕周期で形成し、順次２チヤンネルのデイジ
タルオーデイオ信号Ｄ１Ａ、Ｄ１Ｂを記録し得るように
なされている。As a result, in the digital audio tape recorder 1, a pair of recording tracks are formed at a period of 30 [msec] and 60 [msec] in the standard time mode and the long time mode, respectively, and a digital audio signal D1A of 2 channels is sequentially formed. , D1B can be recorded.
【００３９】これに対して再生時、サーボ回路において
は、基準信号ＥＸＳＹに同期するように回転ドラム２を
回転駆動すると共に、キヤプスタンモータをトラツキン
グ制御し、これに対応して再生信号処理回路３０におい
ては、基準信号ＥＸＳＹに同期して順次再生される再生
信号ＳＰＢを処理し、２チヤンネルのオーデイオデータ
ＤＡＤＴを出力する。On the other hand, at the time of reproduction, in the servo circuit, the rotary drum 2 is rotationally driven so as to be synchronized with the reference signal EXSY, and the capstan motor is subjected to tracking control. In 30, the reproduction signal SPB which is sequentially reproduced in synchronization with the reference signal EXSY is processed and the 2-channel audio data DADT is output.
【００４０】ランダムアクセスメモリ回路１８において
は、記録時と同様に順次入力される２チヤンネルのオー
デイオデータＤＡＤＴをそのままの順序で順次出力し、
デイジタルアナログ変換回路３６においては、この２チ
ヤンネルのオーデイオデータを順次アナログ信号Ｓ２
Ａ、Ｓ２Ｂに変換して出力する。これによりデイジタル
オーデイオテープレコーダ１においては、この種のデイ
ジタルオーデイオテープレコーダ１について規格化され
たフオーマツトで記録された２チヤンネルのオーデイオ
信号Ｓ２Ａ、Ｓ２Ｂを順次再生し得るようになされてい
る。In the random access memory circuit 18, the 2-channel audio data DADT that is sequentially input as in the case of recording is sequentially output in that order,
In the digital-analog conversion circuit 36, the audio data of the two channels are sequentially converted into the analog signal S2.
A and S2B are converted and output. As a result, the digital audio tape recorder 1 can sequentially reproduce the two-channel audio signals S2A and S2B recorded in the standardized format of the digital audio tape recorder 1 of this type.
【００４１】これに対して編集モードにおいて、デイジ
タルオーデイオテープレコーダ１は、記録信号生成回路
２４及び再生信号処理回路３０をそれぞれ記録及び再生
モードと同様に動作させると共に、ランダムアクセスメ
モリ回路１８でオーデイオデータＡＤＤＴ、ＤＡＤＴを
時分割処理する。さらにデイジタルオーデイオテープレ
コーダ１においては、この状態でデータラツチ回路３２
から出力されるオーデイオデータＤ２Ａ、Ｄ２Ｂをミク
サ回路１４で編集処理してランダムアクセスメモリ回路
１８に出力し、これによりこの種のデイジタルオーデイ
オテープレコーダについて規格化されたフオーマツトで
記録された２チヤンネルのオーデイオ信号について、ラ
イトアフタリードし得るようになされている。On the other hand, in the edit mode, the digital audio tape recorder 1 causes the recording signal generation circuit 24 and the reproduction signal processing circuit 30 to operate in the same manner as in the recording and reproduction mode, respectively, and causes the random access memory circuit 18 to operate the audio data. ADDT and DADT are time-divisionally processed. Further, in the digital audio tape recorder 1, in this state, the data latch circuit 32
The audio data D2A and D2B output from the mixer are edited by the mixer circuit 14 and output to the random access memory circuit 18, whereby the two-channel audio recorded in a standardized format for a digital audio tape recorder of this type. A signal can be read after write.
【００４２】（２−２）32〔kHz 〕４チヤンネルモード デイジタルオーデイオテープレコーダ１においては、ユ
ーザがチヤンネル数を４チヤンネルに設定した後、サン
プリング周波数を32〔kHz 〕に設定すると、32〔kHz 〕
４チヤンネルモードに切り換わり、この32〔kHz 〕４チ
ヤンネルモードについて規格化されたフオーマツトに従
つてデイジタルオーデイオ信号を記録再生する。(2-2) 32 [kHz] 4 channel mode In the digital audio tape recorder 1, if the user sets the number of channels to 4 and then sets the sampling frequency to 32 [kHz], 32 [kHz]
The mode is switched to the 4-channel mode, and the digital audio signal is recorded and reproduced in accordance with the format standardized for the 32 [kHz] 4-channel mode.
【００４３】すなわちこのモードにおいては、１フレー
ム周期が30〔msec〕でなることにより、システム制御回
路１０においては、通常モードの標準時間モードが選択
された場合と同様に基準信号ＥＸＳＹの周期を設定し、
これにより30〔msec〕の周期で一対の記録トラツクを形
成し得るようにする。That is, in this mode, since one frame period is 30 [msec], the system control circuit 10 sets the period of the reference signal EXSY in the same manner as when the standard time mode of the normal mode is selected. Then
As a result, a pair of recording tracks can be formed at a period of 30 [msec].
【００４４】これに対してアナログデイジタル変換回路
１２においては、記録モード及び編集モードにおいて、
サンプリング周波数32〔kHz 〕で４チヤンネルのオーデ
イオ信号Ｓ１Ａ〜Ｓ１Ｄをデイジタルオーデイオ信号Ｄ
１Ａ〜Ｄ１Ｄに変換して出力する。これに対して図２に
示すようにデータラツチ回路１６及びランダムアクセス
メモリ回路１８においては、記録モード及び編集モード
において、順次入力されるオーデイオデータの配列を切
り換え、これによりサンプリング周波数32〔kHz 〕の４
チヤンネルのオーデイオデータＤ１Ａ〜Ｄ１Ｈをサンプ
リング周波数64〔kHz 〕の２チヤンネルのオーデイオデ
ータＤＡＤＴに変換して出力する。On the other hand, in the analog digital conversion circuit 12, in the recording mode and the editing mode,
4 channel audio signals S1A to S1D at sampling frequency 32 [kHz] are converted to digital audio signal D.
1A to D1D are converted and output. On the other hand, as shown in FIG. 2, in the data latch circuit 16 and the random access memory circuit 18, in the recording mode and the editing mode, the arrangement of the audio data which is sequentially input is switched, whereby the sampling frequency of 32 [kHz] is 4
The channel audio data D1A to D1H are converted into 2-channel audio data DADT having a sampling frequency of 64 [kHz] and output.
【００４５】ここで図２においては、基準信号ＥＸＳＹ
（図２（Ａ））を基準にしてランダムアクセスメモリ回
路１８のデータ入出力を表し、記録時（記号ＲＥＣで表
す（図２（Ｃ）））においては、順次第１及び第２チヤ
ンネルのオーデイオデータ（数字０で表す）、第３及び
第４チヤンネルのオーデイオデータ（数字１で表す）、
第１及び第２チヤンネルのオーデイオデータ（数字３で
表す）、……の順序で連続して入力するオーデイオデー
タを、数字０、１、２、３、……、3839で示すように入
力順に順次格納する。Here, in FIG. 2, the reference signal EXSY is used.
Data input / output of the random access memory circuit 18 is represented with reference to FIG. 2 (A), and at the time of recording (represented by the symbol REC (FIG. 2 (C))), the audio of the first and second channels is sequentially displayed. Data (denoted by numeral 0), audio data for the third and fourth channels (denoted by numeral 1),
The audio data of the first and second channels (represented by numeral 3), ..., which are continuously input in the order of, are sequentially input in the order of input as shown by the numerals 0, 1, 2, 3 ,. Store.
【００４６】さらに記録時、ランダムアクセスメモリ回
路１８においては、格納したオーデイオデータを、格納
時の数字０、１、２、３、……、3839に対応して数字
０、２、……、3838、１、３、……、3839で示すよう
に、第１及び第２チヤンネルのオーデイオデータ（数字
０で表す）、第１及び第２チヤンネルのオーデイオデー
タ（数字２で表す）、……、第３及び第４チヤンネルの
オーデイオデータ（数字１で表す）、第３及び第４チヤ
ンネルのオーデイオデータ（数字３で表す）、……の順
序で出力する。Further, at the time of recording, in the random access memory circuit 18, the stored audio data are converted into the numbers 0, 1, 2, 3, ..., 3839 corresponding to the numbers 0, 1, 2, 3 ,. 1, 3, ..., 3839, the audio data of the first and second channels (represented by numeral 0), the audio data of the first and second channels (represented by numeral 2) ,. The audio data of the third and fourth channels (represented by numeral 1), the audio data of the third and fourth channels (represented by numeral 3), and so on are output in this order.
【００４７】これにより図３において同様に基準信号Ｅ
ＸＳＹ（図３（Ａ））を基準にして示すように、デイジ
タルオーデイオテープレコーダ１においては、記録信号
生成回路２４で改めてインターリーブ処理して記録信号
Ｓ１（図３（Ｂ））を生成することにより、１対の記録
トラツクについて、始めに第１及び第２チヤンネルのオ
ーデイオデータ（記号Ａ及びＢで表す）を記録した後、
続いて第３及び第４のチヤンネルのオーデイオデータ
（記号Ｃ及びＤで表す）を記録して先頭の記録トラツク
を形成した後、続いて第３及び第４のチヤンネルのオー
デイオデータ、第１及び第２チヤンネルのオーデイオデ
ータを記録して続く記録トラツクを形成する。As a result, the reference signal E is similarly obtained in FIG.
As shown with reference to XSY (FIG. 3 (A)), in the digital audio tape recorder 1, the recording signal generation circuit 24 again performs the interleave processing to generate the recording signal S1 (FIG. 3 (B)). After first recording audio data of the first and second channels (denoted by symbols A and B) for a pair of recording tracks,
Next, after the third and fourth channel audio data (denoted by symbols C and D) are recorded to form the first recording track, the third and fourth channel audio data, the first and the second audio data are subsequently recorded. 2 Channel audio data is recorded to form a subsequent recording track.
【００４８】このためランダムアクセスメモリ回路１８
においては、上述したようにデータを並び換えることに
より、４チヤンネルのオーデイオデータ（図３（Ｄ））
について、１フレーム周期の前半と後半とでそれぞれで
第１及び第２チヤンネルのオーデイオデータと第３及び
第４のチヤンネルのオーデイオデータとが連続するよう
に、２チヤンネルのオーデイオデータＡＤＤＴを生成す
る（図３（Ｃ））。Therefore, the random access memory circuit 18
In the above, by rearranging the data as described above, the audio data of 4 channels (Fig. 3 (D))
Regarding, regarding the first half and second half of one frame period, two-channel audio data ADDT is generated so that the first and second channel audio data and the third and fourth channel audio data are continuous ( FIG. 3C).
【００４９】これに対応して記録信号生成回路２４にお
いては、通常のサンプリング周波数32〔kHz 〕のモード
に比して、２倍の動作速度でオーデイオデータＡＤＤＴ
を記録信号Ｓ１に変換し、これによりデイジタルオーデ
イオテープレコーダ１においては、32〔kHz 〕４チヤン
ネルのデイジタルオーデイオ信号Ｄ１Ａ〜Ｄ１Ｈを規格
に従つて記録し得るようになされている。In response to this, in the recording signal generating circuit 24, the audio data ADDT is operated at twice the operating speed as compared with the normal sampling frequency 32 [kHz] mode.
Is converted into a recording signal S1, so that the digital audio tape recorder 1 can record digital audio signals D1A to D1H of 32 [kHz] 4 channels in accordance with the standard.
【００５０】これに対して再生時、デイジタルオーデイ
オテープレコーダ１においては、通常のサンプリング周
波数32〔kHz 〕のモードに比して、２倍の動作速度で再
生信号処理回路３０を動作させ、これにより順次第１及
び第２チヤンネルのオーデイオデータ、第３及び第４の
チヤンネルのオーデイオデータ、第３及び第４のチヤン
ネルのオーデイオデータ、第１及び第２チヤンネルのオ
ーデイオデータが連続するオーデイオデータＤＡＤＴ
（図３（Ｃ））を再生する。On the other hand, at the time of reproduction, in the digital audio tape recorder 1, the reproduction signal processing circuit 30 is operated at twice the operating speed as compared with the normal sampling frequency 32 [kHz] mode. The audio data DADT in which the audio data of the first and second channels, the audio data of the third and fourth channels, the audio data of the third and fourth channels, and the audio data of the first and second channels are sequentially consecutive
(FIG. 3C) is reproduced.
【００５１】ランダムアクセスメモリ回路１８は、図２
（Ｂ）に示すように、記録時とは逆に、数字０、２、…
…、3838、１、３、……、3839で示すように、第１及び
第２チヤンネルのオーデイオデータ（数字０で表す）、
第１及び第２チヤンネルのオーデイオデータ（数字２で
表す）……、第３及び第４チヤンネルのオーデイオデー
タ（数字１で表す）、第３及び第４チヤンネルのオーデ
イオデータ（数字４で表す）、……の順序で、このオー
デイオデータＤＡＤＴを格納した後、数字０、１、２、
３、……3839で示すように第１及び第２チヤンネルのオ
ーデイオデータ（数字０で表す）、第３及び第４チヤン
ネルのオーデイオデータ（数字１で表す）、第１及び第
２チヤンネルのオーデイオデータ（数字３で表す）、…
…の順序で出力し、これによりデータラツチ回路３２を
介して記録時のオーデイオデータを再生する。The random access memory circuit 18 is shown in FIG.
As shown in (B), the numbers 0, 2, ...
, 3838, 1, 3, ..., 3839, the audio data of the first and second channels (represented by numeral 0),
Audio data of the first and second channels (represented by numeral 2) ..., Audio data of the third and fourth channels (represented by numeral 1), Audio data of the third and fourth channels (represented by numeral 4), After storing this audio data DADT in the order of ..., the numbers 0, 1, 2,
3, ... As shown in 3839, audio data of the first and second channels (represented by numeral 0), audio data of the third and fourth channels (represented by numeral 1), audio data of the first and second channels (Represented by the number 3), ...
Are output in this order, and the audio data at the time of recording is reproduced via the data latch circuit 32.
【００５２】これにより再生された４チヤンネルのデイ
ジタルオーデイオ信号Ｄ２Ａ〜Ｄ２Ｄをデイジタルアナ
ログ変換回路３６でアナログ信号に変換して出力するこ
とにより、４チヤンネルのオーデイオ信号Ｓ２Ａ〜Ｓ２
Ｄを再生し得、かくしてデイジタルオーデイオテープレ
コーダ１においては、通常のデイジタルオーデイオテー
プレコーダ１に適用する記録信号生成回路２４及び再生
信号処理回路３０を２倍の周波数で動作させて、32〔kH
z 〕４チヤンネルのデイジタルオーデイオ信号を記録再
生することができる。The 4-channel digital audio signals D2A to D2D thus reproduced are converted into analog signals by the digital-analog conversion circuit 36 and output, whereby the 4-channel audio signals S2A to S2.
It is possible to reproduce D. Thus, in the digital audio tape recorder 1, the recording signal generating circuit 24 and the reproduction signal processing circuit 30 which are applied to the normal digital audio tape recorder 1 are operated at a double frequency, and 32 [kH
z] Digital audio signals of 4 channels can be recorded and reproduced.
【００５３】これに対して編集モードにおいては、記録
信号生成回路２４、再生信号処理回路３０を記録再生時
と同様に動作させると共に、ミクサ１４で編集処理し、
これによりデイジタルオーデイオテープレコーダ１にお
いては、32〔kHz 〕４チヤンネルモードにおいても、ラ
イトアフタリードし得るようになされている。On the other hand, in the edit mode, the recording signal generating circuit 24 and the reproduction signal processing circuit 30 are operated in the same manner as at the time of recording and reproduction, and the mixer 14 performs the editing process.
As a result, the digital audio tape recorder 1 can perform write-after read even in the 32 [kHz] 4 channel mode.
【００５４】（２−３）44.1〔kHz 〕４チヤンネルモー
ド これに対してユーザがチヤンネル数を４チヤンネルに設
定した後、サンプリング周波数を44.1〔kHz 〕に設定す
ると、デイジタルオーデイオテープレコーダ１において
は、44.1〔kHz 〕４チヤンネルモードに切り換わる。(2-3) 44.1 [kHz] 4 channel mode On the other hand, when the user sets the number of channels to 4 channels and then sets the sampling frequency to 44.1 [kHz], in the digital audio tape recorder 1, Switch to 44.1 [kHz] 4 channel mode.
【００５５】図４（Ａ）に基準信号ＥＸＳＹを基準にし
て示すように、このモードにおいて、デイジタルオーデ
イオテープレコーダ１は、１フレーム周期Ｆを15〔mse
c〕に設定し、これにより通常の44.1〔kHz 〕フオーマ
ツトの場合の１／２の周期15〔msec〕で一対の記録トラ
ツクを形成する。As shown in FIG. 4A with reference to the reference signal EXSY, in this mode, the digital audio tape recorder 1 sets the one-frame cycle F to 15 [mse].
c) so that a pair of recording tracks are formed with a period of 15 [msec] which is 1/2 of that in the case of a normal 44.1 [kHz] format.
【００５６】さらにアナログデイジタル変換回路１２に
おいては、記録モードにおいて、サンプリング周波数4
4.1〔kHz 〕で４チヤンネルのオーデイオ信号Ｓ１Ａ〜
Ｓ１Ｄをデイジタルオーデイオ信号Ｄ１Ａ〜Ｄ１Ｄに変
換して出力し、データラツチ回路１６及びランダムアク
セスメモリ回路１８においては、記録モード及び編集モ
ードにおいて、順次入力されるオーデイオデータの配列
を切り換えると共に多重化し、これによりサンプリング
周波数44.1〔kHz 〕４チヤンネルのオーデイオデータを
サンプリング周波数88.2〔kHz 〕の２チヤンネルのオー
デイオデータＤＡＤＴに変換して出力する。Further, in the analog digital conversion circuit 12, in the recording mode, the sampling frequency 4
Audio signal S1A of 4 channels at 4.1 [kHz]
S1D is converted into digital audio signals D1A to D1D and output, and in the data latch circuit 16 and the random access memory circuit 18, the arrangement of the sequentially input audio data is switched and multiplexed in the recording mode and the editing mode. Converts audio data of sampling frequency 44.1 [kHz] 4 channels to audio data DADT of sampling channel 88.2 [kHz] and 2 channels.
【００５７】このときランダムアクセスメモリ回路１８
においては、２フレーム単位で、順次入力されるオーデ
イオデータをインターリーブ処理し、これにより１対の
記録トラツクを形成する周期が各オーデイオデータＤ１
Ａ〜Ｄ１Ｈのサンプリング周期の整数倍に保持されてい
ない場合でも、記録信号生成回路２４及び再生信号処理
回路３０等を２倍の動作速度で動作させて、サンプリン
グ周波数44.1〔kHz 〕の４チヤンネルのオーデイオデー
タＤ１Ａ〜Ｄ１Ｄを記録再生し得るようになされてい
る。At this time, the random access memory circuit 18
In the above, the audio data that is sequentially input is interleaved in units of two frames, whereby the cycle of forming a pair of recording tracks is set to each audio data D1.
Even if it is not held at an integral multiple of the sampling period of A to D1H, the recording signal generating circuit 24 and the reproduction signal processing circuit 30 are operated at a double operating speed to obtain a 4-channel sampling frequency of 44.1 [kHz]. The audio data D1A to D1D can be recorded and reproduced.
【００５８】すなわち２フレームを単位にして順次入力
されるオーデイオデータＤ１Ａ〜Ｄ１Ｄをインターリー
ブ処理すれば、30〔msec〕でオーデイオデータを処理す
ることにより、次式That is, if the audio data D1A to D1D sequentially input in units of two frames are interleaved, the audio data is processed in 30 [msec] to obtain the following equation.
【数１】 の関係式を得ることができ、これにより順次入力される
オーデイオデータＤ１Ａ〜Ｄ１Ｄを各記録トラツクに割
り当てて記録し得ることがわかる。[Equation 1] It is found that the audio data D1A to D1D sequentially input can be assigned to each recording track and recorded.
【００５９】この記録の際、デイジタルオーデイオテー
プレコーダ１においては、一対の記録トラツクのうち、
第１及び第２の記録トラツクにそれぞれ第１、第２チヤ
ンネルのオーデイオデータ及び第３、第４チヤンネルの
オーデイオデータを割り当てるように、ランダムアクセ
スメモリ回路１８でインターリーブ処理する。At the time of this recording, in the digital audio tape recorder 1, of the pair of recording tracks,
The random access memory circuit 18 performs interleave processing so that the first and second recording tracks are assigned the audio data of the first and second channels and the audio data of the third and fourth channels, respectively.
【００６０】すなわちランダムアクセスメモリ回路１８
においては、記録モードにおいて、順次第１及び第２チ
ヤンネルのオーデイオデータ（数字０で表す）、第３及
び第４チヤンネルのオーデイオデータ（数字１で表
す）、第１及び第２チヤンネルのオーデイオデータ（数
字３で表す）、……の順序で連続して入力するオーデイ
オデータＡＤＤＴについて、数字０、１、２、３、…
…、5290、5291で示すように入力順に順次格納する（図
４（Ｃ））。That is, the random access memory circuit 18
In the recording mode, the audio data of the first and second channels (represented by numeral 0), the audio data of the third and fourth channels (represented by numeral 1), the audio data of the first and second channels ( Numbers 0, 1, 2, 3, ... for audio data ADDT that are input continuously in this order.
, 5290 and 5291 are sequentially stored in the order of input (FIG. 4C).
【００６１】さらにランダムアクセスメモリ回路１８に
おいては、記録モードにおいて、格納したオーデイオデ
ータＡＤＤＴを、格納時の数字０、１、２、３、……、
5290、5291に対応して数字０、２、４……、5290、１、
３、……、5291で示すように、第１及び第２チヤンネル
のオーデイオデータ（数字０で表す）、第１及び第２チ
ヤンネルのオーデイオデータ（数字２で表す）、第１及
び第２チヤンネルのオーデイオデータ（数字４で表す）
……、第３及び第４チヤンネルのオーデイオデータ（数
字１で表す）、第３及び第４チヤンネルのオーデイオデ
ータ（数字３で表す）、……の順序で出力し、これによ
りランダムアクセスメモリ回路１８でインターリーブ処
理する２フレームの前半１フレームに第１及び第２チヤ
ンネルのオーデイオデータを割当て、続く後半１フレー
ムに第３及び第４チヤンネルのオーデイオデータを割当
てる。Further, in the random access memory circuit 18, in the recording mode, the stored audio data ADDT are stored in the numbers 0, 1, 2, 3 ,.
Numbers 0, 2, 4 ..., 5290, 1, corresponding to 5290, 5291
As shown in 3, ..., 5291, the audio data of the first and second channels (represented by numeral 0), the audio data of the first and second channels (represented by numeral 2), the first and second channels of Audio data (represented by numeral 4)
.., the third and fourth channels of audio data (represented by numeral 1), the third and fourth channels of audio data (represented by numeral 3), ... The first and second channels of audio data are assigned to the first half of the two frames to be interleaved in step 1, and the third and fourth channels of audio data are assigned to the subsequent second half of the frame.
【００６２】図５において基準信号ＥＸＳＹ（図５
（Ａ））を基準にして示すように、このオーデイオデー
タＡＤＤＴ（図５（Ｃ））に対応して記録信号生成回路
２４においては、通常のサンプリング周波数44.1〔kHz
〕のモードに比して、２倍の動作速度でオーデイオデ
ータＡＤＤＴを記録信号Ｓ１に変換し（図５（Ｃ））、
これにより前半１フレームで形成される一対の記録トラ
ツクに第１及び第２チヤンネルのオーデイオデータを割
り当てて記録し、続く後半１フレームで形成される一対
の記録トラツクに第３及び第４チヤンネルのオーデイオ
データを割り当てて記録する（図５（Ｂ）及び
（Ｄ））。In FIG. 5, the reference signal EXSY (see FIG.
As shown on the basis of (A)), in the recording signal generating circuit 24 corresponding to the audio data ADDT (FIG. 5C), the normal sampling frequency is 44.1 [kHz].
] The audio data ADDT is converted into the recording signal S1 at an operating speed twice as fast as that of the mode (FIG. 5C).
As a result, the audio data of the first and second channels are allocated and recorded in the pair of recording tracks formed in the first half frame, and the audio tracks of the third and fourth channels are recorded in the pair of recording tracks formed in the subsequent second half frame. Data is allocated and recorded (FIGS. 5B and 5D).
【００６３】これに対して再生時、デイジタルオーデイ
オテープレコーダ１においては、通常のサンプリング周
波数44.1〔kHz 〕のモードに比して、２倍の動作速度で
再生信号処理回路３０を動作させ、これにより順次第１
及び第２チヤンネルのオーデイオデータが１フレーム周
期だけ連続した後、第３及び第４のチヤンネルのオーデ
イオデータが１フレーム周期連続するオーデイオデータ
ＤＡＤＴ（図５（Ｃ））を再生する。On the other hand, at the time of reproduction, in the digital audio tape recorder 1, the reproduction signal processing circuit 30 is operated at an operating speed twice as high as that of the normal sampling frequency 44.1 [kHz] mode. First in sequence
After the audio data of the second and second channels continues for one frame period, the audio data DADT (FIG. 5C) in which the audio data of the third and fourth channels continues for one frame period is reproduced.
【００６４】なおデイジタルオーデイオテープレコーダ
１においては、記録信号生成回路２４及び再生信号処理
回路３０でフレーム単位でインターリーブ処理、誤り訂
正処理等することにより、その分オーデイオデータＡＤ
ＤＴ及び再生信号ＳＰＢに対して、それぞれ記録信号Ｓ
１及びオーデイオデータＤＡＤＴが所定フレーム周期だ
け遅延して出力されるようになされている。In the digital audio tape recorder 1, the recording signal generation circuit 24 and the reproduction signal processing circuit 30 perform interleave processing, error correction processing, and the like on a frame-by-frame basis, so that audio data AD
The recording signal S for the DT and the reproduction signal SPB, respectively.
1 and audio data DADT are output after being delayed by a predetermined frame period.
【００６５】ランダムアクセスメモリ回路１８は、図４
（Ｂ）に示すように、記録時とは逆に、数字０、２、…
…、5290、１、３、……、5291で示すように、第１及び
第２チヤンネルのオーデイオデータ（数字０で表す）、
第１及び第２チヤンネルのオーデイオデータ（数字２で
表す）……、第３及び第４チヤンネルのオーデイオデー
タ（数字１で表す）、第３及び第４チヤンネルのオーデ
イオデータ（数字４で表す）、……の順序で、再生した
オーデイオデータＤＡＤＴを格納した後、数字０、１、
２、３、……5290、5291で示すように第１及び第２チヤ
ンネルのオーデイオデータ（数字０で表す）、第３及び
第４チヤンネルのオーデイオデータ（数字１で表す）、
第１及び第２チヤンネルのオーデイオデータ（数字３で
表す）、……の順序で出力し、これによりデータラツチ
回路３２を介して記録時のオーデイオデータを再生す
る。The random access memory circuit 18 is shown in FIG.
As shown in (B), the numbers 0, 2, ...
..., 5290, 1, 3, ..., 5291, as shown by 5291, audio data of the first and second channels (represented by numeral 0),
Audio data of the first and second channels (represented by numeral 2) ..., Audio data of the third and fourth channels (represented by numeral 1), Audio data of the third and fourth channels (represented by numeral 4), After storing the reproduced audio data DADT in the order of ……, the numbers 0, 1,
2, 3, ... 5290, 5291 as shown in the first and second channel audio data (represented by numeral 0), the third and fourth channel audio data (represented by numeral 1),
The audio data of the first and second channels (represented by numeral 3) are output in the order of ..., By this, the audio data at the time of recording is reproduced through the data latch circuit 32.
【００６６】かくしてランダムアクセスメモリ回路１８
において２フレーム周期でインターリーブ処理すること
より、通常のデイジタルオーデイオテープレコーダ１に
適用する記録信号生成回路２４及び再生信号処理回路３
０を２倍の周波数で動作させて、44.1〔kHz 〕４チヤン
ネルのデイジタルオーデイオ信号についても、記録再生
することができる。Thus, the random access memory circuit 18
The recording signal generation circuit 24 and the reproduction signal processing circuit 3 applied to the normal digital audio tape recorder 1 by performing interleaving processing at a cycle of 2 frames.
It is also possible to record and reproduce 44.1 [kHz] 4 channel digital audio signals by operating 0 at twice the frequency.
【００６７】ところでこのように２フレーム単位で、前
半１フレームで形成される一対の記録トラツクに第１及
び第２チヤンネルのオーデイオデータを割り当てて記録
し、続く後半１フレームで形成される一対の記録トラツ
クに第３及び第４チヤンネルのオーデイオデータを割り
当てて記録する場合、再生時、この前半１フレームと後
半の１フレームとを識別して処理する必要がある。By the way, in this way, the audio data of the first and second channels are assigned to the pair of recording tracks formed in the first half frame in units of two frames and recorded, and the pair of recordings formed in the subsequent second half frame. When allocating and recording audio data of the third and fourth channels to the track, it is necessary to identify and process the first half frame and the second half frame during reproduction.
【００６８】すなわち前半と後半の１フレームを誤つて
処理すると、第１及び第２チヤンネルに割り当てて記録
したオーデイオ信号Ｓ１Ａ、Ｓ１Ｂと第３及び第４チヤ
ンネルに割り当てて記録したオーデイオ信号Ｓ１Ｃ、Ｓ
１Ｄとが、それぞれ第３及び第４チヤンネルのオーデイ
オ信号Ｓ２Ｃ、Ｓ２Ｄ、第１及び第２チヤンネルのオー
デイオ信号Ｓ２Ａ、Ｓ２Ｂとして再生される。このため
この実施例において、システム制御回路１０は、再生さ
れたオーデイオデータのフレームアドレスを検出し、こ
のフレームアドレスの最下位ビツトを識別データＯ／Ｅ
をランダムアクセスメモリ回路１８に出力し、これによ
り正しくチヤンネルを復調し得るようになされている。That is, if one frame in the first half and the second half is erroneously processed, the audio signals S1A and S1B recorded and allocated to the first and second channels and the audio signals S1C and S recorded and allocated to the third and fourth channels are recorded.
1D is reproduced as audio signals S2C and S2D of the third and fourth channels, and audio signals S2A and S2B of the first and second channels, respectively. Therefore, in this embodiment, the system control circuit 10 detects the frame address of the reproduced audio data and determines the lowest bit of this frame address as the identification data O / E.
Is output to the random access memory circuit 18 to correctly demodulate the channel.
【００６９】実際上、この種のデイジタルオーデイオテ
ープレコーダ１においては、値０〜１６の範囲で、１フ
レーム周期で順次循環的に値の変化するフレームデータ
をサブコードとして記録するようになされている。これ
によりデイジタルオーデイオテープレコーダ１において
は、このサブコードのフレームデータを基準にして確実
にマルチチヤンネルのオーデイオデータを再生し得るよ
うになされている。In practice, in this kind of digital audio tape recorder 1, frame data whose values are cyclically changed in one frame cycle in the range of values 0 to 16 is recorded as a subcode. . As a result, the digital audio tape recorder 1 can reliably reproduce the multichannel audio data with reference to the subcode frame data.
【００７０】これに対して編集モードにおいてデイジタ
ルオーデイオテープレコーダ１は、記録信号生成回路２
４、再生信号処理回路３０を記録再生時と同様に動作さ
せると共に、ミクサ１４で編集処理し、これにより44.1
〔kHz 〕４チヤンネルモードにおいても、ライトアフタ
リードし得るようになされている。On the other hand, in the edit mode, the digital audio tape recorder 1 has the recording signal generating circuit 2
4. The reproduction signal processing circuit 30 is operated in the same manner as at the time of recording / reproduction, and editing processing is performed by the mixer 14, whereby 44.1
[KHz] In the 4 channel mode, write-after read is also possible.
【００７１】（２−４）48〔kHz 〕４チヤンネルモード これに対してユーザがチヤンネル数を４チヤンネルに設
定した後、サンプリング周波数を48〔kHz 〕に設定する
と、デイジタルオーデイオテープレコーダ１において
は、48〔kHz 〕４チヤンネルモードに切り換わる。(2-4) 48 [kHz] 4 channel mode On the other hand, when the user sets the number of channels to 4 channels and then sets the sampling frequency to 48 [kHz], the digital audio tape recorder 1 Switch to 48 [kHz] 4 channel mode.
【００７２】図６に基準信号ＥＸＳＹ（図６（Ａ））を
基準にして示すように、このモードにおいて、デイジタ
ルオーデイオテープレコーダ１は、１フレーム周期Ｆを
15〔msec〕に設定し、これにより通常の48〔kHz 〕フオ
ーマツトの場合の１／２の周期15〔msec〕で一対の記録
トラツクを形成する。As shown in FIG. 6 with reference to the reference signal EXSY (FIG. 6 (A)), in this mode, the digital audio tape recorder 1 sets one frame period F
It is set to 15 [msec], so that a pair of recording tracks is formed with a period of 15 [msec] which is 1/2 of that in the case of a normal 48 [kHz] format.
【００７３】さらにアナログデイジタル変換回路１２に
おいては、記録モードにおいて、サンプリング周波数48
〔kHz 〕で４チヤンネルのオーデイオ信号Ｓ１Ａ〜Ｓ１
Ｄをデイジタルオーデイオ信号Ｄ１Ａ〜Ｄ１Ｄに変換し
て出力し、データラツチ回路１６及びランダムアクセス
メモリ回路１８においては、記録モード及び編集モード
において、順次入力されるオーデイオデータの配列を切
り換えて多重化し、これによりサンプリング周波数48
〔kHz 〕の４チヤンネルのオーデイオデータをサンプリ
ング周波数96〔kHz 〕の２チヤンネルのオーデイオデー
タＡＤＤＴに変換する。Further, in the analog digital conversion circuit 12, in the recording mode, the sampling frequency 48
4kHz audio signals S1A-S1 at [kHz]
D is converted into digital audio signals D1A to D1D and output, and in the data latch circuit 16 and the random access memory circuit 18, the array of sequentially input audio data is switched and multiplexed in the recording mode and the edit mode. Sampling frequency 48
The 4-channel audio data of [kHz] is converted into the 2-channel audio data ADDT of sampling frequency 96 [kHz].
【００７４】このときランダムアクセスメモリ回路１８
においては、44.1〔kHz 〕４チヤンネルモードの場合と
同様に、２フレーム単位で、順次入力されるオーデイオ
データをインターリーブ処理し、これにより記録信号生
成回路２４及び再生信号処理回路３０等を２倍の動作速
度で動作させて、サンプリング周波数48〔kHz 〕の４チ
ヤンネルのオーデイオデータを記録再生し得るようにな
されている。At this time, the random access memory circuit 18
In the same manner as in the case of 44.1 [kHz] 4 channel mode, the audio data sequentially input is interleaved in units of 2 frames, thereby doubling the recording signal generation circuit 24 and the reproduction signal processing circuit 30. By operating at an operating speed, it is possible to record and reproduce 4-channel audio data having a sampling frequency of 48 [kHz].
【００７５】すなわちサンプリング周波数48〔kHz 〕の
場合においては、１対の記録トラツクを形成する周期が
各オーデイオデータのサンプリング周期の整数倍に保持
されることにより、32〔kHz 〕４チヤンネルモードの場
合と同様に、フレーム単位でオーデイオデータを処理す
るようにしても、４チヤンネルのオーデイオ信号を記録
再生することができる。That is, in the case of the sampling frequency of 48 [kHz], the period for forming a pair of recording tracks is held at an integral multiple of the sampling period of each audio data, so that in the case of the 32 [kHz] 4-channel mode. Similarly, even if the audio data is processed on a frame-by-frame basis, the 4-channel audio signal can be recorded and reproduced.
【００７６】ところがこのようにすると44.1〔kHz 〕４
チヤンネルモードの場合と、ランダムアクセスメモリ回
路１８の処理手順を切り換える必要がある。However, if this is done, 44.1 [kHz] 4
It is necessary to switch the processing procedure of the random access memory circuit 18 between the case of the channel mode.
【００７７】これに対して32〔kHz 〕モードにおいて
は、オーデイオデータを12ビツト非直線量子化して記録
時間を長時間化したモードでなるのに対し、44.1〔kHz
〕モード及び48〔kHz 〕モードにおいては、何れもオ
ーデイオデータを16ビツト直線量子化して処理するモー
ドでなる。On the other hand, in the 32 [kHz] mode, the recording time is extended by 12-bit non-linear quantization of audio data, while the 44.1 [kHz] mode is used.
] In both the mode and the 48 [kHz] mode, 16-bit linear quantization of audio data is processed.
【００７８】従つてデイジタルオーデイオテープレコー
ダ１においては、32〔kHz 〕モードと44.1〔kHz 〕モー
ド及び48〔kHz 〕モードとでオーデイオデータの処理を
切り換える必要があり、この場合さらに44.1〔kHz 〕４
チヤンネルモードと48〔kHz〕４チヤンネルモードとで
処理を切り換えるようにすると、その分全体構成が煩雑
になる欠点がある。Therefore, in the digital audio tape recorder 1, it is necessary to switch the audio data processing between the 32 [kHz] mode, the 44.1 [kHz] mode and the 48 [kHz] mode. In this case, 44.1 [kHz] 4
If the processing is switched between the channel mode and the 48 [kHz] 4 channel mode, there is a drawback that the entire configuration becomes complicated accordingly.
【００７９】このためこの実施例においては、48〔kHz
〕４チヤンネルモードにおいても44.1〔kHz 〕４チヤ
ンネルモード場合と同様にオーデイオデータを処理し、
これにより全体構成を簡略化し得るようになされてい
る。このようにすれば48〔kHz 〕２チヤンネルモードに
対して48〔kHz 〕４チヤンネルモードを設定したよう
に、32〔kHz 〕４チヤンネルモードに対して32〔kHz〕
８チヤンネルモードを設定し得、これによりさらに一段
と使い勝手を向上し得る。Therefore, in this embodiment, 48 [kHz
] In 4 channel mode, the audio data is processed in the same way as in 44.1 [kHz] 4 channel mode,
As a result, the overall structure can be simplified. By doing this, as if the 48 [kHz] 4 channel mode was set for the 48 [kHz] 2 channel mode, 32 [kHz] for the 32 [kHz] 4 channel mode.
8 channel mode can be set, which can further improve usability.
【００８０】すなわちランダムアクセスメモリ回路１８
においては、44.1〔kHz 〕４チヤンネルモードの場合と
同様に、記録モードにおいて、順次第１及び第２チヤン
ネルのオーデイオデータ（数字０で表す）、第３及び第
４チヤンネルのオーデイオデータ（数字１で表す）、第
１及び第２チヤンネルのオーデイオデータ（数字３で表
す）、……の順序で連続して入力するオーデイオデータ
ＡＤＤＴについて、数字０、１、２、３、……、5758、
5759で示すように入力順に順次格納する（図６
（Ｃ））。なおこの場合、サンプリング周波数が44.1
〔kHz 〕４チヤンネルモードの場合と異なることによ
り、２フレーム単位のサンプル数が図４の場合に比して
多くなる。That is, the random access memory circuit 18
In the same way as in the 44.1 [kHz] 4 channel mode, in the recording mode, the audio data of the first and second channels (represented by the number 0), the audio data of the third and the fourth channel (in the number 1) , 0, 1, 2, 3, ..., 5758, for the audio data ADDT to be continuously input in the order of), first and second channels of audio data (represented by numeral 3), ....
Sequentially stored in input order as indicated by 5759 (Fig. 6
(C)). In this case, the sampling frequency is 44.1
The number of samples in 2 frame units is larger than that in the case of FIG. 4 because of the difference from the case of the [kHz] 4 channel mode.
【００８１】さらにランダムアクセスメモリ回路１８に
おいては、記録モードにおいて、格納したオーデイオデ
ータＡＤＤＴを、格納時の数字０、１、２、３、……、
5758、5759に対応して数字０、２、４……、5758、１、
３、……、5759で示すように、第１及び第２チヤンネル
のオーデイオデータ（数字０で表す）、第１及び第２チ
ヤンネルのオーデイオデータ（数字２で表す）、第１及
び第２チヤンネルのオーデイオデータ（数字４で表す）
……、第３及び第４チヤンネルのオーデイオデータ（数
字１で表す）、第３及び第４チヤンネルのオーデイオデ
ータ（数字３で表す）、……の順序で出力し、これによ
りランダムアクセスメモリ回路１８でインターリーブ処
理する２フレームの前半１フレームに第１及び第２チヤ
ンネルのオーデイオデータを割当て、続く後半１フレー
ムに第３及び第４チヤンネルのオーデイオデータを割当
てる。Further, in the random access memory circuit 18, in the recording mode, the stored audio data ADDT are stored in the numbers 0, 1, 2, 3 ,.
Numbers 0, 2, 4 ..., 5758, 1, corresponding to 5758, 5759
3, ..., As shown by 5759, the audio data of the first and second channels (represented by numeral 0), the audio data of the first and second channels (represented by numeral 2), the first and second channels of Audio data (represented by numeral 4)
.., the third and fourth channels of audio data (represented by numeral 1), the third and fourth channels of audio data (represented by numeral 3), ... The first and second channels of audio data are assigned to the first half of the two frames to be interleaved in step 1, and the third and fourth channels of audio data are assigned to the subsequent second half of the frame.
【００８２】これにより図７において基準信号ＥＸＳＹ
（図７（Ａ））を基準にして示すように、このオーデイ
オデータＡＤＤＴ（図７（Ｃ））に対応して記録信号生
成回路２４においては、通常のサンプリング周波数48
〔kHz 〕のモードに比して、２倍の動作速度でオーデイ
オデータＡＤＤＴを記録信号に変換し、これにより前半
１フレームで形成される一対の記録トラツクに第１及び
第２チヤンネルのオーデイオデータを割り当てて記録
し、続く後半１フレームで形成される一対の記録トラツ
クに第３及び第４チヤンネルのオーデイオデータを割り
当てて記録する（図７（Ｂ）及び（Ｄ））。As a result, the reference signal EXSY in FIG.
As shown with reference to FIG. 7A, the recording signal generating circuit 24 corresponding to the audio data ADDT (FIG. 7C) has a normal sampling frequency of 48.
The audio data ADDT is converted into a recording signal at an operation speed twice as high as that of the [kHz] mode, so that the audio data of the first and second channels is recorded in the pair of recording tracks formed in the first half frame. The data is allocated and recorded, and the audio data of the third and fourth channels is allocated and recorded to the pair of recording tracks formed in the subsequent one frame (FIGS. 7B and 7D).
【００８３】これに対して再生時、デイジタルオーデイ
オテープレコーダ１においては、通常のサンプリング周
波数48〔kHz 〕のモードに比して、２倍の動作速度で再
生信号処理回路３０を動作させ、これにより順次第１及
び第２チヤンネルのオーデイオデータが１フレーム周期
だけ連続した後、第３及び第４のチヤンネルのオーデイ
オデータが１フレーム周期連続するオーデイオデータＤ
ＡＤＴ（図６（Ｃ））を再生する。On the other hand, at the time of reproduction, in the digital audio tape recorder 1, the reproduction signal processing circuit 30 is operated at a speed twice as high as that of the normal sampling frequency 48 [kHz] mode. The audio data D in which the audio data of the first and second channels are sequentially continuous for one frame period and then the audio data of the third and fourth channels are continuously for one frame period
The ADT (FIG. 6C) is reproduced.
【００８４】ランダムアクセスメモリ回路１８は、図６
（Ｂ）に示すように、記録時とは逆に、数字０、２、…
…、5758、１、３、……、5759で示すように、第１及び
第２チヤンネルのオーデイオデータ（数字０で表す）、
第１及び第２チヤンネルのオーデイオデータ（数字２で
表す）……、第３及び第４チヤンネルのオーデイオデー
タ（数字１で表す）、第３及び第４チヤンネルのオーデ
イオデータ（数字４で表す）、……の順序で、再生した
オーデイオデータＡＤＤＴを格納した後、数字０、１、
２、３、……、5758、5759で示すように第１及び第２チ
ヤンネルのオーデイオデータ（数字０で表す）、第３及
び第４チヤンネルのオーデイオデータ（数字１で表
す）、第１及び第２チヤンネルのオーデイオデータ（数
字３で表す）、……の順序で出力し、これによりデータ
ラツチ回路３２を介して記録時のオーデイオデータを再
生する。The random access memory circuit 18 is shown in FIG.
As shown in (B), the numbers 0, 2, ...
..., 5758, 1, 3, ..., as shown by 5759, audio data of the first and second channels (represented by numeral 0),
Audio data of the first and second channels (represented by numeral 2) ..., Audio data of the third and fourth channels (represented by numeral 1), Audio data of the third and fourth channels (represented by numeral 4), After storing the reproduced audio data ADDT in the order of ..., the numbers 0, 1,
2, 3, ..., 5758 and 5759, the first and second channel audio data (represented by numeral 0), the third and fourth channel audio data (represented by numeral 1), the first and second The two-channel audio data (represented by numeral 3) is output in the order of ..., By this, the audio data at the time of recording is reproduced through the data latch circuit 32.
【００８５】かくして44.1〔kHz 〕４チヤンネルモード
の場合と同様にオーデイオデータを処理して、48〔kHz
〕４チヤンネルのデイジタルオーデイオ信号について
も、記録再生することができ、またライトアフタリード
することができる。Thus, the audio data is processed in the same manner as in the case of the 44.1 [kHz] 4 channel mode to obtain 48 [kHz].
] It is also possible to record / reproduce and perform write-after-read also with respect to a 4-channel digital audio signal.
【００８６】（２−５）第１の32〔kHz 〕８チヤンネル
モード これに対してユーザがチヤンネル数を８チヤンネルに設
定するとデイジタルオーデイオテープレコーダ１におい
ては、32〔kHz 〕８チヤンネルモードに切り換わり、図
８に基準信号ＥＸＳＹ（図８（Ａ））を基準にして示す
ように、１フレーム周期Ｆを15〔msec〕に設定する。(2-5) First 32 [kHz] 8 channel mode On the other hand, when the user sets the number of channels to 8 channels, the digital audio tape recorder 1 switches to the 32 [kHz] 8 channel mode. As shown in FIG. 8 with reference to the reference signal EXSY (FIG. 8A), one frame period F is set to 15 [msec].
【００８７】アナログデイジタル変換回路１２において
は、記録モードにおいて、サンプリング周波数32〔kHz
〕で８チヤンネルのオーデイオ信号Ｓ１Ａ〜Ｓ１Ｈを
デイジタルオーデイオ信号Ｄ１Ａ〜Ｄ１Ｈに変換して出
力し、データラツチ回路１６及びランダムアクセスメモ
リ回路１８においては、記録モード及び編集モードにお
いて、順次入力されるオーデイオデータの配列を切り換
えて多重化し、これによりサンプリング周波数32〔kHz
〕の８チヤンネルのオーデイオデータをサンプリング
周波数 128〔kHz 〕の２チヤンネルのオーデイオデータ
ＡＤＤＴに変換して出力する。In the recording mode, the analog digital conversion circuit 12 has a sampling frequency of 32 [kHz
], The 8-channel audio signals S1A to S1H are converted into digital audio signals D1A to D1H and output, and in the data latch circuit 16 and the random access memory circuit 18, the audio data sequentially input in the recording mode and the editing mode is input. The array is switched and multiplexed, so that the sampling frequency is 32 [kHz
] 8 channels of audio data are converted into 2 channels of audio data ADDT of sampling frequency 128 [kHz] and output.
【００８８】このときランダムアクセスメモリ回路１８
においては、44.1〔kHz 〕４チヤンネルモード及び48
〔kHz 〕４チヤンネルモードの場合と同様に、２フレー
ム単位で、順次入力されるオーデイオデータをインター
リーブ処理し、これにより記録信号生成回路２４及び再
生信号処理回路３０等を通常の32〔kHz 〕４チヤンネル
モードの２倍の動作速度で動作させて、サンプリング周
波数32〔kHz 〕８チヤンネルのデイジタルオーデイオ信
号Ｄ１Ａ〜Ｄ１Ｈを記録再生し得るようになされてい
る。At this time, the random access memory circuit 18
In, 44.1 [kHz] 4 channel mode and 48
As in the case of the [kHz] 4 channel mode, the audio data that is sequentially input is interleaved in units of 2 frames, whereby the recording signal generation circuit 24 and the reproduction signal processing circuit 30 are operated at the normal 32 [kHz] 4 The digital audio signals D1A to D1H having a sampling frequency of 32 [kHz] 8 channels can be recorded and reproduced by operating at twice the operating speed of the channel mode.
【００８９】すなわちランダムアクセスメモリ回路１８
においては、データラツチ回路１６から順次循環的にオ
ーデイオデータを取り込むことにより、第１及び第２チ
ヤンネルのオーデイオデータ、第３及び第４チヤンネル
のオーデイオデータ、第５及び第６チヤンネルのオーデ
イオデータ、第７及び第８チヤンネルのオーデイオデー
タ、第１及び第２チヤンネルのオーデイオデータ……の
順序で連続してオーデイオデータＡＤＤＴを入力し、数
字０、１、２、３、……、7678、7679で示すように入力
順に順次格納する（図８（Ｃ））。That is, the random access memory circuit 18
In the above, the audio data is sequentially and cyclically fetched from the data latch circuit 16 so that the audio data of the first and second channels, the audio data of the third and fourth channels, the audio data of the fifth and sixth channels, and the seventh audio data. And the 8th channel audio data, the 1st and 2nd channel audio data ... in sequence, input the audio data ADDT, as shown by the numbers 0, 1, 2, 3, ..., 7678, 7679. Are sequentially stored in the input order (FIG. 8C).
【００９０】なおこの場合、サンプリング周波数が32
〔kHz 〕でチヤンネル数が８チヤンネルでなることによ
り、２フレーム単位のサンプル数が7679サンプルにな
る。In this case, the sampling frequency is 32
Since the number of channels in [kHz] is 8 channels, the number of samples in 2 frame units becomes 7679 samples.
【００９１】さらにランダムアクセスメモリ回路１８に
おいては、記録モードにおいて、格納したオーデイオデ
ータＡＤＤＴを、格納時の数字０、１、２、３、……、
7678、7679に対応して数字０、４……、7676、１、５、
……、7677、２、６、……、7678、３、７、……、7679
で示すように、第１及び第２チヤンネルのオーデイオデ
ータが１／２フレーム周期だけ連続した後、続いて第３
及び第４チヤンネルのオーデイオデータが１／２フレー
ム周期だけ連続し、さらに第５及び第６チヤンネルのオ
ーデイオデータ、第７及び第８チヤンネルのオーデイオ
データがそれぞれ１／２フレーム周期連続するように、
オーデイオデータを出力する。Further, in the random access memory circuit 18, in the recording mode, the stored audio data ADDT is stored in the numbers 0, 1, 2, 3 ,.
The numbers 0, 4 ..., 7676, 1, 5, corresponding to 7678, 7679
..., 7677, 2, 6, ..., 7678, 3, 7, ..., 7679
As shown in, after the audio data of the first and second channels continues for 1/2 frame period, the audio data of
And the audio data of the fourth channel continues for 1/2 frame period, and the audio data of the fifth and sixth channels and the audio data of the seventh and eighth channels continue for 1/2 frame period, respectively.
Output audio data.
【００９２】これにより図９において基準信号ＥＸＳＹ
（図９（Ａ））を基準にして示すように、このオーデイ
オデータＡＤＤＴ（図９（Ｃ））に対応して記録信号生
成回路２４においては、サンプリング周波数32〔kHz 〕
４チヤンネルモードの場合の２倍の動作速度でオーデイ
オデータＡＤＤＴを記録信号Ｓ１に変換し、これにより
前半１フレームをさらに前半及び後半の部分に分割して
それぞれ第１及び第２チヤンネルのオーデイオデータ及
び第３及び第４チヤンネルのオーデイオデータを割り当
てて記録し、続く後半１フレームをさらに前半及び後半
の部分に分割してそれぞれ第５及び第６チヤンネルのオ
ーデイオデータ及び第７及び第８チヤンネルのオーデイ
オデータを割り当てて記録する（図９（Ｂ）及び
（Ｄ））。As a result, the reference signal EXSY in FIG.
As shown with reference to FIG. 9A, the sampling frequency 32 [kHz] is applied to the recording signal generation circuit 24 in correspondence with the audio data ADDT (FIG. 9C).
The audio data ADDT is converted into a recording signal S1 at a double operation speed in the case of the 4-channel mode, whereby the first half 1 frame is further divided into the first half and the second half, and the audio data of the first and second channels respectively. The audio data of the third and fourth channels are assigned and recorded, and the subsequent one frame is further divided into the first half and the second half, and the audio data of the fifth and sixth channels and the audio data of the seventh and eighth channels, respectively. Are assigned and recorded (FIGS. 9B and 9D).
【００９３】これに対して再生時、デイジタルオーデイ
オテープレコーダ１においては、サンプリング周波数32
〔kHz 〕４チヤンネルモードの２倍の動作速度で再生信
号処理回路３０を動作させ、これにより順次第１及び第
２チヤンネルのオーデイオデータ、第３及び第４チヤン
ネルのオーデイオデータ、第５及び第６チヤンネルのオ
ーデイオデータ、第７及び第８チヤンネルのオーデイオ
データがそれぞれ１／２フレーム周期で連続するオーデ
イオデータＤＡＤＴ（図６（Ｃ））を再生する。On the other hand, during reproduction, the digital audio tape recorder 1 has a sampling frequency of 32.
[KHz] The reproduction signal processing circuit 30 is operated at twice the operating speed of the 4 channel mode, whereby the audio data of the first and second channels, the audio data of the 3rd and 4th channels, and the 5th and 6th channels are sequentially operated. The audio data DADT (FIG. 6 (C)) in which the audio data of the channels and the audio data of the seventh and eighth channels are consecutive in a 1/2 frame period are reproduced.
【００９４】ランダムアクセスメモリ回路１８は、図８
（Ｂ）に示すように、数字０、４、……、7676、１、
５、……、7677、２、６、……、7678、３、７、……、
7679、で示すように、第１及び第２チヤンネルのオーデ
イオデータ、第３及び第４チヤンネルのオーデイオデー
タ、第５及び第６チヤンネルのオーデイオデータ、第７
及び第８チヤンネルのオーデイオデータがそれぞれ１／
２フレーム周期で連続するオーデイオデータＤＡＤＴを
順次格納し、数字０、１、２、３、……7678、7679で示
すように第１及び第２チヤンネルのオーデイオデータ、
第３及び第４チヤンネルのオーデイオデータ、第５及び
第６チヤンネルのオーデイオデータ、第７及び第８チヤ
ンネルのオーデイオデータ、第１及び第２チヤンネルの
オーデイオデータ、……の順序で出力し、これによりデ
ータラツチ回路３２を介して記録時のオーデイオデータ
を再生する。The random access memory circuit 18 is shown in FIG.
As shown in (B), numbers 0, 4, ..., 7676, 1,
5, ..., 7677,2,6, ..., 7678,3,7, ...,
7679, the audio data of the first and second channels, the audio data of the third and fourth channels, the audio data of the fifth and sixth channels, the seventh
And 8th channel audio data are 1 / each
Audio data DADT consecutive in two frame periods are sequentially stored, and as shown by numerals 0, 1, 2, 3, ... 7678, 7679, audio data of the first and second channels,
Output the audio data of the 3rd and 4th channels, the audio data of the 5th and 6th channels, the audio data of the 7th and 8th channels, the audio data of the 1st and 2nd channels, and so on. The audio data at the time of recording is reproduced via the data latch circuit 32.
【００９５】かくして44.1〔kHz 〕４チヤンネルモード
の場合と同様にオーデイオデータを２フレーム周期を単
位にしてインターリーブ処理して、32〔kHz 〕８チヤン
ネルのデイジタルオーデイオ信号についても、記録再生
することができ、またライトアフタリードすることがで
きる。Thus, as in the case of the 44.1 [kHz] 4 channel mode, the audio data can be interleaved in units of 2 frame periods to record / reproduce even a 32 [kHz] 8 channel digital audio signal. , You can also read after write.
【００９６】（２−６）第２の32〔kHz 〕８チヤンネル
モード さらにこの実施例において、デイジタルオーデイオテー
プレコーダ１においては、第２の32〔kHz 〕８チヤンネ
ルモードを有し、ユーザの選択操作に応動してこの動作
モードを選択するようになされている。この動作モード
においては、基準信号ＥＸＳＹ（図１０（Ａ））を基準
にして図１０に示すように、１フレーム周期Ｆを15〔ms
ec〕に設定して、記録信号生成回路２４、再生信号処理
回路３０を32〔kHz 〕４チヤンネルモードの２倍の動作
速度で動作させる。(2-6) Second 32 [kHz] 8 Channel Mode Further, in this embodiment, the digital audio tape recorder 1 has the second 32 [kHz] 8 channel mode, which is selected by the user. It is adapted to select this operation mode in response to. In this operation mode, one frame period F is set to 15 [ms] with reference to the reference signal EXSY (FIG. 10A) as shown in FIG.
ec], the recording signal generation circuit 24 and the reproduction signal processing circuit 30 are operated at an operating speed twice as high as that of the 32 [kHz] 4-channel mode.
【００９７】さらに第１の32〔kHz 〕８チヤンネルモー
ドの場合と同様にデイジタルオーデイオテープレコーダ
１においては、アナログデイジタル変換回路１２で８チ
ヤンネルのオーデイオ信号Ｓ１Ａ〜Ｓ１Ｈをサンプリン
グ周波数32〔kHz 〕のデイジタルオーデイオ信号Ｄ１Ａ
〜Ｄ１Ｈに変換し、データラツチ回路１６及びランダム
アクセスメモリ回路１８において、時間軸圧縮して多重
化すると共にインターリーブ処理し、これによりサンプ
リング周波数32〔kHz 〕の８チヤンネルのオーデイオデ
ータをサンプリング周波数 128〔kHz 〕２チヤンネルの
オーデイオデータＡＤＤＴに変換する。Further, as in the case of the first 32 [kHz] 8-channel mode, in the digital audio tape recorder 1, the analog digital conversion circuit 12 converts the 8-channel audio signals S1A to S1H into digital signals having a sampling frequency of 32 [kHz]. Audio signal D1A
.. to D1H, and in the data latch circuit 16 and the random access memory circuit 18, time axis compression is performed for multiplexing and interleave processing is performed, whereby 8-channel audio data having a sampling frequency of 32 [kHz] is sampled at a sampling frequency of 128 [kHz. ] Convert to 2 channel audio data ADDT.
【００９８】このときランダムアクセスメモリ回路１８
においては、通常の動作モードの場合と同様に、１フレ
ーム単位で、順次入力されるオーデイオデータをインタ
ーリーブ処理し、これにより記録信号生成回路２４及び
再生信号処理回路３０を32〔kHz 〕４チヤンネルモード
の２倍の動作速度で動作させ、これによりサンプリング
周波数32〔kHz 〕の８チヤンネルのオーデイオデータを
記録再生し得るようにする。At this time, the random access memory circuit 18
In the same manner as in the normal operation mode, the sequentially input audio data are interleaved in a unit of one frame, whereby the recording signal generation circuit 24 and the reproduction signal processing circuit 30 are operated in the 32 [kHz] 4-channel mode. The operation speed is twice as high as that of the above, and thereby, the audio data of 8 channels with the sampling frequency of 32 [kHz] can be recorded and reproduced.
【００９９】すなわちランダムアクセスメモリ回路１８
においては、数字０、１、２、３、……、3839で示すよ
うに、第１及び第２チヤンネルのオーデイオデータ、第
３及び第４チヤンネルのオーデイオデータ、第５及び第
６チヤンネルのオーデイオデータ、第７及び第８チヤン
ネルのオーデイオデータ、第１及び第２チヤンネルのオ
ーデイオデータ……の順序で連続するオーデイオデータ
を入力順に順次格納する（図１０（Ｂ））。That is, the random access memory circuit 18
, 3839, the first and second channel audio data, the third and fourth channel audio data, and the fifth and sixth channel audio data. , Audio data of the 7th and 8th channels, audio data of the 1st and 2nd channels, and so on are sequentially stored in the input order (FIG. 10B).
【０１００】なお図１０（Ｃ）においては、通常の32
〔kHz 〕モードにおけるランダムアクセスメモリ回路１
８のデータ入出力を表し、この場合通常の動作モードに
おいては１フレーム周期が60〔msec〕でなることによ
り、この８チヤンネルモードにおいては、４倍に増加し
た単位時間当たりのデータ量を４倍の処理速度で処理す
ることがわかる。In FIG. 10C, the normal 32
Random access memory circuit 1 in [kHz] mode
8 data input / output. In this case, one frame period is 60 [msec] in the normal operation mode, so in this 8 channel mode, the data amount per unit time increased by 4 times is increased by 4 times. It is understood that processing is performed at the processing speed of.
【０１０１】さらにランダムアクセスメモリ回路１８に
おいては、記録モードにおいて、格納したオーデイオデ
ータＡＤＤＴを、格納時の数字０、１、２、３、……、
3839に対応して数字０、４……、3836、１、５、……、
3837、２、６、……、3838、３、７、……、3839で示す
ように、第１及び第２チヤンネルのオーデイオデータが
１／４フレーム周期だけ連続した後、続いて第３及び第
４チヤンネルのオーデイオデータが１／４フレーム周期
だけ連続し、さらに第５及び第６チヤンネルのオーデイ
オデータ、第７及び第８チヤンネルのオーデイオデータ
がそれぞれ１／４フレーム周期連続するように、オーデ
イオデータＡＤＤＴを出力する。Further, in the random access memory circuit 18, in the recording mode, the stored audio data ADDT are stored in the numbers 0, 1, 2, 3 ,.
Corresponding to 3839, the numbers 0, 4 ..., 3836, 1, 5, ...
3837, 2, 6, ..., 3838, 3, 7, ..., 3839, the audio data of the first and second channels continues for a quarter frame period, and then the third and the third. The audio data ADDT is set so that the 4 channels of audio data are continuous for 1/4 frame period, and the 5th and 6th channels of audio data and the 7th and 8th channels of audio data are also continuous for 1/4 frame period. Is output.
【０１０２】これにより図１１において基準信号ＥＸＳ
Ｙ（図１１（Ａ））を基準にして示すように、記録信号
生成回路２４においては、このオーデイオデータＡＤＤ
Ｔ（図１１（Ｃ））に対応して32〔kHz 〕４チヤンネル
モードの２倍の動作速度でオーデイオデータＡＤＤＴを
記録信号に変換し、これにより記録トラツクを４等分に
分割してそれぞれ第１及び第２チヤンネルのオーデイオ
データＡ／Ｂ、第３及び第４チヤンネルのオーデイオデ
ータＣ／Ｄ、第５及び第６チヤンネルのオーデイオデー
タＥ／Ｆ、第７及び第８チヤンネルのオーデイオデータ
Ｇ／Ｈを記録する（図１１（Ｂ）及び（Ｄ））。As a result, the reference signal EXS in FIG.
As shown with reference to Y (FIG. 11A), in the recording signal generation circuit 24, the audio data ADD
Corresponding to T (Fig. 11 (C)), the audio data ADDT is converted into a recording signal at twice the operating speed of the 32 [kHz] 4 channel mode, whereby the recording track is divided into four equal parts. Audio data A / B for the first and second channels, audio data C / D for the third and fourth channels, audio data E / F for the fifth and sixth channels, and audio data G / H for the seventh and eighth channels. Is recorded (FIGS. 11B and 11D).
【０１０３】これに対して再生時、デイジタルオーデイ
オテープレコーダ１においては、再生信号処理回路３０
を介して、順次第１及び第２チヤンネルのオーデイオデ
ータ、第３及び第４チヤンネルのオーデイオデータ、第
５及び第６チヤンネルのオーデイオデータ、第７及び第
８チヤンネルのオーデイオデータがそれぞれ１／４フレ
ーム周期で連続するオーデイオデータＤＡＤＴ（図１１
（Ｃ））を再生する。On the other hand, during reproduction, in the digital audio tape recorder 1, the reproduction signal processing circuit 30 is used.
Through the 1st and 2nd channels of audio data, the 3rd and 4th channels of audio data, the 5th and 6th channels of audio data, and the 7th and 8th channels of audio data. Audio data DADT (Fig. 11)
(C)) is reproduced.
【０１０４】ランダムアクセスメモリ回路１８は、記録
時とは逆に、数字０、４、……、3836、１、５、……、
3837、２、６、……、3838、３、７、……、3839、で示
すように（図１０（Ｃ））、第１及び第２チヤンネルの
オーデイオデータ、第３及び第４チヤンネルのオーデイ
オデータ、第５及び第６チヤンネルのオーデイオデー
タ、第７及び第８チヤンネルのオーデイオデータがそれ
ぞれ１／４フレーム周期で連続するオーデイオデータＤ
ＡＤＴを格納した後、数字０、１、２、３、……3839で
示すように第１及び第２チヤンネルのオーデイオデー
タ、第３及び第４チヤンネルのオーデイオデータ、第５
及び第６チヤンネルのオーデイオデータ、第７及び第８
チヤンネルのオーデイオデータ、第１及び第２チヤンネ
ルのオーデイオデータ、……の順序で出力し、これによ
りデータラツチ回路３２を介して記録時のオーデイオデ
ータを再生する。The random access memory circuit 18 has the numbers 0, 4, ..., 3836, 1, 5, ..
3837, 2, 6, ..., 3838, 3, 7, ..., 3839 (Fig. 10 (C)), the audio data of the first and second channels and the audio data of the third and fourth channels. Audio data D in which data, audio data of the fifth and sixth channels, and audio data of the seventh and eighth channels are each continuous in a 1/4 frame cycle.
After storing the ADT, the audio data of the first and second channels, the audio data of the third and fourth channels, and the fifth, as indicated by the numbers 0, 1, 2, 3, ... 3839,
And 6th channel audio data, 7th and 8th
The audio data of the channel, the audio data of the first and second channels, ... Are output in this order, and the audio data at the time of recording is reproduced via the data latch circuit 32.
【０１０５】かくして通常の動作モードの場合と同様に
オーデイオデータを１フレーム周期を単位にしてインタ
ーリーブ処理して多重化することにより、32〔kHz 〕８
チヤンネルのデイジタルオーデイオ信号についても記録
再生することができ、またライトアフタリードすること
ができる。Thus, as in the case of the normal operation mode, the audio data is interleaved in units of one frame period and multiplexed, whereby 32 [kHz] 8
It is also possible to record and reproduce the channel digital audio signal and perform write-after read.
【０１０６】（３）メモリ回路の制御 デイジタルオーデイオテープレコーダ１においては、再
生用磁気ヘツド６Ａ、６Ｂに対して、所定のトラツク数
だけ後行した記録トラツクを走査するように、記録用磁
気ヘツド４Ａ、４Ｂが配置されるようになされている。
これによりデイジタルオーデイオテープレコーダ１にお
いては、再生用磁気ヘツド６Ａ、６Ｂで再生したオーデ
イオデータを復調した後、所望のチヤンネルについて編
集処理して記録用磁気ヘツド４Ａ、４Ｂで記録し得るよ
うになされ、これによりライトアフタリードし得るよう
になされている。(3) Control of Memory Circuit In the digital audio tape recorder 1, the recording magnetic head 4A is arranged so as to scan the recording magnetic tracks 6A and 6B, which are trailed by a predetermined number of tracks. , 4B are arranged.
Thus, in the digital audio tape recorder 1, after demodulating the audio data reproduced by the reproducing magnetic heads 6A, 6B, the desired channel can be edited and recorded by the recording magnetic heads 4A, 4B. As a result, write-after read is possible.
【０１０７】このためシステム制御回路１０において
は、編集モードにおいて、再生信号処理回路３０及び記
録信号生成回路２４を動作状態に立ち上げ、これにより
再生用磁気ヘツド６Ａ、６Ｂから出力される再生信号Ｓ
ＰＢを順次処理すると共に、オーデイオデータＡＤＤＴ
を順次記録し得るようになされている。For this reason, in the system control circuit 10, in the edit mode, the reproduction signal processing circuit 30 and the recording signal generation circuit 24 are activated, and the reproduction signal S output from the reproduction magnetic heads 6A and 6B is thereby activated.
PB is processed in sequence and audio data ADDT
Can be sequentially recorded.
【０１０８】すなわちデイジタルオーデイオテープレコ
ーダ１においては、再生信号処理回路３０から出力され
る２チヤンネルのオーデイオデータＤＡＤＴをランダム
アクセスメモリ回路１８に入力し、ここでマルチチヤン
ネルモードの場合、元の複数チヤンネルに分割する。さ
らにデイジタルオーデイオテープレコーダ１において
は、このようにして再生された複数チヤンネルのオーデ
イオデータをミクサ１４に出力し、ここでユーザの所望
するチヤンネルについて編集処理し、又アナログデイジ
タル変換回路１２から出力されるオーデイオデータとの
間でミキシング処理する。That is, in the digital audio tape recorder 1, the 2-channel audio data DADT output from the reproduction signal processing circuit 30 is input to the random access memory circuit 18, and in the multi-channel mode, the original multi-channel is used. To divide. Further, in the digital audio tape recorder 1, the audio data of a plurality of channels thus reproduced are output to the mixer 14, where the channels desired by the user are edited and output from the analog digital conversion circuit 12. Mixing with audio data.
【０１０９】さらにデイジタルオーデイオテープレコー
ダ１においては、ランダムアクセスメモリ回路１８を介
して、ミクサ１４から出力されるオーデイオデータを２
チヤンネルのオーデイオデータＡＤＤＴに変換し、記録
信号生成回路３０を介してこのオーデイオデータＡＤＤ
Ｔを後行する記録トラツクに記録する。Further, in the digital audio tape recorder 1, the audio data output from the mixer 14 is transferred to the digital audio tape recorder 2 via the random access memory circuit 18.
It is converted into channel audio data ADDT, and this audio data ADD is passed through the recording signal generation circuit 30.
Record T in the trailing recording track.
【０１１０】このときシステム制御回路１０において
は、タインミングジエネレータ２０の動作を切り換える
ことにより、ランダムアクセスメモリ回路１８の動作を
記録系及び再生系とで時分割で切り換え、これにより記
録系及び再生系で時間軸伸長及び圧縮、インターリーブ
及びデインターリーブ処理の為に必要なメモリ回路を共
用化し、全体構成を簡略化し得るようになされている。At this time, in the system control circuit 10, by switching the operation of the timing generator 20, the operation of the random access memory circuit 18 is switched in time division between the recording system and the reproducing system, whereby the recording system and the reproducing system are reproduced. In the system, a memory circuit required for time axis expansion / compression, interleaving and deinterleaving processing is shared so that the overall configuration can be simplified.
【０１１１】すなわち32〔kHz 〕８チヤンネルモードに
対応して基準信号ＥＸＳＹ（図１２（Ａ））を基準にし
て図１２に示すように、タイミングジエネレータ２０
は、ランダムアクセスメモリ回路１８について、再生系
におけるオーデイオデータの書き込みに対応した第１の
アドレスデータＡＤＲ０（図１２（Ｂ））、記録系にお
けるオーデイオデータの読み出しに対応した第２のアド
レスデータＡＤＲ１（図１２（Ｃ））、記録系における
オーデイオデータの書き込みに対応した第３のアドレス
データＡＤＲ２（図１２（Ｄ））、再生系におけるオー
デイオデータの読み出しに対応した第４のアドレスデー
タＡＤＲ３を生成する（図１２（Ｅ））。That is, as shown in FIG. 12, with reference to the reference signal EXSY (FIG. 12A) corresponding to the 32 [kHz] 8 channel mode, as shown in FIG.
In the random access memory circuit 18, the first address data ADR0 (FIG. 12B) corresponding to the writing of audio data in the reproducing system and the second address data ADR1 (corresponding to the reading of the audio data in the recording system) ( 12C), third address data ADR2 corresponding to the writing of audio data in the recording system (FIG. 12D), and fourth address data ADR3 corresponding to the reading of audio data in the reproducing system are generated. (FIG. 12 (E)).
【０１１２】タイミングジエネレータ２０においては、
記録信号生成回路２４及び再生信号処理回路３０のクロ
ツク周期（この場合サンプリング周波数32〔kHz 〕の４
倍の周波数に対応する）に同期して値が変化するよう
に、この第１〜第４のアドレスデータＡＤＲ０〜ＡＤＲ
３を生成する。In the timing generator 20,
The clock cycle of the recording signal generation circuit 24 and the reproduction signal processing circuit 30 (in this case, the sampling frequency 32 [kHz] 4
(Corresponding to double frequency), the first to fourth address data ADR0 to ADR
3 is generated.
【０１１３】なお図１２においては、図１０に対応して
アドレスデータの値を数字で表し、この実施例の場合、
インターリーブ処理する先頭のワードを表す数字０のオ
ーデイオデータが、再生系においては、基準信号ＥＸＳ
Ｙに対して１クロツク周期だけ遅延して再生信号処理回
路３０から出力される。Note that, in FIG. 12, the values of the address data are represented by numerals corresponding to FIG. 10, and in the case of this embodiment,
In the reproducing system, the audio data of number 0 representing the first word to be interleaved is used as the reference signal EXS.
It is output from the reproduction signal processing circuit 30 with a delay of one clock cycle with respect to Y.
【０１１４】このため第１のアドレスデータＡＤＲ０に
おいては、基準信号ＥＸＳＹの立ち上がりで値ｎ（すな
わち第１の32〔kHz 〕８チヤンネルモードにおいては値
7677、第２の32〔kHz 〕８チヤンネルモードにおいては
値3839でなる）、値０、値２、……と連続するように生
成される。これに対して記録信号生成回路２４において
は、基準信号ＥＸＳＹの立ち上がりでインターリーブ処
理する先頭のワードを入力する必要があることにより、
タイミングジエネレータ２０においては、値０、４、
６、……と連続するように第２のアドレスデータＡＤＲ
１を生成する。Therefore, in the first address data ADR0, the value n (that is, the value in the first 32 [kHz] 8 channel mode) is generated at the rising edge of the reference signal EXSY.
7677, the value is 3839 in the second 32 [kHz] 8 channel mode), the value 0, the value 2, ... On the other hand, in the recording signal generation circuit 24, it is necessary to input the first word to be interleaved at the rising edge of the reference signal EXSY.
In the timing generator 20, the values 0, 4,
Second address data ADR so as to be continuous with 6, ...
1 is generated.
【０１１５】この第１及び第２のアドレスデータＡＤＲ
０及びＡＤＲ１に対して、デイジタルオーデイオテープ
レコーダ１においては、データラツチ回路１６、３２、
ミクサ１４の動作のタイミングを考慮して、インターリ
ーブ処理の先頭ワードに割当てられて再生されたオーデ
イオデータが、続く記録時、同様にインターリーブ処理
の先頭ワードに割当てられるように、第３及び第４のア
ドレスデータＡＤＲ２及びＡＤＲ３を生成し、この実施
例の場合タイミングジエネレータ２０においては、値ｎ
−３、ｎ−２、ｎ−１、ｎ、０、……及び値４、５、
６、７、８、……と連続するように第３及び第４のアド
レスデータＡＤＲ２及びＡＤＲ３を生成する。The first and second address data ADR
0 and ADR1 in the digital audio tape recorder 1, the data latch circuits 16, 32,
In consideration of the timing of the operation of the mixer 14, the audio data reproduced by being assigned to the first word of the interleave processing is similarly assigned to the first word of the interleave processing at the time of the subsequent recording, so that the third and fourth data are reproduced. The address data ADR2 and ADR3 are generated, and in the case of this embodiment, the value n is set in the timing generator 20.
-3, n-2, n-1, n, 0, ... And the values 4, 5,
The third and fourth address data ADR2 and ADR3 are generated so as to be continuous with 6, 7, 8, ....
【０１１６】さらにタイミングジエネレータ２０におい
ては、１クロツク周期で論理レベルが変化する第１の選
択信号ＳＥＬ０（図１２（Ｆ））及び１／２クロツク周
期で論理レベルが変化する第２の選択信号ＳＥＬ１（図
１２（Ｇ））を生成し、ランダムアクセスメモリ回路１
８においては、この第１及び第２の選択信号ＳＥＬ０及
びＳＥＬ１を基準にして動作を切り換える。Further, in the timing generator 20, the first selection signal SEL0 (FIG. 12 (F)) whose logic level changes in one clock cycle and the second selection signal whose logic level changes in ½ clock cycle. SEL1 (FIG. 12 (G)) is generated and the random access memory circuit 1 is generated.
In 8, the operation is switched based on the first and second selection signals SEL0 and SEL1.
【０１１７】すなわち第１及び第２の選択信号ＳＥＬ０
及びＳＥＬ１の論理レベルが共に「Ｌ」レベルのとき、
ランダムアクセスメモリ回路１８においては、第１のア
ドレスデータＡＤＲ０に従つてデータラツチ回路２２か
ら出力されるオーデイオデータＤＡＤＴ（図１２
（Ｎ））を格納する（図１２（Ｈ））。That is, the first and second selection signals SEL0
When the logic levels of SEL1 and SEL1 are both "L" level,
In the random access memory circuit 18, the audio data DADT (FIG. 12) output from the data latch circuit 22 in accordance with the first address data ADR0.
(N)) is stored (FIG. 12 (H)).
【０１１８】なお図１２においては、ランダムアクセス
メモリ回路１８に対するオーデイオデータの書き込みを
記号Ｗで、ランダムアクセスメモリ回路１８に対するオ
ーデイオデータの読み出しを記号Ｒで表す。In FIG. 12, writing of audio data to the random access memory circuit 18 is represented by a symbol W, and reading of audio data from the random access memory circuit 18 is represented by a symbol R.
【０１１９】これに対して第１及び第２の選択信号ＳＥ
Ｌ０及びＳＥＬ１の論理レベルが共に「Ｈ」レベルのと
き、ランダムアクセスメモリ回路１８においては、第４
のアドレスデータＡＤＲ３に従つて格納したオーデイオ
データをデータラツチ回路３２に出力する（図１２
（Ｏ）〜（Ｒ））。これによりランダムアクセスメモリ
回路１８においては、再生されたオーデイオデータＤＡ
ＤＴをデインターリーブ処理し、又データラツチ回路３
２と共に多重化されたオーデイオデータを元のチヤンネ
ルに復調し得るようになされている。On the other hand, the first and second selection signals SE
When both the logical levels of L0 and SEL1 are “H” level, the random access memory circuit 18 has the fourth level.
The audio data stored according to the address data ADR3 of FIG.
(O)-(R)). As a result, in the random access memory circuit 18, the reproduced audio data DA
Deinterleave processing of DT, and data latch circuit 3
The audio data multiplexed with 2 can be demodulated to the original channel.
【０１２０】これに対して第１及び第２の選択信号ＳＥ
Ｌ０及びＳＥＬ１の論理レベルがそれぞれ「Ｈ」及び
「Ｌ」レベルのとき、ランダムアクセスメモリ回路１８
においては、第３のアドレスデータＡＤＲ２に従つてデ
ータラツチ回路１６から出力されるオーデイオデータＤ
１Ａ〜Ｄ１Ｈ（図１２（Ｉ）〜（Ｌ））を格納し、これ
とは逆に第１及び第２の選択信号ＳＥＬ０及びＳＥＬ１
の論理レベルがそれそれ「Ｌ」及び「Ｈ」レベルのと
き、第２のアドレスデータＡＤＲ１に従つて格納したオ
ーデイオデータＡＤＤＴをデータラツチ回路２６に出力
する（図１２（Ｍ））。On the other hand, the first and second selection signals SE
When the logic levels of L0 and SEL1 are "H" and "L" levels, respectively, the random access memory circuit 18
, The audio data D output from the data latch circuit 16 according to the third address data ADR2.
1A to D1H (FIGS. 12 (I) to (L)) are stored, and conversely, the first and second selection signals SEL0 and SEL1 are stored.
When the logic levels of are respectively "L" and "H" levels, the audio data ADDT stored according to the second address data ADR1 is output to the data latch circuit 26 (FIG. 12 (M)).
【０１２１】これによりランダムアクセスメモリ回路１
８においては、オーデイオデータＡＤＤＴをインターリ
ーブ処理して出力し、又データラツチ回路１６と共に８
チヤンネルのオーデイオデータを多重化し得るようにな
されている。このときランダムアクセスメモリ回路１８
においては、オーデイオデータＡＤＤＴ、ＤＡＤＴの１
クロツク周期を単位にして、順次循環的に時分割で動作
を切り換え、これにより記録系及び再生系のオーデイオ
データＡＤＤＴ、ＤＡＤＴを処理する。As a result, the random access memory circuit 1
In 8, the audio data ADDT is interleaved and outputted, and the data latch circuit 16 and 8
It is designed to be able to multiplex channel audio data. At this time, the random access memory circuit 18
, The audio data ADDT, 1 of DADT
With the clock cycle as a unit, the operation is sequentially and cyclically switched in a time division manner to process the audio data ADDT, DADT of the recording system and the reproducing system.
【０１２２】これによりデイジタルオーデイオテープレ
コーダ１においては、記録系及び再生系で時間軸圧縮伸
長に必要なメモリ回路を共用化し、その分全体構成を簡
略化することができる。As a result, in the digital audio tape recorder 1, the recording system and the reproducing system can share the memory circuit required for time-axis compression / expansion, and the entire structure can be simplified accordingly.
【０１２３】これに対して32〔kHz 〕８チヤンネルモー
ドの記録及び再生時において、デイジタルオーデイオテ
ープレコーダ１においては、第１の選択信号ＳＥＬ０の
論理レベルを「Ｌ」又は「Ｈ」レベルに保持し、これに
よりタイミングジエネータ２０で編集モードの場合と同
様にアドレスデータＡＤＲ０〜ＡＤＲ３を生成して簡易
に記録再生し得るようになされている。On the other hand, during recording and reproducing in the 32 [kHz] 8 channel mode, the digital audio tape recorder 1 holds the logic level of the first selection signal SEL0 at "L" or "H" level. As a result, the timing generator 20 can generate the address data ADR0 to ADR3 in the same manner as in the edit mode, and can easily record and reproduce.
【０１２４】（４）実施例の効果 以上の構成によれば、オーデイオデータを時間軸圧縮及
び伸長してマルチチヤンネルのオーデイオデータを記録
再生するデイジタルオーデイオテープレコーダにおい
て、８チヤンネルのオーデイオデータを時間軸圧縮する
と共に多重化して２チヤンネルのオーデイオデータに変
換した後、通常の４倍の処理処理速度で記録することに
より、簡易な構成で８チヤンネルのオーデイオ信号を記
録再生することができる。(4) Effects of the Embodiments With the above arrangement, in a digital audio tape recorder which records and reproduces audio data of multichannel by time-axis compression and expansion of audio data, audio data of 8 channels is recorded as time axis. After being compressed and multiplexed to be converted into audio data of 2 channels, the audio data of 8 channels can be recorded / reproduced with a simple structure by recording at a processing speed four times as high as a normal processing speed.
【０１２５】（５）他の実施例 なお上述の実施例においては、サンプリング周波数32
〔kHz 〕８チヤンネルのオーデイオ信号を記録する場合
について述べたが、チヤンネル数及びサンプリング周波
数はこれに限らず、種々のチヤンネル数のオーデイオ信
号を記録再生する場合に広く適用することができる。(5) Other Embodiments In the above embodiment, the sampling frequency 32
Although the case of recording an audio signal of [kHz] 8 channels has been described, the number of channels and the sampling frequency are not limited to this, and it can be widely applied to the case of recording and reproducing audio signals of various channels.
【０１２６】さらにこの場合、１フレーム周期又は２フ
レーム周期でインターリーブ処理する場合だけに限ら
ず、種々のフレーム数でインターリーブ処理する場合に
広く適用することができる。Further, in this case, the present invention can be widely applied not only to the case of performing the interleave processing at the 1-frame cycle or the 2-frame cycle but also to the case of the interleave processing at various numbers of frames.
【０１２７】さらに上述の実施例においては、ライトア
フタリードの機能を備えたデイジタルオーデイオテープ
レコーダに本発明を適用した場合について述べたが、本
発明はこれに限らず、記録専用のデイジタルオーデイオ
テープレコーダ等に広く適用することができる。Further, in the above-mentioned embodiment, the case where the present invention is applied to a digital audio tape recorder having a write-after-read function has been described, but the present invention is not limited to this, and a digital audio tape recorder dedicated to recording. It can be widely applied to etc.
【０１２８】[0128]
【発明の効果】上述のように本発明によれば、記録信号
生成回路がインターリーブ処理する周期を基準にして２
（Ｍ＋１）チヤンネルのオーデイオデータが順次循環的
に切り換わつて出力されるように、２（Ｍ＋１）チヤン
ネルのオーデイオデータを時間軸圧縮、多重化して記録
データを生成することにより、２チヤンネルのオーデイ
オデータを記録再生する場合に比して記録信号生成回路
の動作を高速度化して簡易に２（Ｍ＋１）チヤンネルの
オーデイオデータを記録し得、これにより簡易にマルチ
チヤンネルのオーデイオデータを記録することができる
磁気記録装置を得ることができる。As described above, according to the present invention, 2 is set based on the cycle of the interleave processing of the recording signal generation circuit.
The audio data of 2 (M + 1) channels is sequentially cyclically switched and output so that the audio data of 2 (M + 1) channels is time-axis compressed and multiplexed to generate recording data, so that audio data of 2 channels is generated. As compared with the case of recording and reproducing data, the operation of the recording signal generation circuit can be made faster to easily record the audio data of 2 (M + 1) channels, whereby the audio data of the multi-channels can be easily recorded. It is possible to obtain a magnetic recording device that can.
【図１】本発明の一実施例によるデイジタルオーデイオ
テープレコーダを示すブロツク図である。FIG. 1 is a block diagram showing a digital audio tape recorder according to an embodiment of the present invention.
【図２】32〔kHz 〕４チヤンネルモードにおけるランダ
ムアクセスメモリ回路の動作の説明に供する略線図であ
る。FIG. 2 is a schematic diagram for explaining the operation of a random access memory circuit in a 32 [kHz] 4-channel mode.
【図３】32〔kHz 〕４チヤンネルモードにおける記録再
生動作の説明に供する信号波形図である。FIG. 3 is a signal waveform diagram for explaining a recording / reproducing operation in a 32 [kHz] 4-channel mode.
【図４】44.1〔kHz 〕４チヤンネルモードにおけるラン
ダムアクセスメモリ回路の動作の説明に供する略線図で
ある。FIG. 4 is a schematic diagram for explaining an operation of a random access memory circuit in a 44.1 [kHz] 4 channel mode.
【図５】44.1〔kHz 〕４チヤンネルモードにおける記録
再生動作の説明に供する信号波形図である。FIG. 5 is a signal waveform diagram for explaining a recording / reproducing operation in a 44.1 [kHz] 4-channel mode.
【図６】48〔kHz 〕４チヤンネルモードにおけるランダ
ムアクセスメモリ回路の動作の説明に供する略線図であ
る。FIG. 6 is a schematic diagram for explaining the operation of a random access memory circuit in a 48 [kHz] 4-channel mode.
【図７】48〔kHz 〕４チヤンネルモードにおける記録再
生動作の説明に供する信号波形図である。FIG. 7 is a signal waveform diagram for explaining a recording / reproducing operation in a 48 [kHz] 4-channel mode.
【図８】32〔kHz 〕８チヤンネルモードにおけるランダ
ムアクセスメモリ回路の動作の説明に供する略線図であ
る。FIG. 8 is a schematic diagram for explaining the operation of a random access memory circuit in a 32 [kHz] 8-channel mode.
【図９】32〔kHz 〕８チヤンネルモードにおける記録再
生動作の説明に供する信号波形図である。FIG. 9 is a signal waveform diagram for explaining a recording / reproducing operation in a 32 [kHz] 8-channel mode.
【図１０】第２の32〔kHz 〕８チヤンネルモードにおけ
るランダムアクセスメモリ回路の動作の説明に供する略
線図である。FIG. 10 is a schematic diagram for explaining the operation of the random access memory circuit in the second 32 [kHz] 8 channel mode.
【図１１】第２の32〔kHz 〕８チヤンネルモードにおけ
る記録再生動作の説明に供する信号波形図である。FIG. 11 is a signal waveform diagram for explaining a recording / reproducing operation in a second 32 [kHz] 8-channel mode.
【図１２】編集モードにおけるメモリ回路の制御の説明
に供する信号波形図である。FIG. 12 is a signal waveform diagram for explaining control of the memory circuit in the edit mode.
１……デイジタルオーデイオテープレコーダ、２……回
転ドラム、４Ａ、４Ｂ、６Ａ、６Ｂ……磁気ヘツド、１
０……システム制御回路、１２……アナログデイジタル
変換回路、１８……ランダムアクセスメモリ回路、２４
……記録信号生成回路、３０……再生信号処理回路、３
６……デイジタルアナログ変換回路。1 ... Digital audio tape recorder, 2 ... rotating drum, 4A, 4B, 6A, 6B ... magnetic head, 1
0 ... System control circuit, 12 ... Analog digital conversion circuit, 18 ... Random access memory circuit, 24
...... Recording signal generation circuit, 30 ...... Reproduction signal processing circuit, 3
6 ... Digital analog conversion circuit.
─────────────────────────────────────────────────────
─────────────────────────────────────────────────── ───
【手続補正書】[Procedure amendment]
【提出日】平成４年１１月１８日[Submission date] November 18, 1992
【手続補正１】[Procedure Amendment 1]
【補正対象書類名】明細書[Document name to be amended] Statement
【補正対象項目名】００２０[Correction target item name] 0020
【補正方法】変更[Correction method] Change
【補正内容】[Correction content]
【００２０】ここでランダムアクセスメモリ回路１８に
おいては、タイミングジエネレータ（ＴＧ）２０から出
力されるアドレスデータＡＤを基準にしてシステム制御
回路１０から出力される識別データＯ／Ｅに従つてデー
タラツチ回路１６及び２２から出力されるオーデイオデ
ータを順次格納し、所定順序で出力する。In the random access memory circuit 18, the data latch circuit 16 is based on the identification data O / E output from the system control circuit 10 with reference to the address data AD output from the timing generator (TG) 20. And 22 are sequentially stored and output in a predetermined order.
【手続補正２】[Procedure Amendment 2]
【補正対象書類名】明細書[Document name to be amended] Statement
【補正対象項目名】００３３[Correction target item name] 0033
【補正方法】変更[Correction method] Change
【補正内容】[Correction content]
【００３３】システム制御回路１０は、ユーザの操作に
応動して、また再生信号処理回路３０から出力されるサ
ブコードデータ等に基づいて全体の動作を切り換え、こ
れによりデイジタルオーデイオテープレコーダ１全体と
して必要な動作モードで動作し得るようになされてい
る。このときシステム制御回路１０においては、再生信
号処理回路３０で再生されたフレームアドレスを基準に
してタイミングジエネレータ２０に識別データＯ／Ｅを
出力し、これによりランダムアクセスメモリ回路１８の
動作を制御する。The system control circuit 10 switches the entire operation in response to the user's operation and based on the subcode data or the like output from the reproduction signal processing circuit 30, whereby the entire digital audio tape recorder 1 is required. It is designed to operate in various operating modes. At this time, the system control circuit 10 outputs the identification data O / E to the timing generator 20 based on the frame address reproduced by the reproduction signal processing circuit 30, thereby controlling the operation of the random access memory circuit 18. .
【手続補正３】[Procedure 3]
【補正対象書類名】明細書[Document name to be amended] Statement
【補正対象項目名】００３４[Correction target item name] 0034
【補正方法】変更[Correction method] Change
【補正内容】[Correction content]
【００３４】さらにシステム制御回路１０においては、
デイジタル信号処理回路（ＤＳＰ）４０を駆動し、これ
によりデイジタル信号処理回路４０から回転ドラム４０
の回転周期に同期した基準信号ＥＸＳＹ、さらにはビツ
トクロツクＢＣＫ等を出力する。タイミングジネレータ
２０は、この基準信号ＥＸＳＹ、ビツトクロツクＢＣＫ
及び識別データＯ／Ｅを基準にしてランダムアクセスメ
モリ回路１８のアドレスデータを出力し、さらに動作基
準用のクロツクＣＫ、ＬＲＣＫ等を出力する。Further, in the system control circuit 10,
A digital signal processing circuit (DSP) 40 is driven, so that the digital signal processing circuit 40 moves to the rotary drum 40.
It outputs the reference signal EXSY synchronized with the rotation cycle of, the bit clock BCK, and the like. The timing generator 20 receives the reference signal EXSY and the bit clock BCK.
Also, the address data of the random access memory circuit 18 is output based on the identification data O / E, and the clocks CK and LRCK for operation reference are output.
【手続補正４】[Procedure amendment 4]
【補正対象書類名】明細書[Document name to be amended] Statement
【補正対象項目名】００６８[Correction target item name] 0068
【補正方法】変更[Correction method] Change
【補正内容】[Correction content]
【００６８】すなわち前半と後半の１フレームを誤つて
処理すると、第１及び第２チヤンネルに割り当てて記録
したオーデイオ信号Ｓ１Ａ、Ｓ１Ｂと第３及び第４チヤ
ンネルに割り当てて記録したオーデイオ信号Ｓ１Ｃ、Ｓ
１Ｄとが、それぞれ第３及び第４チヤンネルのオーデイ
オ信号Ｓ２Ｃ、Ｓ２Ｄ、第１及び第２チヤンネルのオー
デイオ信号Ｓ２Ａ、Ｓ２Ｂとして再生される。このため
この実施例において、システム制御回路１０は、再生さ
れたオーデイオデータのフレームアドレスを検出し、こ
のフレームアドレスの最下位ビツトを識別データＯ／Ｅ
としてタイミングジエネレータ２０に出力し、これによ
り正しくチヤンネルを復調し得るようになされている。That is, if one frame in the first half and the second half is erroneously processed, the audio signals S1A and S1B recorded and allocated to the first and second channels and the audio signals S1C and S recorded and allocated to the third and fourth channels are recorded.
1D is reproduced as audio signals S2C and S2D of the third and fourth channels, and audio signals S2A and S2B of the first and second channels, respectively. Therefore, in this embodiment, the system control circuit 10 detects the frame address of the reproduced audio data and determines the lowest bit of this frame address as the identification data O / E.
Is output to the timing generator 20 to correctly demodulate the channel.
【手続補正５】[Procedure Amendment 5]
【補正対象書類名】明細書[Document name to be amended] Statement
【補正対象項目名】０１１０[Correction target item name] 0110
【補正方法】変更[Correction method] Change
【補正内容】[Correction content]
【０１１０】このときシステム制御回路１０において
は、タイミングジエネレータ２０の動作を切り換えるこ
とにより、ランダムアクセスメモリ回路１８の動作を記
録系及び再生系とで時分割で切り換え、これにより記録
系及び再生系で時間軸伸長及び圧縮、インターリーブ及
びデインターリーブ処理の為に必要なメモリ回路を共用
化し、全体構成を簡略化し得るようになされている。At this time, in the system control circuit 10, the operation of the timing generator 20 is switched to switch the operation of the random access memory circuit 18 between the recording system and the reproducing system in a time division manner. The memory circuit required for time axis expansion and compression, interleaving and deinterleaving processing is shared to simplify the overall configuration.
【手続補正６】[Procedure correction 6]
【補正対象書類名】図面[Document name to be corrected] Drawing
【補正対象項目名】図１[Name of item to be corrected] Figure 1
【補正方法】変更[Correction method] Change
【補正内容】[Correction content]
【図１】 [Figure 1]
Claims (2)
ス角の一対の記録トラツクを形成してオーデイオデータ
を記録する磁気記録装置において、 ２（Ｍ＋１）チヤンネルのオーデイオデータを順次格納
して出力することにより、上記２（Ｍ＋１）チヤンネル
のオーデイオデータを時軸圧縮して多重化し、２チヤン
ネルの記録データを生成する多重化手段と、 上記２チヤンネルの記録データを所定周期でインターリ
ーブ処理した後、誤り訂正符号を付加して記録信号に変
換する記録信号生成回路と、 回転ドラムに搭載され、上記記録信号に基づいて上記一
対の記録トラツクを順次形成する記録用磁気ヘツドとを
具え、 上記多重化手段は、上記２（Ｍ＋１）チヤンネルのオー
デイオデータを多重化して出力する際、上記記録信号生
成回路がインターリーブ処理する周期を基準にして上記
２（Ｍ＋１）チヤンネルのオーデイオデータが順次循環
的に切り換わつて出力されるように、上記２（Ｍ＋１）
チヤンネルのオーデイオデータをインターリーブ処理し
て上記記録データを生成することを特徴とする磁気記録
装置。ここでＭは値１以上の整数でなる。1. A magnetic recording apparatus for recording audio data by sequentially forming a pair of recording tracks of positive and negative azimuth angles on a magnetic tape, and sequentially storing and outputting audio data of 2 (M + 1) channels. As a result, the 2 (M + 1) channel audio data is time-compressed and multiplexed to generate 2 channel recording data, and the 2 channel recording data is interleaved at a predetermined cycle. The recording signal generating circuit for adding an error correction code and converting into a recording signal, and a recording magnetic head mounted on a rotary drum and sequentially forming the pair of recording tracks based on the recording signal, A means is provided for the recording signal generating circuit to output when the audio data of 2 (M + 1) channels are multiplexed and output. 2 (M + 1) so that the audio data of 2 (M + 1) channels are sequentially cyclically switched and output based on the cycle of interleave processing.
A magnetic recording apparatus, characterized in that the recording data is generated by interleaving channel audio data. Here, M is an integer of 1 or more.
トラツクを形成する周期を単位にして上記記録データを
インターリーブ処理し、 上記多重化手段は、上記２（Ｍ＋１）チヤンネルのオー
デイオデータを順次所定のメモリ回路に取り込んだ後、
上記２（Ｍ＋１）チヤンネルのオーデイオデータのうち
第１及び第２チヤンネルのオーデイオデータが所定期間
連続した後、続くチヤンネルのオーデイオデータが上記
期間毎に連続するように上記２（Ｍ＋１）チヤンネルの
オーデイオデータを多重化して上記記録データを生成す
ることを特徴とする請求項１に記載の磁気記録装置。2. The recording signal generating circuit interleaves the recording data in units of a cycle for forming the pair of recording tracks, and the multiplexing means sequentially processes the audio data of the 2 (M + 1) channels. After taking it into a predetermined memory circuit,
After the audio data of the first and second channels of the audio data of the 2 (M + 1) channels continues for a predetermined period, the audio data of the 2 (M + 1) channels continues so that the subsequent audio data of the channels continues for each period. 2. The magnetic recording apparatus according to claim 1, wherein the recording data is generated by multiplexing the recording data.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30185292A JPH06162676A (en) | 1992-10-13 | 1992-10-13 | Magnetic recording device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30185292A JPH06162676A (en) | 1992-10-13 | 1992-10-13 | Magnetic recording device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06162676A true JPH06162676A (en) | 1994-06-10 |
Family
ID=17901939
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30185292A Pending JPH06162676A (en) | 1992-10-13 | 1992-10-13 | Magnetic recording device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06162676A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107391023A (en) * | 2016-05-16 | 2017-11-24 | 深圳市中兴微电子技术有限公司 | A kind of multi-channel data memory and its access method and device |
-
1992
- 1992-10-13 JP JP30185292A patent/JPH06162676A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107391023A (en) * | 2016-05-16 | 2017-11-24 | 深圳市中兴微电子技术有限公司 | A kind of multi-channel data memory and its access method and device |
| CN107391023B (en) * | 2016-05-16 | 2021-01-22 | 深圳市中兴微电子技术有限公司 | Multi-channel data memory and access method and device thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2574744B2 (en) | PCM signal recording / reproducing device | |
| JPH03168976A (en) | Digital signal processing circuit | |
| US5276557A (en) | Digital recording/reproducing apparatus | |
| US5465179A (en) | Multichannel recording and/or reproducing apparatus | |
| JPH0465473B2 (en) | ||
| JPH06162676A (en) | Magnetic recording device | |
| JP2822507B2 (en) | Digital signal recording device | |
| EP0411998B1 (en) | 4-Channel PCM signal processing apparatus | |
| JPH06124538A (en) | Magnetic recording/reproducing device | |
| US5285326A (en) | Digital signal processor for converting between 4-channel PCM signals and 2-channel PCM signals | |
| JPH06124544A (en) | Magnetic recording device and magnetic recording and reproducing device | |
| JPH06162414A (en) | Magnetic recording and reproducing device | |
| JPH06162415A (en) | Magnetic recording and reproducing device | |
| JPH0834579B2 (en) | Digital voice recording / playback device | |
| JPH06259711A (en) | Digital magnetic recording and reproducing device | |
| JPS62266787A (en) | Recorder | |
| JP2623556B2 (en) | Digital multi-channel recorder | |
| JPH0377564B2 (en) | ||
| JPH06168544A (en) | Magnetic reproducing device | |
| JPH04114369A (en) | Optical disk recording and reproducing device | |
| JPH01137407A (en) | Reproducing system for rotary head type tape recorder | |
| JPH01137404A (en) | Post-recording system for rotary head type tape recorder | |
| JPS62150562A (en) | Recording and reproducing device for pcm sound signal | |
| JPH04330669A (en) | Digital magnetic recording/reproducing device | |
| JPH0198177A (en) | Digital delay device |