JPH06160900A - Liquid crystal display device - Google Patents
Liquid crystal display deviceInfo
- Publication number
- JPH06160900A JPH06160900A JP31199992A JP31199992A JPH06160900A JP H06160900 A JPH06160900 A JP H06160900A JP 31199992 A JP31199992 A JP 31199992A JP 31199992 A JP31199992 A JP 31199992A JP H06160900 A JPH06160900 A JP H06160900A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- gate line
- line
- transistor
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は液晶表示装置に関し、特
に開口率を向上させた液晶表示装置に関するものであ
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device, and more particularly to a liquid crystal display device having an improved aperture ratio.
【０００２】[0002]
【従来の技術】近年、薄膜トランジスタを用いたアクテ
ィブマトリックス型液晶表示装置は、脚光を浴びてお
り、すでに携帯用ＴＶ、ビデオモニター、液晶プロジェ
クターとして商品化されている。これらの技術動向を詳
細に説明したものとして、日経ＢＰ社が発行した「フラ
ットパネル・ディスプレイ １９９１」がある。この中
には、色々な構造の液晶表示装置が開示されているが、
ここではＴＦＴを利用したアクティブ・マトリックス液
晶表示装置で以下に説明をしてゆく。2. Description of the Related Art In recent years, active matrix type liquid crystal display devices using thin film transistors have been in the limelight and have already been commercialized as portable TVs, video monitors and liquid crystal projectors. A detailed explanation of these technological trends is “Flat Panel Display 1991” issued by Nikkei BP. Although liquid crystal display devices having various structures are disclosed therein,
Here, an active matrix liquid crystal display device using a TFT will be described below.
【０００３】このアクティブ・マトリックス液晶表示装
置は、例えば図５の如き構成を有する。先ず透明な絶縁
性基板、例えばガラス基板がある。このガラス基板上に
は、ＴＦＴの一構成要素となるゲート（５１）および補
助容量電極（５２）が、例えばＭｏ−Ｔａ合金等より形
成されている。更に全面にはＳｉＮｘから成る膜が積層
されている。続いて前記ゲート（５１）に対応するＳｉ
Ｎｘ膜上には、アモルファス・シリコン膜（５３）およ
びＮ+型のアモルファス・シリコン膜（５４）が積層さ
れ、この２層のアモルファス・シリコン膜（５３），
（５４）の間には、半導体保護膜（５５）が設けられて
いる。This active matrix liquid crystal display device has a structure as shown in FIG. 5, for example. First, there is a transparent insulating substrate such as a glass substrate. On this glass substrate, a gate (51) and an auxiliary capacitance electrode (52), which are constituent elements of the TFT, are formed of, for example, a Mo-Ta alloy. Further, a film made of SiNx is laminated on the entire surface. Then, Si corresponding to the gate (51)
An amorphous silicon film (53) and an N + type amorphous silicon film (54) are laminated on the Nx film, and these two layers of amorphous silicon film (53),
A semiconductor protective film (55) is provided between (54).
【０００４】続いてＮ+型のアモルファス・シリコン膜
（５４）上には、ソース電極（５６）およびドレイン電
極（５７）（ここでソースとドレインが反対で呼ばれる
こともある。）が、例えばＭｏとＡｌの積層体で設けら
れている。更には前記補助容量電極（５２）に対応する
前記ＳｉＮｘ膜上に、例えばＩＴＯより成る表示電極
（５８）が設けられ、前記ソース電極（５６）と電気的
に接続されている。Then, on the N + type amorphous silicon film (54), a source electrode (56) and a drain electrode (57) (the source and the drain may be referred to as opposites here), for example, Mo. And Al are laminated. Further, a display electrode (58) made of, for example, ITO is provided on the SiNx film corresponding to the auxiliary capacitance electrode (52) and is electrically connected to the source electrode (56).
【０００５】更には全面にパシベーション膜が必要によ
って設けられ、配向膜が設けられている。ここではこの
パシベーション膜および配向膜は、都合により図面では
省略した。一方、前記ガラス基板と対向して、ガラス基
板が設けられ、このガラス基板上に遮光膜、対向電極お
よび配向膜（不図示）が設けられている。Further, a passivation film is provided on the entire surface if necessary, and an alignment film is provided. Here, the passivation film and the alignment film are omitted in the drawing for convenience. On the other hand, a glass substrate is provided so as to face the glass substrate, and a light shielding film, a counter electrode and an alignment film (not shown) are provided on the glass substrate.
【０００６】更に、この一対のガラス基板間に液晶が注
入され、液晶表示装置と成る。一点鎖線で示した（５
９）が、ゲートライン、実線で示した（６０）がドレイ
ンライン、２点鎖線で示した（５８）が表示電極および
３点鎖線で示した（６１）が対向基板に設けられた遮光
膜の対応位置である。Further, a liquid crystal is injected between the pair of glass substrates to form a liquid crystal display device. It is indicated by a chain line (5
9) shows a gate line, (60) shown with a solid line is a drain line, 2 is shown with a two-dot chain line, (58) is a display electrode, and (61) is a light-shielding film provided on the counter substrate. It is the corresponding position.
【０００７】[0007]
【発明が解決しようとする課題】一般に、図５におい
て、表示電極（５８）は、短絡防止のために、ゲートラ
イン（５９）およびドレインライン（６０）から数μｍ
程度離して内側に設けられ、表示電極（５８）の周辺に
無駄なスペースが設けられている。またこのスペースに
位置する液晶は、動作しないために、対向基板に遮光膜
を設けて光漏れを防止している。Generally, in FIG. 5, the display electrode (58) is several μm away from the gate line (59) and the drain line (60) to prevent a short circuit.
They are provided on the inner side with some distance therebetween, and a useless space is provided around the display electrode (58). Since the liquid crystal located in this space does not operate, a light-shielding film is provided on the counter substrate to prevent light leakage.
【０００８】この点から、無駄なスペースの存在によ
り、表示電極の面積減少、つまり開口率が低下し、表示
品位を低下させる問題があった。また開口率を上げるた
めに、前記ゲートライン、ドレインラインと表示電極の
間隔を狭めようとすれば、短絡等が発生し歩留まりの低
下を招く問題があった。一方、遮光膜は、ガラス基板の
貼り合わせの際のずれを考慮し、表示電極よりも５〜１
０μｍ内側（３点鎖線がこの位置を示す。）に設けるた
め、表示領域は益々減少し、更に表示が暗くなる問題を
有していた。From this point, there is a problem that the existence of the useless space reduces the area of the display electrode, that is, the aperture ratio is lowered, and the display quality is lowered. Further, if the gap between the gate line and the drain line and the display electrode is narrowed in order to increase the aperture ratio, there is a problem that a short circuit occurs and the yield is lowered. On the other hand, the light-shielding film is 5 to 1% thicker than the display electrode in consideration of the displacement at the time of bonding the glass substrates.
Since it is provided on the inner side of 0 μm (three-dot chain line indicates this position), there is a problem that the display area is reduced more and more and the display becomes darker.
【０００９】[0009]
【課題を解決するための手段】本発明は、前述の課題に
鑑みて成され、第１に、トランジスタの構成を、ゲート
ライン（１１）で成るゲートを除いて、実質的に前記ゲ
ートライン（１１）の上に設け、このトランジスタを覆
って全面に設けられた層間絶縁膜（２３）を介して表示
電極（１４）を設けることで、表示領域を、前記ゲート
ライン（１１）の内側辺と前記ドレインライン（２１）
の内側辺で規定して解決するものである。SUMMARY OF THE INVENTION The present invention has been made in view of the above-mentioned problems, and firstly, the structure of a transistor is substantially the same as the gate line (11) except for the gate line (11). 11) and a display electrode (14) is provided via an interlayer insulating film (23) which covers the transistor and is provided over the entire surface, so that the display region is formed on the inner side of the gate line (11). The drain line (21)
The inner side of is to solve the problem.
【００１０】第２に、トランジスタのゲートをゲートラ
イン（１１）で成し、トランジスタの半導体層（１６）
乃至（１８）を、前記ゲートライン（１１）のゲートに
対応するゲート絶縁膜（１５）上に設け、このトランジ
スタのソース電極（２２）、ドレイン電極（２０）およ
びドレインライン（２１）を含む全面に設けられた層間
絶縁膜（２３）を介して、実質的にドレインライン（２
１）およびゲートライン（１１）上にまで表示電極（１
４）を延在することで解決するものである。Second, the gate of the transistor is formed by the gate line (11), and the semiconductor layer (16) of the transistor is formed.
Through (18) are provided on the gate insulating film (15) corresponding to the gate of the gate line (11), and the entire surface including the source electrode (22), the drain electrode (20) and the drain line (21) of this transistor Through the interlayer insulating film (23) provided in the drain line (2
1) and the display electrode (1) on the gate line (11)
The solution is to extend 4).
【００１１】第３に、トランジスタのゲートを前記ゲー
トライン（１１）で成し、前記トランジスタの半導体層
（１６）乃至（１８）を、このトランジスタのチャンネ
ル幅が前記ゲートライン（１１）の幅より大きい場合
は、チャンネル長方向とゲートライン（１１）の延在方
向が同一になるように、このトランジスタのチャンネル
幅が前記ゲートライン（１１）の幅より小さい場合は、
チャンネル長方向とゲートライン（１１）の延在方向が
直行するように、前記ゲートライン（１１）のゲートに
対応する前記ゲート絶縁膜（１５）上に設け、このトラ
ンジスタのソース電極（２２）、ドレイン電極（２０）
およびドレインライン（２１）を含む全面に設けられた
層間絶縁膜（２３）を介して、実質的にドレインライン
（２１）およびゲートライン（１１）上にまで表示電極
（１４）を延在することで解決するものである。Third, the gate of the transistor is formed by the gate line (11), and the semiconductor layers (16) to (18) of the transistor are formed such that the channel width of the transistor is smaller than the width of the gate line (11). If the channel width of the transistor is larger than the width of the gate line (11) so that the channel length direction and the extending direction of the gate line (11) are the same,
The source electrode (22) of the transistor is provided on the gate insulating film (15) corresponding to the gate of the gate line (11) so that the channel length direction and the extending direction of the gate line (11) are orthogonal to each other. Drain electrode (20)
And extending the display electrode (14) substantially above the drain line (21) and the gate line (11) through an interlayer insulating film (23) provided over the entire surface including the drain line (21). Will be solved in.
【００１２】[0012]
【作用】層間絶縁膜（２３）をトランジスタを含む絶縁
基板（１０）上に設けることで、この表示電極（１４）
とドレインライン（２１）の短絡を防止し、層間絶縁膜
（２３）の上に直接設けた表示電極（１４）を、例えば
図１の２点鎖線のようにドレインライン（２１）および
ゲートライン（１１）上にまで延在させることができ
る。そのためドレインライン（２１）およびゲートライ
ン（１１）と数μｍ程度離して設ける必要がなくなる。
しかも表示電極（１４）の占有領域に制約を与える従来
構造、すなわちゲートをゲートライン（１１）から突出
させてトランジスタを構成せず、ゲートライン（１１）
上にトランジスタを構成するため、表示領域を規定する
ゲートラインとドレインラインの全側辺に表示電極（１
４）を延在できる。従ってこの構成により、開口率の向
上を達成することができる。By providing the interlayer insulating film (23) on the insulating substrate (10) including the transistor, the display electrode (14) can be obtained.
And the drain line (21) are prevented from being short-circuited, and the display electrode (14) provided directly on the interlayer insulating film (23) is connected to the drain line (21) and the gate line ( 11) Can extend up. Therefore, it is not necessary to provide the drain line (21) and the gate line (11) at a distance of several μm.
Moreover, the conventional structure that restricts the area occupied by the display electrode (14), that is, the gate is not projected from the gate line (11) to form a transistor, and the gate line (11) is not formed.
In order to form a transistor on top, display electrodes (1
4) can be extended. Therefore, with this configuration, an improvement in aperture ratio can be achieved.
【００１３】[0013]
【実施例】以下に本発明の実施例を説明する。図１は本
発明の液晶表示装置の平面図であり、 図２および図３
は、図１のＡ−Ａ線およびＢ−Ｂ線に対応する断面図で
ある。先ず、透明な絶縁性基板（１０）があり、この上
には、複数本のゲートライン（１１）およびこのゲート
ライン（１１）と実質的に平行な複数本の補助容量ライ
ン（１２）が設けられている。EXAMPLES Examples of the present invention will be described below. FIG. 1 is a plan view of a liquid crystal display device of the present invention.
FIG. 3 is a cross-sectional view corresponding to the line AA and the line BB in FIG. 1. First, there is a transparent insulating substrate (10) on which a plurality of gate lines (11) and a plurality of auxiliary capacitance lines (12) substantially parallel to the gate lines (11) are provided. Has been.
【００１４】このゲートライン（１１）は、例えば約１
５００ÅのＣｒより成り一点鎖線で示され左右に延在さ
れており、ゲートは後述するが本発明のポイントとな
り、ゲートインから突出されず、交差部近傍のゲートラ
イン（１１）自身がＴＦＴのゲートと成っている。また
補助容量電極（１３）は、ゲートライン（１１）と同時
に形成されるため約１５００ÅのＣｒより成り、後述す
る表示電極（１４）の下層に少なくとも一部が重畳して
設けられ、左右に隣接する補助容量電極と一体で構成す
るために、補助容量ライン（１２）として前記ゲートラ
イン（１１）と平行に延在されている。This gate line (11) has, for example, about 1
It is made of 500 Å Cr and is shown by a chain line and extends to the left and right. The gate is the point of the present invention, which will be described later, and it does not protrude from the gate-in, and the gate line (11) itself near the intersection is the gate of the TFT. Is made. Since the auxiliary capacitance electrode (13) is formed at the same time as the gate line (11), it is made of Cr having a thickness of about 1500Å, and is at least partially overlapped with the lower layer of the display electrode (14) described later. In order to be integrally formed with the auxiliary capacitance electrode, the auxiliary capacitance line (12) extends in parallel with the gate line (11).
【００１５】また前記ゲートライン（１１）および補助
容量電極（１３）と一体の補助容量ライン（１２）を覆
うゲート絶縁膜（１５）と、前記ゲート位置に対応する
ゲート絶縁膜（１５）上に積層されたノンドープの非単
結晶シリコン膜（１６）と、このシリコン膜（１６）の
両端（ソース及びドレインに対応する領域）に積層され
たＮ+型の非単結晶シリコン膜（１７），（１８）が設
けられている。Further, on the gate insulating film (15) covering the gate line (11) and the auxiliary capacitance line (12) integrated with the auxiliary capacitance electrode (13) and the gate insulating film (15) corresponding to the gate position. The stacked non-doped non-single-crystal silicon film (16) and the N + -type non-single-crystal silicon films (17), (17), (12) stacked on both ends (regions corresponding to the source and drain) of the silicon film (16). 18) is provided.
【００１６】前記ゲート絶縁膜は、ＳｉＮｘより成り前
記ガラス基板表面に約４０００Åの厚さで形成される。
あるいはＳｉＯ2膜とＳｉＮx膜を２層に形成してもよ
い。またＴＦＴが形成されるゲート絶縁膜上には、例え
ばノンドープのアモルファスシリコン（以下ａ−Ｓｉ層
とする。）（１６）およびＮ+型にドープされたアモル
ファスシリコン（以下Ｎ+ａ−Ｓｉ層とする。）（１
７），（１８）が積層されている。ａ−Ｓｉ層（１６）
は、ゲートライン（１２）の幅よりも狭く（完成品の光
入射を絶縁性基板の下方からする場合、半導体層に光が
入射されず好ましい。）、または若干広く設けられ（下
方からまたは上方から入射する場合、遮光膜が必要にな
る。）、約１０００Åの厚さで形成され、Ｎ+ａ−Ｓｉ
層（１７），（１８）は、約５００Åの厚さで形成され
ている。またａ−Ｓｉ層とＮ+ａ−Ｓｉ層との間には、
約２５００ÅのＳｉＮｘより成る半導体保護膜（１９）
が、図１では実線の領域に設けられている。ただし、こ
の半導体保護膜は、省略される場合もある。The gate insulating film is made of SiNx and is formed on the surface of the glass substrate to a thickness of about 4000Å.
Alternatively, the SiO 2 film and the SiN x film may be formed in two layers. Further, on the gate insulating film on which the TFT is formed, for example, non-doped amorphous silicon (hereinafter a-Si layer) (16) and N + -type amorphous silicon (hereinafter N + a-Si layer). Yes.) (1
7) and (18) are laminated. a-Si layer (16)
Is narrower than the width of the gate line (12) (when the light is incident on the finished product from below the insulating substrate, it is preferable that light is not incident on the semiconductor layer) or is provided slightly wider (from below or above). when entering the light-shielding film is required.), it is formed to a thickness of about 1000Å, N + a-Si
The layers (17) and (18) are formed with a thickness of about 500Å. In addition, between the a-Si layer and the N + a-Si layer,
Semiconductor protective film made of SiNx of about 2500Å (19)
However, it is provided in the area indicated by the solid line in FIG. However, this semiconductor protective film may be omitted.
【００１７】更には、積層体のドレイン領域（１７）と
電気的に接続されたドレイン電極（２０）と、このドレ
イン電極（２０）と一体で前記ゲートライン（１１）と
直交する方向に延在された複数本のドレインライン（２
１）と、積層体のソース領域（１８）と電気的に接続さ
れたソース電極（２２）とがある。前記ドレイン電極
（２０）およびこれと一体のドレインライン（２１）
は、図１では実線でなり、ＭｏとＡｌの２層構造で成
り、下層のＭｏは約１０００Å、上層のＡｌは約７００
０Åで成っている。またソース電極（２２）は、ドレイ
ン電極と同一工程でなり、ドレイン電極と同じようにＭ
ｏとＡｌの２層構成で形成し、後述の表示電極（１４）
と電気的に接続されている。Furthermore, a drain electrode (20) electrically connected to the drain region (17) of the laminated body, and an integral body of the drain electrode (20) extending in a direction orthogonal to the gate line (11). Multiple drain lines (2
1) and a source electrode (22) electrically connected to the source region (18) of the stack. The drain electrode (20) and a drain line (21) integral therewith
1 is a solid line in FIG. 1 and has a two-layer structure of Mo and Al. Mo of the lower layer is about 1000Å and Al of the upper layer is about 700.
It is made up of 0Å. Further, the source electrode (22) is formed in the same process as the drain electrode, and is similar to the drain electrode in M
A display electrode (14) described later, which is formed of a two-layer structure of o and Al.
Is electrically connected to.
【００１８】また全面には、層間絶縁膜（２３）が積層
され、この上に、前述した表示電極（１４）が設けられ
る。ここで表示電極（１４）とソース電極（２２）の電
気的コンタクトは、Ｃの部分で達成されている。更には
図示を省略したがファイナルパシベーション（必要によ
り設けられる。）、配向膜が形成され、対向するガラス
基板には、対向電極および配向膜等が設けられる。そし
てスペーサを介してこの２枚のガラス基板の周辺がシー
ルされ、中に液晶が注入されて本装置が得られる。An interlayer insulating film (23) is laminated on the entire surface, and the above-mentioned display electrode (14) is provided thereon. Here, the electrical contact between the display electrode (14) and the source electrode (22) is achieved at the portion C. Further, although not shown, final passivation (provided as necessary), an alignment film is formed, and a counter electrode and a alignment film are provided on the opposing glass substrate. Then, the periphery of the two glass substrates is sealed via a spacer, and liquid crystal is injected into the inside to obtain the present device.
【００１９】本発明の特徴は、２つあり、１つは層間絶
縁膜（２３）であり、これによって表示電極（１４）を
ドレインライン（２１）およびゲートライン（１１）の
上に載置できる点である。２つ目は、トランジスタの形
成位置であり、ゲートライン上に形成し、ゲートはゲー
トライン（１１）から突出されないことにある。また別
言するとトランジスタの構成要素がゲートライン上に形
成され、表示電極の形成位置に制約を与えないことであ
る。The present invention has two features, one of which is the interlayer insulating film (23), by which the display electrode (14) can be mounted on the drain line (21) and the gate line (11). It is a point. The second is the formation position of the transistor, which is formed on the gate line, and the gate is not projected from the gate line (11). In other words, the constituent element of the transistor is formed on the gate line and does not restrict the formation position of the display electrode.
【００２０】図１からも判るように、表示電極（１４）
は、ゲートライン（１１）とドレインライン（２１）と
重なって設けてある。つまり層間絶縁膜（２４）を設け
ることで、ドレインライン（２１）と表示電極（１４）
との短絡を防止しつつ、ドレインライン上にまで表示電
極を重畳させることができるので表示電極をドレインラ
インとゲートラインに重ねることができる。またゲート
ライン（１１）の上には、ゲート絶縁膜（１５）があ
り、従来構造においても表示電極（１４）をゲートライ
ンに重ねることが可能であるが、液晶表示装置は、ゲー
トラインとドレインライン、ゲートラインと表示電極、
表示電極と補助容量電極等の短絡が非常な問題であるた
めに、表示電極をゲートライン上に設けることはしてい
なかった。しかし本実施例では、層間絶縁膜（２３）が
更に間に設けられるため、ゲート絶縁膜（１５）のピン
ホールと層間絶縁膜（２３）のピンホールは一致せず、
表示電極（１４）をゲートライン（１１）に重ねること
ができた。As can be seen from FIG. 1, the display electrode (14)
Are provided so as to overlap the gate line (11) and the drain line (21). That is, by providing the interlayer insulating film (24), the drain line (21) and the display electrode (14) are provided.
Since the display electrode can be overlapped on the drain line while preventing a short circuit between the display electrode and the drain line, the display electrode can be overlapped on the drain line and the gate line. Further, the gate insulating film (15) is provided on the gate line (11), and the display electrode (14) can be overlapped with the gate line even in the conventional structure. Line, gate line and display electrode,
Since the short circuit between the display electrode and the auxiliary capacitance electrode is a serious problem, the display electrode has not been provided on the gate line. However, in the present embodiment, since the interlayer insulating film (23) is further provided between them, the pinhole of the gate insulating film (15) and the pinhole of the interlayer insulating film (23) do not match,
The display electrode (14) could be superimposed on the gate line (11).
【００２１】トランジスタは、ゲートがゲートラインか
ら突出されて形成されると、前述のように表示領域に制
約を受ける。従って、ゲートライン上にゲートより上層
の構成要素を全て構成させることで、表示領域は、ゲー
トラインとドレインラインの全側辺により規定され、最
大限に活用することができる。しかしゲートラインの幅
は、画面サイズや特性等で決定される。またトランジス
タの縦と横を実質決定するのが、チャンネル長とチャン
ネル幅である。図１は、チャンネル幅がゲートラインの
幅より大きい場合であり、ゲートラインと平行にチャン
ネル幅を構成する方向が設けられている。一方、図４
は、チャンネル幅が、ゲートラインの幅よりも小さい場
合であり、ゲートラインと直行にチャンネル幅を構成す
る方向が設けられている。When the gate of the transistor is formed so as to protrude from the gate line, the display area is restricted as described above. Therefore, by forming all the constituent elements above the gate on the gate line, the display region is defined by all the sides of the gate line and the drain line, and can be utilized to the maximum. However, the width of the gate line is determined by the screen size and characteristics. In addition, it is the channel length and the channel width that substantially determine the length and width of the transistor. FIG. 1 shows the case where the channel width is larger than the width of the gate line, and the direction of forming the channel width is provided in parallel with the gate line. On the other hand, FIG.
Shows the case where the channel width is smaller than the width of the gate line, and the direction forming the channel width is provided orthogonal to the gate line.
【００２２】従来では、ドレインラインから若干離れた
内側に設け、この離間部からの光漏れのために、対向基
板側に位置合わせ精度も考えて遮光膜が設けられていた
が、本願では、この離間および遮光膜を省略することが
できる。図１に於て、トランジスタが形成される基板
（１０）側より光が入射される場合、ゲートラインより
もａ−Ｓｉ（１６）、（１７）、（１８）を内側に設け
る必要がある。表示電極間の遮光は、ドレインラインと
ゲートラインがその働きを機能するため、遮光膜を省略
でき、また大幅な開口率の向上の達成ができる。Conventionally, a light-shielding film was provided on the inner side slightly away from the drain line, and a light-shielding film was provided on the counter substrate side in consideration of alignment accuracy due to light leakage from this separated portion. The separation and the light shielding film can be omitted. In FIG. 1, when light is incident from the substrate (10) side where the transistors are formed, it is necessary to provide a-Si (16), (17), (18) inside the gate line. Since the drain line and the gate line function to shield light between the display electrodes, the light shield film can be omitted, and the aperture ratio can be greatly improved.
【００２３】また従来は、ゲート絶縁膜（１５）の上に
表示電極（１４）が積層されていたが、この間に層間絶
縁膜（２３）を設けることにより、この表示電極形成領
域面が平坦化され、表示電極上の配向膜のラビングムラ
による配向ムラやドメインが減少する。更には、表示電
極とドレインライン、表示電極とゲートラインの間は、
従来構造では、所定の間隔をもって離間していた。その
ため図５では、横方向に電界が発生していた。これは、
表示電極（１４）の周囲にリバースチルトドメインが発
生するが、本願は、表示電極とドレインライン、表示電
極とゲートラインは重畳しているので離間部がないた
め、このドメインが減少する効果も有する。従来はこの
ドメインを隠すために遮光膜を設けていたが、本願は、
これを隠すための遮光膜は不要となった。また仮に本願
構造でドメインが発生しても、このドメインの発生領域
は、ドレインラインやゲートラインの上であるために、
光がどちらから入射されようとこのラインにドメインが
隠れ表示品位の低下は防止できる。In the past, the display electrode (14) was laminated on the gate insulating film (15), but by providing the interlayer insulating film (23) therebetween, the surface of the display electrode forming region is flattened. As a result, uneven alignment and domains due to uneven rubbing of the alignment film on the display electrodes are reduced. Furthermore, between the display electrode and the drain line, between the display electrode and the gate line,
In the conventional structure, they are separated by a predetermined distance. Therefore, in FIG. 5, an electric field was generated in the lateral direction. this is,
A reverse tilt domain is generated around the display electrode (14), but in the present application, since the display electrode and the drain line and the display electrode and the gate line are overlapped with each other, there is no space, so that this domain also has an effect of being reduced. . Conventionally, a light-shielding film was provided to hide this domain.
A light-shielding film for hiding this is no longer necessary. Even if a domain occurs in the structure of the present application, since the domain generation region is above the drain line or the gate line,
It is possible to prevent the display quality from deteriorating because the domain is hidden in this line no matter where the light enters.
【００２４】また遮光膜を対向基板側に設る場合でも、
光が直接ａ−Ｓｉ層（１６）乃至（１８）へ入射されな
いようにすればよい。ここで遮光膜は、基板（１０）と
対向基板との貼り合わせ精度を考えて若干のマージンを
設ける必要があるが、前実施例と同様に表示電極（１
４）をゲートライン（１１）、ドレインライン（２２）
と重ねることができるため、従来の構造よりも開口率を
向上させることができる。またａ−Ｓｉ（１６）乃至
（１８）は、遮光膜からはみ出さないように設ける必要
があるが、ゲートラインからはみ出す、はみ出さないは
特に問題ではない。Further, even when the light shielding film is provided on the counter substrate side,
It suffices to prevent light from directly entering the a-Si layers (16) to (18). Here, the light-shielding film needs to be provided with a slight margin in consideration of the bonding precision between the substrate (10) and the counter substrate, but like the previous embodiment, the display electrode (1
4) is a gate line (11) and a drain line (22)
Therefore, the aperture ratio can be improved as compared with the conventional structure. Further, the a-Si (16) to (18) need to be provided so as not to protrude from the light-shielding film, but it does not matter in particular whether or not they protrude from the gate line.
【００２５】[0025]
【発明の効果】以上の説明からも明らかなように、トラ
ンジスタ、特にソース電極およびドレイン電極を覆う層
間絶縁膜を設けることで、表示電極をドレインライン上
に重ねることができる。従ってゲートラインおよびドレ
インラインに重なるように表示電極を設けることができ
る。更には、ゲートをゲートライン上に設けるため、表
示領域を狭めることなく、ゲートラインとドレインライ
ンで囲まれた殆ど全領域を表示領域として活用できる。As is clear from the above description, the display electrode can be overlapped on the drain line by providing the interlayer insulating film covering the transistor, particularly the source electrode and the drain electrode. Therefore, the display electrode can be provided so as to overlap with the gate line and the drain line. Furthermore, since the gate is provided on the gate line, almost the entire area surrounded by the gate line and the drain line can be utilized as the display area without narrowing the display area.
【００２６】従って従来ゲートラインと表示電極の間、
ドレインラインと表示電極の間に設けていた遮光膜が不
要となり、従来から比べ開口率を向上させることができ
る。また補助容量ラインと表示電極との間には、絶縁層
が２層形成されたことになり、この２つの間の短絡低減
を更に向上できる。また表示電極とドレインライン、表
示電極とゲートラインとの間には、離間部が無いために
横方向の電界が発生せず、リバースチルトドメインの発
生が減少できる。さらにはこのリバースチルトドメイン
を覆うための遮光膜は省略できる。Therefore, between the conventional gate line and the display electrode,
The light-shielding film provided between the drain line and the display electrode becomes unnecessary, and the aperture ratio can be improved compared to the conventional one. Further, two insulating layers are formed between the auxiliary capacitance line and the display electrode, which can further reduce the short circuit between the two. Further, since there is no space between the display electrode and the drain line and between the display electrode and the gate line, a horizontal electric field is not generated, and the generation of the reverse tilt domain can be reduced. Further, the light shielding film for covering the reverse tilt domain can be omitted.
【００２７】まずトランジスタが形成された基板側から
光を入射させる場合、対向基板には敢えて設けることも
ない。従って対向基板に遮光膜を設けないと、対向基板
とトランジスタが設けられる基板との張り合わせ精度を
考慮したマージンを表示電極に盛り込む必要がないため
に大幅な開口率の向上を達成できる。光の強度が大き
く、ゲートの遮光では不十分であるもので、特にプロジ
ェクター等の高強度の光源を必要とする場合、対向基板
側に十分な厚さの遮光膜が形成する必要があるが、トラ
ンジスタの形成領域およびその周辺のみを厚くする形成
すればよい。First, when the light is incident from the substrate side on which the transistor is formed, it is not intentionally provided on the counter substrate. Therefore, if the light-shielding film is not provided on the counter substrate, it is not necessary to incorporate a margin into the display electrode in consideration of the bonding accuracy between the counter substrate and the substrate on which the transistor is provided, and thus the aperture ratio can be significantly improved. Since the intensity of light is large and the light shielding of the gate is insufficient, especially when a high intensity light source such as a projector is required, it is necessary to form a light shielding film having a sufficient thickness on the counter substrate side. It suffices to thicken only the transistor formation region and its periphery.
【図１】第１の実施例である液晶表示装置の平面図であ
る。FIG. 1 is a plan view of a liquid crystal display device according to a first embodiment.
【図２】図１のＡ−Ａ線における断面図である。FIG. 2 is a sectional view taken along line AA of FIG.
【図３】図１のＢ−Ｂ線における断面図である。FIG. 3 is a sectional view taken along line BB in FIG.
【図４】第２の実施例である液晶表示装置の平面図であ
る。FIG. 4 is a plan view of a liquid crystal display device according to a second embodiment.
【図５】従来の液晶表示装置の平面図である。FIG. 5 is a plan view of a conventional liquid crystal display device.
１０ ガラス基板 １１ ゲートライン １４ 表示電極 １５ ゲート絶縁膜 １６ ノンドープのａ−Ｓｉ １７，１８ Ｎ+型のａ−Ｓｉ ２０ ドレイン電極 ２１ ドレインライン ２２ ソース電極 ２３ 層間絶縁膜10 glass substrate 11 gate line 14 display electrode 15 gate insulating film 16 non-doped a-Si 17,18 N + type a-Si 20 drain electrode 21 drain line 22 source electrode 23 interlayer insulating film
Claims (3)
れて設けられた複数本のゲートラインおよび複数本のド
レインラインと、この両ラインで囲まれた領域にトラン
ジスタと表示電極が配置された液晶表示装置に於て、 前記トランジスタの構成は、ゲートラインで成るゲート
を除き、実質的に前記ゲートラインの上に設けられ、こ
のトランジスタを覆って全面に設けられた層間絶縁膜を
介して、前記表示電極が設けられ、表示領域は、前記ゲ
ートラインの内側辺と前記ドレインラインの内側辺で規
定される事を特徴とした液晶表示装置。1. A plurality of gate lines and a plurality of drain lines are provided on a transparent insulating substrate so as to be insulated from each other, and a transistor and a display electrode are arranged in a region surrounded by the both lines. In the liquid crystal display device described above, the structure of the transistor is substantially above the gate line except for the gate formed by the gate line, and the interlayer insulating film is provided over the entire surface of the transistor to cover the transistor. A liquid crystal display device, wherein the display electrode is provided, and a display region is defined by an inner side of the gate line and an inner side of the drain line.
のゲートラインと、このゲートラインを含む前記絶縁性
基板全面に積層されたゲート絶縁膜と、前記ゲートライ
ンと交差する方向に延在された複数本のドレインライン
と、このドレインラインと前記ゲートラインで囲まれた
領域に設けられた表示電極と、この表示電極に信号を与
えるトランジスタとを少なくとも有する液晶表示装置に
於て、 前記トランジスタのゲートは、前記ゲートラインで成
り、前記トランジスタの半導体層は、前記ゲートライン
のゲートに対応する前記ゲート絶縁膜上に設けられ、こ
のトランジスタのソース電極、ドレイン電極およびドレ
インラインを含む全面に設けられた層間絶縁膜を介し
て、実質的にドレインラインおよびゲートライン上にま
で表示電極を延在する事を特徴とした液晶表示装置。2. A plurality of gate lines formed on a transparent insulating substrate, a gate insulating film laminated on the entire surface of the insulating substrate including the gate lines, and extending in a direction intersecting with the gate lines. A liquid crystal display device having at least a plurality of existing drain lines, a display electrode provided in a region surrounded by the drain lines and the gate line, and a transistor for applying a signal to the display electrode; The gate of the transistor is formed of the gate line, and the semiconductor layer of the transistor is provided on the gate insulating film corresponding to the gate of the gate line, and the entire surface including the source electrode, the drain electrode, and the drain line of the transistor is formed. The display electrode is extended substantially above the drain line and the gate line through the provided interlayer insulating film. The liquid crystal display device which is characterized in that to.
のゲートラインと、このゲートラインを含む前記絶縁性
基板全面に積層されたゲート絶縁膜と、前記ゲートライ
ンと交差する方向に延在された複数本のドレインライン
と、このドレインラインと前記ゲートラインで囲まれた
領域に設けられた表示電極と、この表示電極に信号を与
えるトランジスタとを少なくとも有する液晶表示装置に
於て、 前記トランジスタのゲートは前記ゲートラインで成り、
前記トランジスタの半導体層は、 このトランジスタのチャンネル幅が前記ゲートラインの
幅より大きい場合は、チャンネル長方向とゲートライン
の延在方向が同一になるように、 このトランジスタのチャンネル幅が前記ゲートラインの
幅より小さい場合は、チャンネル長方向とゲートライン
の延在方向が直行するように、前記ゲートラインのゲー
トに対応する前記ゲート絶縁膜上に設けられ、このトラ
ンジスタのソース電極、ドレイン電極およびドレインラ
インを含む全面に設けられた層間絶縁膜を介して、実質
的にドレインラインおよびゲートライン上にまで表示電
極を延在する事を特徴とした液晶表示装置。3. A plurality of gate lines formed on a transparent insulating substrate, a gate insulating film laminated on the entire surface of the insulating substrate including the gate lines, and extending in a direction intersecting with the gate lines. A liquid crystal display device having at least a plurality of existing drain lines, a display electrode provided in a region surrounded by the drain lines and the gate line, and a transistor for applying a signal to the display electrode; The gate of the transistor consists of the gate line,
In the semiconductor layer of the transistor, when the channel width of the transistor is larger than the width of the gate line, the channel width of the transistor is equal to that of the gate line so that the channel length direction and the extending direction of the gate line are the same. If the width is smaller than the width, it is provided on the gate insulating film corresponding to the gate of the gate line so that the channel length direction and the extending direction of the gate line are orthogonal to each other. A liquid crystal display device characterized in that a display electrode is extended to substantially above a drain line and a gate line via an interlayer insulating film provided over the entire surface including.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31199992A JPH06160900A (en) | 1992-11-20 | 1992-11-20 | Liquid crystal display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31199992A JPH06160900A (en) | 1992-11-20 | 1992-11-20 | Liquid crystal display device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06160900A true JPH06160900A (en) | 1994-06-07 |
Family
ID=18023993
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31199992A Pending JPH06160900A (en) | 1992-11-20 | 1992-11-20 | Liquid crystal display device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06160900A (en) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100259611B1 (en) * | 1997-07-02 | 2000-06-15 | 구본준 | Lcd panel and its fabrication method |
| JP2000227611A (en) * | 1999-02-05 | 2000-08-15 | Nec Corp | Liquid crystal display device and its production |
| US6147722A (en) * | 1996-08-05 | 2000-11-14 | Sharp Kabushiki Kaisha | Liquid crystal display device with contact hole over shading line but offset from center |
| KR100327928B1 (en) * | 1996-08-05 | 2002-06-20 | 마찌다 가쯔히꼬 | Liquid crystal display device |
| US7791681B2 (en) | 2001-05-16 | 2010-09-07 | Samsung Electronics Co., Ltd. | Thin film transistor array substrate for liquid crystal display |
| JP2016066101A (en) * | 2009-10-09 | 2016-04-28 | 株式会社半導体エネルギー研究所 | Liquid crystal display device |
-
1992
- 1992-11-20 JP JP31199992A patent/JPH06160900A/en active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6147722A (en) * | 1996-08-05 | 2000-11-14 | Sharp Kabushiki Kaisha | Liquid crystal display device with contact hole over shading line but offset from center |
| KR100327928B1 (en) * | 1996-08-05 | 2002-06-20 | 마찌다 가쯔히꼬 | Liquid crystal display device |
| US6603524B1 (en) | 1996-08-05 | 2003-08-05 | Sharp Kabushiki Kaisha | LCD device having pixel electrodes asymmetrically overlapping gate and/or source signal lines |
| KR100259611B1 (en) * | 1997-07-02 | 2000-06-15 | 구본준 | Lcd panel and its fabrication method |
| JP2000227611A (en) * | 1999-02-05 | 2000-08-15 | Nec Corp | Liquid crystal display device and its production |
| US6894734B1 (en) | 1999-02-05 | 2005-05-17 | Nec Lcd Technologies, Ltd. | Liquid-crystal display device and method for production thereof |
| US7791681B2 (en) | 2001-05-16 | 2010-09-07 | Samsung Electronics Co., Ltd. | Thin film transistor array substrate for liquid crystal display |
| US8576346B2 (en) | 2001-05-16 | 2013-11-05 | Samsung Display Co., Ltd. | Thin film transistor array substrate for liquid crystal display |
| US8736780B2 (en) | 2001-05-16 | 2014-05-27 | Samsung Display Co., Ltd. | Thin film transistor array substrate for liquid crystal display |
| JP2016066101A (en) * | 2009-10-09 | 2016-04-28 | 株式会社半導体エネルギー研究所 | Liquid crystal display device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3307150B2 (en) | Active matrix display | |
| JP3918412B2 (en) | Thin film semiconductor device, liquid crystal display device and manufacturing method thereof | |
| US6259200B1 (en) | Active-matrix display apparatus | |
| JP3307181B2 (en) | Transmissive display | |
| US6610997B2 (en) | Electro-optical device | |
| JP3433779B2 (en) | Active matrix substrate and manufacturing method thereof | |
| JP3604106B2 (en) | Liquid crystal display | |
| JP2760462B2 (en) | Active matrix substrate | |
| US7038740B1 (en) | Liquid crystal display device having high light utilization efficiency | |
| JP2001188242A (en) | Vertical alignment type liquid crystal display device | |
| JP2870072B2 (en) | Liquid crystal display | |
| JPH06160900A (en) | Liquid crystal display device | |
| JPH05303115A (en) | Liquid crystal display device | |
| JP2002258324A (en) | Liquid crystal display device | |
| JP2000284723A (en) | Display device | |
| JPH06160901A (en) | Liquid crystal display device | |
| JPH0553146A (en) | Liquid crystal display device | |
| JPH06148681A (en) | Liquid crystal display device | |
| JPH1010580A (en) | Display device | |
| JPH06130416A (en) | Liquid crystal display device | |
| JP3059783B2 (en) | Liquid crystal display | |
| JPH06130415A (en) | Manufacture of tft matrix | |
| JP2652786B2 (en) | Liquid crystal display | |
| JP3367821B2 (en) | Active matrix substrate | |
| JPH09101543A (en) | Active matrix type liquid crystal display device |