JPH06153022A - Synchronism separation circuit - Google Patents
Synchronism separation circuitInfo
- Publication number
- JPH06153022A JPH06153022A JP4299436A JP29943692A JPH06153022A JP H06153022 A JPH06153022 A JP H06153022A JP 4299436 A JP4299436 A JP 4299436A JP 29943692 A JP29943692 A JP 29943692A JP H06153022 A JPH06153022 A JP H06153022A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- video signal
- output
- phase input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Synchronizing For Television (AREA)
- Manipulation Of Pulses (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は同期分離回路に関し、特
にＶＴＲのビデオ信号処理用として使用される同期分離
回路に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a sync separation circuit, and more particularly to a sync separation circuit used for video signal processing of a VTR.
【０００２】[0002]
【従来の技術】従来の同期分離回路の一例の構成図を図
４に示す。また、図５（ａ）、（ｂ）、（ｃ）および
（ｄ）は、当該従来例の動作を示すタイミング図であ
る。図４に示されるように、本従来例は、外部の前段ブ
ロックＡ８および前段ブロックＢ９およびスイッチ１０
に対応して、コンデンサ２、基準電圧源３およびスイッ
チ１３を含み、入力端子５１に入力されるビデオ信号１
０１（図５（ａ）参照）の同期信号の期間、当該ビデオ
信号１０１を、スイッチ１２を閉じて基準電圧源４によ
る基準電圧１０３（図５（ｂ）参照）にクランプするク
ランプ回路１と、クランプ回路１によりクンランプされ
たビデオ信号１０２（図５（ｂ）参照）を同相入力とし
て、クランプ回路１の基準電圧源４の基準電圧１０３を
逆相入力とする増幅回路５と、この増幅回路５より出力
されるビデオ信号１０４（図５（ｃ）参照）の同期信号
成分を平滑する平滑回路６と、平滑回路６の出力１０５
（図５（ｃ）参照）と増幅回路５の出力１０４とを比較
して、同期信号期間においてパルス信号１０６（図５
（ｄ）参照）を出力端子５２より出力するとともに、こ
のパルス信号１０６をスイッチ１２に対する切替え用の
制御信号として出力するコンパレータ７とを備えて構成
される。2. Description of the Related Art FIG. 4 shows a block diagram of an example of a conventional sync separation circuit. 5A, 5B, 5C, and 5D are timing charts showing the operation of the conventional example. As shown in FIG. 4, in this conventional example, the external pre-stage block A8, pre-stage block B9, and switch 10 are provided.
Corresponding to the video signal 1 including the capacitor 2, the reference voltage source 3 and the switch 13 and input to the input terminal 51.
01 (see FIG. 5A), the clamp circuit 1 for clamping the video signal 101 to the reference voltage 103 (see FIG. 5B) by the reference voltage source 4 by closing the switch 12, and An amplifier circuit 5 in which a video signal 102 crumpled by the clamp circuit 1 (see FIG. 5B) is used as an in-phase input, and a reference voltage 103 of a reference voltage source 4 of the clamp circuit 1 is used as an anti-phase input, and the amplifier circuit 5 The smoothing circuit 6 for smoothing the synchronizing signal component of the video signal 104 (see FIG. 5C) output from the output circuit 105 and the output 105 of the smoothing circuit 6.
(See FIG. 5C) and the output 104 of the amplifier circuit 5 are compared, and the pulse signal 106 (see FIG.
(See (d)) is output from the output terminal 52, and the pulse signal 106 is output as a control signal for switching to the switch 12 and a comparator 7.
【０００３】図４において、入力端子５１に入力される
ビデオ信号１０１は、クランプ回路１においてクランプ
された後、増幅回路５により増幅され、増幅回路５より
出力されるビデオ信号１０４の同期信号部分は平滑回路
６において平滑化されて、その出力１０５はコンパレー
タ７の正相入力端に入力される。コンパレータ７の逆相
入力端には増幅回路５より出力されるビデオ信号１０４
が直接入力されており、ビデオ信号１０４および信号１
０５の両信号の電圧レベルはコンパレータ７において比
較され、図５（ｃ）および（ｄ）に見られるように、パ
ルス信号１０６が出力される。なお、増幅回路５の役割
は、ビデオ信号１０１のレベルが小さい場合において
も、コンパレータ７における電圧比較が容易にできるよ
うに増幅することである。In FIG. 4, the video signal 101 input to the input terminal 51 is clamped by the clamp circuit 1, amplified by the amplifier circuit 5, and the sync signal portion of the video signal 104 output from the amplifier circuit 5 is After being smoothed by the smoothing circuit 6, the output 105 is input to the positive phase input terminal of the comparator 7. The video signal 104 output from the amplifier circuit 5 is connected to the negative phase input terminal of the comparator 7.
Is input directly, and video signal 104 and signal 1
The voltage levels of both signals of No. 05 are compared in the comparator 7, and the pulse signal 106 is output as shown in FIGS. 5C and 5D. The role of the amplifier circuit 5 is to amplify the video signal 101 so that the voltage comparison can be easily performed even when the level of the video signal 101 is low.
【０００４】[0004]
【発明が解決しようとする課題】上述した従来の同期分
離回路においては、図４に示されるように、前段の回路
ブロックＡ９より出力されるビデオ信号と、前段の回路
ブロックＢ１０より出力されるビデオ信号とをスイッチ
１０により切替えて、入力端子５１に入力されるビデオ
信号とする場合には、例えば、図５に示されるように、
時刻Ｔにおいてスイッチ１０によりビデオ信号を切替え
る場合に、前段の回路ブロックＡ９および前段の回路ブ
ロックＢ１０よりそれぞれ出力されるビデオ信号の直流
バイアス電圧が異なっており、図５（ａ）において、時
刻Ｔ以前の段階におけるビデオ信号が、時刻Ｔ以降のビ
デオ信号に切替えられる場合には、ビデオの切替えによ
り直流バイアス電圧が高くなり、この際、増幅回路５の
入力ダイナミック電圧以上にビデオ信号１０２の直流バ
イアス電圧が高くなると、図５（ｃ）に示されるよう
に、時刻Ｔ以降においては、増幅回路５より出力される
べきビデオ信号１０４が消去されて出力されない状態と
なる。このため、同期分離回路の出力端子５２には、求
める同期分離パルス信号が出力されないという欠点があ
る。In the above-mentioned conventional sync separation circuit, as shown in FIG. 4, a video signal output from the circuit block A9 in the preceding stage and a video signal output from the circuit block B10 in the preceding stage. When a signal is switched by the switch 10 to be a video signal input to the input terminal 51, for example, as shown in FIG.
When the video signal is switched by the switch 10 at time T, the DC bias voltages of the video signals output from the circuit block A9 at the preceding stage and the circuit block B10 at the preceding stage are different, and in FIG. When the video signal in the stage is switched to the video signal after the time T, the DC bias voltage becomes high due to the video switching, and at this time, the DC bias voltage of the video signal 102 is higher than the input dynamic voltage of the amplifier circuit 5. As shown in FIG. 5C, the video signal 104 to be output from the amplifier circuit 5 is erased and is not output after time T as shown in FIG. 5C. Therefore, there is a drawback that the desired sync separation pulse signal is not output to the output terminal 52 of the sync separation circuit.
【０００５】また、同期分離パルス信号が出力されない
ために、クランプ回路１のスイッチ１２が閉路せず、従
ってコンデンサ２の放電経路が形成されないために、増
幅回路５の正相入力端における直流電圧が基準電圧源４
の基準電圧にクランプされず、高い状態のままに置かれ
るため、同期分離パルス信号が出力されない状態がその
まま継続されるという欠点がある。Further, since the sync separation pulse signal is not output, the switch 12 of the clamp circuit 1 is not closed, and therefore the discharge path of the capacitor 2 is not formed, so that the DC voltage at the positive phase input terminal of the amplifier circuit 5 is increased. Reference voltage source 4
Since it is not clamped to the reference voltage and is kept in a high state, there is a drawback that the state in which the sync separation pulse signal is not output is continued as it is.
【０００６】[0006]
【課題を解決するための手段】第１の発明の同期分離回
路は、入力ビデオ信号の同期先端部分またはペデスタル
部分のレベルをクランプするクランプ回路と、前記クラ
ンプ回路を介して入力されるビデオ信号を同相入力と
し、所定の帰還信号を逆相入力とする増幅回路と、前記
増幅回路より出力されるビデオ信号を入力して、当該ビ
デオ信号の同期信号成分を平滑して出力する平滑回路
と、前記平滑回路より出力される信号と、前記増幅回路
より出力されるビデオ信号との電圧レベルを比較して、
所定の同期分離パルス信号を出力するコンパレータとを
少なくとも備えて構成され、前記コンパレータより出力
される同期分離パルス信号を、前記帰還信号として前記
増幅回路の逆相入力端に入力することを特徴としてい
る。According to a first aspect of the present invention, there is provided a sync separation circuit for clamping a level of a sync front end portion or a pedestal portion of an input video signal, and a video signal input through the clamp circuit. An amplifier circuit which has an in-phase input and a predetermined feedback signal which is an anti-phase input; a smoothing circuit which inputs a video signal output from the amplifier circuit and smoothes and outputs a synchronization signal component of the video signal; The voltage levels of the signal output from the smoothing circuit and the video signal output from the amplifier circuit are compared,
And a comparator for outputting a predetermined sync separation pulse signal, wherein the sync separation pulse signal output from the comparator is input to the negative phase input terminal of the amplifier circuit as the feedback signal. .
【０００７】また、第２の発明の同期分離回路は、入力
ビデオ信号に対して所定の直流バイアス電圧を与えるバ
イアス回路と、前記バイアス回路を介して入力されるビ
デオ信号を同相入力とし、所定の帰還信号を逆相入力と
する増幅回路と、前記増幅回路より出力されるビデオ信
号を入力して、当該ビデオ信号の同期信号成分を平滑し
て出力する平滑回路と、前記平滑回路より出力される信
号と、前記増幅回路より出力されるビデオ信号との電圧
レベルを比較して、所定の同期分離パルス信号を出力す
るコンパレータとを少なくとも備えて構成され、前記コ
ンパレータより出力される同期分離パルス信号を、前記
帰還信号として前記増幅回路の逆相入力端に入力するこ
とを特徴としている。The sync separation circuit of the second invention uses a bias circuit for applying a predetermined DC bias voltage to an input video signal and a video signal input via the bias circuit as an in-phase input, and a predetermined predetermined value. An amplifier circuit having a feedback signal as an antiphase input, a smoothing circuit for inputting a video signal output from the amplifier circuit and smoothing and outputting a synchronizing signal component of the video signal, and an output from the smoothing circuit. The signal and the video signal output from the amplifier circuit are compared with each other in voltage level to output a predetermined sync separation pulse signal, and the sync separation pulse signal output from the comparator is compared. The feedback signal is input to the negative phase input terminal of the amplifier circuit.
【０００８】[0008]
【実施例】次に、本発明について図面を参照して説明す
る。DESCRIPTION OF THE PREFERRED EMBODIMENTS Next, the present invention will be described with reference to the drawings.
【０００９】図１は本発明の第１の実施例を示すブロッ
ク図である。また、図２（ａ）、（ｂ）、（ｃ）および
（ｄ）は、当該第１の実施例の動作を示すタイミング図
である。図１に示されるように、本実施例は、外部の前
段ブロックＡ８および前段ブロックＢ９およびスイッチ
１０に対応して、コンデンサ２、スイッチ３および基準
電圧源４を含み、入力端子５１に入力されるビデオ信号
１０１（図２（ａ）参照）の同期信号の期間、当該ビデ
オ信号１０１を、スイッチ３を閉じて基準電圧源４によ
る基準電圧１０３にクランプするクランプ回路１と、ク
ランプ回路１によりクランプされたビデオ信号１０２
（図２（ｂ）参照）を同相入力とする増幅回路５と、こ
の増幅回路５より出力されるビデオ信号１０４（図２
（ｃ）参照）の同期信号成分を平滑して出力する平滑回
路６と、平滑回路６の出力１０５（図２（ｂ）および
（ｃ）参照）と増幅回路５の出力１０４とを比較して、
同期信号期間において同期分離パルス信号１０６（図２
（ｄ）参照）を出力端子５２より出力するコンパレータ
７とを備えて構成され、平滑回路６の出力１０５は、上
述のようにコンパレータ７に入力されるとともに、増幅
回路５の逆相入力として帰還されている。FIG. 1 is a block diagram showing a first embodiment of the present invention. 2A, 2B, 2C and 2D are timing charts showing the operation of the first embodiment. As shown in FIG. 1, this embodiment includes a capacitor 2, a switch 3, and a reference voltage source 4 corresponding to an external pre-stage block A8 and pre-stage block B9 and a switch 10, and is input to an input terminal 51. During the period of the synchronizing signal of the video signal 101 (see FIG. 2A), the video signal 101 is clamped by the clamp circuit 1 and the clamp circuit 1 which closes the switch 3 to clamp the reference voltage 103 by the reference voltage source 4. Video signal 102
(See FIG. 2B) An amplifier circuit 5 having the same phase input, and a video signal 104 output from the amplifier circuit 5 (see FIG. 2).
The smoothing circuit 6 for smoothing and outputting the sync signal component (see (c)), the output 105 of the smoothing circuit 6 (see FIGS. 2B and 2C) and the output 104 of the amplifier circuit 5 are compared. ,
In the sync signal period, the sync separation pulse signal 106 (see FIG.
(See (d)) is output from the output terminal 52, and the output 105 of the smoothing circuit 6 is input to the comparator 7 as described above and is also fed back as an antiphase input of the amplifier circuit 5. Has been done.
【００１０】図１において、入力端子５１に入力される
ビデオ信号１０１は、クランプ回路１においてクランプ
された後に増幅回路５において増幅され、増幅回路５よ
り出力されるビデオ信号１０４の同期信号成分は、平滑
回路６において平滑される。この平滑された信号１０５
は、増幅回路５の逆相入力として帰還されるとともに、
コンパレータ７に入力され、増幅回路５より出力される
ビデオ信号１０４と電圧レベルが比較されて、当該コン
パレータ７よりは、同期信号期間において同期分離パル
ス１０６が出力される。また、増幅回路５においては、
逆相入力端に前記１０５が帰還されて入力されるため
に、増幅回路５の逆相入力端の電圧レベルは同相入力端
におけるビデオ信号の電圧レベルに追従する状態とな
る。これにより、図２（ａ）に示されるように、前段の
回路ブロックＡ９より前段の回路ブロックＢ１０に切替
えた時点において直流バイアスが高くなった場合におい
ても、図１におけるビデオ信号１０２の直流バイアスも
図２（ｂ）に示されるように高くなるが、平滑回路６の
出力１０５が増幅回路５の逆相入力端に帰還されている
ために、増幅回路５の同相入力の直流バイアスが変動し
ても、逆相入力もこれに追従する状態で変化する。これ
により、増幅回路５における同相入力の直流バイアスが
変動しても逆相入力がこれに追従するために、増幅回路
５の出力としてビデオ信号１０４が出力されて、出力端
子５２より同期分離パルス信号１０６が出力されるとい
う効果がある。また、上述のように、同期分離パルス１
０６が出力されるために、クランプ回路１に含まれるス
イッチ３が閉路してコンデンサ２の放電経路が形成さ
れ、ビデオ信号１０２が、直ちに基準電圧源４の基準電
圧１０３ににクランプされる。In FIG. 1, the video signal 101 input to the input terminal 51 is clamped in the clamp circuit 1, amplified in the amplifier circuit 5, and the synchronizing signal component of the video signal 104 output from the amplifier circuit 5 is: It is smoothed in the smoothing circuit 6. This smoothed signal 105
Is fed back as the anti-phase input of the amplifier circuit 5, and
The voltage level of the video signal 104 input to the comparator 7 and output from the amplifier circuit 5 is compared, and the comparator 7 outputs the sync separation pulse 106 in the sync signal period. Further, in the amplifier circuit 5,
Since 105 is fed back and input to the negative-phase input terminal, the voltage level of the negative-phase input terminal of the amplifier circuit 5 follows the voltage level of the video signal at the common-mode input terminal. As a result, as shown in FIG. 2A, even when the DC bias becomes high at the time of switching from the circuit block A9 of the preceding stage to the circuit block B10 of the preceding stage, the DC bias of the video signal 102 in FIG. Although it becomes high as shown in FIG. 2B, since the output 105 of the smoothing circuit 6 is fed back to the anti-phase input terminal of the amplifier circuit 5, the DC bias of the in-phase input of the amplifier circuit 5 changes. Also, the negative-phase input changes in a state of following this. As a result, even if the DC bias of the in-phase input in the amplifier circuit 5 changes, the negative-phase input follows this, so that the video signal 104 is output as the output of the amplifier circuit 5, and the sync separation pulse signal is output from the output terminal 52. There is an effect that 106 is output. Also, as described above, the sync separation pulse 1
Since 06 is output, the switch 3 included in the clamp circuit 1 is closed to form the discharge path of the capacitor 2, and the video signal 102 is immediately clamped to the reference voltage 103 of the reference voltage source 4.
【００１１】次に、図３に示されるのは、本発明の第２
の実施例を示す回路図である。図３に示されるように、
本実施例は、コンデンサ２、基準電圧源４および抵抗１
１を含むバイアス回路１０と、バイアス回路１０を介し
て入力されるビデオ信号１０２を同相入力とする増幅回
路５と、この増幅回路５より出力されるビデオ信号１０
４の同期信号成分を平滑して出力する平滑回路６と、平
滑回路６の出力１０５と増幅回路５の出力１０４との電
圧レベルを比較して、同期信号期間において同期分離パ
ルス信号１０６を出力端子５２より出力するコンパレー
タ７とを備えて構成され、平滑回路６の出力１０５は、
コンパレータ７に入力されるとともに、増幅回路５の逆
相入力信号として帰還されている。Next, FIG. 3 shows the second embodiment of the present invention.
3 is a circuit diagram showing an embodiment of FIG. As shown in FIG.
In this embodiment, the capacitor 2, the reference voltage source 4 and the resistor 1 are used.
1 includes a bias circuit 10, an amplifier circuit 5 having the video signal 102 input via the bias circuit 10 as an in-phase input, and a video signal 10 output from the amplifier circuit 5.
The smoothing circuit 6 that smoothes and outputs the sync signal component of No. 4 and the voltage level of the output 105 of the smoothing circuit 6 and the output 104 of the amplifier circuit 5 are compared, and the sync separation pulse signal 106 is output at the sync signal period. The output 105 of the smoothing circuit 6 is configured by including the comparator 7 that outputs from 52.
The signal is input to the comparator 7 and fed back as a reverse-phase input signal of the amplifier circuit 5.
【００１２】本実施例の第１の実施例との相違点は、ビ
デオ信号１０１の入力に対応して、クランプ回路１の代
りにバイアス回路１０が用いられていることである。増
幅回路５、平滑回路６およびコンパレータ７を含む各回
路の動作については、第１の実施例の場合と同様であ
り、当該第１の実施例と同様の効果が得られる。The difference of this embodiment from the first embodiment is that a bias circuit 10 is used instead of the clamp circuit 1 in response to the input of the video signal 101. The operation of each circuit including the amplifier circuit 5, the smoothing circuit 6 and the comparator 7 is similar to that of the first embodiment, and the same effect as that of the first embodiment can be obtained.
【００１３】[0013]
【発明の効果】以上説明したように、本発明は、前段回
路ブロックＡと前段回路ブロックＢより出力されるビデ
オ信号の直流バイアス電圧レベルが異なっている場合に
おいても、平滑回路の出力信号を、クランプ回路のビデ
オ信号出力を入力とする増幅回路の逆相入力端に帰還入
力することにより、当該増幅回路より所望のビデオ信号
を出力することが可能となり、且つ、これにより、コン
パレータより同期分離パルス信号が正常に出力されると
いう効果がある。As described above, according to the present invention, even when the DC bias voltage levels of the video signals output from the preceding circuit block A and the preceding circuit block B are different, the output signal of the smoothing circuit is By feeding back to the negative-phase input terminal of the amplifier circuit that receives the video signal output of the clamp circuit, it becomes possible to output the desired video signal from the amplifier circuit. This has the effect that the signal is output normally.
【図１】本発明の第１の実施例を示すブロック図であ
る。FIG. 1 is a block diagram showing a first embodiment of the present invention.
【図２】第１の実施例における動作を示すタイミング図
である。FIG. 2 is a timing chart showing an operation in the first embodiment.
【図３】本発明の第２の実施例を示すブロック図であ
る。FIG. 3 is a block diagram showing a second embodiment of the present invention.
【図４】従来例を示すブロック図である。FIG. 4 is a block diagram showing a conventional example.
【図５】従来例における動作を示すタイミング図であ
る。FIG. 5 is a timing chart showing an operation in a conventional example.
１ クランプ回路 ２ コンデンサ ３、１０、１３ スイッチ ４ 基準電圧源 ５ 増幅回路 ６ 平滑回路 ７ コンパレータ ８ 前段の回路ブロックＡ ９ 前段の回路ブロックＢ １１ 抵抗 １２ バイアス回路 1 Clamp circuit 2 Capacitors 3, 10, 13 Switch 4 Reference voltage source 5 Amplifying circuit 6 Smoothing circuit 7 Comparator 8 Pre-stage circuit block A 9 Pre-stage circuit block B 11 Resistor 12 Bias circuit
Claims (2)
デスタル部分のレベルをクランプするクランプ回路と、 前記クランプ回路を介して入力されるビデオ信号を同相
入力とし、所定の帰還信号を逆相入力とする増幅回路
と、 前記増幅回路より出力されるビデオ信号を入力して、当
該ビデオ信号の同期信号成分を平滑して出力する平滑回
路と、 前記平滑回路より出力される信号と、前記増幅回路より
出力されるビデオ信号との電圧レベルを比較して、所定
の同期分離パルス信号を出力するコンパレータと、 を少なくとも備えて構成され、前記コンパレータより出
力される同期分離パルス信号を、前記帰還信号として前
記増幅回路の逆相入力端に入力することを特徴とする同
期分離回路。1. A clamp circuit for clamping the level of a synchronous front end portion or a pedestal portion of an input video signal, a video signal input via the clamp circuit is an in-phase input, and a predetermined feedback signal is an anti-phase input. An amplifier circuit, a smoothing circuit that inputs the video signal output from the amplifier circuit and smoothes and outputs a synchronization signal component of the video signal, a signal output from the smoothing circuit, and an output from the amplifier circuit A comparator for outputting a predetermined sync separation pulse signal by comparing the voltage level of the sync separation pulse signal with the video signal to be amplified, and the sync separation pulse signal outputted from the comparator is amplified as the feedback signal. A sync separation circuit characterized by inputting to a reverse phase input terminal of the circuit.
アス電圧を与えるバイアス回路と、 前記バイアス回路を介して入力されるビデオ信号を同相
入力とし、所定の帰還信号を逆相入力とする増幅回路
と、 前記増幅回路より出力されるビデオ信号を入力して、当
該ビデオ信号の同期信号成分を平滑して出力する平滑回
路と、 前記平滑回路より出力される信号と、前記増幅回路より
出力されるビデオ信号との電圧レベルを比較して、所定
の同期分離パルス信号を出力するコンパレータと、 を少なくとも備えて構成され、前記コンパレータより出
力される同期分離パルス信号を、前記帰還信号として前
記増幅回路の逆相入力端に入力することを特徴とする同
期分離回路。2. A bias circuit that applies a predetermined DC bias voltage to an input video signal, and an amplifier circuit that inputs a video signal input through the bias circuit as an in-phase input and a predetermined feedback signal as an anti-phase input. A smoothing circuit for inputting a video signal output from the amplifier circuit and smoothing and outputting a synchronizing signal component of the video signal; a signal output from the smoothing circuit; and a signal output from the amplifier circuit. A comparator for comparing the voltage level with the video signal and outputting a predetermined sync separation pulse signal; and a sync separation pulse signal output from the comparator, which is used as the feedback signal of the amplifier circuit. A sync separation circuit characterized by inputting to a negative phase input terminal.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29943692A JP3256295B2 (en) | 1992-11-10 | 1992-11-10 | Sync separation circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29943692A JP3256295B2 (en) | 1992-11-10 | 1992-11-10 | Sync separation circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06153022A true JPH06153022A (en) | 1994-05-31 |
| JP3256295B2 JP3256295B2 (en) | 2002-02-12 |
Family
ID=17872555
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29943692A Expired - Fee Related JP3256295B2 (en) | 1992-11-10 | 1992-11-10 | Sync separation circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3256295B2 (en) |
-
1992
- 1992-11-10 JP JP29943692A patent/JP3256295B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP3256295B2 (en) | 2002-02-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4268793A (en) | Noise eliminating circuit | |
| JPH06153022A (en) | Synchronism separation circuit | |
| KR930017459A (en) | Butter phase correction circuit | |
| JP3064703B2 (en) | Sample hold circuit | |
| JP3879148B2 (en) | Clamp circuit and sync separation circuit using the same | |
| GB1603391A (en) | Noise elimination circuits | |
| KR970002189B1 (en) | An automatic color adjusting device of image record/reproduction machine | |
| JP3097691B2 (en) | Comb filter device | |
| KR940006304Y1 (en) | Noise preventing circuit of vcr | |
| JPH0322763A (en) | Clamping circuit | |
| JPH02280574A (en) | Video signal circuit | |
| JPH01274570A (en) | Video signal clamp circuit | |
| JPH06245100A (en) | Video signal processor | |
| JP2979556B2 (en) | No signal detection device | |
| JPS6350669B2 (en) | ||
| JPH04275779A (en) | Clamping circuit | |
| JPH03226184A (en) | Signal clamp system | |
| JPS6038913B2 (en) | Video switching device | |
| JPH0443769A (en) | Vertical synchronizing signal separation circuit | |
| JPS63116574A (en) | Clamping circuit | |
| JPH03263913A (en) | Feedback clamping circuit | |
| JPH03151771A (en) | Video signal processing circuit | |
| JPH01212017A (en) | Variable delay device | |
| KR19980032025A (en) | Video signal clamping circuit | |
| JPH11127366A (en) | Luminance signal processing circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |