JPH06152670A - Synchronization detection circuit - Google Patents
Synchronization detection circuitInfo
- Publication number
- JPH06152670A JPH06152670A JP4293359A JP29335992A JPH06152670A JP H06152670 A JPH06152670 A JP H06152670A JP 4293359 A JP4293359 A JP 4293359A JP 29335992 A JP29335992 A JP 29335992A JP H06152670 A JPH06152670 A JP H06152670A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- signal
- carrier
- determination
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 title claims description 17
- 238000006243 chemical reaction Methods 0.000 claims description 11
- 230000001360 synchronised effect Effects 0.000 claims description 11
- 230000007704 transition Effects 0.000 abstract description 28
- 230000005540 biological transmission Effects 0.000 abstract description 8
- 239000000284 extract Substances 0.000 abstract description 5
- 238000011084 recovery Methods 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 11
- 238000007476 Maximum Likelihood Methods 0.000 description 7
- 238000005070 sampling Methods 0.000 description 6
- 238000004364 calculation method Methods 0.000 description 5
- 238000004891 communication Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 238000012935 Averaging Methods 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 2
- 230000001172 regenerating effect Effects 0.000 description 2
- 108010076504 Protein Sorting Signals Proteins 0.000 description 1
- 230000003044 adaptive effect Effects 0.000 description 1
- 230000001186 cumulative effect Effects 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 230000004083 survival effect Effects 0.000 description 1
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明はデジタル無線通信に利用
する。特に、時分割多重多元接続（ＴＤＭＡ,Time Divi
sion Multiple Accsess)における信号伝送効率の改善技
術に関する。FIELD OF THE INVENTION The present invention is used for digital wireless communication. Especially, time division multiple access (TDMA, Time Divi
sion Multiple Accsess) for improving signal transmission efficiency.
【０００２】[0002]
【従来の技術】デジタル通信信号の、受信復調技術の一
つとして同期検波が広く知られている。その従来例を図
４を参照して説明する。図４は従来例装置のブロック構
成図およびバースト信号の構成図である。図４（ａ）に
示すように、入力端子１からＩＦ（中間周波数）帯にダ
ウンコンバートされた受信波が入力される。搬送波同期
回路２は、この受信波から搬送波成分を抽出する。乗算
器３は、受信波と搬送波成分とを乗算し、低域濾波器４
に入力する。低域濾波器４は、不要な高周波成分を除去
しベースバンド変調波成分を抽出する。判定回路５は、
このベースバンド変調波成分を入力として信号判定を行
い、出力端子６から信号判定値を出力する。2. Description of the Related Art Synchronous detection is widely known as one of reception and demodulation techniques for digital communication signals. A conventional example will be described with reference to FIG. FIG. 4 is a block diagram of a conventional apparatus and a burst signal configuration diagram. As shown in FIG. 4A, the received wave down-converted to the IF (intermediate frequency) band is input from the input terminal 1. The carrier wave synchronization circuit 2 extracts a carrier wave component from the received wave. The multiplier 3 multiplies the received wave and the carrier wave component, and the low-pass filter 4
To enter. The low-pass filter 4 removes unnecessary high-frequency components and extracts baseband modulated wave components. The determination circuit 5 is
This baseband modulated wave component is used as an input for signal determination, and a signal determination value is output from the output terminal 6.
【０００３】一方、デジタル通信の通信方式としてＴＤ
ＭＡが広く知られている。ＴＤＭＡのバースト構成を図
４（ｂ）に示す。バースト先頭には搬送波同期、クロッ
ク同期用にキャリア再生用信号およびタイミングクロッ
ク再生用信号が挿入されている。搬送波同期回路２は、
この搬送波再生用信号に相当する受信波をもとに搬送波
成分を抽出する。ユニークワードは、バースト同期用信
号であり、その後に情報ビットが続く。On the other hand, TD is used as a communication system for digital communication.
MA is widely known. The burst structure of TDMA is shown in FIG. A carrier reproduction signal and a timing clock reproduction signal are inserted at the beginning of the burst for carrier synchronization and clock synchronization. The carrier synchronization circuit 2 is
A carrier component is extracted based on the received wave corresponding to this carrier reproduction signal. The unique word is a burst synchronization signal, which is followed by information bits.
【０００４】[0004]
【発明が解決しようとする課題】前述したキャリア再生
用信号が長くなると、実質的に送れる情報ビットが短く
なり伝送効率が悪くなる。従来の同期検波回路では、Ｃ
ＮＲ( 搬送波対雑音比,Carrier Noise Ratio) が悪いと
きでも搬送波同期を精度良く行うため搬送波再生用信号
を長くしなければならず、伝送効率が低下してしまう。When the above-mentioned carrier reproducing signal becomes long, the information bit that can be substantially sent becomes short and the transmission efficiency deteriorates. In the conventional synchronous detection circuit, C
Even if the NR (Carrier Noise Ratio) is bad, the carrier reproduction signal must be lengthened in order to perform carrier synchronization accurately, and the transmission efficiency is reduced.
【０００５】本発明は、このような背景に行われたもの
であり受信側の装置で搬送波同期を必要とせず、これに
用いるバースト信号にもキャリア再生用信号を必要とせ
ず、伝送効率を改善できる同期検波回路を提供すること
を目的とする。The present invention has been made against such a background and does not require carrier synchronization in a device on the receiving side, and does not require a carrier reproducing signal for a burst signal used for this purpose, thus improving transmission efficiency. An object of the present invention is to provide a synchronous detection circuit that can be used.
【０００６】[0006]
【課題を解決するための手段】本発明は、バースト信号
が到来する入力端子と、この入力端子の信号から搬送波
周波数を再生する手段と、この手段により再生された搬
送波周波数の信号と前記入力端子の信号とを乗算する乗
算器と、この乗算器の出力信号が通過する低域濾波器
と、この低域濾波器の出力信号から変調信号を判定する
判定回路とを備えた同期検波回路である。According to the present invention, an input terminal to which a burst signal arrives, a means for reproducing a carrier frequency from the signal of the input terminal, a carrier frequency signal reproduced by the means and the input terminal are provided. Is a synchronous detection circuit that includes a multiplier that multiplies the output signal of the multiplier, a low-pass filter through which the output signal of the multiplier passes, and a determination circuit that determines a modulation signal from the output signal of the low-pass filter. .
【０００７】ここで、本発明の特徴とするところは前記
低域濾波器の出力信号をディジタル信号に変換するアナ
ログ・ディジタル変換回路と、このアナログ・ディジタ
ル変換回路の出力に対して、前記判定回路の判定シンボ
ルの系列候補で逆変調を施す逆変調回路を含む演算回路
とを備え、前記判定回路は、この演算回路の出力電力が
小さくなるように判定出力を選択する構成であるところ
にある。Here, a feature of the present invention is that an analog / digital conversion circuit for converting the output signal of the low-pass filter into a digital signal, and the determination circuit for the output of the analog / digital conversion circuit. And a calculation circuit including an inverse modulation circuit for performing reverse modulation with the candidate sequence of the judgment symbol, and the judgment circuit is configured to select the judgment output so that the output power of the calculation circuit becomes small.
【０００８】前記判定回路は、ビタビアルゴリズムによ
る判定回路であり、前記出力電力が最小となる判定シン
ボルの系列候補を最尤とする手段を含むことが望まし
い。The determination circuit is a determination circuit based on a Viterbi algorithm, and it is preferable that the determination circuit includes means for maximizing the sequence candidate of the determination symbol having the minimum output power.
【０００９】前記演算回路は、前記アナログ・ディジタ
ル変換回路の現時点の出力に対する逆変調回路と、１ま
たは数タイミング前の過去時点の出力に対する逆変調回
路と、その過去時点の出力に対する逆変調回路の出力の
線形結合をその現時点の出力に対する逆変調回路の出力
から差し引く減算回路と、この減算回路の出力を二乗す
る回路とを備え、この二乗する回路の出力を前記出力電
力を表す信号とすることが望ましい。The arithmetic circuit includes an inverse modulation circuit for the current output of the analog-to-digital conversion circuit, an inverse modulation circuit for the output at the past time point one or several timings before, and an inverse modulation circuit for the output at the past time point. A subtraction circuit for subtracting the linear combination of the outputs from the output of the inverse modulation circuit with respect to the current output; and a circuit for squaring the output of the subtraction circuit, wherein the output of the squaring circuit is the signal representing the output power. Is desirable.
【００１０】[0010]
【作用】入力された信号から搬送波成分を抽出し、その
周波数で搬送波周波数再生回路を起動させ、この搬送波
周波数再生回路で発生した信号を受信された信号と乗算
する。このとき、再生搬送波の周波数は受信搬送波に同
期しているが、位相は不確定である。The carrier component is extracted from the input signal, the carrier frequency regenerating circuit is activated at that frequency, and the signal generated by this carrier frequency regenerating circuit is multiplied by the received signal. At this time, the frequency of the reproduced carrier wave is synchronized with the received carrier wave, but the phase is indeterminate.
【００１１】低域濾波器で高周波成分を除去してベース
バンド変調波成分を抽出し、これをビタビアルゴリズム
を用いる判定回路に入力して信号判定値を出力する。A high-frequency component is removed by a low-pass filter to extract a baseband modulated wave component, which is input to a decision circuit using a Viterbi algorithm to output a signal decision value.
【００１２】このベースバンド変調波成分はアナログ・
ディジタル回路に分岐入力され、変調波のシンボル周期
であるサンプリング周期Ｔでサンプリングされる。これ
はこれより後段でディジタル処理を行うためのものであ
る。This baseband modulated wave component is analog
The signal is branched and input to the digital circuit, and is sampled at the sampling period T which is the symbol period of the modulated wave. This is for performing digital processing in the subsequent stage.
【００１３】このサンプリングされた信号は、判定回路
のビタビアルゴリズムの状態遷移に対応する複素シンボ
ル系列により逆変調される。さらに、現時点よりもＴ周
期および２Ｔ周期など過去のサンプリングされた信号
も、それぞれビタビアルゴリズムのＴ周期前および２Ｔ
周期前などそれぞれの状態遷移に対応する複素シンボル
系列により逆変調される。The sampled signal is inversely modulated by the complex symbol sequence corresponding to the state transition of the Viterbi algorithm of the decision circuit. Furthermore, past sampled signals such as T period and 2T period from the present time are also used for T period before and 2T period in the Viterbi algorithm, respectively.
It is inversely modulated by a complex symbol sequence corresponding to each state transition such as before the period.
【００１４】この現時点での逆変調信号と過去の逆変調
信号の線形結合との差を取る。その差が零に近ければ状
態遷移に対応する複素シンボル系列は送信シンボル系列
と一致していることになる。また、反対にその差が大き
ければ大きいほど状態遷移に対応する複素シンボル系列
は送信シンボル系列と異なっていることになる。The difference between the present inverse modulation signal and the linear combination of past inverse modulation signals is taken. If the difference is close to zero, the complex symbol sequence corresponding to the state transition matches the transmitted symbol sequence. On the contrary, the larger the difference is, the more different the complex symbol sequence corresponding to the state transition is from the transmission symbol sequence.
【００１５】したがって、この差を２乗し出力電力に比
例する値として、常に正の値として判定回路に入力す
る。この信号はビタビアルゴリズムにおける尤度を示す
指標となり、判定回路はこの信号を参照してこの信号の
累積値が最小となるときを最尤としてシンボル候補を選
択する。Therefore, this difference is squared, and a value proportional to the output power is always input to the determination circuit as a positive value. This signal serves as an index indicating the likelihood in the Viterbi algorithm, and the decision circuit refers to this signal and selects the symbol candidate with the maximum cumulative value of this signal as the maximum likelihood.
【００１６】これにより、再生搬送波の同期がなくとも
最尤判定による信号判定が行えるので、送信信号に搬送
波同期情報を必要としない信号を用いることができると
ともに、受信装置の搬送波位相同期のための回路は不要
となる。With this, the signal can be determined by the maximum likelihood determination even if the reproduced carrier wave is not synchronized. Therefore, a signal that does not require carrier wave synchronization information can be used as the transmission signal, and the carrier wave phase synchronization of the receiver can be performed. No circuit is needed.
【００１７】[0017]
【実施例】本発明実施例の構成を図１を参照して説明す
る。図１は本発明実施例のブロック構成図である。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The configuration of an embodiment of the present invention will be described with reference to FIG. FIG. 1 is a block diagram of an embodiment of the present invention.
【００１８】本発明は、バースト信号が到来する入力端
子１と、この入力端子１の信号から搬送波周波数を再生
する手段として搬送波周波数再生回路８と、この搬送波
周波数再生回路８により再生された搬送波周波数の信号
と入力端子１の信号とを乗算する乗算器３と、この乗算
器３の出力信号が通過する低域濾波器４と、この低域濾
波器４の出力信号から変調信号をビタビアルゴリズムを
用いて判定する判定回路５とを備えた同期検波回路であ
る。According to the present invention, an input terminal 1 to which a burst signal arrives, a carrier frequency reproducing circuit 8 as means for reproducing a carrier frequency from the signal of the input terminal 1, and a carrier frequency reproduced by the carrier frequency reproducing circuit 8. Of the input terminal 1 and the low-pass filter 4 through which the output signal of the multiplier 3 passes, and the modulated signal from the output signal of the low-pass filter 4 is subjected to the Viterbi algorithm. It is a synchronous detection circuit provided with the determination circuit 5 which determines using.
【００１９】ここで、本発明の特徴とするところは低域
濾波器４の出力信号をディジタル信号に変換するアナロ
グ・ディジタル変換回路１１と、このアナログ・ディジ
タル変換回路１１の出力に対して、判定回路５の状態遷
移に対応する複素シンボル系列で逆変調を施す逆変調回
路を含むブランチメトリック演算回路１２とを備え、判
定回路５は、このブランチメトリック演算回路１２が出
力する推定誤差の２乗が小さくなるように判定出力を選
択する構成であるところにある。Here, the feature of the present invention is that an analog / digital conversion circuit 11 for converting the output signal of the low-pass filter 4 into a digital signal and the output of the analog / digital conversion circuit 11 are judged. And a branch metric operation circuit 12 including an inverse modulation circuit that performs inverse modulation with a complex symbol sequence corresponding to the state transition of the circuit 5, and the decision circuit 5 outputs the square of the estimation error output from the branch metric operation circuit 12. The configuration is such that the determination output is selected so as to be small.
【００２０】次に、本発明実施例の動作を説明する。入
力端子１からＩＦ（中間周波数）帯にダウンコンバート
された受信波が入力される。搬送波周波数再生回路８
は、この受信波から搬送波周波数成分を抽出する。乗算
器３は、受信波と搬送波周波数成分を乗算し、低域濾波
器４に入力する。低域濾波器４は、乗算器３の出力から
不要な高周波成分を除去しベースバンド変調波成分を抽
出する。アナログ・ディジタル変換回路１１は、このベ
ースバンド変調成分を変調波のシンボル周期Ｔでサンプ
リングを行い、デジタル信号に変換してブランチメトリ
ック演算回路１２に入力する。ここで搬送波周波数再生
回路８、乗算器３と低域濾波器４は準同期検波回路９の
構成要素であり、アナログ・ディジタル変換回路１１の
出力信号は、準同期検波信号のサンプリング値に相当す
る。ブランチメトリック演算回路１２は、準同期検波信
号のサンプリング値系列と、判定回路５が出力する状態
遷移に対応する複素シンボル系列をバス７を介して入力
し、搬送波同期の指標となる推定誤差信号を出力する。
判定回路５は、この推定誤差信号の２乗を入力として状
態推定を行い、前述の状態遷移に対応する複素シンボル
系列と信号判定値を出力する。信号判定値は出力端子６
から出力される。Next, the operation of the embodiment of the present invention will be described. A received wave down-converted to the IF (intermediate frequency) band is input from the input terminal 1. Carrier frequency recovery circuit 8
Extracts a carrier frequency component from this received wave. The multiplier 3 multiplies the received wave and the carrier frequency component and inputs the result to the low pass filter 4. The low-pass filter 4 removes an unnecessary high frequency component from the output of the multiplier 3 and extracts a baseband modulated wave component. The analog-digital conversion circuit 11 samples this baseband modulation component at the symbol period T of the modulated wave, converts it into a digital signal, and inputs it to the branch metric calculation circuit 12. Here, the carrier frequency reproducing circuit 8, the multiplier 3 and the low-pass filter 4 are components of the quasi-synchronous detection circuit 9, and the output signal of the analog-digital conversion circuit 11 corresponds to the sampling value of the quasi-synchronous detection signal. . The branch metric operation circuit 12 inputs the sampling value series of the quasi-synchronized detection signal and the complex symbol series corresponding to the state transition output from the decision circuit 5 via the bus 7 and outputs an estimated error signal serving as an index of carrier synchronization. Output.
The decision circuit 5 receives the square of the estimated error signal as input, performs state estimation, and outputs a complex symbol sequence corresponding to the above-mentioned state transition and a signal decision value. Signal judgment value is output terminal 6
Is output from.
【００２１】図２にブランチメトリック演算回路１２の
構成を示す。入力端子１５から準同期検波信号のサンプ
リング値ｙs (k) が入力される。以下では信号を全て、
同相成分が実部に、直交成分が虚数に対応する複素表示
で表す。ｙs (k) は送信複素シンボルをａ(k) とする
と、 ｙs (k) ＝ａ(k) ｈ(k) ＋ｎ(k) と表現できる。ここで変調方式はＱＡＭ(Quadrature Am
plitude Modulation) 方式とした。ｈ(k) は搬送波成
分、ｎ(k) は雑音成分であり、低域濾波器４を通過した
白色雑音である。FIG. 2 shows the configuration of the branch metric operation circuit 12. The sampling value y s (k) of the quasi-synchronous detection signal is input from the input terminal 15. In the following, all signals
The in-phase component is represented by a real part, and the quadrature component is represented by a complex representation corresponding to an imaginary number. y s (k) can be expressed as y s (k) = a (k) h (k) + n (k) when the transmitted complex symbol is a (k). Here, the modulation method is QAM (Quadrature Am
plitude Modulation) method. h (k) is a carrier component and n (k) is a noise component, which is white noise that has passed through the low-pass filter 4.
【００２２】ｙs (k) は遅延素子１６および１７からな
るシフトレジスタ２７に入力され、Ｔごとに遅延した準
同期検波信号のサンプリング値がシフトレジスタ２７か
ら出力される。準同期検波信号のサンプリング値系列ｙ
s (k) 、ｙs (k−1)、ｙs (k−2)は逆変調回路１８、１
９、２０に入力され、入力端子２８から入力される状態
遷移に対応する複素シンボル系列候補ａm (k) 、ａm (k
−1)、ａm (k−2)で逆変調される。逆変調波信号をｚm
(k) とすると、 ｚm (k) ＝ｙs (k) ／ａm (k) ＝（ａ(k) ／ａm (k) ）ｈ(k) ＋ｎ(k) ／ａm (k) となる。雑音成分のレベルが小さく、ａm (k) がａ(k)
に一致するときｚm (k)は搬送波成分ｈ(k) にほぼ一致
する。現時点をｋとすると、現時点より過去の逆変調波
信号系列ｚm (k−1)、ｚm (k−2)の線形結合は、乗算器
２１、２２および加算回路２３により求められる。乗算
器２１、２２に設定されている線形結合の定数Ｗ1 、Ｗ
2 は、固定しておき時間的に変化させない。ここでの線
形結合は、逆変調波信号の線形予測フィルタリングと等
価である。例えば搬送波成分ｈ(k)が時間的に変化しな
いと仮定するときには、乗算器２１、２２に設定する定
数をすべて１／２にする。すなわち、過去の逆変調波信
号を平均することにより、現時点の逆変調波信号成分を
予測する。搬送波成分ｈ(k) が時間的に変動する場合に
は、過去の逆変調波信号の重み付けを小さくするように
平均して変動に追従できにようにする。例えば、ｚm (k
−k 1 ) の重み付け定数をλk1-1／（１−λ）と設定す
る方法もある。ただし、０＜λ≦１である。Y s (k) is input to the shift register 27 including the delay elements 16 and 17, and the sampling value of the quasi-synchronous detection signal delayed by T is output from the shift register 27. Sampling value series y of quasi-synchronous detection signal
s (k), y s ( k-1), y s (k-2) is the inverse modulation circuit 18,1
The complex symbol sequence candidates a m (k) and a m (k corresponding to the state transitions input to the input terminals 9 and 20 are input.
−1), a m (k−2) is inversely modulated. The inverse modulated wave signal is z m
When (k), z m (k ) = y s (k) / a m (k) = (a (k) / a m (k)) h (k) + n (k) / a m (k) Becomes The noise component level is small and a m (k) is a (k)
Z m (k) substantially matches the carrier component h (k). Assuming that the present time is k, the linear combination of the inverse modulated wave signal sequences z m (k−1) and z m (k−2) past the present time is obtained by the multipliers 21 and 22 and the adder circuit 23. Linear combination constants W 1 and W set in the multipliers 21 and 22
2 is fixed and does not change over time. The linear combination here is equivalent to linear predictive filtering of the inverse modulated wave signal. For example, assuming that the carrier wave component h (k) does not change with time, all the constants set in the multipliers 21 and 22 are halved. That is, by averaging the past inverse modulated wave signals, the present inverse modulated wave signal component is predicted. When the carrier wave component h (k) fluctuates with time, the weighting of the inverse modulation wave signal in the past is reduced so that it can follow the fluctuation by averaging it. For example, z m (k
There is also a method of setting the weighting constant of −k 1 ) as λ k1-1 / (1-λ). However, 0 <λ ≦ 1.
【００２３】減算回路２４は、現時点の逆変調波信号ｚ
m (k) から過去の逆変調波信号の線形結合を差し引き推
定誤差信号を出力する。２乗演算回路２５は推定誤差信
号の２乗を計算し、常に正の値として出力端子２６から
出力する。The subtraction circuit 24 receives the inverse modulated wave signal z at the present time.
The estimation error signal is output by subtracting the linear combination of the past inverse modulated wave signals from m (k). The square calculation circuit 25 calculates the square of the estimated error signal and always outputs it as a positive value from the output terminal 26.
【００２４】次に、判定回路５の動作を説明する。判定
回路５は、最尤系列推定(Maximum Likelihood Sequence
Estimation:MLSE) により状態推定を行い信号判定をす
る。ＭＬＳＥとは、すべての可能性のあるシンボル系列
に対して尤度を計算し、その値がもっとも大きい符号系
列を信号判定値とする推定方法である。シンボル系列が
長くなると、可能性のあるすべてのシンボル系列の数は
指定関数的に増大する。そこで系列数を減らして演算量
を抑えるアルゴリズムとしてビタビアルゴリズムが知ら
れている。判定回路１３は、ビタビアルゴリズムにより
ＭＬＳＥを行う。Next, the operation of the decision circuit 5 will be described. The decision circuit 5 uses the maximum likelihood sequence estimation (Maximum Likelihood Sequence
(Estimation: MLSE) to estimate the state and judge the signal. MLSE is an estimation method in which likelihood is calculated for all possible symbol sequences and the code sequence having the largest value is used as the signal determination value. As the symbol sequence gets longer, the number of all possible symbol sequences grows by a specified function. Therefore, the Viterbi algorithm is known as an algorithm that reduces the number of sequences to reduce the calculation amount. The determination circuit 13 performs MLSE by the Viterbi algorithm.
【００２５】本発明実施例におけるビタビアルゴリズム
についてＢＰＳＫ(Binary Phase Shift Keying) 変調を
例に説明する。まず状態について説明する。考慮する過
去の逆変調波信号は現時点から２Ｔ過去までなので、ａ
m (k-1) 、ａm (k-2) を状態と呼ぶ。この場合、状態数
は２2 ＝４となる。シンボル系列はこの状態を用いて記
述することができる。図３に状態遷移図（トレリス図）
を示す。時点がＫからＫ＋１に進むとき状態が遷移す
る。状態遷移は、ａ( Ｋ＋1 ）に対する複素シンボル候
補ａm （Ｋ＋１）の値に依存するので１つの状態から２
通りの遷移が起きる。図３に示すように、１つの状態か
ら２つの状態へと分岐し、また２つの状態から１つの状
態に合流する。合流する２つの遷移から１つの遷移を選
択するため、状態σS' i-1 からσS i への遷移に対応し
た遷移メトリックＪi ( σS i ，σS' i-1 ）を用いる。
状態σS' i-1 からσS i への遷移における遷移メトリッ
クは、遷移ごとのブランチメトリックＢＲ( σS i ，σ
S' i-1 ）を用いて、 Ｊi ( σS i ，σS' i-1 ）＝Ｊi-1 ( σS' i-1 ）＋ＢＲ
( σS i ，σS' i-1 ） で算出される。ただし、The Viterbi algorithm in the embodiment of the present invention will be described by taking BPSK (Binary Phase Shift Keying) modulation as an example. First, the state will be described. The past inverse modulated wave signals to be considered are from the present time to 2T past, so a
m (k-1) and a m (k-2) are called states. In this case, the number of states is 2 2 = 4. The symbol sequence can be described using this state. Figure 3 State transition diagram (Trellis diagram)
Indicates. The state transitions when the time goes from K to K + 1. Since the state transition depends on the value of the complex symbol candidate a m (K + 1) for a (K + 1), one state changes to 2
Street transitions occur. As shown in FIG. 3, it branches from one state to two states and merges from two states to one state. For selecting one of the transition from the two transitions merge state sigma S 'i-1 transition metric corresponding to a transition to sigma S i from J i (σ S i, σ S' i-1) is used.
The transition metric in the transition from the state σ S ′ i-1 to σ S i is a branch metric BR (σ S i , σ for each transition.
'Using the i-1), J i ( σ S i, σ S' S i-1) = J i-1 (σ S 'i-1) + BR
(Σ S i, σ S ' i-1) is calculated by. However,
【００２６】[0026]
【数１】 （Ｌ＝シフトレジスタ段数）である。Ｊi-1 (
σS' i-1 ) は時点ｉ−１におけるパスメトリックであ
り、尤度に対応している。状態遷移σS' i-1 →σS i に
対する複素シンボル系列候補はａm （ｉ−２）、ａ
m （ｉ−１）、ａm (i) で表される。ビタビアルゴリズ
ムでは、合流する２つの遷移に対応したＪi ( σS i ，
σS' i-1 ) を比較して大きい方の遷移を選択し、その選
択された遷移の遷移メトリックを時点ｉにおけるパスメ
トリックＪi ( σS i ）にする。そして選択された遷移
にリンクする状態の時系列（パス）のみを最尤系列候補
として残す。従って、状態の数だけパスが生き残る。こ
のパスは生き残りパスと呼ばれている。すべての生き残
りパスが過去のある時点で合流するなら、その時点での
状態が決定できるので信号判定を行う。しかし合流しな
いなら信号判定は先送りする。以上この操作を繰り返
す。なお、メモリの制約上、状態の時系列は過去（Ｄ−
Ｌ＋１）Ｔまでしか記憶せず、過去（Ｄ−Ｌ＋１）Ｔの
時点で生き残りパスが合流しないなら現時点で最大尤度
となるパス、つまりパスメトリック最大のパスに基づい
て信号判定を行う。このとき判定される信号は、現時点
からＤＴ遅延したものであり、このＤＴを判定遅延時間
という(G,Ungerboeck,"Adaptive maximum likelihood r
eceiver for carrier-modulated data-transmission sy
stems ,"IEEE Trans,Commun,vol,COM-22,pp,624-636,19
74) 。ただし、Ｄ≧Ｌである。このようにビタビアルゴ
リズムは、シンボル系列候補を状態を用いて表現し、状
態推定を行うことにより信号判定を行う。なお、ビタビ
アルゴリズムの初期の状態は、図４（ｂ）に示したユニ
ークワードに基づき決定する。[Equation 1] (L = number of shift register stages). J i-1 (
σ S ′ i−1 ) is the path metric at the time point i−1, and corresponds to the likelihood. The complex symbol sequence candidate for the state transition σ S ′ i-1 → σ S i is a m (i-2), a
m (i-1), represented by a m (i). In the Viterbi algorithm, J i (σ S i , corresponding to two merging transitions,
σ S ′ i−1 ) is compared and the larger transition is selected, and the transition metric of the selected transition is set to the path metric J i (σ S i ) at the time point i. Then, only the time series (path) in the state linked to the selected transition is left as the maximum likelihood series candidate. Therefore, as many paths as the number of states survive. This pass is called the survival pass. If all surviving paths meet at some point in the past, the state at that point can be determined, and signal determination is performed. However, if they do not merge, the signal determination is postponed. The above operation is repeated. Note that due to memory limitations, the time series of states is past (D-
Only L + 1) T is stored, and if the surviving paths do not join at the time of (D-L + 1) T in the past, the signal determination is performed based on the path having the maximum likelihood at the present time, that is, the path having the maximum path metric. The signal judged at this time is DT delayed from the present time, and this DT is called a judgment delay time (G, Ungerboeck, "Adaptive maximum likelihood r
eceiver for carrier-modulated data-transmission sy
stems, "IEEE Trans, Commun, vol, COM-22, pp, 624-636,19
74). However, D ≧ L. As described above, the Viterbi algorithm expresses a symbol sequence candidate by using a state, and performs signal estimation by performing state estimation. The initial state of the Viterbi algorithm is determined based on the unique word shown in FIG.
【００２７】以上説明したように、本発明は信号判定を
ビタビアルゴリズムに基づいて行い、かつビタビアルゴ
リズムの状態遷移に基づき搬送波成分を予測するので、
搬送波位相同期を行う必要がない。すなわち、搬送波同
期用信号を必要とせず、バーストの伝送効率を上げるこ
とができる。As described above, the present invention performs signal determination based on the Viterbi algorithm and predicts the carrier component based on the state transition of the Viterbi algorithm.
There is no need to perform carrier phase synchronization. That is, it is possible to improve burst transmission efficiency without requiring a carrier synchronization signal.
【００２８】[0028]
【発明の効果】以上説明したように、本発明によれば信
号判定に伴い搬送波位相を予測するので、搬送波位相同
期を行う必要がない。すなわち、通信に用いるバースト
信号に搬送波同期用の情報を必要としないので、バース
ト信号の伝送効率を上げることができるとともに、受信
装置の位相同期回路を不要とすることができる。As described above, according to the present invention, since the carrier phase is predicted in accordance with the signal judgment, it is not necessary to synchronize the carrier phase. That is, since the carrier wave synchronization information is not required for the burst signal used for communication, the transmission efficiency of the burst signal can be improved and the phase synchronization circuit of the receiving device can be eliminated.
【図１】本発明実施例のブロック構成図。FIG. 1 is a block diagram of an embodiment of the present invention.
【図２】ブランチメトリック回路の構成図。FIG. 2 is a block diagram of a branch metric circuit.
【図３】状態遷移図を示す図。FIG. 3 is a diagram showing a state transition diagram.
【図４】従来例装置のブロック構成図およびバースト信
号の構成図。FIG. 4 is a block diagram of a conventional example device and a block diagram of a burst signal.
１、１５、２８ 入力端子 ２ 搬送波同期回路 ３ 乗算器 ４ 低域濾波器 ５ 判定回路 ６、２６ 出力端子 ７ バス ８ 搬送波周波数再生回路 ９ 準同期検波回路 １１ アナログ・ディジタル変換回路 １２ ブランチメトリック演算回路 １６、１７ 遅延素子 １８、１９、２０ 逆変調回路 ２１、２２ 乗算器 ２３ 加算回路 ２４ 減算回路 ２５ ２乗演算回路 ２７ シフトレジスタ 1, 15, 28 Input terminal 2 Carrier wave synchronization circuit 3 Multiplier 4 Low-pass filter 5 Judgment circuit 6, 26 Output terminal 7 Bus 8 Carrier wave frequency reproduction circuit 9 Quasi-synchronous detection circuit 11 Analog-digital conversion circuit 12 Branch metric arithmetic circuit 16, 17 Delay element 18, 19, 20 Inverse modulation circuit 21, 22 Multiplier 23 Adder circuit 24 Subtractor circuit 25 Square arithmetic circuit 27 Shift register
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０４Ｌ 27/38 ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 5 Identification code Internal reference number FI technical display area H04L 27/38
Claims (3)
の入力端子の信号から搬送波周波数を再生する手段と、
この手段により再生された搬送波周波数の信号と前記入
力端子の信号とを乗算する乗算器と、この乗算器の出力
信号が通過する低域濾波器と、この低域濾波器の出力信
号から変調信号を判定する判定回路とを備えた同期検波
回路において、 前記低域濾波器の出力信号をディジタル信号に変換する
アナログ・ディジタル変換回路と、 このアナログ・ディジタル変換回路の出力に対して、前
記判定回路の判定シンボルの系列候補で逆変調を施す逆
変調回路を含む演算回路とを備え、 前記判定回路は、この演算回路の出力電力が小さくなる
ように判定出力を選択する構成であることを特徴とする
同期検波回路。1. An input terminal to which a burst signal arrives, and means for reproducing a carrier frequency from the signal of this input terminal,
A multiplier for multiplying the carrier frequency signal reproduced by this means by the signal at the input terminal, a low-pass filter through which the output signal of the multiplier passes, and a modulation signal from the output signal of the low-pass filter. In the synchronous detection circuit, the analog-digital conversion circuit converts the output signal of the low-pass filter into a digital signal, and the determination circuit for the output of the analog-digital conversion circuit. And an arithmetic circuit including an inverse modulation circuit that performs inverse modulation with a candidate sequence of the determination symbol, wherein the determination circuit is configured to select the determination output so that the output power of the arithmetic circuit becomes small. Synchronous detection circuit.
よる判定回路であり、前記出力電力が最小となるシンボ
ル候補を最尤とする手段を含む請求項１記載の同期検波
回路。2. The synchronous detection circuit according to claim 1, wherein the determination circuit is a determination circuit based on a Viterbi algorithm, and includes means for maximizing a symbol candidate having the smallest output power.
タル変換回路の現時点の出力に対する逆変調回路と、１
または数タイミング前の過去時点の出力に対する逆変調
回路と、その過去時点の出力に対する逆変調回路の出力
の線形結合をその現時点の出力に対する逆変調回路の出
力から差し引く減算回路と、この減算回路の出力を二乗
する回路とを備え、この二乗する回路の出力を前記出力
電力を表す信号とする請求項１または２記載の同期検波
回路。3. The operation circuit includes an inverse modulation circuit for the current output of the analog-digital conversion circuit, and 1
Alternatively, a subtraction circuit for subtracting a linear combination of the output of the inverse modulation circuit with respect to the output of the past time point and the output of the inverse modulation circuit with respect to the output of the past time point from the output of the inverse modulation circuit for the output at the present time point, and this subtraction circuit 3. The synchronous detection circuit according to claim 1, further comprising a circuit for squaring an output, wherein the output of the squaring circuit is a signal representing the output power.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4293359A JP2938289B2 (en) | 1992-10-30 | 1992-10-30 | Synchronous detection circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4293359A JP2938289B2 (en) | 1992-10-30 | 1992-10-30 | Synchronous detection circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06152670A true JPH06152670A (en) | 1994-05-31 |
| JP2938289B2 JP2938289B2 (en) | 1999-08-23 |
Family
ID=17793774
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4293359A Expired - Fee Related JP2938289B2 (en) | 1992-10-30 | 1992-10-30 | Synchronous detection circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2938289B2 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1996000475A1 (en) * | 1994-06-23 | 1996-01-04 | Ntt Mobile Communications Network Inc. | Maximum likelihood decoding and synchronous detecting method |
| WO1996005680A1 (en) * | 1994-08-08 | 1996-02-22 | Ntt Mobile Communications Network Inc. | Dpsk wave linear prediction delay detection method |
-
1992
- 1992-10-30 JP JP4293359A patent/JP2938289B2/en not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1996000475A1 (en) * | 1994-06-23 | 1996-01-04 | Ntt Mobile Communications Network Inc. | Maximum likelihood decoding and synchronous detecting method |
| US5619167A (en) * | 1994-06-23 | 1997-04-08 | Ntt Mobile Communications Network, Inc. | Maximum likelihood decoding coherent detection method |
| CN1088952C (en) * | 1994-06-23 | 2002-08-07 | Ntt移动通信网株式会社 | Maximum likelihood decoding and synchronous detecting method |
| WO1996005680A1 (en) * | 1994-08-08 | 1996-02-22 | Ntt Mobile Communications Network Inc. | Dpsk wave linear prediction delay detection method |
| US5654667A (en) * | 1994-08-08 | 1997-08-05 | Ntt Mobile Communications Network, Inc. | Linear predictive differential detection method for DPSK waves |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2938289B2 (en) | 1999-08-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6944245B2 (en) | Multi-pass interference reduction in a GSM communication system | |
| EP0716513B1 (en) | Diversity receiver in which reception characteristics can be improved | |
| US5774504A (en) | Equalization and decoding for digital communication channel | |
| US7254598B2 (en) | Finite impulse response filter and digital signal receiving apparatus | |
| US6650718B1 (en) | Timing reproducer and demodulator comprising this | |
| EP1042889B1 (en) | Computationally efficient sequence estimation | |
| EP0615347A1 (en) | Adaptative equalizing receiver and maximum likelihood sequence estimation receiver | |
| EP0763286A1 (en) | Diversity receiver for signals with multipath time dispersion | |
| EP1154605B1 (en) | Maximum likelihood decoding coherent detecting method | |
| US5313495A (en) | Demodulator for symbols transmitted over a cellular channel | |
| JPS6341264B2 (en) | ||
| CA2112151C (en) | Digital data demodulating apparatus | |
| EP0789958B1 (en) | Method of, and apparatus for, symbol timing recovery | |
| JP2938289B2 (en) | Synchronous detection circuit | |
| JP3424723B2 (en) | Adaptive equalizer | |
| JP2966673B2 (en) | Diversity type synchronous detection circuit | |
| JP2938297B2 (en) | Synchronous detection circuit | |
| JP2000049881A (en) | Communication system | |
| JPH06216959A (en) | Synchronous detection circuit | |
| Tibenderana et al. | Low-complexity high-performance GFSK receiver with carrier frequency offset correction | |
| KR100438519B1 (en) | Receiving system for estimating a symbol timing forward structure and timing estimating method therefor | |
| JP2000022771A (en) | Reception method in fallback mode and receiver | |
| US6603824B1 (en) | Method for demodulating a carrier wave modulated by a digital symbol sequence | |
| JP2600970B2 (en) | Diversity receiver | |
| JP3167341B2 (en) | Continuous phase modulation signal demodulation circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |