JPH06152065A - Semiconductor light emitting element and its manufacture - Google Patents

Abstract

PURPOSE:To provide a semiinsulating high resistance layer buried structure semiconductor element of easy element manufacturing and its manufacturing method by omitting a process such as manufacturing of a mask with an eaves. CONSTITUTION:In a part of a current constriction layer 7, an etching stopper layer 6 consisting of a semiconductor crystal which enables selective etching to a semiinsulating high resistance InP crystal is provided between a semiinsulating high resistance InP crystal and a substrate 4, and width of a clad layer 8 which has a conductivity type opposite to that of the substrate 4 is larger than the width of an active layer 1.

Description

【発明の詳細な説明】Detailed Description of the Invention

【０００１】[0001]

【産業上の利用分野】本発明は、光伝送用光源としての
高抵抗層埋め込み構造半導体発光素子及びその製造方法
に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor light emitting device having a high resistance layer embedded structure as a light source for optical transmission and a method for manufacturing the same.

【０００２】[0002]

【従来の技術】半絶縁性高抵抗ＩnＰ結晶を埋め込み層
とする高抵抗層埋め込み構造半導体レーザは、素子容量
が小さく、高速変調が可能になることから、大容量光伝
送用光源として重要視されている。この高抵抗層埋め込
み半導体レーザには、素子構造上、又は素子製作上、以
下に述べるような問題点がある。2. Description of the Related Art A semiconductor laser with a high resistance layer embedded structure having a semi-insulating high resistance InP crystal as a buried layer has a small element capacitance and enables high speed modulation, and is therefore regarded as an important light source for large capacity optical transmission. ing. This high resistance layer embedded semiconductor laser has the following problems in terms of device structure or device fabrication.

【０００３】即ち、素子容量低減のためには３μｍ程度
の厚い埋め込み層を必要とするので、この為、埋め込み
層形成時におけるメサストライプの高さもまた３μｍ程
度と高くなり、このような高いメサストライプの両脇
を、半絶縁性高抵抗ＩnＰ結晶の成長が容易である有機
金属気相成長法によって埋め込む場合、図３に示すよう
な異常成長０７や溝０８が発生し、素子の平坦化を実現
することができない。この為、従来メサストライプの形
成工程においては、図４に示すようにマスク０９の両側
に庇０１０を張り出し、異常成長の発生を抑えている
（真田達行ほか，アプライド フィジックス レターズ
vol.51(1987)1054-1056)。That is, since a thick buried layer of about 3 μm is required to reduce the element capacitance, the height of the mesa stripe when forming the buried layer is also increased to about 3 μm, and such a high mesa stripe is formed. If both sides of the are embedded by metalorganic vapor phase epitaxy, which facilitates the growth of semi-insulating high-resistance InP crystals, abnormal growth 07 and grooves 08 as shown in FIG. 3 occur, and the element is flattened. Can not do it. Therefore, in the conventional mesa stripe forming process, as shown in FIG. 4, eaves 010 are projected on both sides of the mask 09 to suppress abnormal growth (Tatsuyuki Sanada et al., Applied Physics Letters).
vol.51 (1987) 1054-1056).

【０００４】[0004]

【発明が解決しようとする課題】しかしながら、図４に
示す庇０１０の形成は、プロセスが複雑となるばかりで
はなく、プロセス工程の途中において庇０１０が破損す
ると、平坦化埋め込みが出来なくなり、素子作製歩留り
を著しく損なうことになる。この為、従来の方法に対し
て、歩留りの高い素子作製プロセスが必要とされてい
た。本発明は、上記従来技術に鑑みてなされたものであ
り、素子作製が容易な構造を備えた半絶縁性高抵抗層埋
め込み構造半導体素子及びその製造方法を提供すること
を目的とする。However, the formation of the eaves 010 shown in FIG. 4 not only complicates the process, but also when the eaves 010 is damaged in the middle of the process step, flattening and embedding cannot be performed, and the device fabrication. The yield will be significantly impaired. Therefore, a device manufacturing process with a high yield is required as compared with the conventional method. The present invention has been made in view of the above-mentioned conventional technique, and an object of the present invention is to provide a semi-insulating high-resistance layer embedded structure semiconductor device having a structure in which the device can be easily manufactured and a manufacturing method thereof.

【０００５】[0005]

【課題を解決するための手段】本発明による半導体発光
素子は、電流阻止層部分において、半絶縁性高抵抗Ｉn
Ｐ結晶と基板との間に、半絶縁性高抵抗ＩnＰ結晶に対
する選択エッチングが可能な半導体結晶からなるエッチ
ングストッパ層を備え、基板と異なる導電型のクラッド
層の幅が活性層幅よりも広い構造であることを主要な特
徴とする。本発明による半導体発光素子の製造方法は、
電流阻止層に対する選択エッチングが可能なエッチング
ストッパ層を素子基板全面に形成し、次いで半絶縁性高
抵抗ＩnＰ結晶を含んだ電流阻止層を全面に形成するこ
とを主要な特徴とする。A semiconductor light emitting device according to the present invention has a semi-insulating high resistance In in a current blocking layer portion.
A structure in which an etching stopper layer made of a semiconductor crystal capable of selective etching with respect to the semi-insulating high-resistance InP crystal is provided between the P crystal and the substrate, and the width of the clad layer having a conductivity type different from that of the substrate is wider than the active layer width. Is the main feature. A method for manufacturing a semiconductor light emitting device according to the present invention comprises:
The main feature is that an etching stopper layer capable of selective etching with respect to the current blocking layer is formed on the entire surface of the element substrate, and then a current blocking layer containing a semi-insulating high resistance InP crystal is formed on the entire surface.

【０００６】[0006]

【実施例】以下、本発明について、図面に示す実施例を
参照して詳細に説明する。図１に本発明の一実施例を示
す。本実施例は、ｎ型基板ＦeドープＩnＰ埋め込み構造
半導体レーザに適用したものである。図１に示すよう
に、ｎ−ＩnＰ基板４上の第１の溝１７内にメサストラ
イプ１３が配置されており、このメサストライプ１３に
おいて、ｎ−ＩnＰバッファ層２、活性層１、ｐ−ＩnＰ
クラッド層３が順に積層されている。活性層１は、発光
波長１．５５μｍに相当するＩnＧaＡsＰ半導体結晶で
ある。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described in detail below with reference to the embodiments shown in the drawings. FIG. 1 shows an embodiment of the present invention. This embodiment is applied to an n-type substrate Fe-doped InP buried structure semiconductor laser. As shown in FIG. 1, the mesa stripe 13 is arranged in the first groove 17 on the n-InP substrate 4, and in the mesa stripe 13, the n-InP buffer layer 2, the active layer 1, and the p-InP are formed.
The clad layer 3 is sequentially stacked. The active layer 1 is an InGaAsP semiconductor crystal having an emission wavelength of 1.55 μm.

【０００７】第１の溝１７内は、ｐ−ＩnＰクラッド層
８とｐ−ＩnＧaＡsからなる電極層９により埋め込まれ
ており、活性層１とｐ−ＩnＰクラッド層８の間は、意
図的にはドーピングしていない半導体層からなる活性層
保護層５によって隔てられている。ｐ−ＩnＰクラッド
層８の幅、即ち、第１の溝１７の幅は、活性層１の幅よ
り広くなっている。The inside of the first groove 17 is filled with the p-InP clad layer 8 and the electrode layer 9 made of p-InGaAs, and the space between the active layer 1 and the p-InP clad layer 8 is intentionally set. It is separated by an active layer protection layer 5 consisting of an undoped semiconductor layer. The width of the p-InP cladding layer 8, that is, the width of the first groove 17 is larger than the width of the active layer 1.

【０００８】第１の溝１７の両側である電流阻止層領域
には、半絶縁性高抵抗ＩnＰ電流阻止層７が配置されて
おり、該半絶縁性高抵抗ＩnＰ電流阻止層７とｎ−ＩnＰ
基板４との間には、半絶縁性高抵抗ＩnＰ結晶に対する
選択エッチング可能な半導体層であるエッチングストッ
パ層６、例えば、発光波長１．１μｍに相当するＩnＧa
ＡsＰ層が配置されている。基板裏面の全面にはｎ型電
極１１が形成されており、素子面上にはｐ型電極１２が
形成されている。A semi-insulating high resistance InP current blocking layer 7 is arranged in the current blocking layer regions on both sides of the first groove 17, and the semi-insulating high resistance InP current blocking layer 7 and the n-InP are stacked.
Between the substrate 4 and the substrate 4, an etching stopper layer 6 which is a semiconductor layer capable of being selectively etched with respect to the semi-insulating high resistance InP crystal, for example, InGa corresponding to an emission wavelength of 1.1 μm.
An AsP layer is arranged. An n-type electrode 11 is formed on the entire back surface of the substrate, and a p-type electrode 12 is formed on the element surface.

【０００９】次に、本実施例の半導体レーザを製造する
工程について、図２（ａ）〜図２（ｇ）を参照して説明
する。先ず、図２（ａ）に示すように、（１１０）面ｎ
型ＩnＰ基板４（キャリア濃度２×１０¹⁸ｃｍ^-3）上
に、Ｓeをドーパントとするｎ−ＩnＰバッファ層２（キ
ャリア濃度１×１０¹⁸ｃｍ^-3、厚さ０．２μｍ）、発光
波長１．５５μｍに相当するノンドープＩnＧaＡsＰ活
性層１（厚さ０．１５μｍ）、Ｚnをドーパントとする
ｐ−ＩnＰクラッド層３（キャリア濃度１×１０¹⁸ｃｍ
^-3、厚さ０．２μｍ）を、減圧有機金属気相成長法によ
り順次積層し、その後、幅約１．５μｍのレジストマス
ク１４を形成する。Next, a process of manufacturing the semiconductor laser of this embodiment will be described with reference to FIGS. 2 (a) to 2 (g). First, as shown in FIG. 2A, the (110) plane n
N-InP buffer layer 2 (carrier concentration 1 × 10 ¹⁸ cm ⁻³ , thickness 0.2 μm) having Se as a dopant on a type InP substrate 4 (carrier concentration 2 × 10 ¹⁸ cm ⁻³ ), emission wavelength 1 0.55 μm non-doped InGaAsP active layer 1 (thickness 0.15 μm), p-InP clad layer 3 with Zn as a dopant (carrier concentration 1 × 10 ¹⁸ cm 2
^-3 , and a thickness of 0.2 μm) are sequentially laminated by a low pressure metal organic vapor phase epitaxy method, and then a resist mask 14 having a width of about 1.5 μm is formed.

【００１０】次に、図２（ｂ）に示すように、このレジ
ストマスク１４をエッチング用マスクとして用い、ドラ
イエッチングによってｎ型基板４までエッチングし、第
１のストライプ状のメサストライプ１３を形成する。レ
ジストマスク１４はその後、除去する。引続き、図２
（ｃ）に示すように、減圧有機金属気相成長装置内にお
いて、６５０℃、２０分加熱することで、第１のメサス
トライプ１３のコーナーにマストランスポートを誘起
し、活性層側面にＩnＰ結晶からなる活性層保護層５を
形成する。Next, as shown in FIG. 2B, the resist mask 14 is used as an etching mask to etch the n-type substrate 4 by dry etching to form a first stripe-shaped mesa stripe 13. . The resist mask 14 is then removed. Continuing, Figure 2
As shown in (c), by heating at 650 ° C. for 20 minutes in a reduced pressure metal organic vapor phase epitaxy apparatus, mass transport is induced at the corner of the first mesa stripe 13 and the InP crystal is formed on the side surface of the active layer. The active layer protective layer 5 consisting of is formed.

【００１１】マストランスポートによって活性層側面を
被覆した後、図２（ｄ）に示すように発光波長１．１μ
ｍのノンドープＩnＧaＡsＰ層（厚さ０．０１μｍ）か
らなるエッチングストッパ層６を、素子基板全面に形成
する。更に、図２（ｅ）に示すように、ＩnＰにＦeをド
ーピングすることで得られる半絶縁性高抵抗ＩnＰ結晶
からなる電流阻止層７を形成する。そして、電流阻止層
７上面の所定の位置に、ＳiＯ₂膜からなる厚さ約０．２
μｍのマスク１０を形成する。このマスク１０には、メ
サストライプ１３の直上において、このメサストライプ
１３の幅、即ち、活性層１の幅により広い開口部が形成
されている。After coating the side surface of the active layer by mass transport, as shown in FIG.
An etching stopper layer 6 made of m non-doped InGaAsP layer (thickness 0.01 μm) is formed on the entire surface of the element substrate. Further, as shown in FIG. 2E, a current blocking layer 7 made of a semi-insulating high-resistance InP crystal obtained by doping InP with Fe is formed. Then, at a predetermined position on the upper surface of the current blocking layer 7, the thickness of the SiO ₂ film is about 0.2.
A μm mask 10 is formed. Immediately above the mesa stripe 13, an opening wider than the width of the mesa stripe 13, that is, the width of the active layer 1 is formed in the mask 10.

【００１２】その後、図２（ｆ）に示すように、マスク
１０の開口部を通じて塩酸系エッチング液により、電流
阻止層７をエッチングストッパ層６までエッチングし、
第２の溝１５を形成する。この塩酸系エッチング液は、
ＩnＰ結晶よりなる電流阻止層７をエッチングすること
ができるが、ＩnＧaＡsＰ結晶であるエッチングストッ
パ層６をエッチングすることができない選択エッチング
液である。After that, as shown in FIG. 2F, the current blocking layer 7 is etched to the etching stopper layer 6 with a hydrochloric acid-based etching solution through the opening of the mask 10.
The second groove 15 is formed. This hydrochloric acid-based etching solution
It is a selective etching solution that can etch the current blocking layer 7 made of InP crystal, but cannot etch the etching stopper layer 6 made of InGaAsP crystal.

【００１３】引続き、図２（ｇ）に示すように、硫酸系
エッチング液により、第２の溝底面に露出したＩnＧaＡ
sＰエッチングストッパ層１６をエッチングすること
で、第１のメサストライプ１３の露出した第１の溝１７
を形成する。この硫酸系エッチング液は、ＩnＧaＡsＰ
結晶であるエッチングストッパ層１６をエッチングする
ことができるが、ＩnＰ結晶はエッチングすることがで
きない選択エッチング液である。Subsequently, as shown in FIG. 2 (g), the InGaA exposed on the bottom surface of the second groove by a sulfuric acid-based etching solution.
By etching the sP etching stopper layer 16, the exposed first groove 17 of the first mesa stripe 13 is formed.
To form. This sulfuric acid-based etching solution is used as InGaAsP
Although the etching stopper layer 16 which is a crystal can be etched, the InP crystal is a selective etching solution which cannot be etched.

【００１４】その後、第１の溝１７をｐ−ＩnＰクラッ
ド層８（キャリア濃度５×１０¹⁷ｃｍ^-3）及びｐ−Ｉn
ＧaＡs電極層９（キャリア濃度３×１０¹⁸ｃｍ^-3）によ
って埋め込み、素子全体を平坦化する。最後に、ｐ型電
極１２とｎ型電極１１を形成し、個々のチップに切り出
すことで、図１に示す構造の半導体レーザを得た。製作
された半導体レーザの室温における特性は、発振閾値電
流１５ｍＡ、最高出力は１０ｍＷであり、変調強度が３
ｄＢ低下する遮断周波数は１３ＧＨｚであった。Thereafter, the first groove 17 is formed in the p-InP cladding layer 8 (carrier concentration 5 × 10 ¹⁷ cm ^-3 ) and p-In.
The GaAs electrode layer 9 (carrier concentration 3 × 10 ¹⁸ cm ⁻³ ) is embedded to flatten the entire device. Finally, a p-type electrode 12 and an n-type electrode 11 were formed and cut into individual chips to obtain a semiconductor laser having the structure shown in FIG. The characteristics of the manufactured semiconductor laser at room temperature are that the oscillation threshold current is 15 mA, the maximum output is 10 mW, and the modulation intensity is 3
The cut-off frequency at which the dB was lowered was 13 GHz.

【００１５】従来の高抵抗層埋め込み構造半導体レーザ
では、活性層を含むメサストライプを先ず形成し、その
後、メサストライプの両脇に電流阻止層を平坦化形成し
ていた。この場合、素子容量低減のため埋め込み層を厚
くすると、埋め込み層形成時におけるメサストライプの
高さが高くなる。このような高いメサストライプの両脇
を、半絶縁性結晶であるＦeドープＩnＰ結晶の成長が容
易な有機金属気相成長法によって平坦に埋め込もうとす
ると、選択成長用マスクに庇を設ける必要が生じ、プロ
セス等が複雑であった。In the conventional high resistance layer embedded structure semiconductor laser, a mesa stripe including an active layer is first formed, and then a current blocking layer is flattened on both sides of the mesa stripe. In this case, if the buried layer is made thick to reduce the element capacitance, the height of the mesa stripe at the time of forming the buried layer becomes high. When both sides of such a high mesa stripe are to be flatly embedded by a metal organic chemical vapor deposition method in which a Fe-doped InP crystal which is a semi-insulating crystal can be easily grown, it is necessary to provide an eaves for a selective growth mask. Occurred and the process was complicated.

【００１６】これに対して、本発明では、低いメサスト
ライプ１３を形成後、電流阻止層７に対する選択エッチ
ングが可能なエッチングストッパ層６を素子基板全面に
形成し、次いで半絶縁性高抵抗ＩnＰ結晶を含んだ電流
阻止層７を全面に形成し、引続き電流注入領域に相当す
る場所に溝１５を形成し、導電性クラッド層８並びに電
極層９によって溝１７を埋め、素子全体を平坦化する。
従って、本発明では、メサストライプ側面への半絶縁性
高抵抗ＩnＰ結晶の埋め込み成長が不要となるため、庇
を備えたマスクの形成といった複雑なプロセスが不要と
なり、素子製作歩留りの向上が期待できる。On the other hand, in the present invention, after the low mesa stripe 13 is formed, the etching stopper layer 6 capable of selective etching with respect to the current blocking layer 7 is formed on the entire surface of the element substrate, and then the semi-insulating high resistance InP crystal is formed. The current blocking layer 7 containing is formed over the entire surface, the groove 15 is subsequently formed at a position corresponding to the current injection region, and the groove 17 is filled with the conductive cladding layer 8 and the electrode layer 9 to flatten the entire device.
Therefore, in the present invention, it is not necessary to grow the semi-insulating high-resistance InP crystal on the side surface of the mesa stripe, so that a complicated process such as formation of a mask having an eave is not necessary, and an improvement in device manufacturing yield can be expected. .

【００１７】尚、本実施例では、活性層としてＩnＧaＡ
sＰ半導体層のみからなるものについて述べたが、本発
明はこれに限るものではない。例えば、多重量子井戸構
造や歪層超格子など複数の半導体層から構成される活性
層を備えた半導体レーザの場合、回折格子を備えた半導
体レーザの場合においても、本実施例と同様な構造の高
抵抗層埋め込み構造半導体レーザを得ることができる。
更に、本実施例では、エッチングによって共振器構造を
作成している場合について述べたが、選択成長によって
作製される共振器構造に対しても本実施例と同様な構造
の高抵抗層埋め込み構造半導体レーザを得ることができ
る。In this embodiment, the active layer is InGaAs.
Although the sP semiconductor layer alone has been described, the present invention is not limited to this. For example, in the case of a semiconductor laser provided with an active layer composed of a plurality of semiconductor layers such as a multiple quantum well structure and a strained layer superlattice, even in the case of a semiconductor laser provided with a diffraction grating, a structure similar to that of this embodiment is obtained. A high-resistance layer-embedded structure semiconductor laser can be obtained.
Further, although the case where the resonator structure is formed by etching is described in the present embodiment, a high resistance layer embedded structure semiconductor having a structure similar to that of the present embodiment is applied to the resonator structure formed by selective growth. A laser can be obtained.

【００１８】[0018]

【発明の効果】以上、実施例に基づいて具体的に説明し
たように、本発明では、埋め込み構造半導体レーザを作
製する際、半絶縁性高抵抗層に対する選択エッチングが
可能なエッチングストッパ層を素子基板全体に形成した
後、半絶縁性高抵抗層からなる電流阻止層を全面に形成
した。そして、電流注入領域に相当する領域に溝を形成
し、導電性クラッド層並びに電極層を埋め込み形成し
た。この方法では、異常成長することなく素子の平坦化
が可能となり、厚い半絶縁性高抵抗層を備えた埋め込み
構造半導体レーザを作製することができた。この為、従
来厚い埋め込み層の形成に必要であった庇を備えたマス
クの作製といったプロセスが省略され、素子作製が容易
となると共に素子作製中における庇の破損といった問題
がなくなり、素子作製歩留りが著しく向上した。As described above in detail with reference to the embodiments, in the present invention, when a buried structure semiconductor laser is manufactured, an etching stopper layer capable of selectively etching a semi-insulating high resistance layer is used as an element. After forming on the entire substrate, a current blocking layer made of a semi-insulating high resistance layer was formed on the entire surface. Then, a groove was formed in a region corresponding to the current injection region, and the conductive clad layer and the electrode layer were embedded and formed. According to this method, the element can be flattened without abnormal growth, and a buried structure semiconductor laser having a thick semi-insulating high resistance layer can be manufactured. Therefore, the process of manufacturing a mask provided with an eave, which was conventionally required to form a thick buried layer, is omitted, the device is easily manufactured, and the problem of damage to the eaves during device manufacture is eliminated, and the device manufacturing yield is improved. Significantly improved.

【図面の簡単な説明】[Brief description of drawings]

【図１】本発明の一実施例に係る半絶縁性高抵抗層埋め
込み半導体レーザの断面図である。FIG. 1 is a cross-sectional view of a semi-insulating high resistance layer embedded semiconductor laser according to an embodiment of the present invention.

【図２】同図（ａ）〜（ｇ）は、上記実施例に係る半導
体レーザの製造工程を示す断面図である。2A to 2G are cross-sectional views showing a manufacturing process of the semiconductor laser according to the above-described embodiment.

【図３】庇のないマスクでメサストライプの両側を埋め
込んだ場合を示す断面図である。FIG. 3 is a cross-sectional view showing a case where both sides of a mesa stripe are filled with a mask without an eaves.

【図４】平坦化埋め込み成長のために必要な庇を備えた
マスクを有するメサストライプの断面図である。FIG. 4 is a cross-sectional view of a mesa stripe having a mask with an eave required for planarization buried growth.

【符号の説明】[Explanation of symbols]

１ 活性層（ＩnＧaＡsＰ半導体結晶） ２ ｎ−ＩnＰバッファ層 ３ ｐ−ＩnＰクラッド層 ４ ｎ−ＩnＰ基板 ５ 活性層保護層（ＩnＰ結晶） ６ エッチングストッパ層（ＩnＧaＡsＰ層） ７ 電流阻止層（半絶縁性高抵抗ＩnＰ結晶） ８ ｐ−ＩnＰクラッド層 ９ 電極層（ｐ−ＩnＧaＡs） １０ マスク（ＳiＯ₂膜） １１ ｎ型電極 １２ ｐ型電極 １３ 第１のメサストライプ １４ レジストマスク １５ 第２の溝 １６ 第２の溝底面に露出したエッチングストッパ層
（ＩnＧaＡsＰ層） １７ 第１の溝1 active layer (InGaAsP semiconductor crystal) 2 n-InP buffer layer 3 p-InP clad layer 4 n-InP substrate 5 active layer protective layer (InP crystal) 6 etching stopper layer (InGaAsP layer) 7 current blocking layer (semi-insulating) High resistance InP crystal) 8 p-InP clad layer 9 Electrode layer (p-InGaAs) 10 Mask (SiO ₂ film) 11 n-type electrode 12 p-type electrode 13 First mesa stripe 14 Resist mask 15 Second groove 16 No. 2 Etching stopper layer (InGaAsP layer) exposed on the bottom of the groove 17 First groove

Claims (2)

【特許請求の範囲】[Claims] 【請求項１】 第１の導電型を有する半導体基板と、該
基板上に配置され、第１の導電型を有するバッファ層、
活性層及び第２の導電型を有するクラッド層を含むスト
ライプ状に形成されたメサストライプと、半絶縁性高抵
抗層を少なくとも有する電流阻止層が前記メサストライ
プの両側面に配置される半導体発光素子において、前記
電流阻止層内の半絶縁性高抵抗層と前記半導体基板との
間に、前記半絶縁性高抵抗層に対する選択エッチングが
可能な半導体層からなるエッチングストッパ層を有し、
前記活性層の幅よりも広幅の第２の導電型を有するクラ
ッド層を有することを特徴とする半導体発光素子。1. A semiconductor substrate having a first conductivity type, a buffer layer disposed on the substrate and having a first conductivity type,
A semiconductor light emitting device in which a mesa stripe formed in a stripe shape including an active layer and a clad layer having a second conductivity type, and a current blocking layer having at least a semi-insulating high resistance layer are arranged on both sides of the mesa stripe. In, between the semi-insulating high resistance layer in the current blocking layer and the semiconductor substrate, an etching stopper layer comprising a semiconductor layer capable of selective etching to the semi-insulating high resistance layer,
A semiconductor light emitting device having a clad layer having a second conductivity type wider than the width of the active layer. 【請求項２】 第１の導電型を有する半導体基板上に、
少なくとも第１の導電型を有するバッファ層、活性層、
第２の導電型を有するバッファ層を順に積層して積層体
を形成する工程と、前記積層体に上に、所定の形状のマ
スクを形成する工程と、前記マスクを介して、少なくと
も前記活性層までエッチングし、メサストライプを形成
する工程と、前記メサストライプ上に形成されたマスク
を除去する工程と、前記メサストライプを備えた半導体
基板全面に、半絶縁性高抵抗層と選択エッチングが可能
な半導体層からなるエッチングストッパ層を形成する工
程と、引続き、半絶縁性高抵抗層を少なくとも有する電
流阻止層を形成する工程と、前記電流阻止層上におい
て、所定の形状のマスクを形成する工程と、前記マスク
を介して、電流阻止層のみを選択的にエッチングし、溝
を形成する工程と、メサストライプ上に残存するエッチ
ングストッパ層を除去する工程と、前記溝内を、第２の
導電型を有するクラッド層並びに電極層によって埋め込
み素子全体を平坦化する工程と、からなることを特徴と
する半導体発光素子の製造方法。2. On a semiconductor substrate having a first conductivity type,
A buffer layer having at least a first conductivity type, an active layer,
A step of sequentially stacking buffer layers having a second conductivity type to form a stacked body; a step of forming a mask having a predetermined shape on the stacked body; and at least the active layer through the mask. To form a mesa stripe, a step of removing a mask formed on the mesa stripe, and a semi-insulating high resistance layer and selective etching can be performed on the entire surface of the semiconductor substrate having the mesa stripe. A step of forming an etching stopper layer made of a semiconductor layer, a step of subsequently forming a current blocking layer having at least a semi-insulating high resistance layer, and a step of forming a mask having a predetermined shape on the current blocking layer. The step of selectively etching only the current blocking layer through the mask to form a groove and the etching stopper layer remaining on the mesa stripe are removed. Step and, the groove, the method of manufacturing a semiconductor light emitting element characterized planarizing the entire embedded device by a cladding layer and the electrode layer having a second conductivity type, in that it consists of.