JPH06151902A - 固体撮像装置 - Google Patents

固体撮像装置

Info

Publication number
JPH06151902A
JPH06151902A JP4294980A JP29498092A JPH06151902A JP H06151902 A JPH06151902 A JP H06151902A JP 4294980 A JP4294980 A JP 4294980A JP 29498092 A JP29498092 A JP 29498092A JP H06151902 A JPH06151902 A JP H06151902A
Authority
JP
Japan
Prior art keywords
semiconductor chip
adhesive
substrate surface
ceramic package
solid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4294980A
Other languages
English (en)
Inventor
Hideyo Nozaki
英世 野崎
Masanori Omae
昌軌 大前
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Priority to JP4294980A priority Critical patent/JPH06151902A/ja
Publication of JPH06151902A publication Critical patent/JPH06151902A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16195Flat cap [not enclosing an internal cavity]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

(57)【要約】 【目的】 接着剤が半導体チップに及ぼす膨張応力を抑
制し、画像歪みの発生を防止する。 【構成】 半導体チップ3をダイボンドするセラミック
パッケージ1の基板面2に半導体チップ3の外形寸法よ
り小さい丸型の凹み8を設け、その上に接着剤4により
半導体チップ3をダイボンドしている。そして、半導体
チップ3とボンディングリード7を金属ワイヤ5によっ
て接続し、接着剤付き封止ガラス6でセラミックパッケ
ージ1に蓋をしている。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、固体撮像装置に関す
るものである。
【0002】
【従来の技術】固体撮像装置はパッケージの基準面に対
するチップの傾斜による焦点ズレを防止し、接着性を向
上するために基板面の平坦性を要求されている。以下に
従来の固体撮像装置について説明する。図3は従来の固
体撮像装置の総組立断面図を示すものである。図3にお
いて、1はセラミックパッケージ、2は半導体チップ3
をダイボンドする基板面、4は接着剤、5は金属ワイ
ヤ、6は接着剤付き封止ガラス、7はボンディングリー
ドである。
【0003】この従来の固体撮像装置の組立方法は、ま
ず半導体チップ3を、セラミックパッケージ1の基板面
2に滴下した接着剤4によって接着する。ここで使用す
る接着剤4は、熱硬化性のものが一般的である。次に、
金属ワイヤ5で半導体チップ3とボンディングリード7
を接続する。これにより、電気的にセラミックパッケー
ジ1と半導体チップ3が接続される。その後、接着剤付
き封止ガラス6によりセラミックパッケージ1を封止す
る。ここで使用する接着剤付き封止ガラス6の接着剤も
同様に熱硬化性の接着剤である。
【0004】
【発明が解決しようとする課題】上記従来の構成では、
セラミックパッケージ1の基板面2が平坦な構造である
ために、組立時に、半導体チップ3の接着後の熱硬化を
含むそれ以降の熱処理によって、接着剤4から半導体チ
ップ3へ押し上げ方向の応力が作用する。すなわち、ま
ず、半導体チップ3をセラミックパッケージ1に接着剤
4で接着するが、その後の接着剤硬化の際に接着剤4の
熱膨張により、半導体チップ3に押し上げ方向の応力が
作用する。次にワイヤボンディングの際にも、加熱方式
の方法で行えば同様に応力が接着剤4から半導体チップ
3に作用する。最後に接着剤付き封止ガラス6を熱硬化
する際にも同様の応力が半導体チップ3に接着剤4から
作用する。そのほか半導体チップ3をセラミックパッケ
ージ1に接着剤4で接着した以降での熱処理は、すべて
接着剤4から応力が半導体チップ3に作用する。この接
着剤4の熱膨張による半導体チップ3へ働く押し上げ方
向の応力により、半導体チップ3の表面に歪みを発生さ
せて、半導体チップ3の結晶的欠陥および固体撮像装置
特有の画像歪み現象を発生させるという問題があった。
【0005】この発明の目的は、上記従来の問題を解決
するもので、接着剤が半導体チップに及ぼす膨張応力を
抑制し、画像歪みの発生しない固体撮像装置を提供する
ことである。
【0006】
【課題を解決するための手段】この目的を達成するため
にこの発明の固体撮像装置は、半導体チップをダイボン
ドするパッケージの基板面に半導体チップの外形寸法よ
り小さい凹みを設け、その上に接着剤により半導体チッ
プをダイボンドしている。
【0007】
【作用】この発明の構成によれば、パッケージの基板面
に凹みを設け、その上に接着剤により半導体チップをダ
イボンドしたことにより、接着剤の熱硬化時等における
接着剤の膨張により発生する応力は凹みの中に吸収され
るため、接着剤が半導体チップに及ぼす膨張応力を抑制
でき、半導体チップの表面に歪みを生じるのを防止する
ことができる。
【0008】
【実施例】以下この発明の一実施例について、図面を参
照しながら説明する。図1はこの発明の一実施例の固体
撮像装置の総組立断面図である。図1において、1はセ
ラミックパッケージ、2は半導体チップ3をダイボンド
する基板面、4は半導体チップ3とセラミックパッケー
ジ1を接着する接着剤、5は金属ワイヤ、6は接着剤付
き封止ガラス、7はボンディングリード、8は基板面2
につくられた丸型の凹みである。なお、図2はセラミッ
クパッケージ1の斜視図である。
【0009】この固体撮像装置は、半導体チップ3をダ
イボンドするセラミックパッケージ1の基板面2に半導
体チップ3の外形寸法より小さい丸型の凹み8を設け、
その上に接着剤4により半導体チップ3をダイボンドし
ている。そして、半導体チップ3とボンディングリード
7を金属ワイヤ5によって接続し、接着剤付き封止ガラ
ス6でセラミックパッケージ1に蓋をしている。
【0010】以上のように構成される固体撮像装置の組
立時の作用について説明する。まず、セラミックパッケ
ージ1の基板面2に設けられた凹み8に接着剤4を充填
する。そこへ半導体チップ3をのせる。その際、接着剤
4は基板面2に設けられた丸型の凹み8からはみ出す
が、半導体チップ3は基板面2に設けられた凹み8と基
板面2のエッジ部で位置規制されることになり、半導体
チップ3の傾斜による焦点ズレについても従来レベルに
できる。
【0011】次に、熱処理により接着剤4を硬化させ
る。その際に、接着剤4の熱膨張による半導体チップ3
へ働く押し上げ方向の応力は、基板面2に設けられた丸
型の凹み8の中で吸収され、半導体チップ3には直接応
力が作用しない。以降の組立においても同様に接着剤4
の熱膨張から半導体チップ3へ働く押し上げ方向の応力
は基板面2に設けられた丸型の凹み8の中で吸収される
ことになり、半導体チップ3には直接応力が作用しな
い。
【0012】以上のようにこの実施例によれば、セラミ
ックパッケージ1の基板面2に半導体チップ3の外形寸
法より小さい凹み8を設け、その上に接着剤4により半
導体チップ3をダイボンドしたことにより、接着剤4の
熱硬化時等における接着剤4の膨張により発生する応力
は凹み8の中に吸収されるため、接着剤4が半導体チッ
プ3に及ぼす膨張応力を抑制し、半導体チップ3の表面
に歪みが生じるのを防止することができ、画像歪みの発
生しない優れた固体撮像装置を実現できる。なお、凹み
8の深さは、従来の平坦な基板面で構成した場合のチッ
プ表面の歪み量を求め、それを解消できる深さを設定す
る。
【0013】なお、この実施例では基板面2に設けられ
た凹み8を丸型としたが、丸型の代わりに角型としても
よい。ただし角型の場合も半導体チップ3の外形寸法よ
り小さく設定する。
【0014】
【発明の効果】以上のようにこの発明は、パッケージの
基板面に半導体チップの外形寸法より小さい凹みを設
け、その上に接着剤により半導体チップをダイボンドし
たことにより、接着剤の熱硬化時等における接着剤の膨
張により発生する応力は凹みの中に吸収されるため、接
着剤が半導体チップに及ぼす膨張応力を抑制し、半導体
チップの表面に歪みが生じるのを防止することができ、
画像歪みの発生しない優れた固体撮像装置を実現できる
ものである。
【図面の簡単な説明】
【図1】この発明の一実施例の固体撮像装置の総組立断
面図である。
【図2】この発明の一実施例の固体撮像装置のセラミッ
クパッケージの斜視図である。
【図3】従来の固体撮像装置の総組立断面図である。
【符号の説明】
1 セラミックパッケージ 2 基板面 3 半導体チップ 4 接着剤 8 凹み

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 パッケージの基板面に接着剤により半導
    体チップをダイボンドした固体撮像装置であって、 前記半導体チップをダイボンドするパッケージの基板面
    に前記半導体チップの外形寸法より小さい凹みを設けた
    ことを特徴とする固体撮像装置。
JP4294980A 1992-11-04 1992-11-04 固体撮像装置 Pending JPH06151902A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4294980A JPH06151902A (ja) 1992-11-04 1992-11-04 固体撮像装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4294980A JPH06151902A (ja) 1992-11-04 1992-11-04 固体撮像装置

Publications (1)

Publication Number Publication Date
JPH06151902A true JPH06151902A (ja) 1994-05-31

Family

ID=17814799

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4294980A Pending JPH06151902A (ja) 1992-11-04 1992-11-04 固体撮像装置

Country Status (1)

Country Link
JP (1) JPH06151902A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007227673A (ja) * 2006-02-23 2007-09-06 Olympus Imaging Corp 撮像装置
CN113611753A (zh) * 2021-07-20 2021-11-05 东莞先导先进科技有限公司 一种红外探测器封装结构及封装方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007227673A (ja) * 2006-02-23 2007-09-06 Olympus Imaging Corp 撮像装置
CN113611753A (zh) * 2021-07-20 2021-11-05 东莞先导先进科技有限公司 一种红外探测器封装结构及封装方法
CN113611753B (zh) * 2021-07-20 2024-05-28 东莞先导先进科技有限公司 一种红外探测器封装结构及封装方法

Similar Documents

Publication Publication Date Title
JP3034814B2 (ja) リードフレーム構造及び半導体装置の製造方法
JP2795788B2 (ja) 半導体チップの実装方法
WO2011042982A1 (ja) 半導体装置の製造方法
JPH11204552A (ja) 半導体装置のパッケージ方法および半導体装置
US20130214402A1 (en) Semiconductor package and method for manufacturing the same
KR20010014930A (ko) 반도체장치
US20070178627A1 (en) Flip-chip semiconductor device and method for fabricating the same
JP2586344B2 (ja) キャリアフィルム
JP2001110926A (ja) フリップチップパッケージ
JP2006100752A (ja) 回路装置およびその製造方法
US11211262B2 (en) Electronic apparatus having inter-chip stiffener
JPH06151902A (ja) 固体撮像装置
JPH10112515A (ja) ボールグリッドアレイ半導体装置及びその製造方法
JPH1056110A (ja) 半導体用プラスチックパッケージと半導体装置
JP2836219B2 (ja) 樹脂封止型半導体パッケージ
JPH06302727A (ja) 半導体集積回路装置
JPH11214576A (ja) 半導体チップ搭載用パッケージ
JP3194159B2 (ja) 半導体装置およびその製造方法
JPS6360533B2 (ja)
JPS59117250A (ja) 半導体装置
JPH05136303A (ja) 電子デバイス用ヒートシンク
JPH05299569A (ja) リードフレームおよびそれを用いた樹脂封止型半導体装置
JP2002026068A (ja) 固体撮像装置の製造方法及び製造装置
JPH0658922B2 (ja) 半導体装置
JP4071121B2 (ja) 半導体装置