JPH06151552A - 半導体製造装置およびそれを用いた半導体製造方法 - Google Patents

半導体製造装置およびそれを用いた半導体製造方法

Info

Publication number
JPH06151552A
JPH06151552A JP29899892A JP29899892A JPH06151552A JP H06151552 A JPH06151552 A JP H06151552A JP 29899892 A JP29899892 A JP 29899892A JP 29899892 A JP29899892 A JP 29899892A JP H06151552 A JPH06151552 A JP H06151552A
Authority
JP
Japan
Prior art keywords
chamber
inspection
wafer
semiconductor wafer
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP29899892A
Other languages
English (en)
Inventor
Katsuhiko Ishikawa
勝彦 石川
Yoshikazu Tanabe
義和 田辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP29899892A priority Critical patent/JPH06151552A/ja
Publication of JPH06151552A publication Critical patent/JPH06151552A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

(57)【要約】 【目的】 マルチチャンバ装置において、半導体ウエハ
を外部に取り出すことなく検査可能とする。 【構成】 半導体集積回路装置の製造工程において用い
るマルチチャンバ装置1において、ウエハ搬送チャンバ
2の外周に、半導体ウエハの検査を行う機能を有する検
査チャンバ8を設け、半導体ウエハに対する処理および
検査を一貫して行うことが可能な構造とした。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体製造装置および
それを用いた半導体製造技術に関し、装置本体に複数の
プロセスチャンバを有するマルチチャンバ装置に適用し
て有効な技術に関するものである。
【0002】
【従来の技術】マルチチャンバ装置は、今後の半導体製
造装置の発展形態の1つとして、1980年代の後半頃
から、国内外の半導体装置メーカから堤案され、製作さ
れている。これは、マルチチャンバ装置が、以下に示す
ような優れた特徴を有するからである。
【0003】(1)マルチチャンバ装置は、真空または
不活性ガス雰囲気中において半導体ウエハの一貫処理を
行うことができ、各層の形成に際し外界からの汚染等を
防ぐことができるので、半導体集積回路装置の品質の向
上および安定化を図ることが可能である。
【0004】(2)マルチチャンバ装置は、装置本体内
での一貫処理が可能なので、半導体ウエハを搬送するの
に要する時間を短くすることができ、全体として製造時
間を短縮することが可能である。
【0005】(3)マルチチャンバ装置は、新プロセス
に対応する際、装置全体を新規に製造し直すのではな
く、ウエハ搬送室、ロードロック室等は従来のものをそ
のまま用い、変更を必要とするプロセスチャンバだけを
新規に製作し直せば良い。
【0006】このため、新プロセスに対応可能なマルチ
チャンバ装置を比較的短時間で製造でき、新プロセスの
導入に迅速に対応することが可能である。また、新プロ
セスに対応可能なマルチチャンバ装置の製造費用を比較
的低く抑えることができ、新プロセスの導入に比較的安
価に対応することが可能である。
【0007】ところで、従来のマルチチャンバ装置は、
例えばウエハ搬送チャンバと、その周囲に設置された複
数台のプロセスチャンバと、ウエハ搬送チャンバの周囲
に各1式ずつ設置されたローダおよびアンローダとから
構成されていた。
【0008】ウエハ搬送チャンバは、室内に設置された
ウエハ搬送ロボットによって半導体ウエハを所定のプロ
セスチャンバ等に搬送するための構成部である。プロセ
スチャンバは、半導体ウエハに対して、例えば薄膜形成
等のような所定の処理を施すための構成部である。
【0009】なお、マルチチャンバ装置については、例
えば株式会社プレスジャーナル、1990年8月20日
発行、「月刊 セミコンダクタワールド(Semiconductor
World) 1990年9月号」P103〜P139に記載
があり、半導体製造プロセスにおけるマルチチャンバ装
置の重要性等について説明されている。
【0010】
【発明が解決しようとする課題】ところで、半導体集積
回路装置の製造プロセスにおいては、半導体集積回路装
置の信頼性や歩留りを向上させる等のような観点から製
造処理だけでなく検査も行う必要がある。特に、複数台
のマルチチャンバ装置を搬送室を介して接続した場合に
は、一貫処理工程が長くなるので、途中、必ず検査工程
が必要になる。
【0011】ところが、上記従来のマルチチャンバ装置
においては、装置内に半導体ウエハの検査を行うための
検査部を設置することについての考慮がなされていなか
った。すなわち、従来のマルチチャンバ装置において
は、検査工程をも含めた一貫処理が行えなかった。
【0012】このため、従来は、検査を行う場合、一
旦、半導体ウエハをマルチチャンバ装置の外部に取り出
さなければならなかった。しかし、そのようにすると、
例えば外気によって半導体ウエハが汚染されたり、半導
体ウエハ上に自然酸化膜が形成され、膜質が劣化した
り、素子を構成する膜の厚さが規定値と異なってしまっ
たりする不具合が生じ、半導体集積回路装置の信頼性お
よび歩留りが低下する問題があった。
【0013】本発明は上記課題に着目してなされたもの
であり、その目的は、複数のプロセスチャンバを有する
半導体製造装置において、半導体ウエハを外部に取り出
すことなく検査することのできる技術を提供することに
ある。
【0014】本発明の前記ならびにその他の目的と新規
な特徴は、明細書の記述および添付図面から明らかにな
るであろう。
【0015】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
【0016】すなわち、請求項1記載の発明は、半導体
ウエハに対して所定の処理を施す複数のプロセスチャン
バと、前記プロセスチャンバとは別に1台以上設けら
れ、かつ、前記半導体ウエハに対して1以上のプロセス
評価を行うための検査機能を備える検査チャンバと、前
記半導体ウエハを前記プロセスチャンバおよび前記検査
チャンバに搬送するための搬送機能を備えるウエハ搬送
チャンバとを設けた半導体製造装置構造とするものであ
る。
【0017】請求項2記載の発明は、前記検査チャンバ
における検査結果に基づいて、前記半導体ウエハを搬送
すべきプロセスチャンバを判断し、かつ、その判断結果
を前記ウエハ搬送室の搬送制御部に伝送するとともに、
搬送対象のプロセスチャンバにおける半導体ウエハの処
理条件を設定し、かつ、その設定結果を搬送対象のプロ
セスチャンバの処理制御部に伝送するための主制御部を
設けた半導体製造装置構造とするものである。
【0018】請求項4記載の発明は、半導体ウエハに対
して所定の処理を施す複数のプロセスチャンバと、半導
体ウエハを搬送するための搬送機能を備えるウエハ搬送
チャンバとを設けた複数の装置本体を、連結チャンバを
介して連結するとともに、前記連結チャンバに、前記半
導体ウエハに対して1以上のプロセス評価を行うための
検査機能を持たせた半導体製造装置構造とするものであ
る。
【0019】
【作用】上記した請求項1記載の発明によれば、複数の
プロセスチャンバを有する半導体製造装置において、検
査工程をも含めた自動一貫処理が可能となる。すなわ
ち、当該半導体製造装置において、半導体ウエハを外部
に取り出すことなく検査することが可能となる。
【0020】上記した請求項2記載の発明によれば、検
査工程および検査工程によって判明した誤り部分の修正
工程等をも含めた自動一貫処理が可能となる。
【0021】上記した請求項4記載の発明によれば、半
導体ウエハを連結チャンバを通じて搬送する際に同時に
検査を行うことができるので、連結チャンバに検査機能
を持たせない場合に比べて、当該半導体製造装置による
半導体集積回路装置の全体としての製造時間を短縮する
ことが可能となる。
【0022】
【実施例1】図1は本発明の一実施例である半導体製造
装置の説明図、図2は検査チャンバの説明図、図3は半
導体製造方法のフロー図、図4,図6〜図8は所定工程
時の半導体製造装置における半導体ウエハの位置と半導
体ウエハ断面構造とを示した説明図、図5はプロセスチ
ャンバと搬送チャンバとの間における半導体ウエハの搬
送方法の説明図である。
【0023】図1に示す本実施例1のマルチチャンバ装
置(半導体製造装置)1は、例えば半導体ウエハ(図1
には図示せず)の洗浄、酸化、膜付けおよび検査を連続
的に一貫して処理することが可能な構造となっている。
【0024】マルチチャンバ装置1を構成するウエハ搬
送チャンバ2の周囲には、ウエハローダ3と、ウエハア
ンローダ4と、洗浄チャンバ( プロセスチャンバ)5
と、酸化チャンバ( プロセスチャンバ)6と、膜付けチ
ャンバ( プロセスチャンバ)7と、検査チャンバ8とが
設置されている。
【0025】ウエハ搬送チャンバ2は、半導体ウエハを
所定の位置に搬送するための構成部であり、その内部に
は、半導体ウエハを搬送するための伸縮可能なアーム2
aと、半導体ウエハを載置するための試料台2bとが設
置されている。
【0026】ウエハ搬送チャンバ2は、アーム制御系2
cおよびバルブ開閉制御系2dによって制御されるよう
になっている。アーム制御系2cおよびバルブ開閉制御
系2dは、搬送チャンバ用CPU2eの制御下にある。
【0027】ウエハローダ3は、半導体ウエハをマルチ
チャンバ装置1内に搬入するための構成部である。ウエ
ハローダ3とウエハ搬送チャンバ2との間にはゲートバ
ルブ3aが設置されている。ウエハローダ3の内部に
は、試料台3bが設置されている。試料台3b上には、
半導体ウエハが載置されるようになっている。
【0028】ウエハローダ3は、試料台制御系3cによ
って制御されるようになっている。
【0029】試料台制御系3cは半導体ウエハの保持お
よびウエハ搬送チャンバ2との半導体ウエハの受渡し等
を制御するものである。試料台制御系3cは、ウエハロ
ーダ用CPU3dの制御下にある。
【0030】ウエハアンローダ4は、半導体ウエハをマ
ルチチャンバ装置1の外部に搬出するための構成部であ
る。ウエハアンローダ4とウエハ搬送チャンバ2との間
にはゲートバルブ4aが設置されている。ウエハアンロ
ーダ4の内部には、試料台4bが設置されている。試料
台4b上には、半導体ウエハが載置されるようになって
いる。
【0031】ウエハアンローダ4は、試料台制御系4c
によって制御されるようになっている。試料台制御系4
cは、半導体ウエハの保持およびウエハ搬チャンバ2と
の半導体ウエハの受渡し等を制御するものである。試料
台制御系4cは、ウエハアンローダ用CPU4dの制御
下にある。
【0032】洗浄チャンバ5は、半導体ウエハに対して
洗浄処理を施すための構成部である。洗浄チャンバ5と
ウエハ搬送チャンバ2との間にはゲートバルブ5aが設
置されている。洗浄チャンバ5の内部には、試料台5b
が設置されている。試料台5b上には、半導体ウエハが
載置されるようになっている。
【0033】洗浄チャンバ5は、試料台制御系5cおよ
びプロセス制御系5dによって制御されるようになって
いる。試料台制御系5cは半導体ウエハの保持およびウ
エハ搬送チャンバ2との半導体ウエハの受渡し等を制御
し、プロセス制御系5dは半導体ウエハを洗浄処理する
場合の方法を制御するものである。試料台制御系5cお
よびプロセス制御系5dは、洗浄チャンバ用CPU(処
理制御部)5eの制御下にある。
【0034】酸化チャンバ6は、半導体ウエハに対して
酸化処理を施し、半導体ウエハ上に例えば二酸化ケイ素
等のような絶縁膜(図1には図示せず)を形成するため
の構成部である。酸化チャンバ6とウエハ搬送チャンバ
2との間にはゲートバルブ6aが設置されている。酸化
チャンバ6の内部には、試料台6bが設置されている。
試料台6b上には、半導体ウエハが載置されるようにな
っている。
【0035】酸化チャンバ6は、試料台制御系6cおよ
びプロセス制御系6dによって制御されるようになって
いる。試料台制御系6cは半導体ウエハの保持およびウ
エハ搬送チャンバ2との半導体ウエハの受渡し等を制御
し、プロセス制御系6dは半導体ウエハを酸化処理する
場合の方法を制御するものである。試料台制御系6cお
よびプロセス制御系6dは、酸化チャンバ用CPU(処
理制御部)6eの制御下にある。
【0036】膜付けチャンバ7は、酸化チャンバ6にお
いて半導体ウエハ上に形成された絶縁膜上に、例えばポ
リシリコン等を堆積するための構成部である。膜付けチ
ャンバ7とウエハ搬送チャンバ2との間にはゲートバル
ブ7aが設置されている。膜付けチャンバ7の内部に
は、試料台7bが設置されている。試料台7b上には、
半導体ウエハが載置されるようになっている。
【0037】膜付けチャンバ7は、試料台制御系7cお
よびプロセス制御系7dによって制御されるようになっ
ている。試料台制御系7cは半導体ウエハの保持および
ウエハ搬送チャンバ2との半導体ウエハの受渡し等を制
御し、プロセス制御系7dは半導体ウエハを膜付け処理
する場合の方法を制御するものである。試料台制御系7
cおよびプロセス制御系7dは、膜付けチャンバ用CP
U(処理制御部)7eの制御下にある。
【0038】検査チャンバ8は、半導体ウエハに対して
所定の検査を行う構成部である。すなわち、本実施例1
のマルチチャンバ装置1においては、検査をも含めた自
動一貫処理が可能な構造となっている。
【0039】検査チャンバ8とウェハ搬送チャンバ2と
の間にはゲートバルブ8aがあり、検査チャンバ8の内
部には、試料台8bが設置されている。試料台8b上に
は、半導体ウエハが載置されるようになっている。
【0040】検査チャンバ8は、試料台制御系8cおよ
び検査制御系8dによって制御されるようになってい
る。試料台制御系8cは半導体ウェハの保持およびウェ
ハ搬送チャンバ2との半導体ウエハの受渡し等を制御
し、検査制御系8dは半導体ウエハを検査する場合の方
法を制御するものである。また、試料台制御系8cおよ
び検査制御系8dは、検査チャンバ用CPU8eの制御
下にある。
【0041】搬送チャンバ用CPU2e、ウエハローダ
用CPU3d、ウエハアンローダ用CPU4d、洗浄チ
ャンバ用CPU5e、酸化チャンバ用CPU6e、膜付
けチャンバ用CPU7e、検査チャンバ用CPU8e
は、全体制御用CPU(主制御部)9の管理下にある。
【0042】ここで、検査チャンバ8の例を図2に示
す。本実施例1においては、検査チャンバ8に、例えば
光学式の膜厚測定装置が設置されている。その構成は次
の通りである。
【0043】試料台8b上に載置された半導体ウエハ1
0の上方には、光学系11が設置されている。光学系1
1は、検査に際し、光学系11の下部に設置された対物
レンズ11aを半導体ウエハ10に近接させることが可
能なように、高さ方向に上下動可能な状態で設置されて
いる。
【0044】光学系11と検査チャンバ8の内部とは、
ベローズ12を介して分離されている。ベローズ12
は、その伸縮によって光学系の上下動を吸収するととも
に、検査チャンバ8の内部の雰囲気と外部の雰囲気とを
遮断する機能を備えている。
【0045】すなわち、本実施例1のマルチチャンバ装
置1の検査チャンバ8においては、半導体ウエハ10の
周辺を、管理された環境に保ちながら検査することが可
能となっている。したがって、検査チャンバ8の内部の
雰囲気を真空に保つことも可能であるし、また、窒素
(N2)ガスや水素(H2)ガス等のような不活性ガス雰囲
気に保つことも可能となっている。
【0046】なお、検査チャンバ8のみならず、搬送チ
ャンバ2および他のプロセスチャンバも必要に応じて室
内の雰囲気を窒素ガスや水素ガス等のような不活性ガス
雰囲気にすることが可能な構造となっている。
【0047】次に、本実施例1のマルチチャンバ装置1
を用いた半導体製造方法を、図3の命令に沿って図1、
図4〜図8によって説明する。
【0048】図3は、一例として実行するプロセスフロ
ー図である。このプロセスフローは、図1の全体制御用
CPU9によって管理される。したがって、処理は図3
のプロセスフローの開始命令(100)から完了命令
(110)の命令をもとに実行される。
【0049】そして、それぞれの命令(100〜11
0)は、その1つ前の命令が終了したという情報を受信
した後は、当該命令を自動的に処理し、完了命令(11
0)を実行するまで続行するものとする。なお、各プロ
セスチャンバ5〜7は、操作開始時点には使用可能の状
態にあり、また、半導体ウエハを処理した後も直に使用
可能状態になるものとする。
【0050】まず、図4(a)の左は、半導体ウエハ1
0が、ウエハローダ3の試料台3bに設置されている状
態を示している。図4(a)の右は、その時の半導体ウ
エハ10の断面図である。
【0051】半導体ウエハ10は、例えばシリコン(S
i)単結晶からなる厚い半導体基板からなり、その主面
上には薄い自然酸化膜13が形成されている。この状態
で、作業者は開始命令を入力することができる。
【0052】命令が入力されると(100)、図1に示
した全体制御用CPU9は、図3のプロセスフローに従
い、入力が開始命令であるかどうかを判断する。入力が
開始命令であるとすると、ウエハロード命令へ進行す
る。
【0053】全体制御用CPU9は、その信号を図1に
示したウエハローダ用CPU3dに送信する。ウエハロ
ーダ用CPU3dは、試料台3bにある半導体ウエハ1
0をウエハ搬送チャンバ2へ送ることができる状態にあ
ることを確認する。確認後、ウエハローダ用CPU3d
は、確認信号を全体制御用CPU9に送信する(10
1)。
【0054】全体制御用CPU9は、ウエハ搬送チャン
バ2に、図3のプロセスフローの検査命令を送信する。
搬送チャンバ用CPU2eは、ウエハ搬送チャンバ2と
ウエハローダ3との間でイコライゼーション(等圧化処
理)等を実行した後、ゲートバルブ3aを開け、アーム
2aをウエハローダ3に入れ、半導体ウエハ10をウエ
ハローダ3の試料台3bからウエハ搬送チャンバ2の試
料台2bに移し、アーム2aを引き抜き、ゲートバルブ
3aを閉じる。
【0055】次に、搬送チャンバ用CPU2eは、検査
チャンバ8が使用可能であることを確認した後、ウエハ
搬送チャンバ2と検査チャンバ8との間でイコライゼー
ション等を実行する。続いて、ゲートバルブ5aを開
き、アーム2aを検査チャンバ8に入れ、半導体ウエハ
10をウエハ搬送チャンバ2の試料台2b上から検査チ
ャンバ8の試料台8b上に移し、アーム2aを引き抜
き、ゲートバルブ8aを閉じる。
【0056】図4(b)の左は、この時のマルチチャン
バ装置1内における半導体ウエハの位置(以下、単に装
置内ウエハ位置という)を示している。また、図4
(b)の右は、この時の半導体ウエハ10の断面構造で
ある。半導体ウエハ10には処理が施されていないの
で、その構造はその前の工程である図4(a)の右と同
等である。
【0057】検査チャンバ8において、検査チャンバ用
CPU8eは、図3のプロセスフローの検査命令の時
に、半導体ウエハ10が試料台8bに設置されたことを
確認する。続いて、対物レンズ14を通して自動焦点合
せをした後、光の干渉を利用して半導体ウエハ10上に
形成された自然酸化膜13の膜厚を測定する。
【0058】測定後、検査チャンバ用CPU8eは終了
信号を全体制御用CPU9に送信する。そして、全体制
御用CPU9は、図3のプロセスフローの洗浄命令を実
行する。すなわち、全体制御用CPU9は、ウエハ搬送
チャンバ2に、図3のプロセスフローの洗浄命令を送信
する(103)。すると、以下の動作を開始する。
【0059】まず、搬送チャンバ用CPU2eは、ウエ
ハ搬送チャンバ2と検査チャンバ8との間でイコライゼ
ーション等を実行した後、ゲートバルブ8aを開け、ア
ーム2aを検査チャンバ8に入れ、半導体ウエハ10を
試料台8bから試料台2bに移し、アーム2aを引き抜
き、ゲートバルブ8aを閉じる。
【0060】続いて、搬送チャンバ用CPU2eは、洗
浄チャンバ5が使用可能であることを確認した後、ウエ
ハ搬送チャンバ2と洗浄チャンバ5との間でイコライゼ
ーション等を実行する。その後、ゲートバルブ5aを開
き、アーム2aを洗浄チャンバ5に入れ、半導体ウエハ
10を試料台2bから試料台5bに移し、アーム2aを
引き抜き、ゲートバルブ5aを閉じる。
【0061】図4(c)の左はこの時の装置内ウエハ位
置である。また、図4(c)の右はこの時の半導体ウエ
ハ10の断面図である。半導体ウエハ10には処理が施
されていないので、その構造はその前の工程図4(b)
の右と同等である。
【0062】ここで、搬送チャンバ2から洗浄チャンバ
5に半導体ウエハ10を搬送する時の搬送ロボットの動
作を図5(a)〜(C)によって説明する。
【0063】図5(a)は、半導体ウエハ10がウエハ
搬送チャンバ2の試料台2b上に載置されている状態を
示している。図5(b)は、ウエハ搬送チャンバ2の試
料台2b上の半導体ウエハ10が洗浄チャンバ5bに移
載される前の状態である。
【0064】試料台2bの上面は、試料台5bの上面よ
りも△だけ高い位置にある。試料台2bは、試料台5b
と交差しない状態で、対応する位置が重なりあうまで移
動した後、所定の位置で2△だけ下方に移動する。試料
台2b上の半導体ウエハ10は、その途中で試料台8b
上に移される。
【0065】図5(c)は、その後、試料台2bが洗浄
チャンバ5からウエハ搬送チャンバ2に引出される状態
を示している。この後、ウエハ搬送チャンバ2の内部の
試料台2bの位置は、図5(a)の状態に回復される。
【0066】洗浄チャンバ5の試料台5bの高さと、検
査チャンバ8の高さは同等である。
【0067】したがって、半導体ウエハ10を検査チャ
ンバ8に搬送し試料台8b上に載置することは、半導体
ウエハ10を洗浄チャンバ5に搬送し試料台5b上に載
置するのと同等の方法で実行することができる。
【0068】続いて、洗浄チャンバ5における洗浄処理
およびそれ以降の処理について説明する。
【0069】半導体ウエハ10が洗浄チャンバ5に搬送
されると、洗浄チャンバ用CPU5eは、プロセス制御
系5dを駆動して所定のウエハ洗浄処理を実行する。図
6(a)の左は、この時の装置内ウエハ位置である。ま
た、図6(a)の右が洗浄処理実行後の半導体ウエハ1
0の状態である。ここでは、図4に示した薄い自然酸化
膜13が除去され、半導体ウエハ10は半導体基板のみ
の状態である。
【0070】ウエハ洗浄処理後、洗浄チャンバ用CPU
5eは、終了信号を全体制御用CPU9に送信する。全
体制御用CPU9は、終了信号を受信後、図3のプロセ
スフローの検査命令を実行する(104)。そうする
と、以下の動作を開始する。
【0071】まず、搬送チャンバ用CPU2eは、ウエ
ハ搬送チャンバ2と洗浄チャンバ5との間でのイコライ
ゼーション等実行した後、ゲートバルブ5aを開け、ア
ーム2aを洗浄チャンバ5に入れ、半導体ウエハ10を
試料台5bから試料台2bに移し、アーム2aを引き抜
き、ゲートバルブ5aを閉じる。
【0072】続いて、搬送チャンバ用CPU2eは、検
査チャンバ8が使用可であることを確認した後、ウエハ
搬送チャンバ2と検査チャンバ8との間でイコライゼー
ション等を実行する。その後、ゲートバルブ8aを開
き、アーム2aを洗浄チャンバ5に入れ、半導体ウエハ
10を試料台2bから試料台8bに移した後、アーム2
aを引き抜き、ゲートバルブ8aを閉じる。
【0073】図6(b)の左はこの時の装置内ウエハ位
置である。また、図6(b)の右はこの時のウエハの断
面構造である。この場合、ウエハ搬送域の雰囲気は、N
2 等のような不活性な雰囲気であるので、半導体ウエハ
10には自然酸化膜13は形成されず、その構造はその
前の工程の図6(a)の右と同等である。
【0074】次に、検査チャンバ用CPU8eは、前述
の検査方法と同様の方法で膜厚を測定する。検査チャン
バ制御CPU8eは、膜厚が正常であることを確認した
後、終了信号を全体制御用CPU9に送信する。全体制
御用CPU9は、終了信号を受信した後、図3のプロセ
スフローの酸化命令を実行する(105)。そうする
と、以下の動作を開始する。
【0075】まず、搬送チャンバ用CPU2eは、ウエ
ハ搬送チャンバ2と検査チャンバ8との間でイコライゼ
ーション等実行した後、ゲートバルブ8aを開け、アー
ム2aを検査チャンバ8に入れ、半導体ウエハ10を試
料台8bから試料台2bに移し、アーム2aを引き抜
き、ゲートバルブ8aを閉じる。
【0076】続いて、搬送チャンバ制御用CPU2e
は、酸化チャンバ6が使用可であることを確認した後、
ウエハ搬送チャンバ2と酸化チャンバ6との間でイコラ
イゼーション等を実行する。その後、ゲートバルブ6a
を開き、アーム2aを酸化チャンバ6に入れ、半導体ウ
エハ10を試料台2bから試料台6bに移し、アーム2
aを引き抜き、ゲートバルブ6aを閉じる。
【0077】図6(c)の左はこの時の装置内ウエハ位
置を示している。また、図6(c)の右は半導体ウエハ
10の断面構造である。この場合、ウエハ搬送域の雰囲
気は、N2 等の不活性な雰囲気とする。このため、半導
体ウエハ10に自然酸化膜が形成されず、その構造はそ
の前の工程である図6(b)の右と同等である。
【0078】次に、酸化チャンバ用CPU6eは、プロ
セス制御系6dを駆動させて所定の酸化処理を実行す
る。図7(a)の左はこの時の装置内ウエハ位置であ
る。また、図7(a)の右は酸化処理後の半導体ウエハ
10の断面構造である。半導体ウエハ10上には、酸化
膜14が形成されている。
【0079】酸化チャンバ用CPU6eは、酸化処理が
正常に終了したことを確認した後、終了信号を全体制御
用CPU9に送信する。終了信号を受信した全体制御用
CPU9は、図3のプロセスフローの検査命令(10
6)を実行する。そうすると、以下の動作を開始する。
【0080】まず、搬送チャンバ用CPU2eは、ウエ
ハ搬送チャンバ2と酸化チャンバ6との間でイコライゼ
ーション等実行した後、ゲートバルブ6aを開け、アー
ム2aを酸化チャンバ6に入れ、半導体ウエハ10を試
料台6bから試料台2bに移し、アーム2aを引き抜
き、ゲートバルブ6aを閉じる。
【0081】続いて、搬送チャンバ用CPU2eは、検
査チャンバ8が使用可能であることを確認した後、ウエ
ハ搬送チャンバ2と検査チャンバ8との間でイコライゼ
ーション等を実行する。その後、ゲートバルブ8aを開
き、アーム2aを検査チャンバ8に入れ、半導体ウエハ
10を試料台2bから試料台8bに移し、アーム2aを
引き抜き、ゲートバルブ8aを閉じる。
【0082】図7(b)の左はこの時の装置内ウエハ位
置である。また、図7(b)の右は半導体ウエハ10の
断面構造である。この場合、ウエハ搬送域の雰囲気は、
2等の不活性な雰囲気とした。このため、半導体ウエ
ハ10には自然酸化膜が形成されず、その構造はその前
の工程の図7(a)の右と同等である。したがって、酸
化膜14は、厚さおよび質ともに良好なままである。
【0083】次に、検査チャンバ用CPU8eが、前述
の検査方法と同様の方法で膜厚を測定する。膜厚が正常
であることを確認して、検査チャンバ用CPU8eは、
終了信号を全体制御用CPU9に送信する。
【0084】全体制御用CPU9は、終了信号を受信し
た後、図3のプロセスフローのPoly−Si膜付け命
令(107)を実行する。すると、以下の動作を開始す
る。
【0085】まず、搬送チャンバ用CPU2eは、検査
チャンバ8との間でイコライゼーション等を実行した
後、ゲートバルブ8aを開け、アーム2aを検査チャン
バ8に入れ、半導体ウエハ10を試料台8bから試料台
2bに移し、アーム2aを引き抜き、ゲートバルブ8a
を閉じる。
【0086】続いて、搬送チャンバ用CPU2eは、膜
付けチャンバ7が使用可能であることを確認した後、ウ
エハ搬送チャンバ2と膜付けチャンバ7との間でイコラ
イゼーション等を実行する。その後、ゲートバルブ7a
を開き、アーム2aを膜付けチャンバ7に入れ、半導体
ウエハ10を試料台2bから試料台7bに移し、アーム
2aを引き抜き、ゲートバルブ7aを閉じる。
【0087】図7(c)の左はこの時の装置内ウエハ位
置である。また、図7(c)の右は半導体ウエハ10の
断面構造である。この場合、ウエハ搬送域の雰囲気は、
2等の不活性な雰囲気とした。このため、半導体ウエ
ハ10には自然酸化膜が形成されず、その構造はその前
の工程の図7(b)の右と同等である。したがって、酸
化膜14は、厚さおよび質ともに良好なままである。
【0088】次に、膜付けチャンバ用CPU7eは、プ
ロセス制御系7dを駆動させて、例えばCVD法等のよ
うな所定の成膜処理によって、半導体ウエハ10上にポ
リシリコン等を堆積する処理を実行する。
【0089】図8(a)の左は、この処理における装置
内ウエハ位置である。また、図8(a)の右は、この処
理後の半導体ウエハ10の断面構造である。酸化膜14
上には、例えばポリシリコンからなる半導体膜15が堆
積されている。
【0090】膜付けチャンバ用CPU7eは、膜付け処
理が正常に終了したことを確認した後、終了信号を全体
制御用CPU9に送信する。全体制御用CPU9は、終
了信号を受信した後、図3のプロセスフローの検査命令
(108)を実行する。そうすると、以下の動作を開始
する。
【0091】まず、搬送チャンバ用CPU2eは、ウエ
ハ搬送チャンバ2と膜付けチャンバ7との間でイコライ
ゼーション等実行した後、ゲートバルブ7aを開け、ア
ーム2aを膜付けチャンバ7に入れ、半導体ウエハ10
を試料台7bから試料台2bに移し、アーム2aを引き
抜き、ゲートバルブ7aを閉じる。
【0092】続いて、搬送チャンバ用CPU2eは、検
査チャンバ8が使用可能であることを確認した後、ウエ
ハ搬送チャンバ2と検査チャンバ8との間でイコライゼ
ーション等を実行する。
【0093】その後、ゲートバルブ8aを開き、アーム
2aを検査チャンバ8に入れ、半導体ウエハ10を試料
台2bから試料台8bに移し、アーム2aを引き抜き、
ゲートバルブ8aを閉じる。図8(b)の左はこの時の
装置内ウエハ位置である。また、図8(b)の右は半導
体ウエハ10の断面構造である。この場合の構造も、同
様に図8(a)の右と同等である。
【0094】次に、検査チャンバ用CPU8eは、前述
の検査方法と同様の方法で膜厚を測定する。検査チャン
バ用CPU8eは、膜厚が正常であることを確認した
後、終了信号を全体制御用CPU9に送信する。終了信
号を受信した全体制御用CPU9は、図3のプロセスフ
ローのウエハアンロード命令(109)を実行する。そ
うすると、以下の動作を開始する。
【0095】まず、搬送チャンバ用CPU2eは、ウエ
ハ搬送チャンバ2と検査チャンバ8との間でイコライゼ
ーション等を実行した後、ゲートバルブ8aを開け、ア
ーム2aを検査チャンバ8に入れ、半導体ウエハ10を
試料台8bから試料台2bに移し、アーム2aを引き抜
き、ゲートバルブ8aを閉じる。
【0096】続いて、搬送チャンバ用CPU2eは、ウ
エハアンローダ4に半導体ウエハ10を移動可能である
ことを確認した後、ウエハ搬送チャンバ2とウエハアン
ローダ4との間でイコライゼーション等を実行する。
【0097】その後、ゲートバルブ4aを開き、アーム
2aをウエハアンローダ4に入れ、半導体ウエハ10を
試料台2bから試料台4bに移し、アーム2aを引き抜
き、ゲートバルブ4aを閉じる。
【0098】図8(c)の左はこの時の装置内ウエハ位
置である。また、図8(c)の右は半導体ウエハ10の
断面構造である。なお、必要に応じてイコライゼーショ
ン等を省略することは可能である。
【0099】以上のようにした後、終了信号を受信した
全体制御用CPU9は、図3のプロセスフローの完了命
令を実行し(110)、一貫処理を終了する。
【0100】このように、本実施例1によれば、マルチ
チャンバ装置1に検査チャンバ8を設けたことにより、
製造プロセスのみならず、検査をも含めた一貫処理が可
能となる。すなわち、製造プロセスおよび検査を、不活
性雰囲気に制御した条件下で行うことが可能となる。し
たがって、半導体ウエハ10が、検査に際して外部汚染
を受けるのを防止することが可能となる。
【0101】このため、検査の際に、例えば半導体ウエ
ハ10上に自然酸化膜が形成されるのを防止することが
可能となる。したがって、膜厚精度の高い、しかも良質
の酸化膜14を、半導体ウエハ10上に形成することが
可能となる。この結果、半導体集積回路装置の信頼性お
よび歩留りを向上させることが可能となる。
【0102】
【実施例2】図9は本発明の他の実施例である半導体製
造方法を示すフロー図である。
【0103】以下、本実施例2の半導体製造方法を、図
9のフローに沿って説明する。なお、本実施例2のマル
チチャンバ装置は、前記実施例1と同一構造なので、本
実施例2の説明においても図1,図2,図4〜図8を用
いることとする。
【0104】まず、洗浄チャンバ5において、半導体ウ
エハ10上に形成された自然酸化膜13を除去する(2
01)。
【0105】続いて、検査チャンバ8において、自然酸
化膜13が除去されていることを確認する(202)。
この時、自然酸化膜13が残っていれば、残りの自然酸
化膜13を除去できる洗浄時間を算出した後、その算出
された条件に従って再度洗浄処理を行うことによって自
然酸化膜13を除去する。この手順を繰返して、半導体
ウエハ10上の自然酸化膜13を全て除去する(20
3)。
【0106】次いで、酸化チャンバ6において、所定の
厚さの酸化膜14を形成する(204)。続いて、検査
チャンバ8において、その酸化膜14の膜厚を検査する
(205)。ここで、この時に測定された酸化膜14の
膜厚の結果によって、3つの分岐ができる。
【0107】第1に、酸化膜厚が規格内の時には、それ
で当該作業を終了する(206,207)。
【0108】第2に、酸化膜厚が規格値よりも大きい時
には、検査チャンバ用CPU8eが、当該膜厚と規格値
との差を求めて(208)、その差をゼロにする洗浄条
件を計算する(209)。洗浄チャンバCPU5eは、
その条件に従って洗浄を行い(210)、終了後、もと
のフローに戻す。
【0109】第3に、酸化膜厚が規格値よりも小さい時
には、検査チャンバ用CPU8eが、当該膜厚と規格値
との差を求め(211)、現状の膜厚にさらにその厚さ
を追加して酸化するのに必要な酸化条件を計算する(2
12)。酸化チャンバ用CPU6eは、その条件に従っ
て酸化処理を行い(213)、終了後、もとのフローに
戻す。
【0110】このように、本実施例2においては、上述
のフローを繰り返すことにより、自然酸化膜の無い状態
で、しかも膜厚を高精度に制御した状態で、酸化膜14
を半導体ウエハ10上に形成することが可能となる。し
たがって、半導体集積回路装置の信頼性および歩留りを
さらに向上させることが可能となる。
【0111】
【実施例3】図10は本発明の他の実施例である半導体
製造装置の説明図である。
【0112】本実施例3においては、図10に示すよう
に、例えば2台のマルチチャンバ装置(半導体製造装
置)1a,1bが、連結チャンバ16を介して機械的に
接続されている。
【0113】一方のマルチチャンバ装置1aは、ウエハ
搬送チャンバ2、ウエハローダ3、ウエハアンローダ
4、洗浄チャンバ5、酸化チャンバ6、膜付けチャンバ
7および連結チャンバ16によって構成されている。
【0114】また、他方のマルチチャンバ装置1bは、
ウエハ搬送チャンバ2の周りに、5台のプロセスチャン
バ17a〜17eが設置され、さらに、連結チャンバ1
6が設置されている。
【0115】連結チャンバ16は、マルチチャンバ装置
1a,1b間の半導体ウエハの搬送経路となるととも
に、半導体ウエハに対して所定の検査を行うための検査
機能を備えている。すなわち、本実施例3においては、
半導体ウエハをマルチチャンバ装置1a,1b間に搬送
する間に同時に半導体ウエハに対して検査を行うことが
可能となっている。
【0116】このように本実施例3によれば、以下の効
果を得ることが可能となる。
【0117】(1).連結チャンバ16に検査機能を持たせ
たことにより、半導体ウエハ10の搬送工程中に検査を
行うことができるので、連結チャンバに検査機能を持た
せない場合に比べて、当該半導体製造装置による半導体
集積回路装置の全体としての製造時間を短縮することが
可能となる。すなわち、信頼性の高い半導体集積回路装
置を短時間で製造することが可能となる。
【0118】(2).連結チャンバ16に検査機能を持たせ
たことにより、検査チャンバを別に設けないで済む分、
当該半導体製造装置全体のチャンバ数を低減することが
可能となる。
【0119】
【実施例4】図11は本発明の他の実施例である半導体
製造装置の説明図である。
【0120】本実施例4の半導体製造装置は、バッチ処
理対応のマルチチャンバ装置1である。この場合は、前
記図1のマルチチャンバ装置1と以下の点で異なる。
【0121】本実施例4のマルチチャンバ装置1の場合
には、バッチ処理を行うので、複数枚の半導体ウエハを
一次保管する場所が必要である。
【0122】そこで、1つのプロセスチャンバ接続面
に、検査チャンバ8で検査を行う半導体ウエハを一時的
に保管しておくためのウエハ保管チャンバ18が設置さ
れている。
【0123】このウエハ保管チャンバ18は、保管チャ
ンバ用制御系18aによって管理されるようになってい
る。保管チャンバ用制御系18aは、検査チャンバ用C
PU8eによって制御されるようになっている。これに
より、複数枚の半導体ウエハに対しての検査が可能とな
っている。
【0124】また、本実施例4においては、ウエハ搬送
チャンバ2の外周に、ローダ・アンローダ19が設置さ
れている。ローダ・アンローダ19は、ローダ機能とア
ンローダ機能とを一体的に有する機構部である。これに
より、チャンバ数を減らすことが可能となっている。
【0125】ローダ・アンローダ19の構要素は、ウエ
ハローダ等と同等である。すなわち、ウエハ搬送チャン
バ2との間に設置されたゲートバルブ19aと、ローダ
・アンローダ19内に設置された試料台19bと、試料
台19bを制御するための試料台制御系19cと、プロ
セス制御系19dと、ローダ・アンローダ用CPU19
eとを有している。
【0126】本実施例4によれば、複数枚の半導体ウエ
ハを処理する場合においても、前記実施例1,2と同様
の効果を得ることが可能となる。
【0127】以上、本発明者によってなされた発明を実
施例に基づき具体的に説明したが、本発明は前記実施例
1〜4に限定されるものではなく、その要旨を逸脱しな
い範囲で種々変更可能であることはいうまでもない。
【0128】例えば前記実施例1〜4においては、検査
チャンバに光学方式を用いた膜厚測定装置を設けた場合
について説明したが、これに限定されるものではなく種
々変更可能であり、例えば電子光学方式を用いた顕微鏡
を設けても良い。この例を図12に示す。
【0129】この電子線方式の検査チャンバ8は、基本
的には、真空雰囲気内に、電子光学系20、半導体ウエ
ハ10、検査チャンバ用試料台8bが設置されるように
なっている。真空雰囲気は、真空排気部21によって維
持されるようになっている。
【0130】ウエハ搬送チャンバ2と検査チャンバ8の
間には、検査チャンバ用のゲートバルブ8aが設置され
ている。これを閉じることにより検査チャンバ8は閉じ
た系になるので、この系を真空にすることが可能になっ
ている。
【0131】また、前記実施例1〜4においては、マル
チチャンバ装置に洗浄、成膜および検査用のチャンバを
設けて、洗浄、成膜および膜厚測定等を一貫して行う場
合について説明したが、これに限定されるものではなく
種々のプロセスに適用可能であり、例えばマルチャンバ
装置に洗浄、配線形成、成膜および検査用のチャンバを
設けて、洗浄、配線形成、配線パターンの良否判定検査
および成膜処理等の一連の処理を一貫して行うようにし
ても良い。
【0132】また、そのマルチチャンバ装置に、例えば
配線修正用チャンバを設けることにより、検査用チャン
バにおいて断線または短絡不良が発見された際に、その
検査結果のデータを配線修正用チャンバに伝送し、その
検査データに従って配線修正用チャンバにおいて配線の
修正を行うようにしても良い。
【0133】この場合、半導体ウエハを配線修正に際し
て外部に取り出さなくて済むので、配線修正処理に際し
て、配線上に自然酸化膜が形成される等の不良モードを
無くすことができる。したがって、半導体集積回路装置
の信頼性および歩留りを向上させることが可能となる。
【0134】
【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
下記のとおりである。
【0135】(1).請求項1記載の発明によれば、複数の
プロセスチャンバを有する半導体製造装置において、検
査工程をも含めた自動一貫処理が可能となる。すなわ
ち、当該半導体製造装置において、半導体ウエハを外部
に取り出すことなく検査することが可能となる。
【0136】したがって、検査に際して半導体ウエハを
取り出したことに起因する汚染や膜厚の変化および膜質
の劣化等を防止することができるので、半導体集積回路
装置の信頼性および歩留りを向上させることが可能とな
る。
【0137】(2).請求項2記載の発明によれば、検査工
程および検査工程によって判明した誤り部分の修正工程
等をも含めた自動一貫処理が可能となる。
【0138】(3).請求項4記載の発明によれば、半導体
ウエハを連結チャンバを通じて搬送する際に同時に検査
を行うことができるので、連結チャンバに検査機能を持
たせない場合に比べて、当該半導体製造装置による半導
体集積回路装置の全体としての製造時間を短縮すること
が可能となる。すなわち、信頼性の高い半導体集積回路
装置を短時間で製造することが可能となる。
【図面の簡単な説明】
【図1】本発明の一実施例である半導体製造装置の説明
図である。
【図2】検査チャンバの説明図である。
【図3】半導体製造方法のフロー図である。
【図4】所定工程時の半導体製造装置における半導体ウ
エハの位置と半導体ウエハ断面構造とを示した説明図で
ある。
【図5】プロセスチャンバと搬送チャンバとの間におけ
る半導体ウエハの搬送方法の説明図である。
【図6】所定工程時の半導体製造装置における半導体ウ
エハの位置と半導体ウエハ断面構造とを示した説明図で
ある。
【図7】所定工程時の半導体製造装置における半導体ウ
エハの位置と半導体ウエハ断面構造とを示した説明図で
ある。
【図8】所定工程時の半導体製造装置における半導体ウ
エハの位置と半導体ウエハ断面構造とを示した説明図で
ある。
【図9】本発明の他の実施例である半導体製造方法を示
すフロー図である。
【図10】本発明の他の実施例である半導体製造装置の
説明図である。
【図11】本発明の他の実施例である半導体製造装置の
説明図である。
【図12】本発明の他の実施例である半導体製造装置の
検査チャンバの説明図である。
【符号の説明】
1,1a,1b マルチチャンバ装置(半導体製造装
置) 2 ウエハ搬送チャンバ 2a アーム 2b 試料台 2c アーム制御系 2d バルブ開閉制御系 2e 搬送チャンバ用CPU(搬送制御部) 3 ウエハローダ 3a ゲートバルブ 3b 試料台 3c 試料台制御系 3d ウエハローダ用CPU 4 ウエハアンローダ 4a ゲートバルブ 4b 試料台 4c 試料台制御系 4d ウエハアンローダ用CPU 5 洗浄チャンバ(プロセスチャンバ) 5a ゲートバルブ 5b 試料台 5c 試料台制御系 5d プロセス制御系 5e 洗浄チャンバ用CPU(処理制御部) 6 酸化チャンバ(プロセスチャンバ) 6a ゲートバルブ 6b 試料台 6c 試料台制御系 6d プロセス制御系 6e 酸化チャンバ用CPU(処理制御部) 7 膜付けチャンバ(プロセスチャンバ) 7a ゲートバルブ 7b 試料台 7c 試料台制御系 7d プロセス制御系 7e 膜付けチャンバ用CPU(処理制御部) 8 検査チャンバ 8a ゲートバルブ 8b 試料台 8c 試料台制御系 8d 検査制御系 8e 検査チャンバ用CPU 9 全体制御用CPU(主制御部) 10 半導体ウエハ 11 光学系 11a 対物レンズ 12 ベローズ 13 自然酸化膜 14 酸化膜 15 半導体膜 16 連結チャンバ 17a〜17e プロセスチャンバ 18 ウエハ保管チャンバ 18a 保管チャンバ用制御系 19 ローダ・アンローダ 19a ゲートバルブ 19b 試料台 19c 試料台制御系 19d プロセス制御系 19e ローダ・アンローダ用CPU 20 電子光学系 21 真空排気部

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 半導体ウエハに対して所定の処理を施す
    複数のプロセスチャンバと、前記プロセスチャンバとは
    別に1台以上設けられ、かつ、前記半導体ウエハに対し
    て1以上のプロセス評価を行うための検査機能を備える
    検査チャンバと、前記半導体ウエハを前記プロセスチャ
    ンバおよび前記検査チャンバに搬送するための搬送機能
    を備えるウエハ搬送チャンバとを設けたことを特徴とす
    る半導体製造装置。
  2. 【請求項2】 前記検査チャンバにおける検査結果に基
    づいて、前記半導体ウエハを搬送すべきプロセスチャン
    バを判断し、かつ、その判断結果を前記ウエハ搬送室の
    搬送制御部に伝送するとともに、搬送対象のプロセスチ
    ャンバにおける半導体ウエハの処理条件を設定し、か
    つ、その設定結果を搬送対象のプロセスチャンバの処理
    制御部に伝送するための主制御部を設けたことを特徴と
    する請求項1記載の半導体製造装置。
  3. 【請求項3】 前記検査チャンバは、半導体装置製造処
    理に際して外気を遮断し、かつ、チャンバ内を真空また
    は不活性ガス雰囲気とする機構を有することを特徴とす
    る請求項1または2記載の半導体製造装置。
  4. 【請求項4】 半導体ウエハに対して所定の処理を施す
    複数のプロセスチャンバと、前記半導体ウエハを搬送す
    るための搬送機能を備えるウエハ搬送チャンバとを設け
    た複数の装置本体を、連結チャンバを介して連結すると
    ともに、前記連結チャンバに、前記半導体ウエハに対し
    て1以上のプロセス評価を行うための検査機能を持たせ
    たことを特徴とする半導体製造装置。
  5. 【請求項5】 前記半導体装置を用いた半導体製造工程
    に際して、前記検査チャンバにおける検査結果に基づい
    て前記半導体ウエハを所定のプロセスチャンバに搬送す
    る工程と、前記検査結果に基づいて前記所定のプロセス
    チャンバにおいて行うべき処理条件を設定する工程と、
    前記処理条件に基づいて前記半導体ウエハに対する処理
    を実行する工程とを有することを特徴とする請求項1,
    2,3または4記載の半導体製造装置を用いた半導体製
    造方法。
JP29899892A 1992-11-10 1992-11-10 半導体製造装置およびそれを用いた半導体製造方法 Pending JPH06151552A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29899892A JPH06151552A (ja) 1992-11-10 1992-11-10 半導体製造装置およびそれを用いた半導体製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29899892A JPH06151552A (ja) 1992-11-10 1992-11-10 半導体製造装置およびそれを用いた半導体製造方法

Publications (1)

Publication Number Publication Date
JPH06151552A true JPH06151552A (ja) 1994-05-31

Family

ID=17866912

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29899892A Pending JPH06151552A (ja) 1992-11-10 1992-11-10 半導体製造装置およびそれを用いた半導体製造方法

Country Status (1)

Country Link
JP (1) JPH06151552A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002174502A (ja) * 2000-12-07 2002-06-21 Ulvac Japan Ltd 軸出し装置、膜厚測定装置、成膜装置、軸出し方法及び膜厚測定方法
JP2005101584A (ja) * 2003-08-28 2005-04-14 Suss Microtec Test Systems Gmbh 基板を検査する装置
WO2006016448A1 (ja) * 2004-08-13 2006-02-16 Shin-Etsu Handotai Co., Ltd. 半導体ウェーハの評価装置
KR100689696B1 (ko) * 2000-11-15 2007-03-08 삼성전자주식회사 반도체장치 제조시스템 및 그 운영방법
JP2008535262A (ja) * 2005-03-30 2008-08-28 ブルックス オートメーション インコーポレイテッド ワークステーション間の搬送チャンバ
KR20140085117A (ko) * 2012-12-27 2014-07-07 삼성디스플레이 주식회사 기판 검사식각 복합장치 및 이를 구비하는 기판 처리장치

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100689696B1 (ko) * 2000-11-15 2007-03-08 삼성전자주식회사 반도체장치 제조시스템 및 그 운영방법
JP2002174502A (ja) * 2000-12-07 2002-06-21 Ulvac Japan Ltd 軸出し装置、膜厚測定装置、成膜装置、軸出し方法及び膜厚測定方法
JP2005101584A (ja) * 2003-08-28 2005-04-14 Suss Microtec Test Systems Gmbh 基板を検査する装置
WO2006016448A1 (ja) * 2004-08-13 2006-02-16 Shin-Etsu Handotai Co., Ltd. 半導体ウェーハの評価装置
JP2006054375A (ja) * 2004-08-13 2006-02-23 Shin Etsu Handotai Co Ltd 半導体ウェーハの評価装置
US7525327B2 (en) 2004-08-13 2009-04-28 Shin-Etsu Handotai Co., Ltd. Apparatus for evaluating semiconductor wafer
JP2008535262A (ja) * 2005-03-30 2008-08-28 ブルックス オートメーション インコーポレイテッド ワークステーション間の搬送チャンバ
JP2014060412A (ja) * 2005-03-30 2014-04-03 Brooks Automation Inc 半導体製造装置
KR20140085117A (ko) * 2012-12-27 2014-07-07 삼성디스플레이 주식회사 기판 검사식각 복합장치 및 이를 구비하는 기판 처리장치

Similar Documents

Publication Publication Date Title
JP7508628B2 (ja) 高圧ウエハ処理システム及び関連方法
KR20200123854A (ko) 통합된 단부-대-단부 완전 자가-정렬된 인터커넥트 프로세스를 위한 플랫폼 및 동작 방법
US20030053893A1 (en) Substrate processing apparatus and a method for fabricating a semiconductor device by using same
US6845292B2 (en) Transfer apparatus and method for semiconductor process and semiconductor processing system
US7353076B2 (en) Vacuum processing method and vacuum processing apparatus
US7406360B2 (en) Method for detecting transfer shift of transfer mechanism and semiconductor processing equipment
KR20210100760A (ko) 광학 스택 증착 및 온-보드 계측
JP2020053417A (ja) 基板搬送方法及び基板搬送モジュール
JPH06151552A (ja) 半導体製造装置およびそれを用いた半導体製造方法
US20090114346A1 (en) Substrate processing apparatus
US20230051061A1 (en) Substrate transfer method and substrate transfer device
JP7291515B2 (ja) 基板処理システム、基板処理方法、記憶媒体及び基板処理システムの制御装置
JPH06314731A (ja) 真空処理装置
JP2005333075A (ja) 被処理体の処理方法及びその処理システム装置
US20220037176A1 (en) Transfer detection method and substrate processing apparatus
JP3121022B2 (ja) 減圧処理装置
JP4350941B2 (ja) 荷電粒子線露光装置、デバイスの製造方法
US7763550B2 (en) Method of forming a layer on a wafer
JP5972608B2 (ja) 基板処理装置、及び半導体装置の製造方法並びにプログラム
JPH07201951A (ja) 処理装置及びその使用方法
JP3149526B2 (ja) 配線形成方法
KR100331964B1 (ko) 원자층 증착 설비 및 이를 이용한 원자층 증착 방법
WO2019181605A1 (ja) 加熱処理装置及び加熱処理方法
JP2022026532A (ja) 基板搬送方法及び基板搬送装置
US7585784B1 (en) System and method for reducing etch sequencing induced downstream dielectric defects in high volume semiconducting manufacturing