JPH06148275A - Device measuring system usinf test board - Google Patents
Device measuring system usinf test boardInfo
- Publication number
- JPH06148275A JPH06148275A JP4316139A JP31613992A JPH06148275A JP H06148275 A JPH06148275 A JP H06148275A JP 4316139 A JP4316139 A JP 4316139A JP 31613992 A JP31613992 A JP 31613992A JP H06148275 A JPH06148275 A JP H06148275A
- Authority
- JP
- Japan
- Prior art keywords
- test board
- circuit
- test
- measurement
- cpu
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】この発明は、テストボードを用い
てデバイスの測定を行うデバイス測定システムについて
のものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a device measuring system for measuring a device using a test board.
【０００２】[0002]
【従来の技術】テストボードを用いてデバイスの測定を
行うデバイス測定システムの従来技術を図４に示す。図
４の１１はテストボード、１０はＣＰＵ、５はデバイス
測定回路、６はデバイスである。デバイス測定回路５
は、たとえばタイミング発生回路１５、パターン発生回
路１６、パターン整形回路１７、ドライバ（波形ＤＲ
Ｖ．ＣＭＰ）１８および判定回路１９で構成し、図４の
ように接続されている。2. Description of the Related Art FIG. 4 shows a conventional technology of a device measuring system for measuring a device using a test board. In FIG. 4, 11 is a test board, 10 is a CPU, 5 is a device measurement circuit, and 6 is a device. Device measurement circuit 5
Is, for example, the timing generation circuit 15, the pattern generation circuit 16, the pattern shaping circuit 17, the driver (waveform DR
V. CMP) 18 and determination circuit 19 and are connected as shown in FIG.
【０００３】従来のシステムにおいて、デバイス６の測
定を行う場合、ＣＰＵ１０を起動してこれに格納された
プログラムを実行し、デバイス測定回路５のタイミング
発生回路１５とパターン発生回路１６を駆動する。そし
て、テストボード１１にドライバ１８からの波形を送
り、テストボード１１からデバイス６にデータを出力
し、デバイス６からの応答出力をテストボード１１を介
して判定回路１９からＣＰＵ１０に入力する。In the conventional system, when the device 6 is measured, the CPU 10 is activated and the program stored therein is executed to drive the timing generation circuit 15 and the pattern generation circuit 16 of the device measurement circuit 5. Then, the waveform from the driver 18 is sent to the test board 11, the data is output from the test board 11 to the device 6, and the response output from the device 6 is input from the determination circuit 19 to the CPU 10 via the test board 11.
【０００４】ＣＰＵ１０には複数のプログラムが格納さ
れており、テストボード１１をデバイスの試験内容によ
り変更する。その際、テストプログラムはこのテストボ
ードに応じてＣＰＵ１０から選択されて実行される。A plurality of programs are stored in the CPU 10, and the test board 11 is changed according to the test contents of the device. At that time, the test program is selected and executed by the CPU 10 according to the test board.
【０００５】次に、図４の動作を図５を参照して説明す
る。図５のＳ６００でテストボードを実装し、Ｓ６０２
で電源を投入し、Ｓ６０４でデバイス６に対応するテス
トプログラムのファイルをロードする。Ｓ６０６でテス
トプログラムを読み出して、Ｓ６０８でテストを開始
し、Ｓ６１０でプログラムを実行する。Next, the operation of FIG. 4 will be described with reference to FIG. The test board is mounted in S600 of FIG.
Then, the power is turned on, and the file of the test program corresponding to the device 6 is loaded in S604. The test program is read in S606, the test is started in S608, and the program is executed in S610.
【０００６】図４に示した従来技術では、各テストボー
ド１１と、そのテストボード１１で実行するプログラム
の管理（Ｓ６００〜Ｓ６０６）は、その作業を行う管理
者が行なっていた。すなわち管理者は、ＣＰＵ１１に対
して図示を省略した外部操作でテストボード１１に対応
するプログラムを読み出し、テストの実行を行なってい
た。In the prior art shown in FIG. 4, each test board 11 and the programs executed by the test board 11 are managed (S600 to S606) by the manager who performs the work. That is, the administrator reads the program corresponding to the test board 11 and executes the test by an external operation (not shown) with respect to the CPU 11.
【０００７】[0007]
【発明が解決しようとする課題】一方、近年、デバイス
６は多品種化の一途をたどっており、これに伴いテスト
ボードの枚数も増加している。したがって、管理すべき
デバイス測定のプログラムもこれに伴って多くなり、必
然的にデバイスの測定に伴う管理者の行う管理業務が非
常に煩雑となった。このため、デバイス測定に際し、対
応するプログラムを管理者が熟知しておかなければなら
ず、作業性が悪いとともに、デバイス測定を迅速に行う
ことができなかった。On the other hand, in recent years, the number of types of the device 6 has been increasing and the number of test boards has been increasing. Therefore, the number of device measurement programs to be managed has increased accordingly, and the management work performed by the administrator inevitably accompanying the device measurement has become very complicated. For this reason, when measuring the device, the administrator must be familiar with the corresponding program, which results in poor workability and the device measurement cannot be performed quickly.
【０００８】この発明は、テストボードに対応するプロ
グラムが自動的に実行できるテストボードを用いたデバ
イス測定システムを提供することを目的とする。It is an object of the present invention to provide a device measuring system using a test board which can automatically execute a program corresponding to the test board.
【０００９】[0009]
【課題を解決するための手段】この目的を達成するため
に、この発明は、テストボードを用いてデバイスの測定
を行うデバイス測定システムは、測定を行うデバイス６
に接続され、このデバイス測定に関する情報を有するテ
ストボード１と、測定開始時にデバイス６よりデバイス
測定に関する情報を読みだす読出手段３と、読出手段に
より読み出された情報に応じてテストボード１を介して
デバイス６の測定を行うデバイス測定手段４，５とを有
する。In order to achieve this object, the present invention provides a device measuring system for measuring a device using a test board.
Connected to the test board 1 having the information on the device measurement, the reading means 3 for reading the information on the device measurement from the device 6 at the start of the measurement, and the test board 1 according to the information read by the reading means. Device measuring means 4 and 5 for measuring the device 6.
【００１０】[0010]
【作用】この発明によれば、デバイス測定手段４に対し
てテストスタート命令が送られると、テストボード１に
実装されているテストボード認識回路２によりボード認
識データ１がリード回路３に送られ、デバイス測定手段
４からリード回路３に認識データ読み込み命令３が送ら
れる。リード回路３は認識データ読み込み命令が送られ
るとデバイス測定手段４に対しボード認識データを送
る。デバイス測定手段４はボード認識データを読み込
み、そのデータ情報により、テストボード１に対応した
プログラムを読み出し、プログラム実行命令をデバイス
測定手段５に送り、プログラムを実行し、デバイス６を
測定する。According to the present invention, when the test start command is sent to the device measuring means 4, the test board recognition circuit 2 mounted on the test board 1 sends the board recognition data 1 to the read circuit 3. A recognition data read command 3 is sent from the device measuring means 4 to the read circuit 3. The read circuit 3 sends the board recognition data to the device measuring means 4 when the recognition data read command is sent. The device measuring means 4 reads the board recognition data, reads the program corresponding to the test board 1 based on the data information, sends a program execution instruction to the device measuring means 5, executes the program, and measures the device 6.
【００１１】[0011]
【実施例】次に図１を参照してこの発明によるテストボ
ードを用いたデバイス測定システムの実施例を説明す
る。図１は、この発明によるデバイス測定システムの実
施例を示すブロック図である。図１の１はテストボー
ド、３はＲＥＡＤ回路、４はＣＰＵ、５はデバイス測定
回路である。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of a device measuring system using a test board according to the present invention will be described with reference to FIG. FIG. 1 is a block diagram showing an embodiment of a device measuring system according to the present invention. In FIG. 1, 1 is a test board, 3 is a READ circuit, 4 is a CPU, and 5 is a device measuring circuit.
【００１２】ＣＰＵ４は、デバイス６を測定するために
必要とされるテストボード１と、そのテストボード１で
実行されるプログラムのロードおよびプログラムの実行
命令をデバイス５測定回路に転送する制御回路であり、
複数のテストプログラムが図示を省略した内部の記憶回
路に格納されている。ＣＰＵ４は、端子２００よりテス
トスタートを行う起動信号を、また端子２０２よりテス
トプログラムの書き込みが行えるように構成されてお
り、制御線１００・１０２によりデバイス測定回路５
に、信号線１１６・１１８を介してリード回路３に接続
されている。The CPU 4 is a control circuit for transferring the test board 1 required for measuring the device 6 and the load of the program executed by the test board 1 and the program execution instruction to the device 5 measuring circuit. ,
A plurality of test programs are stored in an internal storage circuit (not shown). The CPU 4 is configured so that an activation signal for performing a test start can be written from the terminal 200 and a test program can be written from the terminal 202.
And is connected to the lead circuit 3 via the signal lines 116 and 118.
【００１３】デバイス測定回路５は、従来と同様にタイ
ミング発生回路１５、パターン発生回路１６、パターン
整形回路１７、ドライバ（波形ＤＲＶ．ＣＭＰ）１８お
よび判定回路１９で構成され、信号線１１０および１１
２によりテストボード１と接続されている。The device measuring circuit 5 is composed of a timing generating circuit 15, a pattern generating circuit 16, a pattern shaping circuit 17, a driver (waveform DRV.CMP) 18 and a judging circuit 19 as in the conventional case, and signal lines 110 and 11 are provided.
2 is connected to the test board 1.
【００１４】テストボード１は、信号線１３０および１
３２を介して被測定試料であるデバイス６と接続される
ボードであり、信号線１３０によりデバイス６に測定信
号を出力し、信号線１３２を介してこのデバイス６より
この測定信号に対する応答を入力する。テストボード１
はまた、テストボード認識回路２を備え、この回路によ
りデバイス６の品種や接続外部機器、テストボード番
号、測定個数などが示される。The test board 1 includes signal lines 130 and 1
A board connected to the device 6, which is the sample to be measured, via 32. A measurement signal is output to the device 6 via a signal line 130, and a response to this measurement signal is input from this device 6 via a signal line 132. . Test board 1
Also includes a test board recognition circuit 2, which indicates the type of device 6, connected external equipment, test board number, number of measurements, and the like.
【００１５】テストボード認識回路２は、実施例では３
２ビット分のデータを格納可能な構成になっている。す
なわち、テストボード認識回路２は、データ１ビットに
対して２個のスルーホールが使用され、これらスルーホ
ールのうち一方はＧＮＤに接続され、他方はリード回路
３に接続されている。このためテストボード認識回路２
は合計６４個のスルーホールで構成されている。The test board recognition circuit 2 is 3 in the embodiment.
It has a structure capable of storing 2-bit data. That is, in the test board recognition circuit 2, two through holes are used for 1 bit of data, one of these through holes is connected to GND, and the other is connected to the read circuit 3. Therefore, the test board recognition circuit 2
Is composed of a total of 64 through holes.
【００１６】図２は実施例におけるテストボード認識回
路２のデータの構成例を示したものである。図２に示す
ように、テストボード認識回路２の０ビット〜１１ビッ
トには被測定試料であるデバイス６の品種が、１３ビッ
ト〜１５ビットには接続外部機器が、２０ビット〜２７
ビットにはテストボード番号が、２８ビットから３１ビ
ットには測定個数の情報がそれぞれ２進数コードで格納
される。これらビットに１を立てるときはリード回路３
に接続されているスルーホールをＧＮＤに接続されてい
るスルーホールとショートさせる。FIG. 2 shows an example of the data structure of the test board recognition circuit 2 in the embodiment. As shown in FIG. 2, 0 to 11 bits of the test board recognition circuit 2 indicate the type of the device 6, which is the sample to be measured, 13 to 15 bits indicate connected external equipment, and 20 to 27 bits.
The bit stores a test board number, and the 28th bit to the 31st bit store information on the number of measurements in binary code. When setting 1 to these bits, read circuit 3
The through hole connected to is short-circuited with the through hole connected to GND.
【００１７】なお、テストボード認識回路２は特にこの
ような構成である必要はなく、他の電気的手段または光
学的手段により情報が記憶されてもよい。ＲＥＡＤ回路
３は、ＣＰＵ４からの命令によりテストボード認識回路
２に格納されたデータを読み出し、これをＣＰＵ４に送
る回路である。The test board recognition circuit 2 does not have to have such a structure, and the information may be stored by other electric means or optical means. The READ circuit 3 is a circuit that reads out the data stored in the test board recognition circuit 2 according to an instruction from the CPU 4 and sends the data to the CPU 4.
【００１８】図３は実施例の動作を示すフローチャート
である。図１および図３を用いて本実施例の動作を説明
する。デバイス６を測定する場合、まずＳ５００でテス
トボード１を実装し、Ｓ５０２で電源を投入してテスト
ボード１、リード回路３、ＣＰＵ４およびデバイス測定
回路５を動作状態にする。そして、Ｓ５０４でＣＰＵ４
のテストスタート端子２００に外部からテストスタート
命令を送って、テストスタートをＣＰＵ４に通知する。FIG. 3 is a flow chart showing the operation of the embodiment. The operation of this embodiment will be described with reference to FIGS. 1 and 3. When measuring the device 6, first, the test board 1 is mounted in S500, and the power is turned on in S502 to put the test board 1, the read circuit 3, the CPU 4, and the device measuring circuit 5 into the operating state. Then, in S504, the CPU4
A test start command is externally sent to the test start terminal 200 to notify the CPU 4 of the test start.
【００１９】ＣＰＵ４は、テストスタートを受けると、
信号線１１８を介して認識データ読み込み命令をリード
回路３に送る。Ｓ５０６で、テストボード認識回路２
は、認識データ読み込み命令をを入力すると、３２ビッ
トのデータ構成のボード認識データを信号線１１４を介
してテストボード認識回路２より読み込み。そして、テ
ストボード認識回路２は、このボード認識データとＡＮ
Ｄをとり、「１」、「０」の２進数の構成で３２ビット
のボード認識データを信号線１１６を介してＣＰＵ４に
通知する。When the CPU 4 receives the test start,
A recognition data read command is sent to the read circuit 3 via the signal line 118. In S506, the test board recognition circuit 2
When a recognition data read command is input, reads board recognition data having a 32-bit data structure from the test board recognition circuit 2 via the signal line 114. Then, the test board recognition circuit 2 receives this board recognition data and AN.
D is taken and the CPU 4 is notified of the 32-bit board recognition data in the binary configuration of "1" and "0" via the signal line 116.
【００２０】ＣＰＵ４は、あらかじめリード回路３より
送られてくるボード認識データに対して使用されるスキ
ュー調整用プログラムおよびデバイスプログラムが記憶
されており、ボード認識データによりプログラムの読み
込みおよび実行できるようにセットされている。すなわ
ち、Ｓ５０８でＣＰＵ４は、ボード認識データとして送
られてきたテストボード１の認識コードと対応するプロ
グラムのファイルが一致するか否かを確認し、一致しな
かったときは、Ｓ５１０で記憶回路より別なファイルを
呼び出してやり直す。The CPU 4 stores in advance a skew adjusting program and a device program used for the board recognition data sent from the read circuit 3, and is set so that the program can be read and executed by the board recognition data. Has been done. That is, in S508, the CPU 4 confirms whether or not the recognition code of the test board 1 sent as the board recognition data and the file of the corresponding program match. If they do not match, in S510, the CPU 4 separates them from the storage circuit. File and try again.
【００２１】このような処理を行い、プログラムファイ
ルが一致したときは、Ｓ５１２で対応するプログラムを
読み出し、Ｓ５１４でデバイス測定回路５に対しプログ
ラムの実行命令を出力する。なお、図３で点線で囲った
ステップ５０６、５０８、５１２、５１４のステップ５
２０が本実施例で自動化された処理である。When the above processing is performed and the program files match, the corresponding program is read out in S512, and the execution instruction of the program is output to the device measuring circuit 5 in S514. Note that step 5 of steps 506, 508, 512, and 514 surrounded by dotted lines in FIG.
20 is an automated process in this embodiment.
【００２２】[0022]
【発明の効果】この発明によれば、管理者が直接テスト
ボードとプログラムの管理をすることなく、多品種化に
よるテストボードおよびプログラムの増加にも対応で
き、また、テストをスタートさせれば自動的にテストボ
ードに対応するプログラムが実行されるので、プログラ
ムの実行を早く行うことができ、効率よくデバイステス
トを行うことができる。According to the present invention, it is possible to cope with an increase in the number of test boards and programs due to the multi-product variety without the administrator directly managing the test boards and programs. Moreover, if the test is started, it is automatically performed. Since the program corresponding to the test board is executed, the program can be executed quickly and the device test can be performed efficiently.
【図１】この発明によるテストボードを用いたデバイス
測定システムの実施例を示すブロック図である。FIG. 1 is a block diagram showing an embodiment of a device measuring system using a test board according to the present invention.
【図２】テストボード認識データのビット構成の一例で
ある。FIG. 2 is an example of a bit configuration of test board recognition data.
【図３】図１に示した実施例における動作フローであ
る。FIG. 3 is an operation flow in the embodiment shown in FIG.
【図４】従来技術におけるデバイス測定回路の構成図で
ある。FIG. 4 is a configuration diagram of a device measuring circuit in the related art.
【図５】従来技術における動作フローである。FIG. 5 is an operation flow in a conventional technique.
１ テストボード ２ テストボード認識回路 ３ リード回路 ４ ＣＰＵ ５ デバイス測定回路 ６ デバイス 1 test board 2 test board recognition circuit 3 lead circuit 4 CPU 5 device measurement circuit 6 device
Claims (1)
行うデバイス測定システムにおいて、 測定を行う前記デバイス(6) に接続され、このデバイス
測定に関する情報を有するテストボード(1) と、 測定開始時に前記デバイス(6) よりデバイス測定に関す
る情報を読みだす読出手段(3) と、 前記読出手段(3) により読み出された情報に応じて前記
テストボード(1) を介してデバイス(6) の測定を行うデ
バイス測定手段(4,5) とを備えることを特徴とするテス
トボードを用いたデバイス測定システム。1. In a device measuring system for measuring a device using a test board, a test board (1) connected to the device (6) for measuring and having information on the device measurement, and the test board (1) at the start of the measurement. Read-out means (3) for reading out information related to device measurement from the device (6) and measurement of the device (6) via the test board (1) according to the information read out by the read-out means (3). A device measuring system using a test board, comprising: a device measuring means (4, 5) for performing.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4316139A JPH06148275A (en) | 1992-10-30 | 1992-10-30 | Device measuring system usinf test board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4316139A JPH06148275A (en) | 1992-10-30 | 1992-10-30 | Device measuring system usinf test board |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06148275A true JPH06148275A (en) | 1994-05-27 |
Family
ID=18073697
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4316139A Pending JPH06148275A (en) | 1992-10-30 | 1992-10-30 | Device measuring system usinf test board |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06148275A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20180101153A (en) * | 2017-03-03 | 2018-09-12 | (주)인스케이프 | Switching board for camera module test operation, operation unit based on switching board, and method for controlling said operation unit |
-
1992
- 1992-10-30 JP JP4316139A patent/JPH06148275A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20180101153A (en) * | 2017-03-03 | 2018-09-12 | (주)인스케이프 | Switching board for camera module test operation, operation unit based on switching board, and method for controlling said operation unit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS613400A (en) | Method and apparatus for testing high-density on chip | |
| CN104135520B (en) | A kind of method and device for identifying android terminal | |
| TWI783590B (en) | Chip verification system and verification method thereof | |
| US20180018189A1 (en) | Platform simulation for management controller development projects | |
| US7716543B2 (en) | Methods and systems for eliminating test system reboots between functional tests of host adapter boards | |
| JP2010175459A (en) | Diagnosis apparatus, diagnosis method, and tester | |
| CN115242753B (en) | Network card MAC address burning method, system, electronic equipment and storage medium | |
| JPH06148275A (en) | Device measuring system usinf test board | |
| JP2004145733A (en) | Memory module, information processor, initial setting method for memory module, and program | |
| JP2008021396A (en) | Controller and memory system | |
| US7395477B2 (en) | Switch control apparatus, semiconductor device test apparatus and sequence pattern generating program | |
| CN114461479A (en) | Method and device for debugging multimedia processing chip, storage medium and electronic equipment | |
| JP7302909B1 (en) | Information processing device, information processing system, information processing method and program | |
| JPH01320550A (en) | Tracing system | |
| JP2877505B2 (en) | LSI mounting board and data processing device | |
| JPS59133654A (en) | Program debugging device | |
| JP2596355B2 (en) | Microcomputer | |
| TWI269231B (en) | Method for reducing boot time under extendable firmware interface structure | |
| JPH10312305A (en) | Testing method | |
| JPH11328089A (en) | Id information write circuit in device for pci bus interface | |
| CN117421163A (en) | Device detection method, system on chip, computer device and storage medium | |
| JPH10340189A (en) | Boot data writing method utilizing cpu bus and adapter corresponding to the writing method | |
| KR890008681A (en) | Processor control unit | |
| JP2002222095A (en) | Test data generation system, test system, test data generating method, computer-readable recording medium with recorded test data generating program, and test data generating program | |
| JP2000242517A (en) | Semiconductor memory |