JPH0614749B2 - Edge detection circuit in TV screen - Google Patents
Edge detection circuit in TV screenInfo
- Publication number
- JPH0614749B2 JPH0614749B2 JP27945685A JP27945685A JPH0614749B2 JP H0614749 B2 JPH0614749 B2 JP H0614749B2 JP 27945685 A JP27945685 A JP 27945685A JP 27945685 A JP27945685 A JP 27945685A JP H0614749 B2 JPH0614749 B2 JP H0614749B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- edge
- signal
- video signal
- outputs
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Color Television Systems (AREA)
- Processing Of Color Television Signals (AREA)
Description
【発明の詳細な説明】 発明の目的 産業上の利用分野 本発明は、ＮＴＳＣ方式等のカラーテレビジョン映像信
号の動き適応型Ｙ／Ｃ分離などに使用される画面内のエ
ッジ検出回路に関するものである。The present invention relates to an edge detection circuit in a screen used for motion adaptive Y / C separation of a color television image signal of NTSC system or the like. is there.
従来の技術 ＮＴＳＣ方式、あるいは高精細テレビジョン（ＥＤＴ
Ｖ）等これに準ずる方式のテレビジョン受像機では、動
き適応型Ｙ／Ｃ分離や動き適応型走査線補間などが行わ
れる。Conventional technology NTSC system or high-definition television (EDT
In a television receiver of a system similar to V) such as V), motion adaptive Y / C separation, motion adaptive scanning line interpolation, and the like are performed.
動き適応型の信号処理を行うにはその前提として高精度
の動き検出を行うことが必要になるが、カメラのぶれや
同期のゆらぎなどによって画面内のエッジ部分では偽の
動き検出信号が発生しやすい。このような偽の動き検出
信号の発生を防ぐため、画面内のエッジを検出し、エッ
ジ近傍では動き検出の感度を低下させるという、いわゆ
る広げエッジの手法が用いられる。High-precision motion detection is a prerequisite for motion-adaptive signal processing, but a fake motion detection signal is generated at the edge of the screen due to camera shake and synchronization fluctuations. Cheap. In order to prevent the generation of such a false motion detection signal, a so-called widening edge method is used in which an edge in the screen is detected and the sensitivity of motion detection is reduced in the vicinity of the edge.
従来、画面内のエッジ検出は、隣接フレームの映像信号
どうしを加算することにより、フレーム間で色副搬送波
の位相が反転する色信号成分を消去して輝度信号成分の
みを抽出し、更にこの輝度信号の高域成分を高域通過濾
波回路で抽出することにより行っている。Conventionally, in the edge detection in the screen, by adding the video signals of adjacent frames, the chrominance signal component in which the phase of the chrominance subcarrier is inverted between frames is erased to extract only the luminosity signal component. The high-pass component of the signal is extracted by a high-pass filtering circuit.
発明が解決しようとする問題点 上記従来のエッジ検出方式には、エッジの垂直成分を抽
出できないこと、画面の動きによって偽のエッジ検出信
号が発生しやすいこと、更には色信号のエッジを検出で
きないことなどの問題がある。Problems to be Solved by the Invention In the above-described conventional edge detection method, the vertical component of the edge cannot be extracted, a false edge detection signal is easily generated due to the movement of the screen, and the edge of the color signal cannot be detected. There is such a problem.
発明の構成 問題点を解決するための手段 上記従来技術の問題点を解決する本発明のエッジ検出回
路は、映像信号とその２水平走査線前の映像信号との差
の絶対値が所定の基準値を越えた時にエッジの垂直成分
検出信号を出力する垂直成分検出部と、水平走査線上で
色副搬送波の周期に等しい時間差を有する映像信号間の
差の絶対値がサンプリング周期の所定倍数の期間にわた
って連続的に所定の基準値を越え、かつこれら映像信号
間の差の極性が前記サンプリング周期の所定倍数の期間
にわたって連続的に一致した時にエッジの水平成分検出
信号を出力する水平成分検出部と、これら垂直、水平成
分検出部の出力の論理和をエッジ検出信号として出力す
る論理和回路とを備えている。Structure of the Invention Means for Solving the Problems In the edge detecting circuit of the present invention which solves the problems of the above-mentioned prior art, the absolute value of the difference between the video signal and the video signal two horizontal scanning lines before is a predetermined criterion. When the absolute value of the difference between the vertical component detection unit that outputs the vertical component detection signal of the edge when it exceeds the value and the video signal that has a time difference equal to the period of the color subcarrier on the horizontal scanning line is a predetermined multiple of the sampling period. A horizontal component detecting section that outputs a horizontal component detection signal of an edge when the polarity of the difference between the video signals continuously exceeds the predetermined reference value over a period of a predetermined multiple of the sampling period. , And a logical sum circuit that outputs the logical sum of the outputs of the vertical and horizontal component detection units as an edge detection signal.
以下、本発明の作用を実施例と共に詳細に説明する。Hereinafter, the operation of the present invention will be described in detail with reference to Examples.
実施例 第１図は、本発明の一実施例のエッジ検出回路の構成を
示すブロック図である。Embodiment FIG. 1 is a block diagram showing the configuration of an edge detection circuit according to an embodiment of the present invention.
このエッジ検出回路は、垂直成分検出部１０と、水平成
分検出部２０と、これら両検出部の検出出力の論理和を
とりエッジ検出信号を作成する論理和回路３０とから構
成されている。The edge detection circuit is composed of a vertical component detection unit 10, a horizontal component detection unit 20, and a logical sum circuit 30 that creates an edge detection signal by taking the logical sum of the detection outputs of these two detection units.
垂直成分検出部１０は、供給された離散的なディジタル
映像信号のそれぞれに１水平走査線（ライン）分の遅延
を与える遅延回路１１，１２、減算器１３、絶対値回路
１４、比較回路１５及び基準値保持回路１６を備えてい
る。The vertical component detection unit 10 delays each horizontal digital scanning signal (horizontal line) by a delay circuit 11, 12, a subtractor 13, an absolute value circuit 14, a comparison circuit 15, and A reference value holding circuit 16 is provided.
水平成分検出部２０は、供給された離散的なディジタル
映像信号列に色副搬送波の周期分の遅延を与える遅延回
路２１、減算器２２、絶対値回路２３、比較回路２４、
基準値保持回路２５及びパターンフィルタ２６を備えて
いる。The horizontal component detecting section 20 delays the supplied discrete digital video signal sequence by the cycle of the color subcarrier, a subtractor 22, an absolute value circuit 23, a comparison circuit 24,
A reference value holding circuit 25 and a pattern filter 26 are provided.
入力端子ＩＮには、ＮＴＳＣ方式のカラーテレビジョン
映像信号が、色副搬送波周波数の４倍のサンプリング周
波数でサンプリングされディジタル化された離散的なデ
ィジタル画素信号列が供給される。The input terminal IN is supplied with a discrete digital pixel signal sequence in which an NTSC color television video signal is sampled and digitized at a sampling frequency four times the color subcarrier frequency.
入力端子ＩＮ上のディジタル映像信号は、遅延回路１１
の入力端子と減算器１３の一方の入力端子に供給され
る。減算器１３は、この映像信号から遅延回路１１、１
２を経て他方の入力端子に供給される２ライン前の映像
信号を減算し、両者の差信号を出力する。２ライン分の
時間差を有する映像信号どうしは、色副搬送波の位相が
同相であるため、この差信号は、輝度信号に関するライ
ン間差信号成分ΔＹＬと色信号に関するライン間差信号
成分ΔＣＬの和（ΔＹＬ＋ΔＣＬ）となる。The digital video signal on the input terminal IN is delayed by the delay circuit 11
Is supplied to one input terminal of the subtractor 13 and one input terminal of the subtracter 13. The subtractor 13 outputs delay circuits 11 and 1 from this video signal.
The video signal of two lines before, which is supplied to the other input terminal via 2 is subtracted, and the difference signal between them is output. Since video signals having a time difference of two lines have the same phase of the color subcarrier, this difference signal includes the line difference signal component ΔY L related to the luminance signal and the line difference signal component ΔC L related to the color signal. The sum is (ΔY L + ΔC L ).
このライン間差信号は、絶対値回路１４において、無極
性の振幅信号に変換され、比較回路１５において、基準
値保持回路１６に保持されている所定の基準値と比較さ
れる。比較回路１５は、差信号の絶対値が基準値未満で
あれば論理の“０”を出力し、差信号の絶対値が基準値
以上であれば論理“１”を出力する。従って、表示画面
内にエッジの垂直成分が出現し、ライン間差信号の絶対
値が所定の基準値を越えると、比較回路１５の出力は
“０”から“１”に反転する。This line difference signal is converted into a non-polar amplitude signal in the absolute value circuit 14, and is compared with a predetermined reference value held in the reference value holding circuit 16 in the comparison circuit 15. The comparison circuit 15 outputs a logical "0" if the absolute value of the difference signal is less than the reference value, and outputs a logical "1" if the absolute value of the difference signal is greater than or equal to the reference value. Therefore, when the vertical component of the edge appears in the display screen and the absolute value of the line difference signal exceeds the predetermined reference value, the output of the comparison circuit 15 is inverted from "0" to "1".
一方、垂直成分検出部１０内の遅延回路１１から出力さ
れた映像信号列は、水平成分検出部２０内の遅延回路２
１の入力端子と減算器２２の一方の入力端子に供給され
る。この遅延回路２１は、それぞれが１サンプリング周
期の遅延時間を有する遅延素子Ｄの４段縦列接続で構成
されており、全体としてサンプリング周期の４倍、すな
わち色副搬送波の周期に等しい遅延時間を与える。On the other hand, the video signal sequence output from the delay circuit 11 in the vertical component detector 10 is the delay circuit 2 in the horizontal component detector 20.
1 and one input terminal of the subtractor 22. This delay circuit 21 is composed of four stages of cascade connection of delay elements D each having a delay time of one sampling period, and as a whole gives a delay time equal to four times the sampling period, that is, a period of a color subcarrier. .
以下、説明の便宜上、同一ライン上で色副搬送波の周期
に等しい時間差を有する映像信号どうしを「隣接画素信
号」と称する。Hereinafter, for convenience of description, video signals having a time difference equal to the cycle of the color subcarrier on the same line are referred to as “adjacent pixel signals”.
減算器２２は、上記一方の入力端子に供給された映像信
号から遅延回路２１を経て他方の入力端子に供給される
直前の隣接画素信号を減産し、両者の差信号を出力す
る。これら隣接画素信号どうしの差信号は、輝度信号の
差成分ΔＹＤと色信号の差成分ΔＣＤの和（ΔＹＤ＋Δ
ＣＤ）となる。The subtractor 22 reduces the production of the adjacent pixel signal immediately before being supplied to the other input terminal through the delay circuit 21 from the video signal supplied to the one input terminal, and outputs the difference signal between the two. The difference signal between these adjacent pixel signals is the sum (ΔY D + Δ) of the difference component ΔY D of the luminance signal and the difference component ΔC D of the color signal.
C D ).
この隣接画素信号の差信号は、絶対値回路２３におい
て、無極性の振幅信号に変換され、比較回路２４におい
て、基準値保持回路２５に保持されている所定の基準値
と比較される。比較回路２５は、差信号の絶対値が基準
値未満であれば論理の“０”を出力し、差信号の絶対値
が基準値以上であれば論理の“１”を出力する。従っ
て、表示画素内にエッジの水平成分が出現し、差信号の
絶対値が所定の基準値を越えると、比較回路２４の出力
は“０”から“１”に反転する。The difference signal between the adjacent pixel signals is converted into a non-polar amplitude signal in the absolute value circuit 23, and is compared with a predetermined reference value held in the reference value holding circuit 25 in the comparison circuit 24. The comparison circuit 25 outputs a logical "0" when the absolute value of the difference signal is less than the reference value, and outputs a logical "1" when the absolute value of the difference signal is greater than or equal to the reference value. Therefore, when the horizontal component of the edge appears in the display pixel and the absolute value of the difference signal exceeds the predetermined reference value, the output of the comparison circuit 24 is inverted from "0" to "1".
上記比較回路２４から出力された水平成分検出信号は、
パターン、フィルタ２６に供給される。The horizontal component detection signal output from the comparison circuit 24 is
The pattern is supplied to the filter 26.
このパターン・フィルタ２６は、供給された水平成分検
出信号に１サンプリング周期の遅延を与える遅延素子３
１、３２、３５、３６、論理積回路３３、３８及び極性
一致判定回路３７から構成されている。The pattern filter 26 includes a delay element 3 that delays the supplied horizontal component detection signal by one sampling period.
1, 32, 35 and 36, AND circuits 33 and 38, and a polarity coincidence determination circuit 37.
比較回路２４から出力された水平成分検出信号は、パタ
ーン・フィルタ２６内の遅延素子３１と論理積回路３３
の第１の入力端子に供給される。この論理積回路３３の
第２、第３の入力端子には、遅延素子３１から出力され
る１サンプリング周期前の水平成分検出信号と、遅延素
子３２から出力される更に１サンプリング周期前の水平
成分検出信号がそれぞれ供給される。論理積検出回路３
３は上記三つの入力端子に供給される信号がいずれにも
論理の“１”である時、すなわち水平成分検出信号がサ
ンプリング周期の３倍の期間にわたって連続して“１”
となった時に、論理の“１”を出力する。The horizontal component detection signal output from the comparison circuit 24 is connected to the delay element 31 in the pattern filter 26 and the AND circuit 33.
Is supplied to the first input terminal of. At the second and third input terminals of the AND circuit 33, the horizontal component detection signal output from the delay element 31 one sampling period before and the horizontal component detection signal output from the delay element 32 further one sampling period before Each detection signal is supplied. AND detection circuit 3
3 indicates that when the signals supplied to the above three input terminals are logical "1", that is, the horizontal component detection signal is continuously "1" over a period three times the sampling period.
When it becomes, a logical "1" is output.
一方、減算器２２から出力された隣接画素信号間の差信
号は、パターン・フィルタ２６内の遅延素子３５と極性
一致判定回路３７の第１の入力端子に供給される。この
極性一致判定回路３７の第２、第３の入力端子には、遅
延素子３５から出力される１サンプリング周期前の隣接
画素信号間の差信号と、遅延素子３６から出力される更
に１サンプリング周期前の隣接画素信号間の差信号がそ
れぞれ供給される。極性一致判定回路３７は、上記三つ
の入力端子に供給される信号がいずれにも同一極性であ
る時、すなわち隣接画素信号間の差信号がサンプリング
周期の３倍の期間にわたって連続して同一極性となった
時に、論理の“１”を出力する。On the other hand, the difference signal between the adjacent pixel signals output from the subtractor 22 is supplied to the delay element 35 in the pattern filter 26 and the first input terminal of the polarity coincidence determination circuit 37. At the second and third input terminals of the polarity coincidence determination circuit 37, the difference signal between adjacent pixel signals one sampling cycle before output from the delay element 35 and one more sampling cycle output from the delay element 36. The difference signals between the previous adjacent pixel signals are respectively supplied. The polarity coincidence determination circuit 37 determines that the signals supplied to the three input terminals have the same polarity, that is, the difference signal between adjacent pixel signals has the same polarity continuously for a period three times the sampling period. When this happens, a logical "1" is output.
上記パターン・フィルタ２６の機能を、第２図と第３図
の概念図によって捕捉する。The function of the pattern filter 26 is captured by the conceptual diagrams of FIGS. 2 and 3.
第２図と第３図において、横軸はサンプリング時点で目
盛られた時間である。In FIGS. 2 and 3, the horizontal axis is the time scaled at the time of sampling.
まず、各サンプリング時点の映像信号が第２図（Ａ）に
例示するように変化するものとする。各サンプリング時
点において、減算器２２は、その時点の映像信号から４
サンプリング周期前の映像信号を減産することにより、
第２図（Ｂ）に示すような隣接画素信号間の差信号を出
力する。基準値保持回路２５に保持されている基準値が
第２図（Ｂ）に点線で示す値であれば、比較回路２４か
ら出力される比較結果は、第２図（Ｃ）に例示するよう
に、サンプリング時点ｎにおいて、“１”に反転し、以
後少なくとも５サンプリング時点にわたって連続的に
“１”を保つ。一方、減算器２２から出力される差信号
の極性は、第２図（Ｄ）に示すように変化する。First, it is assumed that the video signal at each sampling time changes as illustrated in FIG. At each sampling time point, the subtractor 22 outputs 4 bits from the video signal at that time point.
By reducing the production of video signals before the sampling cycle,
A difference signal between adjacent pixel signals as shown in FIG. 2B is output. If the reference value held in the reference value holding circuit 25 is the value shown by the dotted line in FIG. 2 (B), the comparison result output from the comparison circuit 24 is as illustrated in FIG. 2 (C). , At the sampling time point n, it is inverted to "1", and thereafter, "1" is continuously maintained for at least 5 sampling time points. On the other hand, the polarity of the difference signal output from the subtractor 22 changes as shown in FIG.
この結果、サンプリング時点（ｎ＋２）において、論理
積回路３３と極性一致判定回路３８の出力がいずれも論
理の“１”となり、論理和回路３０に水平成分の検出信
号が供給される。As a result, at the sampling time (n + 2), the outputs of the AND circuit 33 and the polarity coincidence determination circuit 38 both become logic "1", and the horizontal component detection signal is supplied to the OR circuit 30.
これに対して、各サンプリング時点の映像信号が第３図
（Ａ）に例示するように変化するものとする。各サンプ
リング時点において、減算器２２は、その時点の映像信
号から４サンプリング周期前の映像信号を減算すること
により、第３図（Ｂ）に示すような隣接画素信号間の差
信号を出力する。On the other hand, it is assumed that the video signal at each sampling time changes as illustrated in FIG. At each sampling time point, the subtractor 22 subtracts the video signal four sampling cycles before from the video signal at that time point to output a difference signal between adjacent pixel signals as shown in FIG. 3 (B).
基準値保持回路２５に保持されている基準値が第２図
（Ｂ）に点線で示す値であれば、比較回路２４から出力
される比較結果は、第３図（Ｃ）に例示するように、サ
ンプリング時点ｎにおいて“１”に反転し、以後サンプ
リング時点ｎ＋２まで連続的に“１”を保つ。一方、減
算器２２から出力される差信号の極性は、第２図（Ｄ）
に示すように変化する。If the reference value held in the reference value holding circuit 25 is the value shown by the dotted line in FIG. 2 (B), the comparison result output from the comparison circuit 24 is as illustrated in FIG. 3 (C). , It is inverted to "1" at the sampling time point n, and thereafter, "1" is continuously maintained until the sampling time point n + 2. On the other hand, the polarity of the difference signal output from the subtractor 22 is shown in FIG.
It changes as shown in.
この結果、サンプリング時点（ｎ＋２）において、論理
積回路３３の出力は論理の“１”となるが、極性一致判
定回路３８の出力は論理の“０”であるため論理和回路
３０には水平成分の検出信号が供給されない。このよう
に、パターン・フィルタを設置することにより、雑音な
どで生ずる孤立波形や振動波形をエッジとして誤検出す
ることが有効に防止される。As a result, at the sampling time (n + 2), the output of the AND circuit 33 becomes a logical "1", but the output of the polarity coincidence determination circuit 38 is a logical "0", so that the logical sum circuit 30 has a horizontal component. The detection signal of is not supplied. Thus, by installing the pattern filter, it is possible to effectively prevent erroneous detection of an isolated waveform or a vibration waveform caused by noise as an edge.
論理和回路３０は、垂直成分検出部１０から出力される
垂直成分検出信号と、水平成分検出部２０から出力され
る水平成分検出信号との論理和をとってエッジ検出信号
を作成し、これを出力端子ＯＵＴに出力する。The logical sum circuit 30 takes the logical sum of the vertical component detection signal output from the vertical component detection unit 10 and the horizontal component detection signal output from the horizontal component detection unit 20 to create an edge detection signal, Output to the output terminal OUT.
発明の効果 以上詳細に説明したように、本発明のエッジ検出回路
は、映像信号とその２水平走査線前の映像信号との差の
絶対値が所定の基準値を越えた時にエッジの垂直成分検
出信号を出力する垂直成分検出部を備えているので、エ
ッジの水平成分だけでなく垂直成分をも検出できるとい
う効果が奏される。EFFECTS OF THE INVENTION As described in detail above, the edge detection circuit of the present invention has the vertical component of the edge when the absolute value of the difference between the video signal and the video signal two horizontal scanning lines before exceeds a predetermined reference value. Since the vertical component detecting unit that outputs the detection signal is provided, it is possible to detect not only the horizontal component of the edge but also the vertical component.
また、本発明のエッジ検出回路は、１フレーム内の映像
信号からエッジの垂直、水平成分を検出する構成である
から、画面の動きによって偽のエッジを検出することが
なくなり、動き適応制御型の各種映像信号処理のための
エッジ検出に高精度のエッジ検出信号を供給できる。Further, since the edge detection circuit of the present invention is configured to detect the vertical and horizontal components of the edge from the video signal in one frame, it is not necessary to detect false edges due to the motion of the screen, and the motion adaptive control type A highly accurate edge detection signal can be supplied for edge detection for various video signal processing.
また、本発明のエッジ検出回路は、輝度信号と色信号の
双方について差信号を検出する構成であるから、輝度信
号のエッジだけでなく色信号のエッジも検出できるとい
う効果が奏される。Further, since the edge detection circuit of the present invention is configured to detect the difference signal for both the luminance signal and the color signal, it is possible to detect not only the edge of the luminance signal but also the edge of the color signal.
さらに、本発明のエッジ検出回路は、パターン・フィル
タを通して水平エッジを検出する構成であるから、雑音
などにより生じる孤立波形や振動波形をエッジとして誤
検出することがなくなり、検出精度が大幅に向上する。Further, since the edge detection circuit of the present invention is configured to detect a horizontal edge through the pattern filter, an isolated waveform or a vibration waveform generated by noise or the like will not be erroneously detected as an edge, and the detection accuracy will be greatly improved. .
第１図は本発明の一実施例のエッジ検出回路の構成を示
すブロック図、第２図、第３図は第１図のパターン・フ
ィルタ２６の機能を説明するための概念図である。 １０……垂直成分検出部、２０……水平成分検出部、３
０……論理和回路、１１、１２……１ライン分の遅延回
路、１３……減算器、１４……絶対値回路、１５……比
較回路、２１……色副搬送波の周期分の遅延回路、２２
……減算器、２３……絶対値回路、２４……比較回路、
２６……パターン・フィルタ、３１、３２、３５、３６
……１サンプリング周期分の遅延回路、３３、３８……
論理積回路、３７……極性一致回路。FIG. 1 is a block diagram showing the configuration of an edge detection circuit according to an embodiment of the present invention, and FIGS. 2 and 3 are conceptual diagrams for explaining the function of the pattern filter 26 shown in FIG. 10 ... Vertical component detector, 20 ... Horizontal component detector, 3
0 ... OR circuit, 11, 12 ... 1 line delay circuit, 13 ... Subtractor, 14 ... Absolute value circuit, 15 ... Comparison circuit, 21 ... Color subcarrier cycle delay circuit , 22
...... Subtractor, 23 …… Absolute value circuit, 24 …… Comparison circuit,
26 ... Pattern filter, 31, 32, 35, 36
... Delay circuit for one sampling period, 33, 38 ...
AND circuit, 37 ... Polarity matching circuit.
Claims (1)
レビジョン映像信号によって表示される画面内のエッジ
を、対応のディジタル映像信号列から検出する回路であ
って、 映像信号と２水平走査線前の映像信号との差の絶対値が
所定の基準値を越えた時にエッジの垂直成分検出信号を
出力する垂直成分検出部と、 水平走査線上で色副搬送波の周期に等しい期間差を有す
る映像信号間の差の絶対値がサンプリング周期の所定倍
数の期間にわたって連続的に所定の基準値を越え、かつ
これら映像信号間の差の極性が前記サンプリング周期の
所定倍数の期間にわたって連続的に一致した時にエッジ
の水平成分検出信号を出力する水平成分検出部と、 これら垂直、水平成分検出部の出力の論理和をエッジ検
出信号として出力する論理和回路とを備えたことを特徴
とするテレビジョン画面内のエッジ検出回路。Claim: What is claimed is: 1. A circuit for detecting an edge in a screen displayed by a color television video signal of NTSC or a system equivalent thereto from a corresponding digital video signal sequence, the circuit being before the video signal and two horizontal scanning lines. Between the vertical component detector that outputs the vertical component detection signal of the edge when the absolute value of the difference from the video signal exceeds a predetermined reference value, and the video signal that has a period difference equal to the cycle of the color subcarrier on the horizontal scanning line. Edge when the absolute value of the difference exceeds a predetermined reference value continuously over a period of a predetermined multiple of the sampling period, and the polarities of the differences between these video signals continuously match during a predetermined multiple of the sampling period. A horizontal component detection unit that outputs the horizontal component detection signal of the above, and a logical sum circuit that outputs the logical sum of the outputs of these vertical and horizontal component detection units as an edge detection signal. Edge detecting circuit of a television screen, characterized in that the.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27945685A JPH0614749B2 (en) | 1985-12-12 | 1985-12-12 | Edge detection circuit in TV screen |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27945685A JPH0614749B2 (en) | 1985-12-12 | 1985-12-12 | Edge detection circuit in TV screen |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62137990A JPS62137990A (en) | 1987-06-20 |
| JPH0614749B2 true JPH0614749B2 (en) | 1994-02-23 |
Family
ID=17611320
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27945685A Expired - Lifetime JPH0614749B2 (en) | 1985-12-12 | 1985-12-12 | Edge detection circuit in TV screen |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0614749B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4847682A (en) * | 1987-12-18 | 1989-07-11 | North American Philips Corporation | Adaptive comb filter for artifact-free decoding |
-
1985
- 1985-12-12 JP JP27945685A patent/JPH0614749B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62137990A (en) | 1987-06-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR940006625B1 (en) | Adaptive field or frame store processor | |
| KR0126658B1 (en) | The sample rate conversion device for signal processing of non-standard tv. | |
| JPH07105963B2 (en) | Non-standard signal detector | |
| US5339113A (en) | Motion-and nonstandard-adaptive three-dimensional YC separating circuit for NTSC signal | |
| JPH0614749B2 (en) | Edge detection circuit in TV screen | |
| US4984070A (en) | Picture quality improving apparatus capable of reducing deterioration of interpolated signal | |
| JPH05336497A (en) | Motion detecting circuit | |
| JP2699488B2 (en) | Comb filter | |
| JP2986194B2 (en) | Video signal processing device | |
| JPH03226072A (en) | Synchronizing signal generator | |
| JP2740209B2 (en) | Y / C separation circuit | |
| KR950000207Y1 (en) | Apparatus for detecting interleaved signal out of composite image signal | |
| JP2638948B2 (en) | Motion detection circuit | |
| JP2567879B2 (en) | Image vertical edge detection circuit | |
| JP2538319B2 (en) | Motion detector | |
| KR930002109B1 (en) | Sync-seperation circuit of video signal | |
| JPH03185984A (en) | Movement adaptive scanning line inteprolation circuit | |
| KR930000982B1 (en) | Movement detecting circuit | |
| KR0181960B1 (en) | Y/c separation system depending on the type of edge | |
| KR0141129B1 (en) | Apparatus for separating chroma signal | |
| JPS63122376A (en) | Automatic switching circuit for picture memory | |
| JP2504152B2 (en) | Color motion detection circuit | |
| JPS63296593A (en) | Luminance signal/chrominance signal separator circuit | |
| JPS63262986A (en) | Movement detecting circuit | |
| JPH01300692A (en) | Noise reduction circuit for television video signal |