JPH0614337A - Color killer circuit and color image display device - Google Patents
Color killer circuit and color image display deviceInfo
- Publication number
- JPH0614337A JPH0614337A JP4351738A JP35173892A JPH0614337A JP H0614337 A JPH0614337 A JP H0614337A JP 4351738 A JP4351738 A JP 4351738A JP 35173892 A JP35173892 A JP 35173892A JP H0614337 A JPH0614337 A JP H0614337A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- burst
- color
- circuit
- flip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Processing Of Color Television Signals (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】この発明は、カラーキラー回路及
びカラー映像表示装置に関し、詳しくは、キャラクタ等
をカラーでスーパーインポーズする機能を有する、例え
ばＶＴＲやテレビ，ビデオカメラ等の映像表示装置に用
いられるカラーキラー回路及びこの回路を有するカラー
映像表示装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a color killer circuit and a color image display device, and more particularly to an image display device such as a VTR, a television or a video camera having a function of superimposing a character or the like in color. The present invention relates to a color killer circuit used and a color image display device having this circuit.
【０００２】[0002]
【従来の技術】従来から、ＶＴＲ等のカラー信号処理装
置あるいはカラー信号による映像を表示するカラー映像
表示装置では、高速再生やノイズ等により再生あるいは
受信したカラービデオ信号の状態が悪いときには、その
ことを検出してカラーキラー信号を発生し、それに従っ
てカラー表示から白黒表示に切り換えている。その理由
は、カラー情報は輝度信号に重畳した３．５８ＭＨｚの
色搬送波の位相情報として表されているためノイズ等の
影響を受けて表示が別の色に化け易いからである。図３
に、このカラーキラー信号を発生する従来のカラーキラ
ー回路のブロック図を示す。ここに、１１は位相検波
器、２１はフィルタ、２２はコンパレータである。2. Description of the Related Art Conventionally, in a color signal processing device such as a VTR or a color image display device for displaying an image based on a color signal, when a condition of a color video signal reproduced or received due to high speed reproduction or noise is bad, that problem is caused. Is detected and a color killer signal is generated, and accordingly, the color display is switched to the monochrome display. The reason is that the color information is represented as the phase information of the 3.58 MHz color carrier superimposed on the luminance signal, so that the display is likely to change to another color due to the influence of noise or the like. Figure 3
A block diagram of a conventional color killer circuit for generating this color killer signal is shown in FIG. Here, 11 is a phase detector, 21 is a filter, and 22 is a comparator.
【０００３】さらに、原バースト信号Ａは、再生等によ
り得られたカラービデオ信号に色搬送波の同期信号とし
て含まれるバースト信号を、それだけそのカラービデオ
信号から抜き出した信号である。バースト基準信号Ｂ
は、原バースト信号Ａとは別途生成された信号であり、
バースト信号と同じ周波数を有する信号である。ただ
し、同じとはいっても原バースト信号Ａには再生精度等
に依存する程度の周波数の揺らぎがあり、それゆえに位
相同期制御を要する。そして、高速再生機能等の関係で
上記の再生されたカラービデオ信号をそのまま表示せず
に、それから別のカラービデオ信号を合成等の処理によ
り生成する場合等に用いられるので、原バースト信号Ａ
に位相が揃うべくＰＬＬ等により制御されるものであ
る。Further, the original burst signal A is a signal obtained by extracting the burst signal included in the color video signal obtained by reproduction or the like as the synchronizing signal of the color carrier from the color video signal. Burst reference signal B
Is a signal generated separately from the original burst signal A,
It is a signal having the same frequency as the burst signal. However, even if they are the same, the original burst signal A has a frequency fluctuation that depends on the reproduction accuracy and the like, and therefore phase synchronization control is required. The original burst signal A is used when the reproduced color video signal is not displayed as it is due to the high-speed reproduction function or the like, but another color video signal is generated from it by a process such as synthesis.
It is controlled by a PLL or the like so that the phases are aligned with each other.
【０００４】位相検波器１１は、原バースト信号Ａとバ
ースト基準信号Ｂとを受け、これらの信号Ａ，Ｂの位相
の重なり具合を検波して位相検波信号Ｃを出力する。フ
ィルタ２１は、間欠的な波形の位相検波信号Ｃを平滑に
するためのフィルタであり、そのために、数μＦの大容
量のコンデンサを用いて構成される。コンパレータ２２
は、位相検波信号Ｃの平滑後の値を所定の閾値と比較
し、小さい場合にはカラーキラー信号Ｄを出力する。The phase detector 11 receives the original burst signal A and the burst reference signal B, detects the degree of phase overlap between these signals A and B, and outputs a phase detection signal C. The filter 21 is a filter for smoothing the phase detection signal C having an intermittent waveform, and for that purpose, it is configured by using a large-capacity capacitor of several μF. Comparator 22
Compares the smoothed value of the phase detection signal C with a predetermined threshold value, and outputs the color killer signal D when the value is smaller.
【０００５】このような構成のカラーキラー回路では、
原バースト信号Ａとバースト基準信号Ｂとの位相が揃っ
ているときには、大きな位相検波信号Ｃが出力されてそ
れが平滑された値も大きくなるので、カラーキラー信号
Ｄが出力されない。そして、原バースト信号Ａとバース
ト基準信号Ｂとの位相がずれているときには、小さな位
相検波信号Ｃが出力されてそれが平滑された値も小さく
なるので、カラーキラー信号Ｄが出力される。ただし、
１フレーム内で細かく切り替わったのでは却って表示が
見辛いので、前述の状態がある程度の期間持続しないと
カラーキラー信号Ｄの出力状態が切り替わらないよう
に、フィルタ２１における平滑のための時定数が大きく
設定されている。In the color killer circuit having such a configuration,
When the phases of the original burst signal A and the burst reference signal B are aligned, a large phase detection signal C is output and the smoothed value also becomes large, so the color killer signal D is not output. Then, when the phases of the original burst signal A and the burst reference signal B are out of phase, a small phase detection signal C is output and the smoothed value also becomes small, so the color killer signal D is output. However,
Since the display is difficult to see if it is switched finely within one frame, the time constant for smoothing in the filter 21 is large so that the output state of the color killer signal D does not switch unless the above state continues for a certain period. It is set.
【０００６】[0006]
【発明が解決しようとする課題】一方、キャラクタ等を
スーパーインポーズする映像表示装置にも、カラーでの
スーパーインポーズが要求されるようになってきた。し
かし、上述の如く、従来の構成のカラーキラー回路はア
ナログ信号を扱っており、しかも大容量のコンデンサを
も必要とする。そのため、実装サイズやコスト等の制約
からＩＣ化には適さず、上記の要求に答えることができ
ない。この発明の目的は、このような従来技術の問題点
を解決するものであって、ＩＣ化に適した構成のカラー
キラー回路及びこの回路を有するカラー映像表示装置を
実現することにある。On the other hand, video image display devices for superimposing characters and the like are now required to be superimposed in color. However, as described above, the conventional color killer circuit handles analog signals and also requires a large-capacity capacitor. Therefore, it is not suitable for IC production due to restrictions such as mounting size and cost, and it is impossible to meet the above requirements. An object of the present invention is to solve the above-mentioned problems of the prior art, and to realize a color killer circuit having a configuration suitable for an IC and a color image display device having this circuit.
【０００７】[0007]
【課題を解決するための手段】このような目的を達成す
るこの発明のカラーキラー回路の構成は、フリップフロ
ップを有するバースト検出回路と、カウンタを有するロ
ック検出回路と、を備えてカラーキラー信号を発生する
ものである。ここで、バースト検出回路は、カラービデ
オ信号に色搬送波の同期信号として含まれるバースト信
号である原バースト信号を前記フリップフロップのクロ
ック入力端子に受け、前記バースト信号と同じ周波数を
有し前記原バースト信号に位相が揃うべく制御されたバ
ースト基準信号からそのパルス幅を所定の幅とすること
で生成される検出基準信号を前記フリップフロップのデ
ータ入力端子に受け、前記フリップフロップの出力（又
はこの出力を用いて前記バースト基準信号と前記原バー
スト信号との位相差が所定の範囲内であることを検出し
た信号）をバースト検出信号として出力する。さらに、
ロック検出回路は、前記カラービデオ信号（又は前記カ
ラービデオ信号から生成された他のカラービデオ信号）
の水平走査のタイミングに同期する水平走査タイミング
信号を受け、そのタイミングでカウント値が上限値及び
下限値の範囲を越えない範囲において前記カウント値を
前記バースト検出信号の有無に応じて増減し、所定のカ
ウント範囲においてカラーキラー信号を出力する。ま
た、先の目的を達成するこの発明のカラー映像表示装置
の構成は、上記のカラーキラー回路を有するものであ
る。The structure of the color killer circuit of the present invention which achieves such an object is provided with a burst detection circuit having a flip-flop and a lock detection circuit having a counter to generate a color killer signal. It occurs. The burst detection circuit receives an original burst signal, which is a burst signal included in a color video signal as a sync signal of a color carrier, at a clock input terminal of the flip-flop and has the same frequency as the burst signal. The data input terminal of the flip-flop receives a detection reference signal generated by setting the pulse width of the burst reference signal, which is controlled so that the signal has the same phase, to a predetermined width, and the output of the flip-flop (or its output Signal that is detected that the phase difference between the burst reference signal and the original burst signal is within a predetermined range) is output as a burst detection signal. further,
A lock detection circuit is provided for the color video signal (or another color video signal generated from the color video signal).
Receiving a horizontal scanning timing signal in synchronism with the horizontal scanning timing, and increasing or decreasing the count value in accordance with the presence or absence of the burst detection signal within a range where the count value does not exceed the upper limit value and the lower limit value at that timing, The color killer signal is output in the count range of. Further, the configuration of the color image display device of the present invention which achieves the above object has the above-mentioned color killer circuit.
【０００８】[0008]
【作用】このような構成のこの発明のカラーキラー回路
又はカラー映像表示装置では、先ずバースト検出回路に
おいて、フリップフロップのラッチ機能を利用すること
によりバースト基準信号と原バースト信号との位相差が
所定の範囲内に入っているか否かが原バースト信号を受
ける度に検出されて二値のバースト検出信号として出力
される。例えて言えば、このバースト検出信号は従来の
位相検波信号が二値化された信号に相当するものといえ
る。In the color killer circuit or the color image display device of the present invention having such a structure, the phase difference between the burst reference signal and the original burst signal is predetermined by utilizing the latch function of the flip-flop in the burst detection circuit. Each time the original burst signal is received, it is detected whether or not it is within the range, and it is output as a binary burst detection signal. For example, this burst detection signal corresponds to a signal obtained by binarizing the conventional phase detection signal.
【０００９】次に、ロック検出回路において、アップダ
ウンカウンタ（通常８ビット程度）を利用することによ
り、バースト検出信号の値が積算されてそれがデジタル
値化されるので、バースト検出信号が細かく変動しても
カラーキラー信号は緩やかに追従することになる。例え
て言えば、デジタル値の信号に対するフィルタリングを
行うことに相当するものといえる。また、カウンタは上
限値下限値を越えてはカウントしないので、例えて言え
ば、水平走査タイミング信号の周波数と相まってこの上
限値下限値は従来のフィルタの遮断周波数を定めるもの
に相当するものといえる。Next, in the lock detection circuit, the value of the burst detection signal is integrated by using an up-down counter (usually about 8 bits) and digitized, so that the burst detection signal fluctuates finely. Even so, the color killer signal follows gently. For example, it can be said that this is equivalent to performing filtering on a digital value signal. Further, since the counter does not count beyond the upper and lower limit values, it can be said, for example, that the upper and lower limit values, together with the frequency of the horizontal scanning timing signal, correspond to those that determine the cutoff frequency of the conventional filter. .
【００１０】したがって、この発明のカラーキラー回路
又はカラー映像表示装置が発生するカラーキラー信号
は、従来の構成のアナログ回路により生成されるカラー
キラー信号と、ほぼ同等の機能を有する信号である。し
かも、その発生を担うバースト検出回路やロック検出回
路は、フリップフロップやカウンタ等のデジタル回路素
子を利用して構成されるデジタル回路である。その結
果、アナログ回路ではなくＣＭＯＳ等のデジタル素子で
構成することができ、さらに、従来では必要とされた大
容量コンデンサが不要になるので、この発明のカラーキ
ラー回路はＩＣ化に適して、この回路を有するカラー映
像表示装置は実装サイズやコスト等の制約条件をクリア
することができる。Therefore, the color killer signal generated by the color killer circuit or the color image display device of the present invention is a signal having substantially the same function as the color killer signal generated by the analog circuit having the conventional structure. Moreover, the burst detection circuit and the lock detection circuit responsible for the generation are digital circuits configured by using digital circuit elements such as flip-flops and counters. As a result, the color killer circuit of the present invention is suitable for an IC because it can be configured by a digital element such as CMOS instead of an analog circuit, and further, a large-capacity capacitor which has been conventionally required becomes unnecessary. A color image display device having a circuit can meet constraints such as mounting size and cost.
【００１１】[0011]
【実施例】以下、この発明の構成のカラーキラー回路の
一実施例について、図１にその回路ブロック図を示し、
図２にその回路を有するカラー映像表示装置のブロック
図を示す。以下、これらの図を参照しながら説明する。
図１において、９０はパルス幅変更回路、１００はバー
スト検出回路、２００はロック検出回路である。これら
は、図２におけるカラーキラー回路３００を構成する。
なお、９１は色信号発生回路、９２はＡＮＤゲートであ
り、パルス幅変更回路９０に含まれる。１０１，１０
２，１０３，１０４はフリップフロップであり、バース
ト検出回路１００に含まれる。２０１はカウンタであ
り、ロック検出回路２００に含まれる。1 is a circuit block diagram of an embodiment of a color killer circuit of the present invention,
FIG. 2 shows a block diagram of a color image display device having the circuit. Hereinafter, description will be given with reference to these drawings.
In FIG. 1, 90 is a pulse width changing circuit, 100 is a burst detecting circuit, and 200 is a lock detecting circuit. These constitute the color killer circuit 300 in FIG.
A color signal generating circuit 91 and an AND gate 92 are included in the pulse width changing circuit 90. 101,10
Flip-flops 2, 103 and 104 are included in the burst detection circuit 100. A counter 201 is included in the lock detection circuit 200.
【００１２】パルス幅変更回路９０は、色信号発生回路
９１とＡＮＤゲート９２とから構成され、バースト基準
信号Ｂを受けて、それと位相が少しづつ異なる幾種類か
の色信号を生成し、その色信号の組み合わせにより（こ
の例では２つの色信号の論理積により）バースト基準信
号Ｂに従う周波数であって所定の位相とパルス幅を有す
る検出基準信号ＢＢを生成する。なお、色信号発生回路
９１は本来スーパーインポーズされるキャラクタ等に色
付けするための色信号を発生するための回路であるが、
この例ではそれをパルス幅変更回路の一部に利用してい
る。The pulse width changing circuit 90 is composed of a color signal generating circuit 91 and an AND gate 92, receives the burst reference signal B, generates several kinds of color signals whose phases are slightly different from those of the burst reference signal B, and outputs the color signals. The combination of signals (in this example, the logical product of two color signals) produces a detection reference signal BB having a frequency according to the burst reference signal B and having a predetermined phase and pulse width. The color signal generation circuit 91 is a circuit for generating a color signal for coloring a character or the like that is originally superimposed,
In this example, it is used as a part of the pulse width changing circuit.
【００１３】バースト検出回路１００は、フリップフロ
ップ１０１〜１０４とゲート素子から構成されるが、原
理的にはフリップフロップ１０１のみでもよい。フリッ
プフロップ１０１は、検出基準信号ＢＢをデータ入力と
して受け、原バースト信号Ａをクロック入力として受
け、原バースト信号Ａのタイミングで検出基準信号ＢＢ
をラッチする。そうすると、前述の如く検出基準信号Ｂ
Ｂがバースト基準信号Ｂに対して所定の位相と幅を持っ
たパルスであることから、フリップフロップ１０１の出
力は原バースト信号Ａに対しバースト基準信号Ｂが所定
の範囲の位相を有するか否かを示すこととなる。つま
り、原バースト信号Ａとバースト基準信号Ｂとの位相が
揃っているか否かが検出できる。The burst detection circuit 100 is composed of flip-flops 101 to 104 and a gate element, but in principle, only the flip-flop 101 may be used. The flip-flop 101 receives the detection reference signal BB as a data input, receives the original burst signal A as a clock input, and detects the detection reference signal BB at the timing of the original burst signal A.
Latch. Then, as described above, the detection reference signal B
Since B is a pulse having a predetermined phase and width with respect to the burst reference signal B, the output of the flip-flop 101 determines whether the burst reference signal B has a phase within a predetermined range with respect to the original burst signal A. Will be shown. That is, it is possible to detect whether or not the phases of the original burst signal A and the burst reference signal B are aligned.
【００１４】ただし、これだけでは、このフリップフロ
ップの出力状態が原バースト信号Ａの周波数３．５８Ｍ
Ｈｚで変動することもありうるので、３回以上同じ値が
連続したときにバースト検出信号ＣＣの値を変化させる
こととして、ノイズ等による細かすぎる変動を防止して
いる。そのための回路が、フリップフロップ１０２〜１
０４とゲート素子で構成される回路である。フリップフ
ロップ１０２が１つ前の値を記憶し、フリップフロップ
１０３が２つ前の値を記憶し、フリップフロップ１０１
〜１０３が全て正転出力信号を出力しているときにはフ
リップフロップ１０４がセットされ、フリップフロップ
１０１〜１０３が全て反転出力信号を出力しているとき
にはフリップフロップ１０４がリセットされる。そし
て、フリップフロップ１０４の正転出力がバースト検出
信号ＣＣとして出力される。このようにしてヒステリシ
ス特性を持たせて雑音耐性をも向上させている。However, with this alone, the output state of this flip-flop is the frequency of the original burst signal A of 3.58M.
Since it may fluctuate in Hz, the value of the burst detection signal CC is changed when the same value continues three or more times to prevent too small fluctuation due to noise or the like. The circuit for that is the flip-flops 102-1.
04 and a gate element. The flip-flop 102 stores the previous value, the flip-flop 103 stores the previous value, and the flip-flop 101
The flip-flops 104 are set when all of the flip-flops 103 to 103 output normal output signals, and the flip-flops 104 are reset when all of the flip-flops 101 to 103 output inverted output signals. Then, the normal output of the flip-flop 104 is output as the burst detection signal CC. In this way, the noise resistance is also improved by providing the hysteresis characteristic.
【００１５】ロック検出回路２００は、８ビットカウン
タ２０１を主体として例えば水平走査線ほぼ１フィール
ド分に対応してカウントする回路であり、カウンタ２０
１が、バースト検出信号ＣＣをアップダウン選択入力の
端子（Ｕ／Ｄ）に受け、水平走査タイミング信号Ｅ（例
えば水平同期信号）をクロック入力として受ける。ここ
で、水平走査タイミング信号Ｅは１５．５７ＫＨｚの信
号である。これにより、１走査ごとに１回、バースト検
出信号ＣＣの値に応じて、すなわち原バースト信号Ａと
バースト基準信号Ｂとの位相が揃っているか否かに応じ
て、位相が揃っているときにはカウントアップし、揃っ
ていないときにはカウントダウンする。すなわち、カウ
ンタ２０１のカウント値がバースト検出信号ＣＣの値に
応じて増加又は減少する。ここで、水平走査タイミング
信号Ｅの検出カウント値の所定の範囲を決めるための閾
値を“０”とするとカウンタの最上位ビットの値がその
ままカラーキラー信号Ｄとして使用しうるので回路構成
が容易である。任意の閾値を使用したい場合には、コン
パレータ、閾値用のラッチ、ゲート等を追加し、閾値と
して設定したカウント値を検出すればよい。The lock detection circuit 200 is a circuit which mainly comprises an 8-bit counter 201 and counts corresponding to, for example, approximately one field of the horizontal scanning line.
1 receives a burst detection signal CC at an up / down selection input terminal (U / D) and receives a horizontal scanning timing signal E (for example, a horizontal synchronizing signal) as a clock input. Here, the horizontal scanning timing signal E is a signal of 15.57 KHz. As a result, once for each scanning, the count is performed when the phases are aligned in accordance with the value of the burst detection signal CC, that is, whether the phases of the original burst signal A and the burst reference signal B are aligned. It counts up and counts down when they are not available. That is, the count value of the counter 201 increases or decreases according to the value of the burst detection signal CC. Here, if the threshold value for determining the predetermined range of the detection count value of the horizontal scanning timing signal E is set to “0”, the value of the most significant bit of the counter can be used as it is as the color killer signal D, so that the circuit configuration is easy. is there. When it is desired to use an arbitrary threshold value, a comparator, a threshold value latch, a gate, etc. may be added and the count value set as the threshold value may be detected.
【００１６】なお、水平走査タイミング信号Ｅは、例え
ば水平同期信号（図２のＨＳＹＮＣ）とかバーストゲー
トパルスあるいはそれらを元に生成された信号等であれ
ばよく、ビデオ信号を処理する回路内のありふれた信号
を流用することができる。また、カウンタ２０１が８ビ
ットの場合、下限値上限値は−１２８，１２７であるか
ら、限界値からカウントを始めてカウント値が閾値に達
するまでには少なくとも約８ｍｓ必要である。このよう
にロック検出回路２００は積分作用をするのでアナログ
回路のフィルタ的作用をなすものであり、その働きによ
ってカラーキラー信号Ｄの変化が緩やかなものとなる。
そこで、受けたカラー信号の映像表示処理を行う映像表
示処理回路（ＯＳＤＩＣ）３１０がこのカラーキラー信
号Ｄをも受け、ディスプレイ上に表示する映像をカラー
とするか白黒とするかの選択をカラーキラー信号Ｄに応
じて行うことにより、この発明のカラー映像表示装置は
カラービデオ信号の状態が悪いときでもさほど表示が見
辛くならないで済む。The horizontal scanning timing signal E may be, for example, a horizontal synchronizing signal (HSYNC in FIG. 2), a burst gate pulse, or a signal generated based on the burst gate pulse, or the like, which is common in circuits for processing video signals. Signal can be diverted. Further, when the counter 201 is 8 bits, the lower limit value and the upper limit value are -128 and 127, so that at least about 8 ms is required to start counting from the limit value and reach the threshold value. In this way, the lock detection circuit 200 acts as a filter of an analog circuit because of the integral action, and the action makes the change of the color killer signal D gradual.
Therefore, an image display processing circuit (OSDIC) 310 that performs image display processing of the received color signal also receives this color killer signal D, and selects whether the image displayed on the display is color or black and white. By performing according to the signal D, the color image display device of the present invention does not make the display difficult to see even when the state of the color video signal is bad.
【００１７】[0017]
【発明の効果】以上の説明から理解できるように、この
発明の構成のカラーキラー回路及びこの回路を有するカ
ラー映像表示装置にあっては、ありふれたタイミング信
号を利用して原バースト信号とバースト基準信号からカ
ラーキラー信号を全てデジタル回路で生成することがで
きる。その結果、大容量コンデンサも不要になり、例え
ばＣＭＯＳ製ＩＣ等のデジタルＩＣとしてカラーキラー
回路を集積することが可能となり、装置のコスト低減，
小形化等を実現することができる。As can be understood from the above description, in the color killer circuit having the structure of the present invention and the color image display device having this circuit, the original burst signal and the burst reference signal are utilized by using common timing signals. It is possible to generate a color killer signal from the signal using a digital circuit. As a result, a large-capacity capacitor becomes unnecessary, and it becomes possible to integrate a color killer circuit as a digital IC such as a CMOS IC, thereby reducing the cost of the device.
Miniaturization can be realized.
【図１】図１は、この発明の構成のカラーキラー回路の
一実施例である。FIG. 1 is an embodiment of a color killer circuit having the configuration of the present invention.
【図２】図２は、この発明の構成のカラー映像表示装置
のブロック図である。FIG. 2 is a block diagram of a color image display device having the configuration of the present invention.
【図３】図３は、従来のカラーキラー回路の例である。FIG. 3 is an example of a conventional color killer circuit.
１１ 検波器 ２１ フィルタ ２２ コンパレータ ９０ パルス幅変更回路 ９１ 色信号発生回路 ９２ ＡＮＤゲート １００ バースト検出回路 １０１，１０２，１０３，１０４ フリップフロップ ２００ ロック検出回路 ２０１ カウンタ ３００ カラーキラー回路 ３１０ 映像表示処理回路 11 detector 21 filter 22 comparator 90 pulse width changing circuit 91 color signal generating circuit 92 AND gate 100 burst detecting circuit 101, 102, 103, 104 flip-flop 200 lock detecting circuit 201 counter 300 color killer circuit 310 video display processing circuit
Claims (2)
号に色搬送波の同期信号として含まれるバースト信号で
ある原バースト信号を前記フリップフロップのクロック
入力端子に受け、前記バースト信号と同じ周波数を有し
前記原バースト信号に位相が揃うべく制御されたバース
ト基準信号からそのパルス幅を所定の幅とすることで生
成される検出基準信号を前記フリップフロップのデータ
入力端子に受け、前記フリップフロップの出力（又はこ
の出力を用いて前記バースト基準信号と前記原バースト
信号との位相差が所定の範囲内であることを検出した信
号）をバースト検出信号として出力するバースト検出回
路と、 前記カラービデオ信号（又は前記カラービデオ信号から
生成された他のカラービデオ信号）の水平走査のタイミ
ングに同期する水平走査タイミング信号を受け、そのタ
イミングでカウント値が上限値及び下限値の範囲を越え
ない範囲において前記カウント値を前記バースト検出信
号の有無に応じて増減し、所定のカウント範囲において
カラーキラー信号を出力するロック検出回路と、 を備えることを特徴とするカラーキラー回路。1. A flip-flop, which receives an original burst signal, which is a burst signal included in a color video signal as a synchronization signal of a color carrier, at a clock input terminal of the flip-flop and has the same frequency as the burst signal. The data input terminal of the flip-flop receives a detection reference signal generated by setting the pulse width of the burst reference signal whose phase is controlled to be aligned with the original burst signal to a predetermined width, and the output of the flip-flop ( Alternatively, a burst detection circuit that outputs, as a burst detection signal, a signal that has detected that the phase difference between the burst reference signal and the original burst signal is within a predetermined range using this output, and the color video signal (or Synchronized with the timing of horizontal scanning of other color video signals generated from the color video signals) Receiving a horizontal scanning timing signal, the count value is increased or decreased according to the presence or absence of the burst detection signal within a range where the count value does not exceed the upper limit value and the lower limit value at that timing, and a color killer signal within a predetermined count range. A color killer circuit, comprising: a lock detection circuit that outputs
号に色搬送波の同期信号として含まれるバースト信号で
ある原バースト信号を前記フリップフロップのクロック
入力端子に受け、前記バースト信号と同じ周波数を有し
前記原バースト信号に位相が揃うべく制御されたバース
ト基準信号からそのパルス幅を所定の幅とすることで生
成される検出基準信号を前記フリップフロップのデータ
入力端子に受け、前記フリップフロップの出力（又はこ
の出力を用いて前記バースト基準信号と前記原バースト
信号との位相差が所定の範囲内であることを検出した信
号）をバースト検出信号として出力するバースト検出回
路と、 前記カラービデオ信号（又は前記カラービデオ信号から
生成された他のカラービデオ信号）の水平走査のタイミ
ングに同期する水平走査タイミング信号を受け、そのタ
イミングでカウント値が上限値及び下限値の範囲を越え
ない範囲において前記カウント値を前記バースト検出信
号の有無に応じて増減し、所定のカウント範囲において
カラーキラー信号を出力するロック検出回路と、 を備えるカラーキラー回路を有することを特徴とするカ
ラー映像表示装置。2. A flip-flop, which receives an original burst signal, which is a burst signal included in a color video signal as a synchronization signal of a color carrier, at a clock input terminal of the flip-flop and has the same frequency as the burst signal. The data input terminal of the flip-flop receives a detection reference signal generated by setting the pulse width of the burst reference signal whose phase is controlled to be aligned with the original burst signal to a predetermined width, and the output of the flip-flop ( Alternatively, a burst detection circuit that outputs, as a burst detection signal, a signal that has detected that the phase difference between the burst reference signal and the original burst signal is within a predetermined range using this output, and the color video signal (or Synchronized with the timing of horizontal scanning of other color video signals generated from the color video signals) Receiving a horizontal scanning timing signal, the count value is increased or decreased according to the presence or absence of the burst detection signal within a range where the count value does not exceed the upper limit value and the lower limit value at that timing, and a color killer signal within a predetermined count range. A color image display device comprising a color killer circuit including:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4351738A JPH0614337A (en) | 1991-12-27 | 1992-12-08 | Color killer circuit and color image display device |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3-359318 | 1991-12-27 | ||
| JP35931891 | 1991-12-27 | ||
| JP4351738A JPH0614337A (en) | 1991-12-27 | 1992-12-08 | Color killer circuit and color image display device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0614337A true JPH0614337A (en) | 1994-01-21 |
Family
ID=26579472
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4351738A Pending JPH0614337A (en) | 1991-12-27 | 1992-12-08 | Color killer circuit and color image display device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0614337A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007043286A1 (en) * | 2005-10-11 | 2007-04-19 | Matsushita Electric Industrial Co., Ltd. | Chroma killer detection circuit |
-
1992
- 1992-12-08 JP JP4351738A patent/JPH0614337A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007043286A1 (en) * | 2005-10-11 | 2007-04-19 | Matsushita Electric Industrial Co., Ltd. | Chroma killer detection circuit |
| US8031269B2 (en) | 2005-10-11 | 2011-10-04 | Panasonic Corporation | Chroma killer detection circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3120993B2 (en) | Video control device with multi-standard on-screen display | |
| WO1999021355A1 (en) | Display device, marker signal forming method, marker signal detection circuit and control signal generation circuit | |
| JP2954052B2 (en) | Video display device | |
| US6704009B2 (en) | Image display | |
| KR0137197B1 (en) | Circuit for preventing the picture from deteriorating | |
| JPH0614337A (en) | Color killer circuit and color image display device | |
| JP3541628B2 (en) | Superimpose device | |
| JPH11219157A (en) | Sampling clock control device | |
| JP3232594B2 (en) | Synchronous circuit | |
| US7705917B2 (en) | Method and circuit for extracting synchronization signals in a video signal | |
| KR100425687B1 (en) | Separation circuit for composition sync-signal of flat pannel display | |
| US6052153A (en) | Synchronization circuit and methods for screens with scanning circuits that reduce the effects of variations in frequency of an input signal | |
| JPH07226860A (en) | Pll circuit | |
| JP3475773B2 (en) | Video signal processing device and liquid crystal display device | |
| JPH0556300A (en) | Synchronizing signal generating circuit | |
| JP2933349B2 (en) | Data signal demodulator | |
| JP4106781B2 (en) | Clamp circuit | |
| JP2713063B2 (en) | Digital image generation device | |
| JP3013357B2 (en) | Video signal identification circuit and image equipment | |
| JP3819359B2 (en) | Multi-sink type display device | |
| JPH07298204A (en) | Video signal processing unit | |
| JPH04290383A (en) | Synchronizing signal detection circuit | |
| JPH08331477A (en) | Edtv 2 identification control signal detection circuit | |
| JPH0492574A (en) | Horizontal synchronizing signal separator circuit | |
| JPH0630295A (en) | Synchronizing circuit for video signal |