JPH0614280A - Picture display device - Google Patents

Abstract

PURPOSE:To correspond to the display of signals with dissimilar horizontal scanning numbers by performing a temporary stop in dissimilar positions for each field by the prescribed horizontal scanning cycle of an input signal and not making a stop with the horizontal scanning line numbers of the input signal approximately correspond to the horizontal direction signal numbers of the display device. CONSTITUTION:In an odd-number field, the output of an X driver 18 is given 2H in succession for picture elements 24,... of the 2nd, 6th, and 10th,... lines on a liquid crystal panel 23. The signal supplied by the first 1H from among the 2H is overwritten, deleted, and thinned. In an even-number field, the output of the driver 18 is given 2H in succession for the picture elements 24,... of the 4th, 8th, and 12th,... lines on the panel 23. From among the 2H, the signal supplied by the first 1H is overwritten, deleted and thinned. Thus, the 275 horizontal scanning lines per one field of the PAL system signal can be displayed by the over scan rate 3.5% with the use of the panel 23 setting the vertical direction picture element numbers almost correspond to the horizontal scanning line numbers of the NTSC system signal.

Description

【発明の詳細な説明】Detailed Description of the Invention

【０００１】[0001]

【産業上の利用分野】この発明は、例えば液晶表示素子
等を画素とする画像表示器でテレビジョン信号の画像表
示を行なう画像表示装置に係り、特に１フィールドの水
平走査線数が異なる複数のテレビジョン方式で伝送され
るテレビジョン信号の表示に対応し得るようにしたもの
に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an image display device for displaying an image of a television signal on an image display device having a liquid crystal display element or the like as a pixel, and more particularly to a plurality of image display devices having different horizontal scanning lines in one field. The present invention relates to an apparatus adapted to display a television signal transmitted by a television system.

【０００２】[0002]

【従来の技術】周知のように、近時、小型で低消費電力
であることから、液晶表示素子を画素とした画像表示器
（液晶パネル）が、多方面に採用されてきている。そし
て、特にテレビジョン受像機にあっては、階調表示が可
能なツイステッドネマティック（ＮＴ）モードの液晶が
多く用いられている。さらに、現在では、赤（Ｒ），緑
（Ｇ），青（Ｂ）の３原色のカラーフィルタと組み合わ
せることにより、カラー表示を行なえる液晶カラーテレ
ビジョン受像機も出現してきている。2. Description of the Related Art As is well known, image display devices (liquid crystal panels) having liquid crystal display elements as pixels have recently been adopted in various fields because of their small size and low power consumption. In particular, in television receivers, twisted nematic (NT) mode liquid crystal capable of gradation display is often used. Further, at present, liquid crystal color television receivers capable of color display have also appeared, in combination with color filters of three primary colors of red (R), green (G), and blue (B).

【０００３】図６は、このような従来の液晶パネルを用
いたカラーテレビジョン受像機を示すものである。すな
わち、図中符号１１，１２，１３は、色信号Ｒ，Ｇ，Ｂ
がそれぞれ供給される入力端子である。これら入力端子
１１，１２，１３に供給された各色信号Ｒ，Ｇ，Ｂは、
極性反転回路１４を構成する正極性増幅回路１４ａ，１
４ｂ，１４ｃ及び負極性増幅回路１４ｄ，１４ｅ，１４
ｆにそれぞれ供給される。FIG. 6 shows a color television receiver using such a conventional liquid crystal panel. That is, reference numerals 11, 12, and 13 in the figure denote color signals R, G, and B.
Are input terminals to be respectively supplied. The color signals R, G, B supplied to these input terminals 11, 12, 13 are
Positive polarity amplifying circuits 14a, 1 constituting the polarity inverting circuit 14
4b, 14c and negative polarity amplifier circuits 14d, 14e, 14
respectively supplied to f.

【０００４】ここで、上記極性反転回路１４は、各色信
号Ｒ，Ｇ，Ｂをそれぞれ正極性及び負極性で増幅し、液
晶の劣化を防ぐために必要な交流駆動を可能とするため
の両極性信号を生成するものである。そして、この極性
反転回路１４の出力信号は、スイッチ１５ａ，１５ｂ，
１５ｃよりなる極性切換回路１５に供給される。この極
性切換回路１５は、タイミング発生回路１６から出力さ
れるフレームパルスＦＰに同期して、正極性増幅回路１
４ａ，１４ｂ，１４ｃ及び負極性増幅回路１４ｄ，１４
ｅ，１４ｆの各出力を選択することで、交流信号を発生
する。Here, the polarity reversing circuit 14 amplifies each color signal R, G, B with positive polarity and negative polarity, respectively, and is a bipolar signal for enabling AC drive necessary for preventing deterioration of liquid crystal. Is generated. The output signal of the polarity reversing circuit 14 is supplied to the switches 15a, 15b,
It is supplied to the polarity switching circuit 15 composed of 15c. The polarity switching circuit 15 synchronizes with the frame pulse FP output from the timing generation circuit 16, and the positive polarity amplification circuit 1
4a, 14b, 14c and negative polarity amplifier circuits 14d, 14
An alternating current signal is generated by selecting each of the outputs e and 14f.

【０００５】そして、上記極性切換回路１５で選択され
た色信号Ｒ，Ｇ，Ｂは、スイッチ１７ａ，１７ｂ，１７
ｃよりなる色切換回路１７に供給される。この色切換回
路１７は、上記タイミング発生回路１６から出力される
水平タイミング信号ＨＰに同期して、信号線ａ，ｂ，ｃ
に出力する色信号Ｒ，Ｇ，Ｂを切り換えている。The color signals R, G, B selected by the polarity switching circuit 15 are switched to the switches 17a, 17b, 17
It is supplied to the color switching circuit 17 composed of c. The color switching circuit 17 synchronizes with the horizontal timing signal HP output from the timing generation circuit 16 to synchronize with the signal lines a, b, c.
The color signals R, G, and B to be output to are switched.

【０００６】ここで、上記信号線ａ，ｂ，ｃに出力され
た色信号Ｒ，Ｇ，Ｂは、Ｘドライバー１８に供給され
る。このＸドライバー１８は、タイミング発生回路１６
から出力されるクロックＳＣＫに基づいてＳ1 ，Ｓ2 ，
……，Ｓ480 の順序でクロックを発生するシフトレジス
タ１９と、このシフトレジスタ１９の出力クロックに応
じて信号線ａ，ｂ，ｃに供給された色信号Ｒ，Ｇ，Ｂを
出力するバッファ２０と、このバッフィ２０の出力を保
持するラインメモリ２１と、このラインメモリ２１に保
持された色信号Ｒ，Ｇ，Ｂをタイミング発生回路１６か
ら出力されるクロックＯＥに基づいて出力するバッファ
２２とよりなる。The color signals R, G and B output to the signal lines a, b and c are supplied to the X driver 18. This X driver 18 has a timing generation circuit 16
Based on the clock SCK output from S1, S2,
A shift register 19 for generating clocks in the order of S480, and a buffer 20 for outputting the color signals R, G, B supplied to the signal lines a, b, c according to the output clock of the shift register 19. A line memory 21 for holding the output of the buffer 20 and a buffer 22 for outputting the color signals R, G, B held in the line memory 21 based on a clock OE output from the timing generation circuit 16. .

【０００７】なお、上記クロックＳＣＫは、水平走査期
間中の画像表示期間を水平方向画素数（４８０）で等分
したもので、クロックＯＥは水平走査同期信号に同期し
てブランキング期間中に発生されるものである。The clock SCK is obtained by equally dividing the image display period during the horizontal scanning period by the number of horizontal pixels (480), and the clock OE is generated during the blanking period in synchronization with the horizontal scanning synchronizing signal. It is what is done.

【０００８】そして、上記Ｘドライバー１８の出力Ｄ1
，Ｄ2 ，……，Ｄ480 は、液晶パネル２３の各列電極
２３ａ，２３ａ，……にそれぞれ供給される。この液晶
パネル２３は、上記列電極２３ａ，２３ａ，……と該列
電極２３ａ，２３ａ，……に直交する行電極２３ｂ，２
３ｂ，……とに接続され、水平及び垂直方向にマトリク
ス状に配設された複数の画素２４，２４，……を備えて
いる。そして、信号の供給された行電極２３ｂ，２３
ｂ，……に接続されている画素２４，２４，……が、Ｘ
ドライバー１８の出力Ｄ1 ，Ｄ2 ，……，Ｄ480 に対応
した表示を行なうものである。The output D1 of the X driver 18
, D2, ..., D480 are supplied to the column electrodes 23a, 23a ,. The liquid crystal panel 23 includes column electrodes 23a, 23a, ... And row electrodes 23b, 2 orthogonal to the column electrodes 23a, 23a ,.
3b, ... And a plurality of pixels 24, 24, ... Arranged in a matrix in the horizontal and vertical directions. Then, the row electrodes 23b, 23 to which signals are supplied
The pixels 24, 24, ... Connected to b ,.
The display corresponding to the outputs D1, D2, ..., D480 of the driver 18 is performed.

【０００９】ここで、上記行電極２３ｂ，２３ｂ，……
は、Ｙドライバー２５のシフトレジスタ２６の出力Ｌ0
，Ｌ1 ，……，Ｌ219 によって選択的に駆動信号が供
給される。すなわち、シフトレジスタ２６は、タイミン
グ発生回路１６から水平走査同期信号に同期して発生さ
れるクロックＨＣＫに基づいてＬ0 ，Ｌ1 ，……，Ｌ21
9 の順序で駆動信号を発生するもので、各行電極２３
ｂ，２３ｂ，……が垂直方向に順次走査されるようにな
る。Here, the row electrodes 23b, 23b, ...
Is the output L0 of the shift register 26 of the Y driver 25
, L1, ..., L219 selectively supply drive signals. That is, the shift register 26 has L0, L1, ..., L21 based on the clock HCK generated in synchronization with the horizontal scanning synchronization signal from the timing generation circuit 16.
Drive signals are generated in the order of 9, and each row electrode 23
b, 23b, ... Are sequentially scanned in the vertical direction.

【００１０】このため、各画素２４，２４，……には、
Ｘドライバー１８によって水平方向画素数分にサンプリ
ングされた色信号Ｒ，Ｇ，Ｂが、該水平走査期間毎に垂
直方向に走査されるように供給されて、画像表示が行な
われる。Therefore, each pixel 24, 24, ...
Color signals R, G, B sampled by the number of pixels in the horizontal direction by the X driver 18 are supplied so as to be scanned in the vertical direction for each horizontal scanning period, and an image is displayed.

【００１１】この場合、上記シフトレジスタ２６は、タ
イミング発生回路１６からクロックＨＣＫに対応してゲ
ートパルスＧＥが発生された状態で、各行電極２３ｂ，
２３ｂ，……に出力信号Ｌ0 ，Ｌ1 ，……，Ｌ219 を発
生するとともに、垂直ブランキング期間に同期して発生
されるクリアパルスＦＣＬに基づいて、その出力がクリ
アされる。In this case, the shift register 26 is provided with the row electrodes 23b, 23b, while the gate pulse GE is generated in response to the clock HCK from the timing generation circuit 16.
23b, ..., Output signals L0, L1, ..., L219 are generated, and their outputs are cleared based on a clear pulse FCL generated in synchronization with the vertical blanking period.

【００１２】ここで、上記画素２４，２４，……は、図
７に示すように、行電極２３ｂ，２３ｂ，……に制御電
極が接続され一方の被制御電極が列電極２３ａ，２３
ａ，……に接続された薄膜トランジスタ（以下ＴＦＴと
いう）２４ａと、このＴＦＴ２４ａの他方の被制御電極
とコモン電極との間に並列接続される液晶２４ｂ及びコ
ンデンサ２４ｃとより構成されている。そして、行電極
２３ｂ，２３ｂ，……にＹドライバー２５から信号が供
給されると、ＴＦＴ２４ａがオン状態となり、Ｘドライ
バー１８の出力が液晶２４ｂ及びコンデンサ２４ｃに供
給される。この場合、液晶２４ｂに供給される信号レベ
ルは、コンデンサ２４ｃによって少なくとも１垂直走査
期間中一定に保持される。Here, in the pixels 24, 24, ..., As shown in FIG. 7, the control electrodes are connected to the row electrodes 23b, 23b ,.
A thin film transistor (hereinafter referred to as TFT) 24a connected to a, ..., A liquid crystal 24b and a capacitor 24c connected in parallel between the other controlled electrode of the TFT 24a and the common electrode. When a signal is supplied from the Y driver 25 to the row electrodes 23b, 23b, ..., The TFT 24a is turned on, and the output of the X driver 18 is supplied to the liquid crystal 24b and the capacitor 24c. In this case, the signal level supplied to the liquid crystal 24b is held constant by the capacitor 24c for at least one vertical scanning period.

【００１３】図８は、上述した液晶カラーテレビジョン
受像機の動作を示すタイミング図である。すなわち、シ
フトレジスタ１９にクロックＳＣＫが供給されると、そ
の立ち上がりに同期して順次出力Ｓ1 ，Ｓ2 ，……，Ｓ
480 が発生される。今、水平タイミング信号ＨＰがＬ
（ロー）レベルで、信号線ａ，ｂ，ｃにそれぞれ色信号
Ｒ，Ｇ，Ｂが供給されているとすると、シフトレジスタ
１９の出力Ｓ1 ，Ｓ2 ，……，Ｓ480 により、色信号が
Ｒ，Ｇ，Ｂ，Ｒ，Ｇ，Ｂ，……の順序で順次サンプリン
グされ、ラインメモリ２１に保持される。FIG. 8 is a timing chart showing the operation of the liquid crystal color television receiver described above. That is, when the clock SCK is supplied to the shift register 19, the outputs S1, S2 ,.
480 is generated. Now, the horizontal timing signal HP is L
Assuming that the color signals R, G, B are supplied to the signal lines a, b, c at the (low) level, the color signals R, G2, ... Sequentially sampled in the order of G, B, R, G, B, ... And held in the line memory 21.

【００１４】そして、１水平方向画素数分のサンプリン
グが終了すると、水平ブランキング期間中に発生するク
ロックＯＥがＨ（ハイ）レベルとなり、ラインメモリ２
１の内容がバッファ２２を介してＸドライバー１８の出
力Ｄ1 ，Ｄ2 ，……，Ｄ480として、液晶パネル２３の
各列電極２３ａ，２３ａ，……に一斉に供給される。こ
のとき、クロックＯＥに同期して水平タイミング信号Ｈ
ＰがＨレベルとなり、色切換回路１７のスイッチ１７
ａ，１７ｂ，１７ｃが切り換えられて、信号線ａ，ｂ，
ｃにそれぞれ色信号Ｂ，Ｒ，Ｇが供給されるようにな
る。When the sampling for one horizontal pixel is completed, the clock OE generated during the horizontal blanking period becomes H (high) level, and the line memory 2
The contents of 1 are supplied to the column electrodes 23a, 23a, ... Of the liquid crystal panel 23 all at once as outputs D1, D2 ,. At this time, the horizontal timing signal H is synchronized with the clock OE.
P becomes H level, and the switch 17 of the color switching circuit 17
a, 17b, 17c are switched, the signal lines a, b,
The color signals B, R, and G are supplied to c, respectively.

【００１５】一方、Ｙドライバー２５のシフトレジスタ
２６は、ゲートパルスＧＥが供給されると、その出力Ｌ
0 ，Ｌ1 ，……，Ｌ219 のうちいずれか１つ（図８では
Ｌ0）をＨレベルとする。すると、水平方向第１行目の
４８０個の画素２４，２４，……を構成するＴＦＴ２４
ａは、全てオン状態となり、水平方向第１行目の液晶表
示が行なわれる。On the other hand, when the gate pulse GE is supplied to the shift register 26 of the Y driver 25, its output L
Any one of 0, L1, ..., L219 (L0 in FIG. 8) is set to the H level. Then, the TFT 24 that constitutes the 480 pixels 24, 24, ...
All of a are turned on, and the liquid crystal display of the first row in the horizontal direction is performed.

【００１６】その後、クロックＨＣＫが発生されると、
クロックＯＥがＬレベルとなり、シフトレジスタ２６は
出力Ｌ0 をＬレベルとし出力Ｌ1 をＨレベルにしようと
する。ただし、この時点では、ゲートパルスＧＥが発生
されていないので、出力Ｌ1はＬレベルのままである。After that, when the clock HCK is generated,
The clock OE becomes L level, and the shift register 26 tries to set the output L0 to the L level and the output L1 to the H level. However, since the gate pulse GE is not generated at this point, the output L1 remains at the L level.

【００１７】そして、Ｘドライバー１８がクロックＳＣ
Ｋに基づいて１水平方向画素数分の色信号をサンプリン
グし、クロックＯＥ及びゲートパルスＧＥに同期して水
平方向第２行目の液晶表示が行なわれ、以下同様な動作
が２２０ライン分繰り返されることにより、１フィール
ド分の画像表示が行なわれる。Then, the X driver 18 uses the clock SC
Color signals for one horizontal pixel are sampled based on K, liquid crystal display of the second horizontal line is performed in synchronization with the clock OE and the gate pulse GE, and the same operation is repeated for 220 lines. As a result, the image display for one field is performed.

【００１８】ところで、上記のように水平ライン数が２
２０本程度の、４インチ以下の小型液晶パネル２３で
は、図９に示すように、テレビジョン信号の奇数フィー
ルドＯm ，Ｏm+1 ，Ｏm+2 ，……の信号と、偶数フィー
ルドＥm ，Ｅm+1 ，Ｅm+2 ，……の信号とを、同じ水平
ラインに供給することにより、１フレームの表示を行な
うようにしている。By the way, as described above, the number of horizontal lines is 2
As shown in FIG. 9, in a small liquid crystal panel 23 of about 20 inches and 4 inches or less, as shown in FIG. 9, signals of odd-numbered fields Om, Om + 1, Om + 2, ... And even-numbered fields Em, Em +. Signals of 1, Em + 2, ... Are supplied to the same horizontal line to display one frame.

【００１９】しかしながら、例えばＮＴＳＣ方式のテレ
ビジョン信号では、１フィールドの有効水平走査線数が
約２４０本であるから、水平ラインが２２０本の上記液
晶パネル２３では、８．３％のオーバースキャン率が生
じることになる。また、ＰＡＬ方式のテレビジョン信号
では、１フィールドの有効水平走査線数が一般的に約２
８５本であるから、上記液晶パネル２３では、２２．８
％ものオーバースキャン率が生じることになる。However, for example, in the case of an NTSC television signal, the number of effective horizontal scanning lines in one field is about 240, so that the liquid crystal panel 23 having 220 horizontal lines has an overscan rate of 8.3%. Will occur. Further, in the case of a PAL system television signal, the number of effective horizontal scanning lines in one field is generally about 2.
Since the number is 85, the liquid crystal panel 23 has 22.8.
As much as a% overscan rate will occur.

【００２０】すなわち、液晶パネル２３は、陰極線管と
異なり、水平ライン数が固定されているので、例えばＮ
ＴＳＣ方式の水平走査線数に対応させて水平ライン数が
設定された液晶パネルでは、ＰＡＬ方式（水平走査線数
がＮＴＳＣ方式に比して１フレーム当り１００本多い）
を良好に表示させることができないという問題を有して
いる。That is, unlike the cathode ray tube, the liquid crystal panel 23 has a fixed number of horizontal lines.
In a liquid crystal panel in which the number of horizontal lines is set corresponding to the number of horizontal scanning lines in the TSC system, the PAL system (the number of horizontal scanning lines is 100 more per frame than in the NTSC system)
Has a problem that it cannot be displayed well.

【００２１】そこで、従来より、このようなテレビジョ
ン方式の違いによる走査線数の違いを吸収し、例えばＮ
ＴＳＣ用液晶パネルでもＰＡＬ方式のテレビジョン信号
の表示を可能とするために、図１０に示すような変換手
段を備えたカラーテレビジョン受像機が考えられてい
る。すなわち、図中５１は入力端子で、ＮＴＳＣ方式の
テレビジョン信号及びＰＡＬ方式のテレビジョン信号が
選択的に供給される。Therefore, conventionally, the difference in the number of scanning lines due to such a difference in television system is absorbed, and, for example, N
A color television receiver provided with a conversion means as shown in FIG. 10 has been considered in order to enable display of a PAL system television signal even on a liquid crystal panel for TSC. That is, reference numeral 51 in the drawing denotes an input terminal to which an NTSC television signal and a PAL television signal are selectively supplied.

【００２２】まず、入力端子５１にＮＴＳＣ方式のテレ
ビジョン信号が供給された場合、該テレビジョン信号
は、ＮＴＳＣ用信号処理回路５２で輝度信号ＹN と色信
号ＣNと同期信号ＳN とに復調された後、ＮＴＳＣ用マ
トリクス回路５３で輝度信号ＹN 及び色信号ＣN が、３
原色信号ＲN ，ＧN ，ＢN に復調される。そして、この
３原色信号ＲN ，ＧN ，ＢN は、図示と逆の切換状態に
切り換えられたＮＴＳＣ／ＰＡＬ切換スイッチ５４によ
って導出され、図６で説明したものと同様な構成の極性
切換回路５５を介してＮＴＳＣ用液晶パネル５６に供給
され、画像表示に供される。First, when a television signal of the NTSC system is supplied to the input terminal 51, the television signal is demodulated by the NTSC signal processing circuit 52 into a luminance signal YN, a color signal CN and a synchronizing signal SN. After that, the luminance signal YN and the color signal CN are set to 3 in the NTSC matrix circuit 53.
The primary color signals RN, GN, BN are demodulated. The three primary color signals RN, GN, BN are derived by the NTSC / PAL changeover switch 54 which is switched to the switching state opposite to that shown in the drawing, and are passed through the polarity switching circuit 55 having the same configuration as that described in FIG. It is supplied to the liquid crystal panel 56 for NTSC to be used for image display.

【００２３】また、入力端子５１にＰＡＬ方式のテレビ
ジョン信号が供給された場合、該テレビジョン信号は、
ＰＡＬ用信号処理回路５７で輝度信号ＹP と色信号ＣP
と同期信号ＳP とに復調された後、ＰＡＬ用マトリクス
回路５８で輝度信号ＹP 及び色信号ＣP が、３原色信号
ＲP ，ＧP ，ＢP に復調される。そして、この３原色信
号ＲP ，ＧP ，ＢP は、それぞれＰＡＬ／ＮＴＳＣ変換
回路５９，６０，６１によりＮＴＳＣ同期の３原色信号
ＲN'，ＧN'，ＢN'に変換された後、図示の切換状態に切
り換えられたＮＴＳＣ／ＰＡＬ切換スイッチ５４によっ
て導出され、極性切換回路５５を介してＮＴＳＣ用液晶
パネル５６に供給され、画像表示に供される。When a PAL type television signal is supplied to the input terminal 51, the television signal is
The PAL signal processing circuit 57 uses the luminance signal YP and the color signal CP.
And the synchronizing signal SP, and the PAL matrix circuit 58 demodulates the luminance signal YP and the color signal CP into the three primary color signals RP, GP and BP. Then, the three primary color signals RP, GP, BP are converted into NTSC-synchronized three primary color signals RN ', GN', BN 'by the PAL / NTSC conversion circuits 59, 60, 61, respectively, and then switched to the illustrated switching state. It is led out by the switched NTSC / PAL changeover switch 54, is supplied to the NTSC liquid crystal panel 56 through the polarity changeover circuit 55, and is used for image display.

【００２４】ここで、上記ＰＡＬ／ＮＴＳＣ変換回路５
９について説明する。ただし、他のＰＡＬ／ＮＴＳＣ変
換回路６０，６１は、ＰＡＬ／ＮＴＳＣ変換回路５９と
同様な構成であるため、その説明は省略する。すなわ
ち、ＰＡＬ用マトリクス回路５８から出力されたアナロ
グの原色信号ＲP は、Ａ／Ｄ（アナログ／デジタル）変
換回路５９ａに供給され、１７．７ＭＨｚ程度のサンプ
リング周波数で８ビット程度に量子化されることでデジ
タルデータに変換される。そして、このＡ／Ｄ変換回路
５９ａから出力されたデジタルデータのうち、奇数フィ
ールド成分がフレームメモリ５９ｂに蓄えられ、偶数フ
ィールド成分がフレームメモリ５９ｃに蓄えられる。Here, the PAL / NTSC conversion circuit 5 is used.
9 will be described. However, since the other PAL / NTSC conversion circuits 60 and 61 have the same configuration as the PAL / NTSC conversion circuit 59, description thereof will be omitted. That is, the analog primary color signal RP output from the PAL matrix circuit 58 is supplied to the A / D (analog / digital) conversion circuit 59a and quantized to about 8 bits at a sampling frequency of about 17.7 MHz. Is converted into digital data by. Then, of the digital data output from the A / D conversion circuit 59a, odd field components are stored in the frame memory 59b, and even field components are stored in the frame memory 59c.

【００２５】ここで、フレームメモリ５９ｂ，５９ｃに
蓄えられたデジタルデータは、それぞれ所定数の水平ラ
イン毎に１水平ラインが間引かれるように読み出され、
ラインメモリ５９ｄでＮＴＳＣ方式の同期タイミングで
読み出された後、Ｄ／Ａ（デジタル／アナログ）変換回
路５９ｅでＮＴＳＣ同期のアナログの原色信号ＲN'に変
換され、ＮＴＳＣ／ＰＡＬ切換スイッチ５４に出力され
る。すなわち、ＰＡＬ方式のテレビジョン信号が供給さ
れた場合には、ＰＡＬ／ＮＴＳＣ変換回路５９，６０，
６１により水平ラインを間引くことで、ＮＴＳＣ用液晶
パネル５６でのＰＡＬ方式のテレビジョン信号の画像表
示を可能とするようにしている。Here, the digital data stored in the frame memories 59b and 59c are read so that one horizontal line is thinned out for every predetermined number of horizontal lines,
After being read by the line memory 59d at the NTSC sync timing, the D / A (digital / analog) converter circuit 59e converts the NTSC sync analog primary color signal RN 'to the NTSC / PAL switch 54. It That is, when the PAL system television signal is supplied, the PAL / NTSC conversion circuits 59, 60,
By thinning out horizontal lines by 61, it is possible to display an image of a PAL system television signal on the liquid crystal panel 56 for NTSC.

【００２６】しかしながら、上記のような変換手段で
は、３原色信号ＲP ，ＧP ，ＢP をそれぞれデジタル化
して水平ラインを間引くために３つのＰＡＬ／ＮＴＳＣ
変換回路５９，６０，６１が必要であるため、部品点数
が多く構成が複雑で経済的にも不利になり、例えばポケ
ットタイプや車載用等のいわゆる小型テレビジョン受像
機には不向きになるという不都合が生じる。However, in the conversion means as described above, three PAL / NTSC are used to digitize the three primary color signals RP, GP and BP and thin the horizontal lines.
Since the conversion circuits 59, 60, and 61 are required, the number of parts is large and the configuration is complicated, which is economically disadvantageous, and is not suitable for a so-called small-sized television receiver such as a pocket type or a vehicle-mounted type. Occurs.

【００２７】[0027]

【発明が解決しようとする課題】以上のように、液晶パ
ネルを用いた従来の画像表示装置では、水平走査線数の
異なる方式で伝送されるテレビジョン信号を全て良好に
表示することができないという問題を有している。特
に、ＰＡＬ方式のテレビジョン信号をＮＴＳＣ方式に変
換する手段は、構成が複雑で小型化に不向きであり経済
的にも不利になるという不都合がある。As described above, in the conventional image display device using the liquid crystal panel, it is impossible to display all the television signals transmitted by the systems having different horizontal scanning lines. I have a problem. In particular, the means for converting the PAL system television signal into the NTSC system has a disadvantage that it has a complicated structure, is not suitable for miniaturization, and is economically disadvantageous.

【００２８】そこで、この発明は上記事情を考慮してな
されたもので、１フィールドの水平走査線数が異なる複
数のテレビジョン方式で伝送されるテレビジョン信号の
表示に対応することができ、しかも簡易な構成で小型化
に適し経済的にも有利である極めて良好な画像表示装置
を提供することを目的とする。Therefore, the present invention has been made in consideration of the above circumstances, and can cope with the display of television signals transmitted by a plurality of television systems in which the number of horizontal scanning lines in one field is different, and It is an object of the present invention to provide an extremely good image display device which has a simple structure, is suitable for downsizing, and is economically advantageous.

【００２９】[0029]

【課題を解決するための手段】この発明に係る画像表示
装置は、マトリクス状に配置された複数の水平方向信号
線と垂直方向信号線との各交点にそれぞれ画素が設置さ
れてなる画像表示器と、この画像表示器の各垂直方向信
号線に、水平方向画素数分にサンプリングされたテレビ
ジョン信号を、該テレビジョン信号の水平走査期間に同
期して供給する水平方向駆動手段と、画像表示器の各水
平方向信号線に対して、テレビジョン信号の水平走査期
間に同期して順次垂直方向に走査するように、水平方向
駆動手段によって画像表示器の各垂直方向信号線に供給
されたテレビジョン信号を各画素に表示させるための駆
動信号を供給する垂直方向駆動手段とを備えたものを対
象としている。An image display device according to the present invention is an image display device in which pixels are installed at respective intersections of a plurality of horizontal signal lines and vertical signal lines arranged in a matrix. And a horizontal driving means for supplying a television signal sampled by the number of pixels in the horizontal direction to each vertical signal line of the image display device in synchronization with a horizontal scanning period of the television signal, and an image display. The television supplied to each vertical signal line of the image display by the horizontal driving means so that each horizontal signal line of the display device is sequentially scanned in the vertical direction in synchronization with the horizontal scanning period of the television signal. A vertical drive means for supplying a drive signal for displaying a John signal on each pixel is intended.

【００３０】そして、入力されたテレビジョン信号の水
平走査線数が画像表示器の水平方向信号線数よりも多い
状態で、該入力テレビジョン信号の所定の水平走査周期
毎でかつフィールド毎に異なる位置で、前記垂直方向駆
動手段の動作を一時停止させ、入力されたテレビジョン
信号の水平走査線数が画像表示器の水平方向信号線数に
略対応する状態で、垂直方向駆動手段の動作を一時停止
させない垂直方向駆動制御手段を備えるようにしたもの
である。Then, in a state where the number of horizontal scanning lines of the input television signal is larger than the number of horizontal signal lines of the image display device, the number of horizontal scanning lines of the input television signal is different for each predetermined horizontal scanning period and for each field. At the position, the operation of the vertical driving means is temporarily stopped, and the operation of the vertical driving means is performed with the number of horizontal scanning lines of the input television signal substantially corresponding to the number of horizontal signal lines of the image display. A vertical drive control means that does not temporarily stop is provided.

【００３１】[0031]

【作用】上記のような構成によれば、画像表示器の各水
平方向信号線に対して、画像表示器の各垂直方向信号線
に供給されたテレビジョン信号を各画素に表示させるた
めの信号を供給する垂直方向駆動手段の動作を、入力さ
れたテレビジョン信号の水平走査線数が画像表示器の水
平方向信号線数よりも多い状態で、該入力テレビジョン
信号の所定の水平走査周期毎でかつフィールド毎に異な
る位置で一時停止させ、入力されたテレビジョン信号の
水平走査線数が画像表示器の水平方向信号線数に略対応
する状態で一時停止させないようにしたので、１フィー
ルドの水平走査線数が異なる複数のテレビジョン方式で
伝送されるテレビジョン信号の表示に対応することがで
き、しかも簡易な構成で小型化に適し経済的にも有利と
することができる。According to the above structure, each water of the image display device is
Each vertical signal line of the image display with respect to the horizontal signal line
The television signal supplied to the
The operation of the vertical drive means that supplies the signal for
The number of horizontal scanning lines of the television signal is
When the number of the input television
Different for each predetermined horizontal scanning period of the signal and for each field.
Paused at the position where the
The number of horizontal scanning lines corresponds approximately to the number of horizontal signal lines of the image display
I did not pause it in the state of
Multiple television systems with different horizontal scan lines
It can support the display of transmitted television signals.
In addition, the simple structure is suitable for downsizing and is economically advantageous.
can do.

【００３２】[0032]

【実施例】以下、この発明の一実施例について図面を参
照して詳細に説明する。図１において、図６と同一部分
には同一記号を付して示し、ここでは異なる部分につい
てのみ述べる。すなわち、液晶パネル２３の各画素２
４，２４，……を垂直方向に順次走査するＹドライバー
２７の機能を変えて、垂直方向の走査に制御を与えるよ
うにした点が、従来と異なる部分である。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described in detail below with reference to the drawings. In FIG. 1, the same parts as those in FIG. 6 are designated by the same reference numerals, and only different parts will be described here. That is, each pixel 2 of the liquid crystal panel 23
.. is different from the conventional one in that the function of the Y driver 27 for sequentially scanning 4, 24, ... Is changed to give control to the vertical scanning.

【００３３】ここで、液晶パネル２３がＮＴＳＣ方式で
伝送されるテレビジョン信号の画像表示に対応した垂直
方向画素数を有しており、ＰＡＬ方式で伝送されるテレ
ビジョン信号とＮＴＳＣ方式で伝送されるテレビジョン
信号とを、画像表示する場合を例にとって説明する。Here, the liquid crystal panel 23 has the number of pixels in the vertical direction corresponding to the image display of the television signal transmitted by the NTSC system, and the television signal transmitted by the PAL system and the NTSC system are transmitted. A description will be given by taking as an example the case of displaying an image of a television signal that is displayed.

【００３４】すなわち、Ｙドライバー２７は、ＰＡＬ方
式のテレビジョン信号の供給時にスイッチ２８を電源Ｖ
cc側に切り換え、ＮＴＳＣ方式のテレビジョン信号の供
給時にスイッチ２８を接地側に切り換えることにより、
それぞれ各画素２４，２４，……の垂直方向の走査を異
なった形態で制御し、両方式のテレビジョン信号の画像
表示をそれぞれ良好に行なえるようにしている。That is, the Y driver 27 turns the switch 28 to the power source V when the PAL system television signal is supplied.
By switching to the cc side and switching the switch 28 to the ground side when the NTSC system television signal is supplied,
Vertical scanning of each pixel 24, 24, ... Is controlled in a different form so that image display of both types of television signals can be performed well.

【００３５】図２は、上記Ｙドライバー２７の詳細を示
すものである。図中２９は前記クロックＨＣＫの供給さ
れる入力端子で、５ビットのシフトレジスタ３０のクロ
ック入力端ＣＫ，ノット回路３１の入力端及びアンド回
路３２の入力端にそれぞれ接続されている。また、図中
３３は、前記ゲートパルスＧＥの供給される入力端子
で、２２０段出力のシフトレジスタ３４のゲートパルス
入力端ＧＩに接続されている。FIG. 2 shows the details of the Y driver 27. Reference numeral 29 in the drawing denotes an input terminal to which the clock HCK is supplied, and is connected to the clock input terminal CK of the 5-bit shift register 30, the input terminal of the knot circuit 31, and the input terminal of the AND circuit 32, respectively. Reference numeral 33 in the drawing is an input terminal to which the gate pulse GE is supplied, and is connected to the gate pulse input terminal GI of the shift register 34 which outputs 220 stages.

【００３６】さらに、図中３５は前記フレームパルスＦ
Ｐの供給される入力端子で、ナンド回路３６の入力端に
接続されるとともに、ノット回路３７を介してナンド回
路３８の入力端に接続されている。また、図中３９は前
記クリアパルスＦＣＬの供給される入力端子で、上記シ
フトレジスタ３０，３４及びＤタイプフリップフロップ
回路（以下Ｄ−ＦＦ回路という）４０の各クリア入力端
ＣＬにそれぞれ接続されている。Further, in the figure, 35 is the frame pulse F.
The input terminal to which P is supplied is connected to the input terminal of the NAND circuit 36 and also connected to the input terminal of the NAND circuit 38 via the knot circuit 37. Reference numeral 39 in the drawing denotes an input terminal to which the clear pulse FCL is supplied, which is connected to each of the clear input terminals CL of the shift registers 30 and 34 and the D type flip-flop circuit (hereinafter referred to as D-FF circuit) 40. There is.

【００３７】ここで、図中４１は、垂直同期信号毎で表
示開始時に発生されるパルスＳＴが供給される入力端子
である。この入力端子４１は、上記シフトレジスタ３４
の入力端Ｄに接続されるとともに、オア回路４２の入力
端に接続されている。また、図中４３は前記スイッチ２
８によって選択された電源レベルＶccまたは接地レベル
が供給される入力端子で、上記ナンド回路３６，３８の
入力端にそれぞれ接続されている。Reference numeral 41 in the figure denotes an input terminal to which a pulse ST generated at the start of display is supplied for each vertical synchronizing signal. The input terminal 41 is connected to the shift register 34.
Of the OR circuit 42. Reference numeral 43 in the figure denotes the switch 2
Input terminals to which the power supply level Vcc or the ground level selected by 8 are supplied, and are connected to the input terminals of the NAND circuits 36 and 38, respectively.

【００３８】そして、上記シフトレジスタ３０の第３番
目と第５番目の出力端ＱC とＱE とは、上記ナンド回路
３６，３８の入力端にそれぞれ接続され、各ナンド回路
３６，３８の出力端は、上記アンド回路３２の入力端に
接続されている。このアンド回路３２の出力端は、上記
シフトレジスタ３４のクロック入力端ＣＫに接続されて
いる。The third and fifth output terminals QC and QE of the shift register 30 are connected to the input terminals of the NAND circuits 36 and 38, respectively, and the output terminals of the NAND circuits 36 and 38 are connected to each other. , Is connected to the input terminal of the AND circuit 32. The output terminal of the AND circuit 32 is connected to the clock input terminal CK of the shift register 34.

【００３９】また、上記シフトレジスタ３０の第５番目
の出力端ＱE は、上記Ｄ−ＦＦ回路４０の入力端Ｄに接
続され、このＤ−ＦＦ回路４０の出力端Ｑは、上記オア
回路４２の入力端に接続されている。さらに、このオア
回路４２の出力端は、上記シフトレジスタ３０の入力端
Ｄに接続されている。The fifth output terminal QE of the shift register 30 is connected to the input terminal D of the D-FF circuit 40, and the output terminal Q of the D-FF circuit 40 is connected to the OR circuit 42. It is connected to the input end. Further, the output terminal of the OR circuit 42 is connected to the input terminal D of the shift register 30.

【００４０】ここにおいて、上記シフトレジスタ３０
は、表示開始時にパルスＳＴがＨレベルとなるので、入
力端ＤがＨレベルとなる。すると、シフトレジスタ３０
は、クロックＨＣＫの立上がりに同期して出力端ＱA を
Ｈレベルとする。そして、次のクロックＨＣＫの立上が
り時にはパルスＳＴはＬレベルとなっているため、出力
端ＱA はＬレベルとなり、出力端ＱB がＨレベルとな
る。以後、シフトレジスタ３０は、その出力端ＱE がＨ
レベルとなるまで、クロックＨＣＫに同期してシフト動
作を繰り返すようになる。Here, the shift register 30
, The pulse ST becomes H level at the start of display, so that the input terminal D becomes H level. Then, the shift register 30
Sets the output terminal QA to the H level in synchronization with the rising edge of the clock HCK. Since the pulse ST is at the L level at the next rise of the clock HCK, the output terminal QA is at the L level and the output terminal QB is at the H level. After that, the shift register 30 has its output terminal QE at H level.
The shift operation is repeated in synchronization with the clock HCK until the level is reached.

【００４１】そして、シフトレジスタ３０の出力端ＱE
がＨレベルになると、そのＨレベル出力がクロックＨＣ
Ｋの立下がりでＤ−ＦＦ回路４０にラッチされる。この
ため、シフトレジスタ３０の入力端Ｄが再びＨレベルと
なり、出力端ＱA がＨレベルになって、以後、同様の動
作が繰り返される。ここで、シフトレジスタ３０の上記
した動作は、垂直走査の終了時にクリアパルスＦＣＬが
発生されるまで継続される。The output terminal QE of the shift register 30
Becomes H level, the H level output becomes the clock HC.
It is latched in the D-FF circuit 40 at the fall of K. Therefore, the input terminal D of the shift register 30 becomes H level again and the output terminal QA becomes H level, and thereafter, the same operation is repeated. Here, the above operation of the shift register 30 is continued until the clear pulse FCL is generated at the end of the vertical scanning.

【００４２】このため、上記ナンド回路３６には、上記
表示開始時から３Ｈ目にＨレベルが供給され、以後５Ｈ
毎にＨレベルが供給されるようになる。そこで、今、垂
直走査毎に反転するフレームパルスＦＰがＨレベルで、
スイッチ２８が電源Ｖcc側（Ｈレベル）に接続されてい
るとすると、ナンド回路３６の出力は、表示開始後、３
Ｈ，８Ｈ，１３Ｈ，１８Ｈ，……毎にＬレベルとなり、
それ以外の期間はＨレベルとなる。Therefore, the NAND circuit 36 is supplied with the H level at the 3rd H from the start of the display, and thereafter 5H.
The H level is supplied every time. Therefore, now, the frame pulse FP that is inverted every vertical scanning is at the H level,
Assuming that the switch 28 is connected to the power supply Vcc side (H level), the output of the NAND circuit 36 is 3 after the start of display.
Every time H, 8H, 13H, 18H, ...
During the other periods, it becomes H level.

【００４３】さらに、上記ナンド回路３８も同様に動作
する。ただし、この場合、フレームパルスＦＰがＬレベ
ルで、スイッチ２８が電源Ｖcc側（Ｈレベル）に接続さ
れている状態で、ナンド回路３８の出力は、表示開始
後、５Ｈ，１０Ｈ，１５Ｈ，２０Ｈ，……毎にＬレベル
となり、それ以外の期間はＨレベルとなる。Further, the NAND circuit 38 operates similarly. However, in this case, when the frame pulse FP is at L level and the switch 28 is connected to the power supply Vcc side (H level), the output of the NAND circuit 38 is 5H, 10H, 15H, 20H, It becomes L level every time, and becomes H level in other periods.

【００４４】このため、ナンド回路３６，３８の出力が
Ｌレベルの間は、アンド回路３２の作用により、クロッ
クＨＣＫがシフトレジスタ３４に供給されなくなって、
シフト動作が行なわれなくなる。Therefore, while the outputs of the NAND circuits 36 and 38 are at the L level, the clock HCK is not supplied to the shift register 34 due to the action of the AND circuit 32.
The shift operation will not be performed.

【００４５】また、各ナンド回路３６，３８には、フレ
ームパルスＦＰが互いに反転されて入力されている。こ
のため、ナンド回路３６，３８は、１垂直走査期間中は
どちらか一方の出力がＨレベルに固定され、他方の出力
のみが、上述したようにＬレベルになり得ることにな
る。Further, the frame pulses FP are inverted and inputted to the NAND circuits 36 and 38, respectively. Therefore, in the NAND circuits 36 and 38, either one of the outputs can be fixed to the H level during one vertical scanning period, and only the other output can be set to the L level as described above.

【００４６】ここで、上記フレームパルスＦＰは、奇数
フィールド期間中Ｈレベルであり、偶数フィールド期間
中Ｌレベルとなるように設定されている。このため、奇
数フィールド期間中はナンド回路３８の出力がＨレベル
に固定され、偶数フィールド期間中はナンド回路３６の
出力がＨレベルに固定されることになる。よって、アン
ド回路３２の出力は、奇数フィールド期間中は表示開始
後３Ｈ，８Ｈ，１３Ｈ，１８Ｈ，……目にＬレベルとな
り、偶数フィールド期間中は表示開始後５Ｈ，１０Ｈ，
１５Ｈ，２０Ｈ，……目にＬレベルとなされる。Here, the frame pulse FP is set to be H level during the odd field period and L level during the even field period. Therefore, the output of the NAND circuit 38 is fixed to the H level during the odd field period, and the output of the NAND circuit 36 is fixed to the H level during the even field period. Therefore, the output of the AND circuit 32 becomes L level at 3H, 8H, 13H, 18H, ... Eyes after the start of display during the odd field period, and 5H, 10H, and 5H after start of the display during the even field period.
15H, 20H, ... L level is made to the eyes.

【００４７】換言すれば、シフトレジスタ３４は、奇数
フィールド期間中は表示開始後３Ｈ，８Ｈ，１３Ｈ，１
８Ｈ，……目にシフト動作を行なわなくなり、偶数フィ
ールド期間中は表示開始後５Ｈ，１０Ｈ，１５Ｈ，２０
Ｈ，……目にシフト動作を行なわなくなる。In other words, the shift register 34 is 3H, 8H, 13H, 1 after the start of display during the odd field period.
8H, ... The shift operation is not performed for the eyes, and 5H, 10H, 15H, 20 after the start of display during the even field period.
H, ... No shift operation is performed on the eyes.

【００４８】また、上記シフトレジスタ３４は、パルス
ＳＴが入力端Ｄに供給されることによって動作状態とな
る。そして、ゲートパルスＧＥが供給される毎に、出力
Ｌ0，Ｌ1 ，……，Ｌ219 のうちのいずれか１つをＨレ
ベルとする。さらに、アンド回路３２の出力に同期し
て、例えば出力Ｌ0 がＨレベルになっているとすると、
Ｈレベルとなる出力がＬ0 ，Ｌ1 ，Ｌ2 ，……の順序で
順次シフトされるものである。Further, the shift register 34 becomes the operating state when the pulse ST is supplied to the input terminal D. Then, every time the gate pulse GE is supplied, one of the outputs L0, L1, ..., L219 is set to the H level. Further, assuming that the output L0 is at the H level in synchronization with the output of the AND circuit 32,
The output at H level is sequentially shifted in the order of L0, L1, L2, ....

【００４９】図３は、上記Ｙドライバー２７の動作を示
すタイミング図である。信号線ａ，ｂ，ｃに供給される
色信号は、１垂直走査期間毎に極性が反転されている。
画面上部のオーバースキャン分を除いて、表示開始時に
パルスＳＴがＨレベルとなり、クロックＨＣＫに同期し
て、シフトレジスタ３０の出力端ＱA がＨレベルとな
る。以後、クロックＨＣＫが供給される毎に、シフトレ
ジスタ３０の出力端ＱB，ＱC ，……の順序でＨレベル
となる動作が繰り返される。FIG. 3 is a timing chart showing the operation of the Y driver 27. The polarities of the color signals supplied to the signal lines a, b, and c are inverted every vertical scanning period.
Except for overscan on the upper part of the screen, the pulse ST becomes H level at the start of display, and the output terminal QA of the shift register 30 becomes H level in synchronization with the clock HCK. Thereafter, every time the clock HCK is supplied, the output terminals QB, QC, ... Of the shift register 30 are repeatedly set to the H level in this order.

【００５０】ここで、奇数フィールド期間中であれば、
フレームパルスＦＰがＨレベルであるので、ナンド回路
３６の出力が、シフトレジスタ３０の出力端ＱC がＨレ
ベルになるのに同期してＬレベルとなる。また、偶数フ
ィールド期間中であれば、フレームパルスＦＰがＬレベ
ルであるので、ナンド回路３８の出力が、シフトレジス
タ３０の出力端ＱE がＨレベルになるのに同期してＬレ
ベルとなる。Here, during the odd field period,
Since the frame pulse FP is at H level, the output of the NAND circuit 36 becomes L level in synchronization with the output terminal QC of the shift register 30 becoming H level. Also, during the even field period, the frame pulse FP is at the L level, so that the output of the NAND circuit 38 becomes the L level in synchronization with the output terminal QE of the shift register 30 becoming the H level.

【００５１】このため、アンド回路３２の出力は、クロ
ックＨＣＫが５つおきに欠けたようになり、奇数フィー
ルドではシフトレジスタ３４の出力Ｌ1 ，Ｌ5 ，……が
連続して２回発生され、偶数フィールドではシフトレジ
スタ３４の出力Ｌ3 ，Ｌ7 ，……が連続して２回発生さ
れるようになる。For this reason, the output of the AND circuit 32 is such that every fifth clock HCK is missing, and in the odd field, the outputs L1, L5, ... Of the shift register 34 are continuously generated twice, and the even number is even. In the field, the outputs L3, L7, ... Of the shift register 34 are successively generated twice.

【００５２】したがって、奇数フィールドでは、図１に
示す液晶パネル２３の上から２，６，１０，……行目の
画素２４，２４，……に対して、Ｘドライバー１８の出
力が２Ｈ連続して供給されることになり、この２Ｈのう
ちの最初の１Ｈで供給された信号は上書きされて消去さ
れ、つまり間引かれることになる。また、偶数フィール
ドでは、図１に示す液晶パネル２３の上から４，８，１
２，……行目の画素２４，２４，……に対して、Ｘドラ
イバー１８の出力が２Ｈ連続して供給されることにな
り、この２Ｈのうちの最初の１Ｈで供給された信号は上
書きされて消去され、つまり間引かれることになる。Therefore, in the odd field, the output of the X driver 18 continues for 2H to the pixels 24, 24, .. The signal supplied in the first 1H of the 2H is overwritten and erased, that is, thinned out. In the even field, the liquid crystal panel 23 shown in FIG.
The output of the X driver 18 is continuously supplied for 2H to the pixels 24, 24, ... In the 2nd line, and the signal supplied at the first 1H of the 2H is overwritten. It is erased, that is, thinned out.

【００５３】図４は、上記のようなＹドライバー２７に
よる、液晶パネル２３の垂直方向の走査形態を示すもの
で、間引かれる水平走査ラインを点線で示している。こ
のように、テレビジョン信号の奇数フィールドＯm ，Ｏ
m+1 ，Ｏm+2 ，……の信号と、偶数フィールドＥm ，Ｅ
m+1 ，Ｅm+2 ，……の信号とを、それぞれ５Ｈ毎に交互
に間引くことにより、ＮＴＳＣ方式のテレビジョン信号
の水平走査線数に略対応させて垂直方向画素数を２２０
に設定した液晶パネル２３を用いても、ＰＡＬ方式のテ
レビジョン信号の１フィールドで２７５の水平走査ライ
ンをオーバースキャン率が３．５％で表示することがで
きる。FIG. 4 shows a vertical scanning mode of the liquid crystal panel 23 by the Y driver 27 as described above, and the thinned horizontal scanning lines are shown by dotted lines. Thus, the odd fields Om, O of the television signal
m + 1, Om + 2, ... Signals and even fields Em, E
The signals of m + 1, Em + 2, ... Are alternately thinned out every 5H, so that the number of pixels in the vertical direction is 220 in correspondence with the number of horizontal scanning lines of the television signal of the NTSC system.
Even with the liquid crystal panel 23 set to, it is possible to display 275 horizontal scanning lines in one field of a PAL system television signal at an overscan rate of 3.5%.

【００５４】また、前記スイッチ２８を接地側に切り換
えると、ナンド回路３６，３８の出力が共にＨレベルに
固定されるので、シフトレジスタ３４にはクロックＨＣ
Ｋが全て供給されるようになり、上述した間引き動作は
行なわれなくなる。このため、ＮＴＳＣ方式のテレビジ
ョン信号を従来と同様な動作で表示することが可能とな
る。When the switch 28 is switched to the ground side, the outputs of the NAND circuits 36 and 38 are both fixed at the H level, so that the shift register 34 receives the clock HC.
All K is supplied, and the above-described thinning operation is not performed. For this reason, it becomes possible to display an NTSC television signal in the same operation as in the past.

【００５５】ところで、上記のように水平走査ラインを
間引く場合、図５に示すように、奇数及び偶数フィール
ド共に５，１０，１５，２０，……本目を間引くことも
考えられるが、このようにすると、１フィールド当たり
連続した２つの信号が消滅してしまうので、画質として
不連続が目立ちやすくなる。By the way, when the horizontal scanning lines are thinned out as described above, as shown in FIG. 5, it is possible to thin out the fifth, tenth, fifteenth, ... Then, two consecutive signals disappear per field, so that discontinuity is easily noticeable in image quality.

【００５６】これに対して、上記実施例で示したよう
に、間引く水平走査ラインを、奇数及び偶数フィールド
で連続しないように分散させることにより、画質の不連
続は目立ちにくくなる。特に、小型の液晶テレビジョン
受像機では、奇数フィールドと偶数フィールドとを重ね
て同じ水平方向画素ラインに供給しているため、垂直方
向の解像度は悪化しており、上記実施例のような形式で
間引いたＰＡＬ方式のテレビジョン信号は、ほとんど劣
化が認められなくなる。なお、この発明は上記実施例に
限定されるものではなく、この外その要旨を逸脱しない
範囲で種々変形して実施することができる。On the other hand, as shown in the above embodiment, the thinning-out horizontal scanning lines are dispersed so as not to be continuous in the odd and even fields, so that the discontinuity in the image quality becomes inconspicuous. Particularly, in a small-sized liquid crystal television receiver, since odd-numbered fields and even-numbered fields are overlapped and supplied to the same horizontal pixel line, the resolution in the vertical direction deteriorates. Almost no deterioration is recognized in the thinned PAL system television signal. The present invention is not limited to the above-described embodiments, and various modifications can be made without departing from the scope of the invention.

【００５７】[0057]

【発明の効果】以上詳述したようにこの発明によれば、
１フィールドの水平走査線数が異なる複数のテレビジョ
ン方式で伝送されるテレビジョン信号の表示に対応する
ことができ、しかも簡易な構成で小型化に適し経済的に
も有利である極めて良好な画像表示装置を提供すること
ができる。As described above in detail, according to the present invention,
An extremely good image that can support display of television signals transmitted by a plurality of television systems with different horizontal scanning lines in one field, is suitable for downsizing with a simple structure, and is economically advantageous A display device can be provided.

【図面の簡単な説明】[Brief description of drawings]

【図１】この発明に係る画像表示装置の一実施例を示す
ブロック構成図。FIG. 1 is a block configuration diagram showing an embodiment of an image display device according to the present invention.

【図２】同実施例の要部を詳細に示すブロック構成図。FIG. 2 is a block configuration diagram showing details of a main part of the embodiment.

【図３】同実施例の動作を説明するためのタイミング
図。FIG. 3 is a timing chart for explaining the operation of the embodiment.

【図４】同実施例の間引き動作を説明するために示す
図。FIG. 4 is a diagram shown for explaining the thinning-out operation of the embodiment.

【図５】同間引き動作の好ましくない例を説明するため
に示す図。FIG. 5 is a diagram shown for explaining an undesirable example of the same thinning operation.

【図６】従来の画像表示装置を示すブロック構成図。FIG. 6 is a block configuration diagram showing a conventional image display device.

【図７】画素の詳細を示す回路構成図。FIG. 7 is a circuit configuration diagram showing details of a pixel.

【図８】同従来装置の動作を説明するためのタイミング
図。FIG. 8 is a timing chart for explaining the operation of the conventional device.

【図９】同従来装置による水平走査ラインの処理手段を
示す図。FIG. 9 is a diagram showing a horizontal scanning line processing means according to the conventional apparatus.

【図１０】従来のＰＡＬ／ＮＴＳＣ変換手段を示すブロ
ック構成図。FIG. 10 is a block diagram showing a conventional PAL / NTSC conversion means.

【符号の説明】[Explanation of symbols]

１１〜１３…入力端子、１４…極性反転回路、１５…極
性切換回路、１６…タイミング発生回路、１７…色切換
回路、１８…Ｘドライバー、１９…シフトレジスタ、２
０…バッファ、２１…ラインメモリ、２２…バッファ、
２３…液晶パネル、２４…画素、２５…Ｙドライバー、
２６…シフトレジスタ、２７…Ｙドライバー、２８…ス
イッチ、２９…入力端子、３０…シフトレジスタ、３１
…ノット回路、３２…アンド回路、３３…入力端子、３
４…シフトレジスタ、３５…入力端子、３６…ナンド回
路、３７…ノット回路、３８…ナンド回路、３９…入力
端子、４０…Ｄ−ＦＦ回路、４１…入力端子、４２…オ
ア回路、４３…入力端子、５１…入力端子、５２…ＮＴ
ＳＣ用信号処理回路、５３…ＮＴＳＣ用マトリクス回
路、５４…ＮＴＳＣ／ＰＡＬ切換スイッチ、５５…極性
切換回路、５６…ＮＴＳＣ用液晶パネル、５７…ＰＡＬ
用信号処理回路、５８…ＰＡＬ用マトリクス回路、５９
〜６１…ＰＡＬ／ＮＴＳＣ変換回路。11 to 13 ... Input terminals, 14 ... Polarity inverting circuit, 15 ... Polarity switching circuit, 16 ... Timing generating circuit, 17 ... Color switching circuit, 18 ... X driver, 19 ... Shift register, 2
0 ... buffer, 21 ... line memory, 22 ... buffer,
23 ... Liquid crystal panel, 24 ... Pixel, 25 ... Y driver,
26 ... Shift register, 27 ... Y driver, 28 ... Switch, 29 ... Input terminal, 30 ... Shift register, 31
... knot circuit, 32 ... AND circuit, 33 ... input terminal, 3
4 ... Shift register, 35 ... Input terminal, 36 ... NAND circuit, 37 ... Not circuit, 38 ... NAND circuit, 39 ... Input terminal, 40 ... D-FF circuit, 41 ... Input terminal, 42 ... OR circuit, 43 ... Input Terminal, 51 ... Input terminal, 52 ... NT
SC signal processing circuit, 53 ... NTSC matrix circuit, 54 ... NTSC / PAL switch, 55 ... Polarity switching circuit, 56 ... NTSC liquid crystal panel, 57 ... PAL
Signal processing circuit, 58 ... PAL matrix circuit, 59
˜61 ... PAL / NTSC conversion circuit.

Claims (1)

【特許請求の範囲】[Claims] 【請求項１】 マトリクス状に配置された複数の水平方
向信号線と垂直方向信号線との各交点にそれぞれ画素が
設置されてなる画像表示器と、この画像表示器の各垂直
方向信号線に、水平方向画素数分にサンプリングされた
テレビジョン信号を、該テレビジョン信号の水平走査期
間に同期して供給する水平方向駆動手段と、前記画像表
示器の各水平方向信号線に対して、前記テレビジョン信
号の水平走査期間に同期して順次垂直方向に走査するよ
うに、前記水平方向駆動手段によって前記画像表示器の
各垂直方向信号線に供給されたテレビジョン信号を前記
各画素に表示させるための駆動信号を供給する垂直方向
駆動手段とを備えた画像表示装置において、入力された
前記テレビジョン信号の水平走査線数が前記画像表示器
の水平方向信号線数よりも多い状態で、該入力テレビジ
ョン信号の所定の水平走査周期毎でかつフィールド毎に
異なる位置で、前記垂直方向駆動手段の動作を一時停止
させ、入力された前記テレビジョン信号の水平走査線数
が前記画像表示器の水平方向信号線数に略対応する状態
で、前記垂直方向駆動手段の動作を一時停止させない垂
直方向駆動制御手段を具備してなることを特徴とする画
像表示装置。1. An image display device in which a pixel is installed at each intersection of a plurality of horizontal signal lines and a vertical signal line arranged in a matrix, and a vertical signal line of the image display device. A horizontal driving means for supplying a television signal sampled in the number of pixels in the horizontal direction in synchronism with a horizontal scanning period of the television signal, and for each horizontal signal line of the image display, A television signal supplied to each vertical signal line of the image display by the horizontal driving means is displayed on each pixel so as to sequentially scan in the vertical direction in synchronization with a horizontal scanning period of the television signal. In the image display device including a vertical drive means for supplying a drive signal for driving, the number of horizontal scanning lines of the input television signal is the number of horizontal signal lines of the image display. The horizontal scanning line of the input television signal is temporarily stopped at a predetermined horizontal scanning cycle of the input television signal and at a position different for each field. An image display device, comprising: vertical drive control means that does not temporarily stop the operation of the vertical drive means in a state where the number thereof substantially corresponds to the number of horizontal signal lines of the image display.