JPH06133279A - Method and device for picture conversion - Google Patents
Method and device for picture conversionInfo
- Publication number
- JPH06133279A JPH06133279A JP4276214A JP27621492A JPH06133279A JP H06133279 A JPH06133279 A JP H06133279A JP 4276214 A JP4276214 A JP 4276214A JP 27621492 A JP27621492 A JP 27621492A JP H06133279 A JPH06133279 A JP H06133279A
- Authority
- JP
- Japan
- Prior art keywords
- frame
- address
- motion information
- circuit
- television signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Television Systems (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、例えば動画像データを
異なるフォーマットの動画像データに変換する画像変換
装置等に適用して好適な画像変換方法及び装置に関す
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an image conversion method and device suitable for application to, for example, an image conversion device for converting moving image data into moving image data of different formats.
【０００２】[0002]
【従来の技術】従来、テレビジョン方式としては、周知
のように、ＮＴＳＣ、ＰＡＬ、ＳＥＣＡＭ等のテレビ
ジョン方式の他に高精細度（ＨＤ）テレビジョン方式が
提案されている。2. Description of the Related Art Conventionally, as is well known, televisions such as NTSC, PAL, SECAM, etc.
In addition to the John system, a high definition (HD) television system has been proposed.
【０００３】これらのテレビジョン方式はフレーム周波
数、解像度等が異なるので、例えばＰＡＬ方式のテレビ
ジョン信号をＮＴＳＣ方式のＶＴＲで記録する等、ある
テレビジョン方式のテレビジョン信号をこのテレビジョ
ン信号の方式と異なる他のテレビジョン方式の機器で記
録、伝送等の処理を行う場合には、テレビジョン方式変
換を行う必要が生じる。Since these television systems have different frame frequencies, resolutions, etc., a television signal of a certain television system, such as recording a PAL system television signal with an NTSC system VTR, is used as the system of this television signal. When performing processing such as recording and transmission with another television system device different from the above, it is necessary to perform television system conversion.
【０００４】このテレビジョン方式変換等に代表される
画像変換の手法としては、多くのものが提案されてい
る。一般的にこの変換の方法として、テレビジョン動画
信号のフレーム内挿処理がある。Many methods have been proposed as image conversion methods represented by this television system conversion and the like. Generally, as a method of this conversion, there is a frame interpolation process of a television moving image signal.
【０００５】このフレーム内挿処理は、８画素×８ライ
ン等の小ブロック毎に時間的に隣合った２フレーム間の
動き情報を周知のブロック・マッチング法や勾配法等に
より求めて、内挿比により前後のフレームの画像を位置
補正して内挿フレームを得ることにより変換処理を行う
ものである。In this frame interpolation processing, the motion information between two frames temporally adjacent to each other in small blocks such as 8 pixels × 8 lines is obtained by a well-known block matching method or gradient method, and then interpolated. The conversion processing is performed by position-correcting the images of the preceding and following frames according to the ratio to obtain an interpolated frame.
【０００６】このフレーム内挿処理により画像を変換す
る画像変換装置を図３に示し、図について説明する。An image conversion apparatus for converting an image by this frame interpolation processing is shown in FIG. 3, and the figure will be described.
【０００７】図３において、１は例えばテレビジョン信
号が供給される入力端子で、この入力端子１を介してフ
レームメモリ２にテレビジョン信号が供給される。In FIG. 3, reference numeral 1 denotes an input terminal to which a television signal is supplied, for example, and the television signal is supplied to the frame memory 2 via the input terminal 1.
【０００８】このフレームメモリ２は入力端子１を介し
て供給されるテレビジョン信号を図示しないアドレス発
生回路等からのアドレスの供給により記憶し、次のフレ
ームのテレビジョン信号が供給されたときに図示しない
読み出し回路等からのアドレスの供給により記憶したテ
レビジョン信号を出力する。The frame memory 2 stores a television signal supplied through the input terminal 1 by supplying an address from an address generating circuit (not shown) or the like, and is shown when the television signal of the next frame is supplied. The stored television signal is output by supplying an address from a reading circuit or the like.
【０００９】フレームメモリ２から読み出されたテレビ
ジョン信号は動きベクトル検出回路３及び位置補正回路
６に、また、入力端子１を介して供給された読み出され
たテレビジョン信号の次のフレームのテレビジョン信号
は動きベクトル検出回路３及び位置補正回路５に夫々供
給される。ここでフレームメモリ２から読み出されたテ
レビジョン信号をＦｒ（ｔ−１）、入力端子１を介して
供給されるテレビジョン信号をＦｒとする。The television signal read from the frame memory 2 is sent to the motion vector detection circuit 3 and the position correction circuit 6 and to the next frame of the read television signal supplied via the input terminal 1. The television signal is supplied to the motion vector detection circuit 3 and the position correction circuit 5, respectively. Here, the television signal read from the frame memory 2 is Fr (t-1), and the television signal supplied through the input terminal 1 is Fr.
【００１０】動きベクトル検出回路３は、入力端子１を
介して供給される現時点でのテレビジョン信号Ｆｒと、
フレームメモリ２から読み出された現時点より１つ前の
フレームのテレビジョン信号とに基いて動き検出を行
い、その結果動きベクトルを得る、動きベクトルデータ
を補正信号発生回路４に供給する。The motion vector detection circuit 3 receives the current television signal Fr supplied via the input terminal 1,
Motion detection is performed based on the television signal of the frame immediately preceding the current time read from the frame memory 2, and as a result, motion vector data for obtaining a motion vector is supplied to the correction signal generation circuit 4.
【００１１】ここで動き検出について説明すると、テレ
ビジョン方式変換等の動画像信号処理で単位時間あたり
のフレーム数の変換を要する場合に、動きのある物体を
正確に変換するためには、動き情報に基いたフレーム内
挿技術が必要となる。Motion detection will now be described. In order to accurately convert a moving object when moving image signal processing such as television system conversion requires conversion of the number of frames per unit time, motion information is used. A frame interpolation technique based on is required.
【００１２】一般的には、時間的に隣合った２フレーム
間で周知のブロックマッチングや勾配法等により、８画
素×８ライン等の小ブロック単位で動きベクトルを求め
るものである。Generally, a motion vector is obtained in units of small blocks, such as 8 pixels × 8 lines, by well-known block matching, gradient method, or the like between two temporally adjacent frames.
【００１３】補正信号発生回路４は動きベクトル検出回
路３からの動きベクトルデータに基いて補正信号を得
る。この補正信号としては、後述する位置補正回路５及
び６において例えば上述の如き８画素×８ラインのブロ
ックの位置補正を行うための読み取り位置を補正してテ
レビジョン信号を読み取らせるための位置補正データ、
並びに位置補正の後のテレビジョン信号に内挿を行うた
めの内挿比データ（時間データ）ｈ１及びｈ２がある。
ここで内挿比データｈ１を１−ｋとすると、内挿比デー
タｈ２はｋに選定される。The correction signal generation circuit 4 obtains a correction signal based on the motion vector data from the motion vector detection circuit 3. As the correction signal, position correction data for correcting the read position for correcting the position of the block of 8 pixels × 8 lines as described above in the position correction circuits 5 and 6 described later to read the television signal, for example. ,
In addition, there are interpolation ratio data (time data) h1 and h2 for performing interpolation on the television signal after position correction.
Here, if the interpolation ratio data h1 is 1-k, the interpolation ratio data h2 is selected as k.
【００１４】これら補正出力は位置補正回路５及び６に
夫々供給され、更に内挿比データｈ１及びｈ２は乗算回
路７及び８に夫々供給される。These correction outputs are supplied to the position correction circuits 5 and 6, respectively, and the interpolation ratio data h1 and h2 are supplied to the multiplication circuits 7 and 8, respectively.
【００１５】位置補正回路５は補正信号発生回路４から
の補正出力に基いて、入力端子１を介して供給されるｔ
（ｔは現時点に供給されていることを示す）フレームの
テレビジョン信号Ｆｒの読み取りを行い、読み取りを行
って得たテレビジョン信号を乗算回路７に供給する。The position correction circuit 5 receives the correction output from the correction signal generation circuit 4 and is supplied with t via the input terminal 1.
The television signal Fr of the frame (t indicates that it is currently supplied) is read, and the television signal obtained by the reading is supplied to the multiplication circuit 7.
【００１６】一方、位置補正回路６は補正信号発生回路
４からの補正出力に基いて、フレームメモリ２から読み
出された（ｔ−１）｛（ｔ−１）は現時点より１つ前の
フレームを示す）フレームのテレビジョン信号Ｆｒ（ｔ
−１）の読み取りを行い、読み取りを行って得たテレビ
ジョン信号を乗算回路８に供給する。On the other hand, the position correction circuit 6 is based on the correction output from the correction signal generation circuit 4 and (t-1) {(t-1) read from the frame memory 2 is one frame before the current time. (Showing) frame television signal Fr (t
-1) is read, and the television signal obtained by the reading is supplied to the multiplication circuit 8.
【００１７】従って、乗算回路７においては、位置補正
回路５からの位置補正されたテレビジョン信号と補正信
号発生回路４からの内挿比データとが乗算され、乗算出
力は更に加算回路９に供給される。Therefore, in the multiplication circuit 7, the position-corrected television signal from the position correction circuit 5 and the interpolation ratio data from the correction signal generation circuit 4 are multiplied, and the multiplication output is further supplied to the addition circuit 9. To be done.
【００１８】乗算回路８においては、位置補正回路６か
らの位置補正されたテレビジョン信号と補正信号発生回
路４からの内挿比データとが乗算され、乗算出力は更に
加算回路９に供給される。In the multiplication circuit 8, the position-corrected television signal from the position correction circuit 6 is multiplied by the interpolation ratio data from the correction signal generation circuit 4, and the multiplication output is further supplied to the addition circuit 9. .
【００１９】そして加算回路９において、乗算回路７か
らの乗算出力及び乗算回路８からの乗算出力が加算さ
れ、この加算出力がフレーム内挿処理、即ち、画像変換
されたテレビジョン信号として出力端子１０から例えば
図示しないＶＴＲ等の機器や機器本体回路等に供給され
る。Then, in the adder circuit 9, the multiplication output from the multiplication circuit 7 and the multiplication output from the multiplication circuit 8 are added, and this addition output is subjected to frame interpolation processing, that is, as an image-converted television signal. Is supplied from, for example, a device such as a VTR or a device main circuit (not shown).
【００２０】次に、図４を参照して図３に示した画像変
換装置の動作について説明する。Next, the operation of the image conversion apparatus shown in FIG. 3 will be described with reference to FIG.
【００２１】この図４において、Ｆｒはｔフレームのテ
レビジョン信号、Ｆｒ（ｔ−１）は（ｔ−１）フレーム
のテレビジョン信号、Ｆｒｉは内挿処理されて得られた
テレビジョン信号、ｆ１及びｆ０は矢印ｙ及びｙ０で示
す動きベクトルによってｆｉと対応づけられたブロッ
ク、ｆはｔフレームのテレビジョン信号のブロック、ｆ
（ｔ−１）は（ｔ−１）フレームのテレビジョン信号ブ
ロックである。In FIG. 4, Fr is a t-frame television signal, Fr (t-1) is a (t-1) -frame television signal, Fri is a television signal obtained by interpolation processing, and f1. And f0 are blocks associated with fi by the motion vectors indicated by arrows y and y0, f is a block of a t-frame television signal, and f is a block.
(T-1) is a television signal block of (t-1) frame.
【００２２】さて、図３に示したフレームメモリ２から
図４に示す如き（ｔ−１）フレームのテレビジョン信号
Ｆｒ（ｔ−１）が読み出されて動きベクトル検出回路３
に供給されると共に、入力端子１を介して図５に示す如
きｔフレームのテレビジョン信号Ｆｒが動きベクトル検
出回路３に供給されると、動きベクトル検出回路３は例
えば図５に示すように、ｔフレームのテレビジョン信号
Ｆｒのブロックｆ及び（ｔ−１）フレームのテレビジョ
ン信号Ｆｒ（ｔ−１）のブロックｆ（ｔ−１）につい
て、ブロック・マッチング法や勾配法等により動きベク
トル（矢印ｙ及びｙ０で示す）を求め、求めた動きベク
トルデータを補正信号発生回路４に供給する。Now, from the frame memory 2 shown in FIG. 3, the television signal Fr (t-1) of the (t-1) frame as shown in FIG.
When the television signal Fr of t frame as shown in FIG. 5 is supplied to the motion vector detecting circuit 3 via the input terminal 1, the motion vector detecting circuit 3 outputs, as shown in FIG. For the block f of the television signal Fr of t frame and the block f (t-1) of the television signal Fr (t-1) of (t-1) frame, a motion vector (arrow y and y0), and the calculated motion vector data is supplied to the correction signal generation circuit 4.
【００２３】補正信号発生回路４は上述したように、動
きベクトル検出回路３からの動きベクトルデータ及び内
挿比データに基いて前後のフレームの読み出し位置を制
御する位置補正データを得、これを位置補正回路５及び
６に供給すると共に、内挿比データを乗算回路７及び８
に夫々供給する。As described above, the correction signal generation circuit 4 obtains the position correction data for controlling the read positions of the preceding and succeeding frames based on the motion vector data and the interpolation ratio data from the motion vector detection circuit 3, and uses this for position correction. The interpolation ratio data is supplied to the correction circuits 5 and 6, and the interpolation ratio data is multiplied by the multiplication circuits 7 and 8.
Supply to each.
【００２４】従って、図４に示す例においては、位置補
正回路５に供給されたｔフレームのテレビジョン信号Ｆ
ｒは読み出し位置が制御され、例えばブロックｆ１とし
て読み出され、乗算回路７に供給され、この乗算回路７
において、補正信号発生回路４からの内挿比データｈ１
と乗算された後、加算回路９に供給される。Therefore, in the example shown in FIG. 4, the t-frame television signal F supplied to the position correction circuit 5 is supplied.
The read position of r is controlled and is read as, for example, the block f1 and supplied to the multiplication circuit 7.
, The interpolation ratio data h1 from the correction signal generating circuit 4
After being multiplied by, it is supplied to the adder circuit 9.
【００２５】一方、位置補正回路６に供給された（ｔ−
１）フレームのテレビジョン信号Ｆｒ（ｔ−１）は読み
出し位置が制御され、例えばブロックｆ０として読み出
され、乗算回路８に供給され、この乗算回路８におい
て、補正信号発生回路４からの内挿比データｈ２と乗算
された後、加算回路９に供給される。On the other hand, it is supplied to the position correction circuit 6 (t-
1) The read position of the television signal Fr (t-1) of the frame is controlled and is read as, for example, a block f0 and supplied to the multiplication circuit 8. In the multiplication circuit 8, the interpolation from the correction signal generation circuit 4 is performed. After being multiplied by the ratio data h2, it is supplied to the adder circuit 9.
【００２６】この加算回路９においては、乗算回路５及
び８からの乗算出力が加算され、図５においてｆｉで示
す内挿フレームＦｒｉのブロックが得られる。In the addition circuit 9, the multiplication outputs from the multiplication circuits 5 and 8 are added to obtain a block of the interpolated frame Fri indicated by fi in FIG.
【００２７】この処理を数１の式で示す。This processing is shown by the equation (1).
【００２８】[0028]
【数１】内挿フレームＦｒｉのブロックｆｉ＝ｔフレー
ムのブロックｆ１×（１−ｋ）＋（ｔ−１）フレームの
ブロックｆ（ｔ−１）×ｋ## EQU00001 ## Block fi of interpolation frame Fri = block f1 of t frame f1.times. (1-k) + block f (t-1) .times.k of (t-1) frame
【００２９】即ち、ｔフレームのテレビジョン信号Ｆｒ
において内挿ブロックｆｉと空間的に同位置にあるブロ
ックｆと（ｔ−１）フレームのテレビジョン信号Ｆｒ
（ｔ−１）のブロックｆ（ｔ−１）とで求めた矢印ｙ及
びｙ０で示す動きベクトルによって内挿フレームのブロ
ックＦｒｉに対応させる前後のフレームのブロックｆ１
及びｆ０を求め、これらブロックｆ１及びｆ０のデータ
の内挿比１−ｋ：ｋに応じた和を求め、これを内挿フレ
ームのブロックｆｉとする。That is, the t-frame television signal Fr
, The block f located spatially at the same position as the interpolation block fi and the television signal Fr of (t-1) frame
Block f1 of (t-1) and block f1 of the preceding and following frames corresponding to the block Fri of the interpolated frame by the motion vectors indicated by the arrows y and y0 obtained by the block f (t-1)
And f0 are obtained, the sum corresponding to the interpolation ratio 1-k: k of the data of the blocks f1 and f0 is obtained, and this is set as the block fi of the interpolation frame.
【００３０】そしてこのようにして内挿フレームＦｒｉ
を生成し、動画像のテレビジョン信号として出力するこ
とで、様々な方式のテレビジョン信号を異なる方式の機
器において記録したり、伝送したりすることができるよ
うにしている。Then, in this way, the interpolation frame Fri
Is generated and is output as a television signal of a moving image, so that television signals of various systems can be recorded or transmitted by devices of different systems.
【００３１】[0031]
【発明が解決しようとする課題】ところで、画像変換装
置においては、ｔフレームのテレビジョン信号Ｆｒと
（ｔ−１）フレームのテレビジョン信号Ｆｒ（ｔ−１）
から得られる動き情報が正確であることを前提としてい
る。例えば上述したブロック・マッチング法や勾配法等
の方法では、動き情報は動きベクトルという形で得られ
るが、この動きベクトルには誤差が含まれる。誤差のあ
る動きベクトルを用いた場合、誤った内挿フレームのテ
レビジョン信号が生成されてしまい、得られた動画像の
動きが滑らかでなかったり、不自然になる等良好な動画
像を得られなくなるという不都合があった。In the image conversion apparatus, the t-frame television signal Fr and the (t-1) frame television signal Fr (t-1).
It is assumed that the motion information obtained from is accurate. For example, in the block matching method and the gradient method described above, the motion information is obtained in the form of a motion vector, but this motion vector includes an error. If a motion vector with an error is used, a television signal of an incorrect interpolation frame will be generated, and the motion of the obtained moving image will not be smooth or will be unnatural. There was the inconvenience of disappearing.
【００３２】本発明はかかる点に鑑みてなされたもの
で、動きベクトルを用いてフレームの内挿を行った場合
においても、動きの滑らかな動画像、自然な動きの動画
像等、良好な動画像を得ることのできるを画像変換方法
及び装置を提案しようとするものである。The present invention has been made in view of the above point, and even when a frame is interpolated using a motion vector, a good moving image such as a moving image with a smooth motion or a moving image with a natural motion can be obtained. It is intended to propose an image conversion method and apparatus capable of obtaining an image.
【００３３】[0033]
【課題を解決するための手段】本発明画像変換装置は、
複数のテレビジョン信号を記憶する記憶手段１６、１７
と、試行的に動き情報を発生する動き情報発生手段１４
と、この動き情報発生手段１４からの動き情報に基いた
アドレス情報を記憶手段１６、１７に供給するアドレス
発生手段１１、１２、１３と、記憶手段１６、１７から
読み出された複数のテレビジョン信号間の差分を得る演
算手段１８、１９、２０と、演算手段１８、１９、２０
から供給される演算出力を遅延する遅延手段２１と、こ
の遅延手段２１からの遅延演算出力及び演算手段１８、
１９、２０からの演算出力を比較する比較手段２２と、
この比較手段２２からの比較結果に基いてクロック信号
を発生するクロック信号発生手段２３とを有し、クロッ
ク信号発生手段２３からのクロック信号に基いて動き情
報発生手段１４からの動き情報を得、この動き情報に基
いて画像変換処理を行うようにしたものである。The image conversion device of the present invention comprises:
Storage means 16 and 17 for storing a plurality of television signals
And a motion information generating means 14 for generating motion information on a trial basis.
And address generating means 11, 12, 13 for supplying address information based on the motion information from the motion information generating means 14 to the memory means 16, 17, and a plurality of televisions read from the memory means 16, 17. Computing means 18, 19, 20 for obtaining the difference between signals and computing means 18, 19, 20
A delay unit 21 for delaying the calculation output supplied from the delay unit 21, and a delay calculation output from the delay unit 21 and the calculation unit 18.
Comparing means 22 for comparing the operation outputs from 19, 20;
A clock signal generating means 23 for generating a clock signal based on the comparison result from the comparing means 22; and obtaining motion information from the motion information generating means 14 based on the clock signal from the clock signal generating means 23. The image conversion processing is performed based on this motion information.
【００３４】更に本発明画像変換装置は上述において、
記憶手段１６、１７が現フレームのテレビジョン信号を
記憶する第１の記憶手段１６と、前のフレームのテレビ
ジョン信号を記憶する第２の記憶手段１７とを備えたも
のである。Further, the image converting apparatus of the present invention is as follows.
The storage means 16 and 17 are provided with a first storage means 16 for storing the television signal of the current frame and a second storage means 17 for storing the television signal of the previous frame.
【００３５】更に本発明画像変換装置は上述において、
アドレス発生手段１１、１２、１３がアドレスを発生す
るアドレス発生手段１１と、このアドレス発生手段１１
からのアドレスに対して動き検出手段１４からの動き情
報に基いたアドレス移動処理を行うアドレス移動手段１
２、１３とを有するものである。Further, the image conversion apparatus of the present invention is as described above.
Address generating means 11, 12 and 13 for generating addresses, and this address generating means 11
Address moving means 1 for performing an address moving process based on the motion information from the motion detecting means 14 for the address from
2 and 13.
【００３６】更に本発明画像変換装置は上述において、
演算手段１８、１９、２０が記憶手段１６、１７からの
現フレームのテレビジョン信号と、前のフレームのテレ
ビジョン信号との差分を得る差分演算手段１８、と、こ
の差分演算手段１８からの差分出力を絶対値に変換する
変換手段１９と、この変換手段１９からの変換出力を累
計する累計手段２０とを備えたものである。Further, the image conversion apparatus of the present invention is as described above.
Difference calculating means 18 for calculating the difference between the television signal of the current frame from the storage means 16, 17 and the television signal of the previous frame by the calculating means 18, 19, 20 and the difference from the difference calculating means 18. The conversion means 19 for converting the output into an absolute value and the accumulating means 20 for accumulating the converted outputs from the conversion means 19 are provided.
【００３７】更に本発明画像変換方法は上述において、
ｔ及びｔ−１或いはｔ＋１のフレーム間に内挿する内挿
フレームの任意のブロックを固定し、ｔフレーム上の任
意のブロックとｔ−１或いはｔ＋１フレーム上の任意の
ブロックを結ぶ直線が必ず内挿フレームの任意のブロッ
クを通るという制約の元で、最も類似するブロックの組
をｔフレーム及びｔ−１或いはｔ＋１のフレームから検
出し、検出した２つのブロック間のベクトルを求め、こ
の求めたベクトルに基いて画像変換を行うようにしたも
のである。Further, the image conversion method of the present invention is as follows.
An arbitrary block of an interpolating frame to be interpolated between t and t-1 or t + 1 frames is fixed, and a straight line connecting an arbitrary block on the t frame and an arbitrary block on the t-1 or t + 1 frame is always in Under the constraint of passing through any block of the interpolated frame, the most similar set of blocks is detected from the t frame and t-1 or t + 1 frame, the vector between the detected two blocks is calculated, and the calculated vector is calculated. The image conversion is performed based on.
【００３８】更に本発明画像変換方法は上述において、
ｔフレームの任意のブロックを１画素分上下左右の何れ
かに移動させた場合に、ｔ−１或いはｔ＋１のフレーム
の任意のブロックをｔフレームの任意のブロックの移動
方向と逆の方法に移動させる動作を繰り返し行い、ｔフ
レームの任意のブロック及びｔ−１或いはｔ＋１のフレ
ームの任意のブロック間における評価値が最低となるｔ
フレーム及びｔ−１或いはｔ＋１フレームのブロックの
位置を求めるようにしたものである。Further, the image conversion method of the present invention is as follows.
When an arbitrary block of the t frame is moved one pixel up, down, left or right, the arbitrary block of the t-1 or t + 1 frame is moved in the opposite direction to the moving direction of the arbitrary block of the t frame. The operation is repeated, and the evaluation value t between the arbitrary block of the t frame and the arbitrary block of the t-1 or t + 1 frame becomes the minimum t.
The position of the frame and the block of the t-1 or t + 1 frame is obtained.
【００３９】[0039]
【作用】上述せる本発明によれば、複数のテレビジョン
信号を記憶手段１６、１７で夫々記憶し、動き情報発生
手段１４で試行的に動き情報を発生し、この動き情報発
生手段１４からの動き情報に基いたアドレス情報をアド
レス発生手段１１、１２、１３により記憶手段１６、１
７に供給し、記憶手段１６、１７から読み出された複数
のテレビジョン信号間の差分を演算手段１８、１９、２
０で得、演算手段１８、１９、２０から供給される演算
出力を遅延手段２１で遅延し、この遅延手段２１からの
遅延演算出力及び演算手段１８、１９、２０からの演算
出力を比較手段２２で比較し、この比較手段２２からの
比較結果に基いてクロック信号発生手段２３でクロック
信号を発生し、クロック信号発生手段２３からのクロッ
ク信号に基いて動き情報発生手段１４からの動き情報を
得、この動き情報に基いて画像変換処理を行う。According to the present invention described above, a plurality of television signals are stored in the storage means 16 and 17, respectively, and the motion information generating means 14 generates motion information on a trial basis. The address information based on the motion information is stored in the storage means 16, 1 by the address generation means 11, 12, 13.
7 and supplies the difference between the plurality of television signals read from the storage means 16 and 17 to the computing means 18, 19 and 2.
0 is obtained and the operation output supplied from the operation means 18, 19, 20 is delayed by the delay means 21, and the delay operation output from this delay means 21 and the operation output from the operation means 18, 19, 20 are compared means 22. The clock signal generating means 23 generates a clock signal based on the comparison result from the comparing means 22, and the motion information generating means 14 obtains the motion information based on the clock signal from the clock signal generating means 23. , Image conversion processing is performed based on this motion information.
【００４０】更に上述において本発明の構成によれば、
現フレームのテレビジョン信号を第１の記憶手段１６に
記憶し、前のフレームのテレビジョン信号を第２の記憶
手段１７に記憶する。Further in the above, according to the configuration of the present invention,
The television signal of the current frame is stored in the first storage means 16, and the television signal of the previous frame is stored in the second storage means 17.
【００４１】更に上述において本発明の構成によれば、
アドレス発生手段１１で発生したアドレスに対してアド
レス移動手段１２、１３が動き検出手段１４からの動き
情報に基いたアドレス移動処理を行う。Furthermore, according to the configuration of the present invention described above,
For the addresses generated by the address generating means 11, the address moving means 12, 13 perform address moving processing based on the motion information from the motion detecting means 14.
【００４２】更に上述において本発明の構成によれば、
記憶手段１６、１７からの現フレームのテレビジョン信
号と、前のフレームのテレビジョン信号との差分を差分
演算手段１８で得、この差分演算手段１８からの差分出
力を変換手段１９で絶対値に変換し、この変換手段１９
からの変換出力を累計手段２０で累計する。Further, according to the configuration of the present invention described above,
The difference between the television signal of the current frame from the storage means 16 and 17 and the television signal of the previous frame is obtained by the difference calculating means 18, and the difference output from the difference calculating means 18 is converted into an absolute value by the converting means 19. This conversion means 19
The conversion output from is accumulated by the accumulating means 20.
【００４３】更に上述において本発明の構成によれば、
ｔ及びｔ−１或いはｔ＋１のフレーム間に内挿する内挿
フレームの任意のブロックを固定し、ｔフレーム上の任
意のブロックとｔ−１或いはｔ＋１フレーム上の任意の
ブロックを結ぶ直線が必ず内挿フレームの任意のブロッ
クを通るという制約の元で、最も類似するブロックの組
をｔフレーム及びｔ−１或いはｔ＋１のフレームから検
出し、検出した２つのブロック間のベクトルを求め、こ
の求めたベクトルに基いて画像変換を行う。Further, according to the structure of the present invention described above,
An arbitrary block of an interpolating frame to be interpolated between t and t-1 or t + 1 frames is fixed, and a straight line connecting an arbitrary block on the t frame and an arbitrary block on the t-1 or t + 1 frame is always in Under the constraint of passing through any block of the interpolated frame, the most similar set of blocks is detected from the t frame and t-1 or t + 1 frame, the vector between the detected two blocks is calculated, and the calculated vector is calculated. Image conversion based on.
【００４４】更に上述において本発明の構成によれば、
ｔフレームの任意のブロックを１画素分上下左右の何れ
かに移動させた場合に、ｔ−１或いはｔ＋１のフレーム
の任意のブロックをｔフレームの任意のブロックの移動
方向と逆の方法に移動させる動作を繰り返し行い、ｔフ
レームの任意のブロック及びｔ−１或いはｔ＋１のフレ
ームの任意のブロック間における評価値が最低となるｔ
フレーム及びｔ−１或いはｔ＋１フレームのブロックの
位置を求める。Further in the above, according to the configuration of the present invention,
When an arbitrary block of the t frame is moved one pixel up, down, left or right, the arbitrary block of the t-1 or t + 1 frame is moved in the opposite direction to the moving direction of the arbitrary block of the t frame. The operation is repeated, and the evaluation value t between the arbitrary block of the t frame and the arbitrary block of the t-1 or t + 1 frame becomes the minimum t.
The position of the frame and the block of the t-1 or t + 1 frame is obtained.
【００４５】[0045]
【実施例】以下に、図１を参照して本発明画像変換方法
及び装置の一実施例について詳細に説明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the image conversion method and apparatus of the present invention will be described in detail below with reference to FIG.
【００４６】この図１において図３と対応する部分には
同一符号を付し、その詳細説明を省略する。In FIG. 1, parts corresponding to those in FIG. 3 are designated by the same reference numerals, and detailed description thereof will be omitted.
【００４７】図１において、１５は例えば図示しないＶ
ＴＲ、伝送機器等の機器からのテレビジョン信号が供給
される入力端子で、この入力端子１５を介してテレビジ
ョン信号が後述する現フレームメモリ１６に供給され
る。In FIG. 1, reference numeral 15 denotes V (not shown), for example.
This is an input terminal to which a television signal from a device such as a TR or a transmission device is supplied, and the television signal is supplied to a current frame memory 16 described later via this input terminal 15.
【００４８】１２及び１３はアドレス移動回路で、これ
らアドレス移動回路１２、１３は試行的にベクトルデー
タを発生する試行ベクトル発生回路１４からのベクトル
データに基いてアドレス発生回路１１からのアドレスデ
ータに対して移動処理を行い、夫々アドレス発生回路１
１からのアドレスをずらしたアドレスデータを得、これ
らのアドレスデータを夫々現フレームメモリ１６及び前
フレームメモリ１７に夫々供給する。Reference numerals 12 and 13 denote address moving circuits. These address moving circuits 12 and 13 respond to the address data from the address generating circuit 11 based on the vector data from the trial vector generating circuit 14 which tentatively generates vector data. Address movement circuit 1
Address data obtained by shifting the address from 1 is obtained, and these address data are supplied to the current frame memory 16 and the previous frame memory 17, respectively.
【００４９】現フレームメモリ１６はアドレス移動回路
１２からのアドレスデータに基いて、入力端子１５を介
して図示しないＶＴＲ、伝送機器等からのテレビジョン
信号を記憶する。The current frame memory 16 stores a television signal from a VTR (not shown), a transmission device or the like via the input terminal 15 based on the address data from the address moving circuit 12.
【００５０】一方、前フレームメモリ１７はアドレス移
動回路１３からのアドレスデータに基いて、例えば現フ
レームメモリ１６から読み出されたテレビジョン信号を
記憶する。記憶されたテレビジョン信号は例えば８×８
画素のブロック単位で、現フレームの次のフレームの信
号が現フレームメモリ１６から読み出されるときに、例
えばアドレス移動回路１３を介してアドレス発生回路１
１から供給されるアドレスデータによって読み出され
る。On the other hand, the previous frame memory 17 stores the television signal read from the current frame memory 16 based on the address data from the address moving circuit 13, for example. The stored television signal is, for example, 8 × 8.
When the signal of the next frame of the current frame is read from the current frame memory 16 in block units of pixels, for example, the address generation circuit 1 via the address movement circuit 13.
It is read by the address data supplied from 1.
【００５１】即ち、現フレームメモリ１６からは現フレ
ームのテレビジョン信号がブロック毎に読み出され、こ
れが差分演算回路１８に供給され、このとき、前フレー
ムメモリ１７からは前のフレームのテレビジョン信号が
ブロック毎に読み出され、差分演算回路１８に供給され
る。That is, the television signal of the current frame is read from the current frame memory 16 for each block and is supplied to the difference calculation circuit 18. At this time, the television signal of the previous frame is read from the previous frame memory 17. Is read out for each block and supplied to the difference calculation circuit 18.
【００５２】差分演算回路１８は現フレームメモリ１６
及び前フレームメモリ１７から夫々供給される現フレー
ムのテレビジョン信号及び前フレームのテレビジョン信
号のレベルデータの差分をブロック毎に得、この差分デ
ータを絶対値回路１９に供給する。The difference calculation circuit 18 is the current frame memory 16
Also, the difference between the level data of the television signal of the current frame and the level data of the television signal of the previous frame supplied from the previous frame memory 17 is obtained for each block, and this difference data is supplied to the absolute value circuit 19.
【００５３】この絶対値回路１９は差分演算回路１８か
らの差分データの絶対値を得、得た差分の絶対値データ
を累計回路２０に供給する。The absolute value circuit 19 obtains the absolute value of the difference data from the difference calculation circuit 18, and supplies the obtained absolute value data of the difference to the accumulator circuit 20.
【００５４】この累計回路２０は絶対値回路１９からの
差分の絶対値データを累計すると共に、累計して得た累
計データをレジスタ２１及び比較回路２２に夫々供給す
る。The accumulation circuit 20 accumulates the absolute value data of the difference from the absolute value circuit 19 and supplies the accumulated total data to the register 21 and the comparison circuit 22, respectively.
【００５５】比較回路２２は累計回路２０からの現在の
累計データ及びレジスタ２１からの前の累計データを比
較し、その比較結果に基いてクロック発生回路２３に制
御信号を供給する。The comparison circuit 22 compares the current total data from the total circuit 20 with the previous total data from the register 21, and supplies a control signal to the clock generation circuit 23 based on the comparison result.
【００５６】クロック発生回路２３は比較回路２２から
の制御信号に基いてクロック信号を発生し、発生したク
ロック信号をレジスタ２１及び２４に夫々供給する。The clock generation circuit 23 generates a clock signal based on the control signal from the comparison circuit 22, and supplies the generated clock signal to the registers 21 and 24, respectively.
【００５７】即ち、比較回路２２において、累計回路２
０からの現在の累計データがレジスタ２１からの前の累
計データより小さい場合にクロック発生回路２３に制御
信号を供給し、クロック発生回路２３にクロック信号を
発生させる。従って、レジスタ２１には常に最小の累計
データが記憶されることとなる。That is, in the comparison circuit 22, the accumulation circuit 2
When the current accumulated data from 0 is smaller than the previous accumulated data from the register 21, the control signal is supplied to the clock generation circuit 23 to cause the clock generation circuit 23 to generate the clock signal. Therefore, the minimum accumulated data is always stored in the register 21.
【００５８】レジスタ２４は試行ベクトル発生回路１４
からのベクトルデータをクロック発生回路２３からのク
ロック信号に基いて出力端子２５を介して出力する。即
ち、比較回路２２において、累計回路２０からの累計デ
ータがレジスタ２１からの累計データより小さいとき
に、レジスタ２４に記憶されているベクトルデータが出
力される。The register 24 is the trial vector generation circuit 14
Based on the clock signal from the clock generation circuit 23, and outputs it via the output terminal 25. That is, in the comparison circuit 22, when the cumulative data from the cumulative circuit 20 is smaller than the cumulative data from the register 21, the vector data stored in the register 24 is output.
【００５９】レジスタ２４から出力された試行ベクトル
データは補正信号発生回路４に供給される。補正信号発
生回路４はレジスタ２４からの試行ベクトルデータに基
いて乗算回路７及び８に例えば図３において説明したよ
うな係数データを供給すると共に、図示せずも、図３と
同様に位置補正回路５及び６に夫々位置補正処理のため
の制御信号を供給する。The trial vector data output from the register 24 is supplied to the correction signal generating circuit 4. The correction signal generation circuit 4 supplies the coefficient data as described in FIG. 3 to the multiplication circuits 7 and 8 based on the trial vector data from the register 24, and the position correction circuit is also shown in FIG. Control signals for position correction processing are supplied to 5 and 6, respectively.
【００６０】一方、現フレームメモリ１６及び前フレー
ムメモリ１７からのテレビジョン信号が位置補正回路５
及び６によって位置補正処理され、これら位置補正処理
されたテレビジョン信号が乗算回路７及び８に夫々供給
される。On the other hand, the television signals from the current frame memory 16 and the previous frame memory 17 are the position correction circuit 5.
The position-corrected television signals are supplied to the multiplication circuits 7 and 8, respectively.
【００６１】そして乗算回路７において位置補正回路５
からのテレビジョン信号と補正信号発生回路４からの係
数データが乗算されると共に、乗算回路８において位置
補正回路６からのテレビジョン信号と補正信号発生回路
４からの係数データが乗算される。Then, in the multiplication circuit 7, the position correction circuit 5
And the coefficient data from the correction signal generation circuit 4 are multiplied, and in the multiplication circuit 8, the television signal from the position correction circuit 6 and the coefficient data from the correction signal generation circuit 4 are multiplied.
【００６２】そしてこれら各乗算回路７及び８からの乗
算出力が加算回路９に供給され、この加算回路９におい
て加算され、更に出力端子２５を介してフレーム内挿処
理されたテレビジョン信号として出力され、これによっ
て例えばＮＴＳＣ方式のテレビジョン信号からＰＡＬ方
式のテレビジョン信号への変換等の画像変換処理が実行
される。The multiplication outputs from the multiplication circuits 7 and 8 are supplied to the addition circuit 9, added by the addition circuit 9, and further output via the output terminal 25 as a frame-interpolated television signal. Thus, image conversion processing such as conversion from an NTSC television signal to a PAL television signal is executed.
【００６３】次に、図２を参照して、図１に示した画像
変換装置の動作について説明する。Next, the operation of the image conversion apparatus shown in FIG. 1 will be described with reference to FIG.
【００６４】この図２においては、ｔフレームと（ｔ−
１）フレームの間の丁度１／２の位置の内挿フレームを
得る場合を例にとって説明する。In FIG. 2, t frames and (t-
1) A case will be described as an example where an interpolated frame at a position of exactly 1/2 between frames is obtained.
【００６５】この例に示すように、本例においては、内
挿フレームのテレビジョン信号Ｆｒｉ上の注目ブロック
ｆｉ上の動きベクトルを直接求めるようにする。As shown in this example, in this example, the motion vector on the target block fi on the television signal Fri of the interpolation frame is directly obtained.
【００６６】即ち、注目ブロックｆｉを固定して、ｔフ
レームのテレビジョン信号Ｆｒ上のブロックｆ１と（ｔ
−１）フレームのテレビジョン信号Ｆｒ（ｔ−１）上の
ブロックｆ（ｔ−１）について、ブロックｆ１及びｆ
（ｔ−１）を結ぶ直線が必ずブロックｆｉを通るという
制約の元で、最も類似するブロックの組をｔフレームの
テレビジョン信号Ｆｒ及び（ｔ−１）フレームのテレビ
ジョン信号Ｆｒ（ｔ−１）から夫々探し、探した２つの
ブロック間の動きベクトルが求める動きベクトルｖであ
るとする。That is, the attention block fi is fixed, and the blocks f1 and (t
-1) For the block f (t-1) on the television signal Fr (t-1) of the frame, the blocks f1 and f
Under the constraint that the straight line connecting (t-1) always passes through the block fi, the set of the most similar blocks is set to the t-frame television signal Fr and the (t-1) -frame television signal Fr (t-1). ), And the motion vector between the two searched blocks is the motion vector v to be obtained.
【００６７】実際の探索としては、ブロックｆ１を１ピ
クセル上下左右の何れかの方向へずらした場合には、ブ
ロックｆ（ｔ−１）を逆方向へ１ピクセル動かすという
操作を繰り返し行い、ブロック間残差等の評価が最低と
なるブロックｆ１及びｆ（ｔ−１）の位置を求める。こ
の手法により注目ブロックｆｉ上の本来の動きベクトル
を求めることができる。As an actual search, when the block f1 is shifted in one direction of one pixel up, down, left, and right, the operation of moving the block f (t-1) by one pixel in the reverse direction is repeated, and The positions of the blocks f1 and f (t-1) where the evaluation of residuals is the lowest are obtained. With this method, the original motion vector on the block of interest fi can be obtained.
【００６８】このように、本例においては、アドレス発
生回路１１からのアドレスデータを試行ベクトル発生回
路１４からのベクトルデータに基いてアドレス移動回路
１２及び１３において移動させ、移動させて得たアドレ
スデータに基いて現フレームメモリ１６及び前フレーム
メモリ１７に夫々現フレーム及び前フレームのテレビジ
ョン信号を記憶させ、これら現フレームメモリ１６及び
前フレームメモリ１７から読み出した８×８のブロック
毎の現フレーム及び前フレームのテレビジョン信号の差
分（空間的差分）を演算、累計し、現累計データと前の
累計データを比較して、現累計データが前の累計データ
よりも小さいときには、レジスタ２１に新たな累計デー
タとして記憶させると共に、レジスタ２４に記憶してい
るこのときの試行ベクトルデータに基いてフレーム内挿
処理を行うようにしたので、変換後の動画像の動きを滑
らか、且つ、自然にし、様々な方式のテレビジョン信号
を異なる方式の機器において良好に記録、伝送を行え
る。As described above, in this embodiment, the address data from the address generating circuit 11 is moved in the address moving circuits 12 and 13 based on the vector data from the trial vector generating circuit 14, and the address data obtained by the movement is obtained. Based on the above, the current frame memory 16 and the previous frame memory 17 store the television signals of the current frame and the previous frame, respectively, and the current frame for each 8 × 8 block read from the current frame memory 16 and the previous frame memory 17 and The difference (spatial difference) of the television signal of the previous frame is calculated and accumulated, the current accumulated data and the previous accumulated data are compared, and when the current accumulated data is smaller than the previous accumulated data, a new register 21 is newly added. Trial at this time, which is stored as cumulative data and stored in the register 24 Since the frame interpolation processing is performed based on the cuttle data, the motion of the moving image after conversion is smooth and natural, and various types of television signals can be recorded and transmitted satisfactorily in devices of different types. You can do it.
【００６９】尚、上述の実施例は本発明の一例であり、
本発明の要旨を逸脱しない範囲でその他様々な構成が取
り得ることは勿論である。The above embodiment is an example of the present invention.
It goes without saying that various other configurations can be adopted without departing from the scope of the present invention.
【００７０】[0070]
【発明の効果】上述せる本発明によれば、複数のテレビ
ジョン信号を記憶手段で夫々記憶し、動き情報発生手段
で試行的に動き情報を発生し、この動き情報発生手段か
らの動き情報に基いたアドレス情報をアドレス発生手段
により記憶手段に供給し、記憶手段から読み出された複
数のテレビジョン信号間の差分を演算手段で得、演算手
段から供給される演算出力を遅延手段で遅延し、この遅
延手段からの遅延演算出力及び演算手段からの演算出力
を比較手段で比較し、この比較手段からの比較結果に基
いてクロック信号発生手段でクロック信号を発生し、ク
ロック信号発生手段からのクロック信号に基いて動き情
報発生手段からの動き情報を得、この動き情報に基いて
画像変換処理を行うようにしたので、変換後の動画像の
動きを滑らか、且つ、自然にすることができ、様々な方
式のテレビジョン信号を異なる方式の機器において良好
に記録、伝送することができる。According to the present invention described above, a plurality of television signals are respectively stored in the storage means, the motion information generating means tentatively generates the motion information, and the motion information is generated from the motion information generating means. Based on the address information, the address generating means supplies it to the memory means, the difference between the plurality of television signals read from the memory means is obtained by the arithmetic means, and the arithmetic output supplied from the arithmetic means is delayed by the delay means. The delay operation output from the delay means and the operation output from the operation means are compared by the comparison means, and the clock signal generation means generates the clock signal based on the comparison result from the comparison means. Since the motion information from the motion information generating means is obtained based on the clock signal and the image conversion processing is performed based on this motion information, the motion of the converted moving image is smooth and smooth. Can be naturally good recording in an apparatus different ways television signals of different systems, it can be transmitted.
【００７１】更に上述において本発明によれば、現フレ
ームのテレビジョン信号を第１の記憶手段に記憶し、前
のフレームのテレビジョン信号を第２の記憶手段に記憶
するようにしたので、上述の効果に加え、回路構成を簡
単にすることができる。Further, in the above, according to the present invention, the television signal of the current frame is stored in the first storage means, and the television signal of the previous frame is stored in the second storage means. In addition to the effect of, the circuit configuration can be simplified.
【００７２】更に上述において本発明によれば、アドレ
ス発生手段で発生したアドレスに対してアドレス移動手
段が動き検出手段からの動き情報に基いたアドレス移動
処理を行うようにしたので、上述の効果に加え、回路構
成を簡単にすることができる。Further, according to the present invention described above, the address moving means performs the address moving processing based on the motion information from the motion detecting means with respect to the address generated by the address generating means. In addition, the circuit configuration can be simplified.
【００７３】更に上述において本発明によれば、記憶手
段からの現フレームのテレビジョン信号と、前のフレー
ムのテレビジョン信号との差分を差分演算手段で得、こ
の差分演算手段からの差分出力を変換手段で絶対値に変
換し、この変換手段からの変換出力を累計手段で累計す
るようにしたので、上述の効果に加え、正確な累計を得
ることができ、これによって、正確な処理を行うことが
できる。Further, according to the present invention described above, the difference between the television signal of the current frame from the storage means and the television signal of the previous frame is obtained by the difference calculating means, and the difference output from this difference calculating means is obtained. Since the conversion means converts into an absolute value and the conversion output from the conversion means is accumulated by the accumulating means, an accurate accumulating can be obtained in addition to the above-mentioned effect, whereby accurate processing is performed. be able to.
【００７４】更に上述において本発明によれば、ｔ及び
ｔ−１或いはｔ＋１のフレーム間に内挿する内挿フレー
ムの任意のブロックを固定し、ｔフレーム上の任意のブ
ロックとｔ−１或いはｔ＋１フレーム上の任意のブロッ
クを結ぶ直線が必ず内挿フレームの任意のブロックを通
るという制約の元で、最も類似するブロックの組をｔフ
レーム及びｔ−１或いはｔ＋１のフレームから検出し、
検出した２つのブロック間のベクトルを求め、この求め
たベクトルに基いて画像変換を行うようにしたので、変
換後の動画像の動きを滑らか、且つ、自然にすることが
でき、様々な方式のテレビジョン信号を異なる方式の機
器において良好に記録、伝送することができる。Further, according to the present invention described above, an arbitrary block of an interpolation frame to be interpolated between frames of t and t-1 or t + 1 is fixed, and an arbitrary block on the t frame and t-1 or t + 1. Under the constraint that a straight line connecting arbitrary blocks on the frame must pass through arbitrary blocks of the interpolating frame, the most similar block set is detected from the t frame and the t-1 or t + 1 frame,
Since the vector between the detected two blocks is calculated and the image conversion is performed based on the calculated vector, the motion of the moving image after conversion can be made smooth and natural, and various methods can be used. Television signals can be recorded and transmitted favorably in devices of different systems.
【００７５】更に上述において本発明によれば、ｔフレ
ームの任意のブロックを１画素分上下左右の何れかに移
動させた場合に、ｔ−１或いはｔ＋１のフレームの任意
のブロックをｔフレームの任意のブロックの移動方向と
逆の方法に移動させる動作を繰り返し行い、ｔフレーム
の任意のブロック及びｔ−１或いはｔ＋１のフレームの
任意のブロック間における評価値が最低となるｔフレー
ム及びｔ−１或いはｔ＋１フレームのブロックの位置を
求めるようにしたので、上述の効果に加え、最も正確な
ブロックの位置を得ることができ、これによって、画像
の変換を正確に行え、良好な変換画像を得ることができ
る。Further, according to the present invention described above, when an arbitrary block of the t frame is moved up or down or to the left or right by one pixel, an arbitrary block of the t-1 or t + 1 frame is arbitrarily changed to the t frame. The operation of moving the block in the opposite direction to the moving direction of the block is repeatedly performed, and the evaluation value between the arbitrary block of the t frame and the t-1 or the arbitrary frame of the t + 1 frame becomes the minimum t frame and the t-1 or Since the position of the block of the t + 1 frame is obtained, in addition to the above-mentioned effect, the most accurate position of the block can be obtained, whereby the image conversion can be performed accurately and a good converted image can be obtained. it can.
【図１】本発明画像変換方法及び装置の一実施例を示す
構成図である。FIG. 1 is a configuration diagram showing an embodiment of an image conversion method and apparatus of the present invention.
【図２】本発明画像変換方法及び装置の一実施例の説明
に供する説明図である。FIG. 2 is an explanatory diagram for explaining an embodiment of the image conversion method and apparatus of the present invention.
【図３】従来の画像変換装置の例を示す構成図である。FIG. 3 is a configuration diagram showing an example of a conventional image conversion device.
【図４】従来の画像変換装置の例の説明に供する説明図
である。FIG. 4 is an explanatory diagram for explaining an example of a conventional image conversion device.
１１ アドレス発生回路 １２、１３ アドレス移動回路 １４ 試行ベクトル発生回路 １６ 現フレームメモリ １７ 前フレームメモリ １８ 差分計算回路 １９ 絶対値回路 ２０ 累計回路 ２１、２４ レジスタ ２２ 比較回路 ２３ クロック発生回路 11 address generating circuit 12, 13 address moving circuit 14 trial vector generating circuit 16 current frame memory 17 previous frame memory 18 difference calculating circuit 19 absolute value circuit 20 accumulating circuit 21, 24 register 22 comparing circuit 23 clock generating circuit
Claims (6)
手段と、 試行的に動き情報を発生する動き情報発生手段と、 この動き情報発生手段からの動き情報に基いたアドレス
情報を上記記憶手段に供給するアドレス発生手段と、 上記記憶手段から読み出された複数のテレビジョン信号
間の差分を得る演算手段と、 上記演算手段から供給される演算出力を遅延する遅延手
段と、 この遅延手段からの遅延演算出力及び上記演算手段から
の演算出力を比較する比較手段と、 この比較手段からの比較結果に基いてクロック信号を発
生するクロック信号発生手段とを有し、 上記クロック信号発生手段からのクロック信号に基いて
上記動き情報発生手段からの動き情報を得、この動き情
報に基いて画像変換処理を行うようにしたことを特徴と
する画像変換装置。1. Storage means for storing a plurality of television signals, motion information generation means for tentatively generating motion information, and address information based on the motion information from the motion information generation means in the storage means. An address generating means for supplying, a calculating means for obtaining a difference between a plurality of television signals read from the storing means, a delay means for delaying an operation output supplied from the calculating means, and a delay means from the delay means. The clock signal from the clock signal generating means includes a comparison means for comparing the delay calculation output and the calculation output from the calculation means, and a clock signal generation means for generating a clock signal based on the comparison result from the comparison means. An image transformation characterized in that motion information is obtained from the motion information generating means based on a signal, and image conversion processing is performed based on this motion information. Apparatus.
段と、 前のフレームのテレビジョン信号を記憶する第２の記憶
手段とを備えることを特徴とする請求項１記載の画像変
換装置。2. The storage means comprises a first storage means for storing a television signal of a current frame and a second storage means for storing a television signal of a previous frame. The image conversion device according to item 1.
検出手段からの動き情報に基いたアドレス移動処理を行
うアドレス移動手段とを有することを特徴とする請求項
１記載の画像変換装置。3. The address generating means includes address generating means for generating an address, and address moving means for performing an address moving process on the address from the address generating means based on the motion information from the motion detecting means. The image conversion apparatus according to claim 1, further comprising:
前のフレームのテレビジョン信号との差分を得る差分演
算手段と、 この差分演算手段からの差分出力を絶対値に変換する変
換手段と、 この変換手段からの変換出力を累計する累計手段とを備
えたことを特徴とする請求項１記載の画像変換装置。4. The calculation means includes a television signal of the current frame from the storage means,
A difference calculating means for obtaining a difference from the television signal of the previous frame, a converting means for converting a difference output from the difference calculating means into an absolute value, and a summing means for accumulating the converted outputs from the converting means. The image conversion device according to claim 1, wherein
に内挿する内挿フレームの任意のブロックを固定し、ｔ
フレーム上の任意のブロックとｔ−１或いはｔ＋１フレ
ーム上の任意のブロックを結ぶ直線が必ず上記内挿フレ
ームの任意のブロックを通るという制約の元で、最も類
似するブロックの組を上記ｔフレーム及びｔ−１或いは
ｔ＋１のフレームから検出し、検出した２つのブロック
間のベクトルを求め、この求めたベクトルに基いて画像
変換を行うようにしたことを特徴とする画像変換方法。5. An arbitrary block of an interpolating frame to be interpolated between t and t−1 or t + 1 frames is fixed, and t
Under the constraint that a straight line connecting an arbitrary block on the frame and an arbitrary block on the t-1 or t + 1 frame always passes through the arbitrary block of the interpolation frame, a set of most similar blocks is set to the t frame and An image conversion method characterized by detecting from a frame of t-1 or t + 1, obtaining a vector between two detected blocks, and performing image conversion based on the obtained vector.
素分上下左右の何れかに移動させた場合に、上記ｔ−１
或いはｔ＋１のフレームの任意のブロックをｔフレーム
の任意のブロックの移動方向と逆の方法に移動させる動
作を繰り返し行い、上記ｔフレームの任意のブロック及
び上記ｔ−１或いはｔ＋１のフレームの任意のブロック
間における評価値が最低となる上記ｔフレーム及び上記
ｔ−１或いはｔ＋１フレームのブロックの位置を求める
ようにしたことを特徴とする請求項５記載の画像変換方
法。6. When the arbitrary block of the t frame is moved to the upper, lower, left or right by one pixel, the t-1
Alternatively, the operation of moving an arbitrary block of the t + 1 frame in the opposite direction to the moving direction of the arbitrary block of the t frame is repeatedly performed, and the arbitrary block of the t frame and the arbitrary block of the t-1 or t + 1 frame are repeated. 6. The image conversion method according to claim 5, wherein the positions of the blocks of the t frame and the t-1 or t + 1 frame having the lowest evaluation value between them are obtained.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27621492A JP3304426B2 (en) | 1992-10-14 | 1992-10-14 | Image conversion method and apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27621492A JP3304426B2 (en) | 1992-10-14 | 1992-10-14 | Image conversion method and apparatus |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06133279A true JPH06133279A (en) | 1994-05-13 |
| JP3304426B2 JP3304426B2 (en) | 2002-07-22 |
Family
ID=17566275
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27621492A Expired - Fee Related JP3304426B2 (en) | 1992-10-14 | 1992-10-14 | Image conversion method and apparatus |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3304426B2 (en) |
-
1992
- 1992-10-14 JP JP27621492A patent/JP3304426B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP3304426B2 (en) | 2002-07-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7750942B2 (en) | Image processing apparatus and method, recording medium, and program for correcting camera shake | |
| JP3103894B2 (en) | Apparatus and method for correcting camera shake of video data | |
| US6005639A (en) | Vector assignment for video image motion compensation | |
| JP3619530B2 (en) | Image processing method, image processing apparatus, and television standard converter | |
| JPH11112939A (en) | Image signal system conversion method and device therefor | |
| JPH0644815B2 (en) | Moving body interpolation device | |
| JPH05130581A (en) | Motion-compensation device | |
| JPH09163216A (en) | High-resolution electronic image magnifying device and method therefor | |
| US5313296A (en) | Image information processor in which residual information is stored in a blank area of a field memory | |
| EP0481421B1 (en) | Moving vector extractor | |
| US5386248A (en) | Method and apparatus for reducing motion estimator hardware and data transmission capacity requirements in video systems | |
| KR100976718B1 (en) | Method and apparatus for field rate up-conversion | |
| WO1992007443A1 (en) | Picture movement detector | |
| CN100407766C (en) | Method and apparatus for processing image, recording medium and computer program | |
| JP3304424B2 (en) | Image conversion device | |
| JPH06334994A (en) | Adaptive motion interpolation signal generator using motion vector | |
| JPH06133279A (en) | Method and device for picture conversion | |
| JP2647165B2 (en) | Image motion detection device and image motion correction device | |
| EP1399883B1 (en) | Conversion unit and method and image processing apparatus | |
| JPH0730859A (en) | Frame interpolation device | |
| JP2693515B2 (en) | Image motion detector | |
| JP3121519B2 (en) | Motion interpolation method and motion interpolation circuit using motion vector, and motion vector detection method and motion vector detection circuit | |
| JP3001897B2 (en) | Image motion vector detection method and image motion vector detection device | |
| JP3271271B2 (en) | Image motion vector detection device, image motion vector detection method, image vibration correction device, and image vibration correction method | |
| JP4302795B2 (en) | Field frequency converter |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090510 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |