JPH061279B2 - Digital speed detector - Google Patents
Digital speed detectorInfo
- Publication number
- JPH061279B2 JPH061279B2 JP20935682A JP20935682A JPH061279B2 JP H061279 B2 JPH061279 B2 JP H061279B2 JP 20935682 A JP20935682 A JP 20935682A JP 20935682 A JP20935682 A JP 20935682A JP H061279 B2 JPH061279 B2 JP H061279B2
- Authority
- JP
- Japan
- Prior art keywords
- deviation
- counter
- output value
- pulse
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
- G01P3/00—Measuring linear or angular speed; Measuring differences of linear or angular speeds
- G01P3/42—Devices characterised by the use of electric or magnetic means
- G01P3/44—Devices characterised by the use of electric or magnetic means for measuring angular speed
- G01P3/48—Devices characterised by the use of electric or magnetic means for measuring angular speed by measuring frequency of generated current or voltage
- G01P3/481—Devices characterised by the use of electric or magnetic means for measuring angular speed by measuring frequency of generated current or voltage of pulse signals
- G01P3/489—Digital circuits therefor
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Linear Or Angular Velocity Measurement And Their Indicating Devices (AREA)
- Measuring Frequencies, Analyzing Spectra (AREA)
Description
【発明の詳細な説明】 〔発明の利用分野〕 本発明は、移動体、回転体などの速度検出装置に係り、
特に、デイジタル式電動機速度制御装置に使用するに好
適な速度検出装置に関する。Description: TECHNICAL FIELD The present invention relates to a speed detecting device for a moving body, a rotating body, etc.,
In particular, the present invention relates to a speed detection device suitable for use in a digital motor speed control device.
移動体である例えば電動機の回転子の回転速度を検出す
るには、１回転に対して複数個のパルス信号を出力する
パルス発生器が良く用いられる。このパルス発生器を用
いて速度検出する装置として、例えば実開昭５３−５３
３７６号公報がある。第６図にこの公報における速度検
出装置の構成を示す。電動機の回転子側にはパルス発生
器５を設けられ、回転数に比例したパルス数の信号を出
力しこれをカウンタ７に入力する。一方、発振器１０か
らは高周波のパルス信号を発振し、このパルス信号をカ
ウンタ１１に入力し、このカウンタ１１からの出力信号
をゲート回路２０入力する。ここでゲート回路はパルス
発生器５からのパルス信号に同期してゲートを開き、カ
ウンタ２２からの出力信号はこのゲートを通過してレジ
スタ２４に記憶する。２５のリセット回路はカウンタ
７，１１をパルス発生器５からのパルス信号によりリセ
ットする。A pulse generator that outputs a plurality of pulse signals for one rotation is often used to detect the rotation speed of a rotor of a moving body such as an electric motor. As a device for detecting the speed using this pulse generator, for example, the actual development of Sho 53-53
There is 376 publication. FIG. 6 shows the structure of the speed detecting device in this publication. A pulse generator 5 is provided on the rotor side of the electric motor to output a signal having a pulse number proportional to the rotation number and input this to a counter 7. On the other hand, a high-frequency pulse signal is oscillated from the oscillator 10, the pulse signal is input to the counter 11, and the output signal from the counter 11 is input to the gate circuit 20. Here, the gate circuit opens the gate in synchronization with the pulse signal from the pulse generator 5, and the output signal from the counter 22 passes through this gate and is stored in the register 24. The reset circuit 25 resets the counters 7 and 11 by the pulse signal from the pulse generator 5.
速度の演算は、所定のサンプリング時間Ｔ毎にカウンタ
７及びレジスタ２４のデータを取り出し、両者のデータ
に基づいて次のようにして行う。The speed is calculated by taking out the data of the counter 7 and the register 24 at every predetermined sampling time T and performing the following operation based on the data of both.
カウンタ７からはパルス発生器５からのパルスのカウン
ト値ｍが、レジスタ２４からは周期τのパルスカウント
値ｐが得られる。これより、回転速度Ｎｆを次式より演
算する。The counter 7 obtains the pulse count value m from the pulse generator 5, and the register 24 obtains the pulse count value p of the period τ. From this, the rotation speed N f is calculated by the following equation.
ここに、ｋはパルス発生器においてパルスを作成する歯
と歯の長さである。 Where k is the tooth and the tooth length that creates the pulse in the pulse generator.
この速度検出装置によれば、カウント値ｐを大きくする
（高周波パルス発振器１０の周波数を大きくする）こと
で回転数検出の分解能の向上が図れるというものであ
る。According to this speed detecting device, the resolution of the rotation speed detection can be improved by increasing the count value p (increasing the frequency of the high frequency pulse oscillator 10).
しかし、上記従来技術では、カウンタ５および７は計測
開始後最初にパルス発生器３からのパルス信号を受信し
てリセットするため、到来するパルス数より１パルス少
ないカウント値となる。回転速度の演算は、両者カウン
ト値の比でもって速度を演算するため、サンプル期間内
でカウンタ５へのパルスの到来が１以下になるとリセッ
トによって、カウンタ値は零になり測定不能になるとい
う問題がある。However, in the above-mentioned conventional technique, the counters 5 and 7 first receive and reset the pulse signal from the pulse generator 3 after the start of measurement, so that the count value is one pulse less than the number of incoming pulses. Since the rotational speed is calculated based on the ratio of the count values of both, the counter value becomes zero and the measurement becomes impossible due to resetting when the arrival of the pulse to the counter 5 becomes 1 or less within the sampling period. There is.
これに対処するには、サンプル期間を長くすればよい
が、この検出値を用いて速度制御を行なつた場合には著
しく応答性能が劣化する。To cope with this, the sample period may be lengthened, but when the speed control is performed using this detected value, the response performance is significantly deteriorated.
本発明の目的は、回転速度の検出精度が高く、さらに、
低速度領域でも速度検出が可能なデイジタル式速度検出
装置を提供することにある。The object of the present invention is to detect the rotation speed with high accuracy, and
An object of the present invention is to provide a digital speed detecting device capable of detecting speed even in a low speed region.
本発明のデイジタル式速度検出装置は、移動体がある定
まった距離を移動する毎にパルスを出力するパルス発生
器と、パルス発生器からのパルスの数を外部からリセッ
トをかけることなく連続して計数する第１のカウンタ
と、パルス発生器から出力するパルスの周波数より高く
一定周波数のクロックパルスを出力するクロックパルス
発生器と、クロックパルスを外部からリセットをかける
ことなく連続して計数する第２のカウンタと、パルス発
生器からのパルスに同期して前記第２のカウンタの出力
値を保持するラッチ回路と、任意時間毎に前記第１のカ
ウンタの出力値ＭＡ(i)及び前記ラッチ回路からの出力
値ＭＢ(i)を取り込み記憶する手段と、前記任意時間に
取り込んだ第１のカウンタの出力値ＭＡ(i)及びラッチ
回路からの出力値ＭＢ(i)と、前回の任意時間の取り込
んだそれぞれの出力値ＭＡ(i-1)，ＭＢ(i-1)との偏差Ｍ
３，Ｍ４をそれぞれについて演算する偏差演算手段と、
偏差演算手段からの各偏差であるＭ３とＭ４との比より
移動体の速度を演算する速度演算手段とを備えたことを
特徴とする。The digital velocity detecting device of the present invention is a pulse generator that outputs a pulse every time a moving body moves a certain distance, and the number of pulses from the pulse generator is continuously reset without external resetting. A first counter for counting, a clock pulse generator for outputting a clock pulse having a constant frequency higher than the frequency of the pulse output from the pulse generator, and a second counter for continuously counting the clock pulses without external resetting. Counter, a latch circuit that holds the output value of the second counter in synchronization with the pulse from the pulse generator, the output value M A (i) of the first counter and the latch circuit at every arbitrary time. Means for fetching and storing the output value M B (i) from the first counter, the output value M A (i) of the first counter fetched at the arbitrary time, and the output value M B from the latch circuit. Deviation M between (i) and the respective output values M A (i-1) and M B (i-1) captured at the previous arbitrary time
Deviation calculating means for calculating 3 and M 4 respectively,
It is characterized by further comprising a speed calculation means for calculating the speed of the moving body from the ratio of M 3 and M 4 which are deviations from the deviation calculation means.
また、低速度領域では、任意時間毎に上記第１のカウン
タの出力値ＭＡ(i)を取り込み記憶する手段と、前記任
意時間に取り込んだ第１のカウンタの出力値ＭＡ(i)
と、前回の任意時間で取り込んだ出力値ＭＡ(i)との偏
差Ｍ３を演算する偏差演算手段と、前記偏差手段におけ
る前記偏差の零を判別する判別手段と、前記判別手段で
の偏差が零と判別されたときに、前回の任意時間で演算
した第１のカウンタの出力値の偏差を保持する偏差値保
持手段と、前記判別手段での偏差が零と判別されたとき
に、上記第２のカウンタの出力値を保持するように上記
ラッチ回路を動作させる手段と、前記任意時間毎にラッ
チ回路からの出力値ＭＢ(i)を取り込み記憶する手段
と、ラッチ回路からの出力値ＭＢ(i)と前回任意時間に
取込んだＭＢ(i-1)との偏差Ｍ４０を演算し、前記判別
手段での偏差が零でなくなるまで前記偏差Ｍ４０を累積
加算し、該加算値Ｍ４を記憶する手段と、前記偏差値保
持手段の前記偏差値Ｍ３と前記加算値Ｍ４との比より前
記移動体の速度を演算する速度演算手段とを備えたこと
を特徴とする。Further, in the low speed range, the output value of any time and means for storing capture the first counter output value M A (i) for each, the first counter taken in the arbitrary time M A (i)
And a deviation calculating means for calculating a deviation M 3 from the output value M A (i) taken at the previous arbitrary time, a judging means for judging zero of the deviation in the deviation means, and a deviation in the judging means. Is determined to be zero, the deviation value holding means for holding the deviation of the output value of the first counter calculated at the previous arbitrary time, and the deviation when the judgment means determines that the deviation is zero, Means for operating the latch circuit so as to hold the output value of the second counter, means for fetching and storing the output value M B (i) from the latch circuit at every arbitrary time, and output value from the latch circuit A deviation M 40 between M B (i) and M B (i-1) fetched at an arbitrary time last time is calculated, and the deviation M 40 is cumulatively added until the deviation in the discriminating means does not become zero. means for storing a sum value M 4, the deviation of the deviation value holding means 3 and further comprising a speed calculation means for calculating the velocity of the moving body than the ratio of the sum value M 4, characterized in.
以下、本発明による実施例を説明する。第１図は、本発
明を使用した電動機速度制御装置の一実施例である。マ
イクロコンピュータ２は、速度指令回路１から速度指令
Ｎｅを取り込むとともに、速度検出回路６から得られた
情報により、速度検出値Ｎｆを得て、その両値により駆
動回路３を動作させるための信号を出力する。駆動回路
３は、パワー半導体により構成される電力変換器、及
び、その制御回路から成り、マイクロコンピュータ２か
らの信号に応じて電動機４を回転させる。その結果、パ
ルス発生器５は、電動機の回転数に比例した周波数のパ
ルス列を発生し、速度検出回路６の入力となる。速度検
出回路６は、このパルス列をマイクロコンピュータ２が
速度検出値を計算するための情報に変換する。この速度
検出回路６の構成図を第２図に示す。カウンタ７は、パ
ルス発生器５の出力パスを計数する。又、カウンタ１１
は、クロルクパルス発生器１０より出力される一定周波
数のクロツクパルスを計数する。ワンシヨツト回路８
は、パルス発生器５の出力パルスＰＬＧの立上りに同期
したパルスＧＰを発生し、このパルスＧＰ信号と、マイ
クロコンピュータ２から出力される所定の一定周期のパ
ルスＲＤ信号とをオア回路９に入力し、このオア回路の
出力信号をラツチ回路１２のラツチ信号として、オア回
路９に出力が生じた時点のカウンタ１１の計数値をラツ
チ回路１２にラツチする。このような構成にすることに
よりラツチ回路１２は、パルス発生器５の出力パルスに
同期したカウンタ１１の計数値、あるいはマイクロコン
ピュータ２が必要とする時点のカウンタ１１の計数値を
ラツチすることができる。第３図、第４図に速度検出回
路６の動作波形を、第５図にフローチヤートを示す。第
３図のようにパルス発生器５からパルスが出力されるた
びに、カウンタ７の計数値ＭＡはインクリメントされ、
同時にワンシヨツト回路８の出力であるＧＰパルスによ
りその時点のカウンタ１１の計数値がラツチ回路１２に
ラツチされ、その値はＭＢのような動作をする。（な
お、同図中の波線はカウンタ１１の出力値を示す）そこ
で、マイクロコンピュータ２に対する割込み信号である
ＩＮＴパルスが入ると、マイクロコンピュータ２は第５
図の処理を行なう。まず、ステツプ２０でＭＡ(i)の値
を取り込み、ステツプ２１で前回の取込み値ＭＡ(i-1)
より、Ｍ３＝ＭＡ(i)−ＭＡ(i-1)の計算を行う。次に、
ステツプ２２で、Ｍ３＝０かどうかを判別し、Ｍ３≠０
であれば、ステツプ２３に進み、ラツチされているＭＢ
(i)の値を取り込み、前回の取込み値ＭＢ(i-1)よりＭ４
＝ＭＢ(i)−ＭＢ(i-1)ＭＢ(i)を計算する（ステツプ２
４）。ステツプ２５では次回の速度検出処理のために、
今回の値ＭＡ(i-1)を前回の値として記憶させる。その
後、ステツプ２６において(4)式に示す計算を行ない速
度検出値Ｎｆを得る。Hereinafter, examples according to the present invention will be described. FIG. 1 is an embodiment of an electric motor speed control device using the present invention. The microcomputer 2 takes in the speed command N e from the speed command circuit 1, obtains the speed detection value N f from the information obtained from the speed detection circuit 6, and operates the drive circuit 3 by both values. Output a signal. The drive circuit 3 includes a power converter formed of a power semiconductor and a control circuit for the power converter, and rotates the electric motor 4 in response to a signal from the microcomputer 2. As a result, the pulse generator 5 generates a pulse train having a frequency proportional to the number of rotations of the electric motor and becomes an input to the speed detection circuit 6. The speed detection circuit 6 converts this pulse train into information for the microcomputer 2 to calculate a speed detection value. A block diagram of the speed detection circuit 6 is shown in FIG. The counter 7 counts the output paths of the pulse generator 5. Also, the counter 11
Counts the clock pulses of a constant frequency output from the clock pulse generator 10. One-shot circuit 8
Generates a pulse GP synchronized with the rising edge of the output pulse PLG of the pulse generator 5, and inputs this pulse GP signal and a pulse RD signal of a predetermined constant cycle output from the microcomputer 2 to the OR circuit 9. The output value of the OR circuit is used as the latch signal of the latch circuit 12, and the count value of the counter 11 at the time when the output of the OR circuit 9 is generated is latched to the latch circuit 12. With such a configuration, the latch circuit 12 can latch the count value of the counter 11 synchronized with the output pulse of the pulse generator 5 or the count value of the counter 11 at the time when the microcomputer 2 requires it. . 3 and 4 show operational waveforms of the speed detection circuit 6, and FIG. 5 shows a flow chart. Each time a pulse is output from the pulse generator 5 as shown in FIG. 3, the count value M A of the counter 7 is incremented,
Simultaneously by GP pulse which is the output of Wanshiyotsuto circuit 8 count value of the counter 11 at that time it is latched in the latch circuit 12, the value of which operates as M B. (Note that the wavy line in the figure indicates the output value of the counter 11.) Then, when an INT pulse which is an interrupt signal to the microcomputer 2 is input, the microcomputer 2 causes the fifth
Perform the processing shown in the figure. First, in step 20, the value of M A (i) is fetched, and in step 21, the last fetched value M A (i-1).
Therefore, the calculation of M 3 = M A (i) -M A (i-1) is performed. next,
In step 22, it is determined whether or not M 3 = 0, and M 3 ≠ 0
If, proceed to step 23, M are latch B
The value of (i) is taken in and M 4 is taken from the previously taken in value M B (i-1)
= M B (i) -M B (i-1) to calculate the M B (i) (step 2
4). In step 25, for the next speed detection process,
The current value M A (i-1) is stored as the previous value. Thereafter, in step 26, the calculation shown in the equation (4) is performed to obtain the speed detection value N f .
但し、Ｋ４は定数である、こうして得られた速度検出値
Ｎｆは、ステツプ２７で所定のメモリに記憶され、速度
検出処理を終了する。 However, K 4 is a constant, and the speed detection value N f thus obtained is stored in a predetermined memory in step 27, and the speed detection process ends.
これにより、第１のカウンタで計数した値と、第２のカ
ウンタ１１の値をラツチした保持値の両者を任意の時間
間隔で取り込んでも連続性があるため、移動体の移動し
た距離とその移動距離に要した時間は正確に対応する。
したがって、上記両者の値から演算した速度は良好な検
出精度が得られる。As a result, even if both the value counted by the first counter and the holding value obtained by latching the value of the second counter 11 are taken in at arbitrary time intervals, there is continuity, so the distance traveled by the moving body and its movement The time taken for the distance corresponds exactly.
Therefore, the speed calculated from the above two values provides good detection accuracy.
また、ラッチ回路により自動的に時間情報が保持される
ためにマイクロコンピュータの処理とパルス発生器の出
力パルスのタイミングは無関係にマイクロコンピュータ
からの割込信号ＩＮＴより任意に設定できるため検出時
間の一定化が図れ速度制御系の応答を一定にすることが
できる。Further, since the latch circuit automatically holds the time information, the processing time of the microcomputer and the timing of the output pulse of the pulse generator can be arbitrarily set by the interrupt signal INT from the microcomputer, so that the detection time is constant. The response of the speed control system can be made constant.
次に、第４図に示すように、速度が非常に低速となつた
場合、つまり、マイクロコンピュータ２に対する割込信
号ＩＮＴが入つてくるまでの間パルス発生器５の出力パ
ルスが入つてこなかつた場合の処理を説明する。この場
合には、ステツプ２１で求められるＭ３＝ＭＡ(i)−Ｍ
Ａ(i-1)が０となるため、ステツプ２２の判定により、
ステツプ２８に移り、Ｍ３の値を前回の処理で得たＭ３
の値とする。次に、クロツクパルスの計数値ＭＢ(i)の
値を取り込むが、この場合、パルス発生器５の出力パル
スが変化していないため、ラツチ回路１２には、前回の
処理で使用した値ＭＢ(i-1)がラツチされている。そこ
で、ステツプ２９では、割込み時点のカウンタ１１の計
数値を得るために、マイクロコンピュータ２がＲＤ信号
を出力して、その時点の計数値をラツチさせている。こ
のラツされた値ＭＢ(i)は、ステツプ３０において、取
り込まれ、ステツプ３１で前回との差Ｍ４０＝ＭＢ(i)
−ＭＢ(i-1)を求め、ステツプ３２で、このＭ４０と前
回の処理で得たＭ４を加え合わせて今回のＭ４とする。
以後は、前述したようにステツプ２５〜２７を実行して
速度検出処理を終了する。以上、述べたような処理は、
パルス発生器５の出力パルスが出るまで続けられ、その
間は、ＩＮＴパルスが出力される毎にＭ４の値は、約Ｔ
ｄ，２Ｔｄ，３Ｔｄ……となるので、第２のカウンタ１
１のオーバーフローの影響を受けずにその時点での速度
検出ができる。Next, as shown in FIG. 4, when the speed becomes extremely low, that is, until the interrupt signal INT to the microcomputer 2 comes in, the output pulse of the pulse generator 5 does not come in. The processing in the case of being described will be described. In this case, M 3 = M A obtained at step 21 (i) -M
Since A (i-1) becomes 0, it is determined in step 22 that
Moving to step 28, the value of M 3 is the value of M 3 obtained in the previous processing.
Value of. Next, the value of the count value M B (i) of the clock pulse is fetched. In this case, since the output pulse of the pulse generator 5 has not changed, the latch circuit 12 uses the value M B used in the previous process. (i-1) is latched. Therefore, in step 29, in order to obtain the count value of the counter 11 at the time of interruption, the microcomputer 2 outputs the RD signal to latch the count value at that time. This ratified value M B (i) is taken in at step 30, and at step 31, the difference from the previous time M 40 = M B (i)
-M asked B to (i-1), at step 32, the current of M 4 combined addition of M 4 obtained in this M 40 and the previous process.
After that, steps 25 to 27 are executed as described above, and the speed detecting process is ended. The processing described above is
This is continued until the output pulse of the pulse generator 5 is output, during which the value of M 4 is about T every time the INT pulse is output.
d , 2T d , 3T d, ... Therefore, the second counter 1
The velocity can be detected at that time without being affected by the overflow of 1.
〔発明の効果〕 本発明によれば、第１のカウンタで計数した値と、第２
のカウンタの値をラツチした保持値の両者を任意の時間
間隔で取り込んでも連続性があるため、移動体の移動し
た距離とその移動距離に要した時間は正確に対応する。
したがって、上記両者の値から演算した速度は良好な検
出精度が得られる。According to the present invention, the value counted by the first counter and the second counter
Since both of the holding values obtained by latching the counter value of 1 are taken in at arbitrary time intervals, the distance traveled by the mobile body and the time required for the travel distance correspond exactly.
Therefore, the speed calculated from the above two values provides good detection accuracy.
また、ラッチ回路により自動的に時間情報が保持される
ためにマイクロコンピュータの処理とパルス発生器の出
力パルスのタイミングは無関係にマイクロコンピュータ
からの割込信号ＩＮＴより任意に設定できるため検出時
間の一定化が図れ速度制御系の応答を一定にすることが
できる。Further, since the latch circuit automatically holds the time information, the processing time of the microcomputer and the timing of the output pulse of the pulse generator can be arbitrarily set by the interrupt signal INT from the microcomputer, so that the detection time is constant. The response of the speed control system can be made constant.
さらに、割込信号ＩＮＴ毎に第１のカウンタ７のパルス
計数値の変化がない低速度領域でも、第２カウンター１
１のオーバーフローの影響を受けずに速度検出が可能と
なるため、低速度領域での検出範囲が拡大できるという
効果が得られる。Further, even in the low speed region where the pulse count value of the first counter 7 does not change for each interrupt signal INT, the second counter 1
Since the speed can be detected without being affected by the overflow of 1, the effect that the detection range in the low speed region can be expanded is obtained.
第１図は本発明の電動機デイジタル速度制御装置のブロ
ツク図、第２図は、本発明の速度検出回路の一実施例を
表すブロツク図、第３図、第４図は、第２図の動作を説
明するためのタイムチヤート、第５図は、第３図、第４
図の動作を説明するためのフローチャート、第６図は従
来のデイジタル速度検出装置のブロツク図である。FIG. 1 is a block diagram of an electric motor digital speed control device of the present invention, FIG. 2 is a block diagram showing an embodiment of a speed detection circuit of the present invention, and FIGS. 3 and 4 are operations of FIG. For explaining the time chart, FIG. 5 is FIG. 3, FIG.
FIG. 6 is a flow chart for explaining the operation of the figure, and FIG. 6 is a block diagram of a conventional digital speed detecting device.
Claims (2)
パルスを出力するパルス発生器と、 前記パルス発生器からのパルスの数を外部からリセット
をかけることなく連続して計数する第１のカウンタと、 前記パルス発生器から出力するパルスの周波数より高く
一定周波数のクロックパルスを出力するクロックパルス
発生器と、 前記クロックパルスを外部からリセットをかけることな
く連続して計数する第２のカウンタと、 前記パルス発生器からのパルスに同期して前記第２のカ
ウンタの出力値を保持するラッチ回路と、 任意時間毎に前記第１のカウンタの出力値ＭＡ(i)及び
前記ラッチ回路からの出力値ＭＢ(i)を取り込み記憶す
る手段と、 前記任意時間に取り込んだ第１のカウンタの出力値ＭＡ
(i)及び前記ラッチ回路からの出力値ＭＢ(i)と、前回の
任意時間で取り込んだそれぞれの出力値ＭＡ(i-1)，Ｍ
Ｂ(i-1)との偏差Ｍ３，Ｍ４をそれぞれについて演算す
る偏差演算手段と、 前記偏差演算手段からの前記各偏差であるＭ３とＭ４と
の比より前記移動体の速度を演算する速度演算手段とを
備えたことを特徴とするデイジタル式速度検出装置。1. A pulse generator that outputs a pulse each time a moving body moves a certain fixed distance, and a first number that continuously counts the number of pulses from the pulse generator without external resetting. Counter, a clock pulse generator that outputs a clock pulse having a constant frequency higher than the frequency of the pulse output from the pulse generator, and a second counter that continuously counts the clock pulse without external reset. A latch circuit for holding the output value of the second counter in synchronization with the pulse from the pulse generator; and an output value M A (i) of the first counter and the latch circuit for every arbitrary time. Means for fetching and storing the output value M B (i) of the first counter, and the output value M A of the first counter fetched at the arbitrary time.
(i) and the output value M B (i) from the latch circuit and the respective output values M A (i-1) and M captured at the previous arbitrary time.
The velocity of the moving body is calculated from the deviation calculating means for calculating the deviations M 3 and M 4 from B (i-1), and the ratio between the deviations M 3 and M 4 from the deviation calculating means. A digital speed detecting device comprising: speed calculating means for calculating.
パルスを出力するパルス発生器と、 前記パルス発生器からのパルスの数を外部からリセット
をかけることなく連続して計数する第１のカウンタと、 前記パルス発生器から出力するパルスの周波数より高く
一定周波数のクロックパルスを出力するクロックパルス
発生器と、 前記クロックパルスを外部からリセットをかけることな
く連続して計数する第２のカウンタと、 前記パルス発生器からのパルスに同期して前記第２のカ
ウンタの出力値を保持するラッチ路と、 任意時間毎に前記第１のカウンタの出力値ＭＡ(i)を取
り込み記憶手段と、 前記任意時間に取り込んだ第１のカウンタの出力値ＭＡ
(i)と、前回の任意時間で取り込んだ出力値ＭＡ(i-1)と
の偏差Ｍ３を演算する偏差演算手段と、 前記偏差演算手段における前記偏差が零か否かを判別す
る判別手段と、 前記判別手段の前記偏差Ｍ３が零でないと判別されたと
きに、前記ラッチ回路からの出力値ＭＢ(i)を取り込み
記憶する手段と、前記任意時間に取り込んだラッチ回路
からの出力値ＭＢ(i-1)と、前回の任意時間で取り込ん
だ出力値ＭＢ(i-1)との偏差Ｍ４を演算する手段と、 前記判別手段での前記偏差が零と判別されたときに、前
回の任意時間で演算した第１のカウンタの出力値の前記
偏差を保持する偏差値保持手段と、 前記判別手段での前記偏差が零と判別されたときに、前
記第２のカウンタの出力値を保持するように前記ラッチ
回路を動作させる手段と、 前記任意時間毎に前記ラッチ回路からの出力値ＭＢ(i)
を取り込み記憶する手段と、 前記ラツチ回路からの出力値ＭＢ(i)と前回任意時間に
取込んだＭＢ(i-1)との偏差Ｍ４０を演算し、前記判別
手段での偏差が零でなくなるまで前記偏差Ｍ４０を累積
加算し、該加算値Ｍ４を記憶する手段と、 前記判別手段での前記偏差Ｍ３が零でないと判別された
ときには、前記偏差演算手段の偏差Ｍ３と前記ラッチ回
路からの出力値の偏差Ｍ４との比より前記移動体の速度
を演算し、前記判別手段での前記偏差Ｍ３が零と判別さ
れたときには、前記偏差値保持手段の前記偏差Ｍ３と前
記加算値Ｍ４との比より前記移動体の速度を演算する速
度演算手段とを備えたことを特徴とするデイジタル式速
度検出装置。2. A pulse generator that outputs a pulse each time a moving body moves a certain fixed distance, and a first number that continuously counts the number of pulses from the pulse generator without external resetting. Counter, a clock pulse generator that outputs a clock pulse having a constant frequency higher than the frequency of the pulse output from the pulse generator, and a second counter that continuously counts the clock pulse without external reset. A latch path for holding the output value of the second counter in synchronism with the pulse from the pulse generator; and a storage means for fetching the output value M A (i) of the first counter at every arbitrary time. , The output value M A of the first counter captured at the arbitrary time
(i) and a deviation calculating means for calculating a deviation M 3 between the output value M A (i-1) taken at the previous arbitrary time, and a judgment for judging whether or not the deviation in the deviation calculating means is zero. Means for fetching and storing the output value M B (i) from the latch circuit when it is determined that the deviation M 3 of the discriminating means is not zero, and the latch circuit fetched at the arbitrary time. the output value M B (i-1), is determined and means for calculating a deviation M 4 of the previous arbitrary time acquired output values M B (i-1), the deviation in the determination means is zero and The deviation value holding means for holding the deviation of the output value of the first counter calculated at the previous arbitrary time, and the deviation of the second value when the deviation is judged to be zero by the judging means. Means for operating the latch circuit to hold the output value of the counter, and the arbitrary time The output value M B (i) from the latch circuit for each
For calculating the deviation M 40 between the output value M B (i) from the latch circuit and the value M B (i-1) previously acquired at an arbitrary time, and the deviation in the judgment unit is calculated. Means for cumulatively adding the deviation M 40 until it is not zero, and means for storing the added value M 4 , and when the deviation M 3 in the judging means is judged not to be zero, the deviation M 3 in the deviation calculating means And the deviation M 4 of the output value from the latch circuit, the speed of the moving body is calculated. When the deviation M 3 is judged to be zero by the judging means, the deviation of the deviation value holding means is calculated. A digital speed detecting device comprising: speed calculating means for calculating a speed of the moving body based on a ratio of M 3 and the added value M 4 .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20935682A JPH061279B2 (en) | 1982-12-01 | 1982-12-01 | Digital speed detector |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20935682A JPH061279B2 (en) | 1982-12-01 | 1982-12-01 | Digital speed detector |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59100866A JPS59100866A (en) | 1984-06-11 |
| JPH061279B2 true JPH061279B2 (en) | 1994-01-05 |
Family
ID=16571584
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20935682A Expired - Lifetime JPH061279B2 (en) | 1982-12-01 | 1982-12-01 | Digital speed detector |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH061279B2 (en) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63177068A (en) * | 1987-01-19 | 1988-07-21 | Matsushita Electric Ind Co Ltd | Method and apparatus for detecting speed |
| JPS63205569A (en) * | 1987-02-20 | 1988-08-25 | Honda Motor Co Ltd | Engine tachometer |
| JPH0638086B2 (en) * | 1987-09-28 | 1994-05-18 | 株式会社日立製作所 | Current detection method and device |
| JPH02210911A (en) * | 1989-01-18 | 1990-08-22 | Nec Corp | Frequency counter |
| JPH02264867A (en) * | 1989-04-05 | 1990-10-29 | Fuji Electric Co Ltd | Detecting circuit of speed of rotation |
| JPH04121085A (en) * | 1990-09-10 | 1992-04-22 | Hitachi Ltd | Digital pulse processor |
| CN102792167B (en) * | 2010-03-16 | 2014-09-03 | 三菱电机株式会社 | Speed detection device |
-
1982
- 1982-12-01 JP JP20935682A patent/JPH061279B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59100866A (en) | 1984-06-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60131465A (en) | Detector for rotating speed | |
| JP4253372B2 (en) | Elevator speed control apparatus and recording medium recording elevator speed detection program | |
| JP2690210B2 (en) | Elevator speed detector | |
| JPH061279B2 (en) | Digital speed detector | |
| JPS5913957A (en) | Speed detecting circuit | |
| JPH04346069A (en) | Speed signal generating circuit | |
| US6310458B1 (en) | Blended velocity estimation | |
| JPH04233467A (en) | Method and apparatus for measuring speed of motor | |
| JPH0340847B2 (en) | ||
| KR19990043005A (en) | Motor speed detection device using incremental encoder | |
| JP2827446B2 (en) | Motor speed detection method | |
| JPH049266B2 (en) | ||
| JPH03289567A (en) | Apparatus for detecting rotational speed | |
| JPH0515184A (en) | Speed detector | |
| JPS58120167A (en) | Detection of speed | |
| KR940004394B1 (en) | Speed measuring method and device | |
| JPH01174982A (en) | Detection of acceleration | |
| JPH0583978A (en) | Magnetic pole position detector for servomotor | |
| JPH01321372A (en) | Detection of acceleration | |
| JPH05322909A (en) | Rotating-speed detecting apparatus | |
| KR100212211B1 (en) | Position and speed detecting circuit and method in motor | |
| JPH077985A (en) | Digital type speed detector and speed controller of electric motor using the same | |
| JPH06258097A (en) | Displacement measuring apparatus | |
| JPH05346434A (en) | Drive controller for resolver | |
| JPS5873872A (en) | Digital method for detecting velocity |