JPH06125528A - 動画像符号化装置 - Google Patents

Abstract

(57)【要約】 【目的】 画像毎にシャッフリング規則を変えて同位置
に連続して歪みが生じない画像符号化装置を提供する。 【構成】 画像データを複数のブロックに分割し、連続
する画像毎にシャッフリング規則を変更してブロック単
位でシャッフリングするシャッフリング回路11を備えて
いる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、動画像データを高能率
で符号化する動画像符号化装置に関する。

【０００２】

【従来の技術】一般に、ディジタル動画像データを磁気
テープや磁気ディスク等に記録する場合、画像データを
高能率で符号化することにより、記録する情報量を少な
くすることができる。

【０００３】画像データを高能率で符号化する方式とし
て、１画面のデータを複数のブロックに分割し、ブロッ
ク毎に符号化処理を行うブロック符号化がある。

【０００４】ブロック符号化の１つとして、特願平３−
１１８８２５に記載されている画像データ符号化方式が
提案されている。これは１画面のデータを例えば８画素
×８画素のブロックに分割し、ブロック毎に直交交換
し、変換係数をブロックの統計的性質に従って適応的に
量子化する方式である。

【０００５】量子化されたデータは誤り訂正符号化等が
行われ、回転ヘッドなどを用いて磁気テープ上のヘリカ
ルトラックに記録されたり、通信回線を通じて伝送され
たりする。

【０００６】このような符号化を行う場合、一定の単位
で符号化後の符号量を一定値以下にする必要がある。こ
れはディジタル・ビデオ・テ−プレコ−ダ（ＶＴＲ）の
ように磁気テープに記録する場合は、１トラックに記録
できる符号量が決まっており、画像伝送装置では伝送速
度に制限があるためである。

【０００７】符号量を一定にする単位としては、１フィ
ールド、１フレームあるいは１フィールドや１フレーム
を複数に分割した各領域などが考えられる。以下では符
号量を一定値以下にする単位を固定長ブロックと呼ぶこ
とにする。

【０００８】符号化データを再生する場合、データの一
部に誤りが生じると、その誤りのために、誤りが生じた
固定長ブロックのデータが全て再生できなくなることが
ある。そのため、固定長ブロックのブロック長は短い方
が、誤りが生じたときの誤り伝搬が少ないという利点が
ある。

【０００９】しかしながら、画像データのもつ情報量は
画像の内容によって異なるため、均一な画質で符号化し
ようとすると発生する符号量も画像によって異なる。例
えば、画像データの入力順に固定長ブロックを構成する
と、情報量の多い固定長ブロックと情報量の少ない固定
長ブロックが形成されてしまう。

【００１０】例えば、上半分が青空で下半分に複雑な建
物があるような画像では、青空部分で構成される固定長
ブロックは情報量が少なく、複雑な建物部分で構成され
た固定長ブロックには多くの情報量が含まれる。

【００１１】このように、情報量の異なる固定長ブロッ
クを同じ符号量で符号化すると、情報量の多い固定長ブ
ロックほど大きな歪みが発生する。

【００１２】そこで、ブロック単位で順番を入れ替える
シャッフリングが行われる。シャッフリングによって、
各固定長ブロックのもつ情報量は均一に近くなる。ま
た、誤りが生じて固定長ブロック全体のデータが誤りと
なった場合でも、シャッフリングによって、誤ったデー
タが再生画面上で分散されるという利点がある。

【００１３】従来のシャッフリング方式としては、三
島、「ＤＣＴ符号化方式における符号量制御方式の一手
法」、ＩＴＥＣ’９１，６−１テレビジョン学会年次大
会に記載の方法や、Ｙａｍａｍｉｔｓｕ，「Ａ Ｓｔｕ
ｄｙ ｏｎ Ｔｒｉｃｋ Ｐｌａｙｓ ｆｏｒ Ｄｉｇ
ｉｔａｌ ＶＣＲ」，ＩＥＥＥ Ｔｒａｎｓａｃｔｉｏ
ｎｓ ｏｎ Ｃｏｎｓｕｍｅｒ Ｅｌｅｃｔｒｏｎｉｃ
ｓ，Ｖｏｌ．３７，Ｎｏ．３，Ａｕｇ．，１９９１，ｐ
ｐ．２６１−２６６に記載の方法がある。

【００１４】上記「ＤＣＴ符号化方式における符号量制
御方式の一手法」に記載の方法は、１画面を複数のブロ
ックに分割し、複数の固定長ブロックを構成するが、画
像の中心のブロックが固定長ブロックの先端に、そし
て、画像の端のブロックが後端になるように固定長ブロ
ックを構成する。

【００１５】ここでは、固定長ブロックの後端になるほ
ど再生画像に劣化が生じ易い符号化を行っているため、
画質劣化が生じても目立ちにくい画像の端の部分のブロ
ックを固定長ブロックの後端に持ってくることで、歪み
を目立たなくする。

【００１６】また、上記Ｙａｍａｍａｍｉｔｓｕ，「Ａ
Ｓｔｕｄｙ ｏｎ ＴｒｉｃｋＰｌａｙｓ ｆｏｒ
Ｄｉｇｉｔａｌ ＶＣＲ」に記載の方法は、画像を縦方
向に複数の領域に分割し、各領域から１ブロックを選択
し１固定長ブロックを構成して、領域中で隣り合うブロ
ックが、連続する固定長ブロックを構成する。

【００１７】

【発明が解決しようとする課題】しかしながら、上述し
た従来のシャッフリング方法では全ての画面で同じ規則
を用いて固定長ブロックを構成していた。動画像の場
合、連続する画像間の相関が大きく、特に動きの緩やか
な画像や全く静止している画像の場合、数十フレームや
数十フィールドにわたって変化の少ない画像が続くこと
がある。全ての画像で同一のシャッフリング規則を用い
ている場合、動きの緩やかな画像や静止している画像で
は、符号化、復号後の再生画像も同じような画像が連続
する。高能率符号化すると画質が劣化することがある
が、上記のように同じような再生画像が連続する場面で
は、劣化も同位置に生じる。そのため、画像の極一部の
劣化が常に同位置に見える状態になるという問題点があ
った。

【００１８】また、上述した従来のシャッフリング方法
では、１種類のシャッフリング規則しか用いていないた
め、各固定長ブロックのもつ情報量に偏りが生じること
があるという問題点があった。

【００１９】本発明は、上記従来のシャッフリング方法
における問題点に鑑み、画像毎にシャッフリング規則を
変えて同位置に連続して歪みが生じない画像符号化装置
を提供する。

【００２０】また、本発明は、上記従来のシャッフリン
グ方法における問題点に鑑み、画像毎に複数あるシャッ
フリング規則の中から最適な規則を選択して情報量がよ
り均一な固定長ブロックを構成できる画像符号化装置を
提供する。

【００２１】

【課題を解決するための手段】第１発明は、画像データ
を複数のブロックに分割し、連続する画像毎にシャッフ
リング規則を変更してブロック単位でシャッフリングす
るシャッフリング回路を備えている動画像符号化装置に
よって達成される。

【００２２】また、第２発明は、画像データを複数のブ
ロックに分割し、画像毎にシャッフリング規則を適応的
に選択してブロック単位でシャッフリングする適応シャ
ッフリング回路を備えている動画像符号化装置によって
達成される。

【００２３】

【作用】第１発明の動画像符号化装置では、シャッフリ
ング回路は画像データを複数のブロックに分割し、連続
する画像毎にシャッフリング規則を変更してブロック単
位でシャッフリングする。

【００２４】第２発明の動画像符号化装置では、適応シ
ャッフリング回路は画像データを複数のブロックに分割
し、画像毎にシャッフリング規則を適応的に選択してブ
ロック単位でシャッフリングする。

【００２５】

【実施例】以下、図面を参照して本発明の画像符号化装
置の実施例を詳細に説明する。

【００２６】図１は、本発明の画像符号化装置の一実施
例である動画像符号化装置の構成を示すブロック図であ
る。

【００２７】図１の動画像符号化装置は、シャッフリン
グ回路11、シャッフリング回路11に接続された離散余弦
（コサイン）変換（以下、ＤＣＴと称する）回路12、Ｄ
ＣＴ回路12に接続された適応量子化器13、及びシャッフ
リング回路11と適応量子化器13に接続された誤り訂正符
号化器14を備えている。

【００２８】図１の動画像符号化装置は、ラスタースキ
ャン順に入力される画像データを８画素×８画素のブロ
ックに分割し、ブロック単位で順番を入れ替え、ブロッ
ク毎に離散コサイン変換（ＤＣＴ）するように構成され
ている。

【００２９】次に、上記各構成部分の動作を説明する。

【００３０】シャッフリング回路11には、デジタル画像
データがフレーム毎にラスタースキャン順に入力され
る。シャッフリング回路11では、入力データが一旦フレ
ームメモリに蓄えられる。そして、画面上で８画素×８
画素のブロック単位で順番が入れ替えられて出力され
る。シャッフリング回路11での並べ替え規則は、８種類
用意されている。

【００３１】シャッフリング回路11で並べ替えられたデ
ータはＤＣＴ回路12に入力され、また、どのシャッフリ
ング規則を用いたかを示すシャッフリング規則情報は誤
り訂正符号器14に入力される。

【００３２】ＤＣＴ回路12では入力データをブロック毎
に離散コサイン変換し、画素データが周波数成分に変換
される。変換係数は一定の規則、例えばジグザグスキャ
ン順で出力され、適応量子化器13に入力される。

【００３３】適応量子化器13では入力データが適応的に
量子化されるが、このときの量子化ビット数は、各変換
係数を何ビットで量子化するかを示す複数のビットパタ
ーンの中から最適なものをブロック毎に選択して変換係
数を量子化する。

【００３４】従って、適応量子化器13からは量子化結果
である量子化インデックスと、付加情報としてビットパ
ターン情報が誤り訂正符号化器14に出力される。

【００３５】誤り訂正符号化器14は、適応量子化器13か
ら入力されるデータとシャッフリング回路11から入力さ
れるシャッフリング規則情報を誤り訂正符号化して出力
する。誤り訂正符号化器14からの出力データは、磁気テ
ープや磁気ディスクといった記録媒体15に記録された
り、伝送媒体を通じて伝送されたりする。

【００３６】上述したシャッフリング回路11を詳細に説
明する。

【００３７】図２は、シャッフリング回路11の一構成例
を示すブロック図である。

【００３８】図２のシャッフリング回路11は、シャッフ
リング規則情報を発生するシャッフリング規則発生器11
1 、メモリの書き込みアドレス及び読み出しアドレスを
発生するメモリコントローラ112,113 、入力データを蓄
える１フレーム分のフレームメモリ114,115 を備えてい
る。

【００３９】次に、上記各構成部分の動作を説明する。

【００４０】シャッフリング規則発生器111 は、入力デ
ータの１フレーム毎にどのシャッフリング規則を用いる
かを決定して、３ビットのシャッフリング規則情報を出
力する。

【００４１】メモリコントローラ112,113 は、それぞれ
フレームメモリ114,115 の制御を行う。

【００４２】フレームメモリ114,115 は、どちらか一方
が書き込み状態のときに他方が読み出し状態になるよう
に、また１フレーム毎に書き込み状態と読み出し状態が
交代するように制御される。

【００４３】メモリコントローラ112,113 は、フレーム
メモリ114,115 を書き込み状態に制御しているときに
は、入力データをラスタースキャン順に書き込むように
書き込みアドレスを発生し、フレームメモリ114,115 を
読み出し状態に制御しているときはシャッフリング規則
情報に従ってブロック毎に順番を入れ換えるように読み
出しアドレスを発生する。

【００４４】この制御によって、入力データが１フレー
ム時間（１フレームのデータが入力されるのに要する時
間）の遅延でシャッフリングされて、ＤＣＴ回路12に出
力される。

【００４５】以下、入力データとして１フレームの画素
数が横７２０画素、縦４８０画素のデータが入ってくる
ものとして、シャッフリング回路11の動作を説明する。

【００４６】まず、フレームデータの開始時にシャッフ
リング規則発生器111 で０〜７の８種類のシャッフリン
グ規則のうち１つが選択される。選択方法は正順（０，
１…７，０，…）、逆順（７，６…０，７，…）、ラン
ダム等さまざまな方法が考えられるが、いずれの方法を
用いても構わない。

【００４７】シャッフリング規則情報はメモリコントロ
ーラ112,113 に入力されると共に、誤り訂正符号化器14
にも入力される。

【００４８】メモリコントローラ112 はフレームメモリ
114 を、メモリコントローラ113 はフレームメモリ115
を制御するが、メモリコントローラ112,113 は同様の動
作をするので、ここではメモリコントローラ112 の動作
について述べる。

【００４９】メモリコントローラ112 は、最初の１フレ
ーム時間はフレームメモリ114 を書き込み状態に設定
し、続く１フレーム時間にフレームメモリ114 を読み出
し状態にする。そしてこの動作を繰り返す。

【００５０】フレームメモリ114 を書き込み状態にして
いるときには、シャッフリング規則情報によらずに、入
力データをラスタースキャン順に書き込むようにフレー
ムメモリ114 を制御する。

【００５１】フレームの最初のデータ（画面左上のデー
タ）が入力されたときの時間をｔ＝０とし、１画素のデ
ータを入力するのに要する時間を１とすると、時間ｔの
ときに入力されるデータｘ（ｔ）の画面上での座標は、 （ｔ ｍｏｄ ７２０，［ｔ／７２０］） となる。但し、ｎ，ｍは整数とし、ｎ ｍｏｄ ｍはｎ
÷ｍの剰余を、［ｎ／ｍ］はｎ÷ｍの商をあらわすもの
とする。

【００５２】即ち、メモリコントローラ112 は入力デー
タｘ（ｔ）をフレームメモリ114 のアドレス（ｔ ｍｏ
ｄ ７２０，［ｔ／７２０］）に書き込むようにアドレ
スを発生する。

【００５３】１フレーム時間後、メモリコントローラ11
2 はフレームメモリ114 に書き込まれたデータをシャッ
フリング規則情報に従って読み出す。シャッフリング規
則は予め決められており、その一例を図３に示す。

【００５４】図３では、画像を８画素×８画素のブロッ
クに分割し、ブロック毎に図示した順番で出力する。

【００５５】なお、画面上で横方向にＸ軸、縦方向にＹ
軸をとり、（ｍ，ｎ）位置のブロックをＢ（ｍ，ｎ）、
ラスタースキャン順のブロックをＢｒ（ｋ）とすると、 ｋ＝９０×ｎ＋ｍ （１） という関係になる。

【００５６】図３では、縦方向に２ブロックずつ区切
り、それぞれの区切りから１ブロックずつ順番に出力し
ていく。ここでは入力データのブロック数が横９０ブロ
ック、縦６０ブロックになるので、横９０ブロック×縦
２ブロックの区切りが３０できる。

【００５７】従って、０番目に出力されるブロックは０
番目の区切りから選択され、１番目に出力されるブロッ
クは１番目の区切りから選択され、ｎ番目に出力される
ブロックは（ｎ ｍｏｄ ３０）番目の区切りから選択
されることになる。

【００５８】そして、各区切り内では、最初に出力する
ブロックを予め決めておき、そのブロックから順番に連
続するブロックを出力していく。そして、区切りの後端
のブロックの次は、区切りの先頭のブロックを出力す
る。ｉ番目の区切りで最初に出力するブロックの各区切
りの先頭からの番号をｓ（ｉ）（ここで、ｉ＝０…２
９、及び０＜ｓ（ｉ）＜１８０）とすると、このフレー
ムデータからｊ番目に出力されるブロックのラスタース
キャン順の順番ｋは、 k=(j mod 30)×180+(s(j mod 30)+[j/30])mod 180 （２） となる。

【００５９】上記式（２）で（ｊ ｍｏｄ ３０）×１
８０は、ｍ ｍｏｄ ３０番目の区切りの先頭（左上）
のブロックを示し、（ｓ（ｊ ｍｏｄ ３０）＋［ｊ／
３０］）ｍｏｄ １８０は、ｊ ｍｏｄ ３０番目の区
切りの先頭からのブロック数を示す。ｍｏｄ １８０と
なっているのは、区切りの後端のブロックの次に出力す
るブロックが、区切りの先頭のブロックとなるためであ
る。ここで、ブロック内での各データを出力する順番は
ラスタースキャン順を用いればよい。

【００６０】図４のフロ−チャ−トを参照して、上記の
シャッフリング規則を用いた場合のメモリコントローラ
112 の動作を説明する。

【００６１】図４で、ｔは経過時間を示しており、１画
素のデータが入力される時間を１としている。

【００６２】ステップＳ１〜Ｓ４では１フレーム分のデ
ータをフレームメモリ114 に書き込む。

【００６３】まず、時間ｔを０とし（ステップＳ１）、
ステップＳ２〜Ｓ４のループで１画素ずつデータを書き
込み、ｔをインクリメントする。なお、時間ｔのときに
データを書き込むアドレスは（ｔ ｍｏｄ ７２０，
［ｔ／７２０］）である。

【００６４】そして、１フレーム分のデータを書き込み
終わると、ステップＳ５〜Ｓ１３でフレームメモリ114
に蓄えられた１フレーム分のデータを読み出す。

【００６５】シャッフリング規則発生器111 から入力さ
れるシャッフリング規則情報を読み込み（ステップＳ
５）、読み出すブロック番号を示すｊを０とする（ステ
ップＳ６）。

【００６６】次にステップＳ７〜Ｓ１１で１ブロック分
のデータを読み出す。

【００６７】まず、シャッフリング規則情報に従って読
み出すブロックを決定し、そのブロックをＢ（ｍ，ｎ）
とする（ステップＳ７）。例えば、先に記述したシャッ
フリング規則の例では、ｊ番目に読み出すブロックは式
（２）で表される。式（１）、式（２）から m=(s(j mod 30)+[j/30])mod 90 n=(j mod 30)×２+[((s(j mod 30)+[j/30])mod 180)/90] となる。

【００６８】ｔ＝０とし（ステップＳ８）、ブロック
（ｍ，ｎ）のｔ番目のデータを読み出す（ステップＳ
９）。ラスタースキャン順に読み出す場合、アドレス
（ｍ×８＋ｔ ｍｏｄ ８，ｎ×８＋［ｔ／８］）のデ
ータを読み出す。

【００６９】続いて、ｔをインクリメントしてｔ＝ｔ＋
１とし（ステップＳ１０）、このｔがｔ＜64であるか否
かを判定し（ステップＳ１１）、上記ステップＳ１１で
の判定がＮＯの場合、即ちｔ≧64であるときには１ブロ
ック分のデータの読み出しを終了して、ｊをインクリメ
ントしてｊ＝ｊ＋１とし（ステップＳ１２）、１フレー
ムのデータが終了か否かを判定し（ステップＳ１３）、
データが続く場合は上記ステップＳ７に戻り、データが
終了の場合は読み出し動作を終了する。

【００７０】上記はメモリコントローラ112 の説明であ
るが、メモリコントローラ113 の動作は、図４で１フレ
ームデータの読み出しと書き込みの順序を入れ替えたも
のになる。即ち、ステップＳ１〜Ｓ４とステップＳ５〜
Ｓ１３を入れ替えたものになる。

【００７１】また、上記のシャッフリング規則は一例で
あり、本実施例のメモリコントローラは８種類のシャッ
フリング規則を備えている。他のシャッフリング規則と
しては、上記のシャッフリング規則の一例から、区切り
の開始ブロックの位置を変える、区切りの大きさを変え
る、縦割りの区切りを用いる、更に複雑な区切りを用い
る等、様々な規則がある。

【００７２】また、図２ではフレームメモリを用いてい
るが、これは入力データがフレーム単位で入力され、シ
ャッフリングをフレーム毎に行っているためであり、入
力データがフィールド単位であればフィールドメモリを
用い、フレーム或はフィールドよりもさらに小さな単位
でシャッフリングを行う場合にはその単位のメモリを用
いて実現することができる。

【００７３】次に、本発明の動画像符号化装置の第２実
施例を説明する。

【００７４】本実施例の動画像符号化装置は、上述した
第１実施例のシャッフリング回路11を適応シャッフリン
グ回路に置き換えたものである。

【００７５】適応シャッフリング回路は、上述したシャ
ッフリング回路11に、複数のシャッフリング規則を同時
に用いることができるように、並列に接続されたメモリ
コントローラ、フレームメモリ、シャッフリングされた
データを評価する評価回路、及びシャッフリングされた
データから評価値に従って最適なシャッフリング規則を
選択するスイッチを付加した回路を備えている。

【００７６】図５は、適応シャッフリング回路の一構成
を示すブロック図である。

【００７７】図５の適応シャッフリング回路は２種類の
シャッフリング規則のうち最適な規則を選択する回路で
あり、メモリコントローラ1101〜1104、フレームメモリ
1105〜1108、遅延回路1109，1111、評価回路1110，111
2、及びスイッチ1113を備えている。

【００７８】次に、図５の適応シャッフリング回路の動
作を説明する。

【００７９】メモリコントローラ1101，1102は第１のシ
ャッフリング規則に従ってそれぞれフレームメモリ110
5，1106を制御し、メモリコントローラ1103，1104は第
２のシャッフリング規則に従ってそれぞれフレームメモ
リ1107，1108を制御する。

【００８０】メモリコントローラ1101，1103の動作は上
記第１実施例のメモリコントローラ112 と、メモリコン
トローラ1102，1104の動作は上記第１実施例のメモリコ
ントローラ113 とほぼ同じである。

【００８１】異なるのは、メモリコントローラ112,113
はシャッフリング規則情報を２フレーム毎に読み込ん
で、シャッフリング規則情報に従ってメモリを制御して
いるのに対し、メモリコントローラ1101，1102，1103，
1104では予めシャッフリング規則が決められており、１
つのメモリコントローラは全ての入力データを同一のシ
ャッフリング規則で読み出す点にある。

【００８２】即ち、入力データは一旦フレームメモリ11
05と1107、またはフレームメモリ1106と1108に書き込ま
れる。入力データがフレームメモリ1105と1107に書き込
まれているときにはフレームメモリ1106から前フレーム
のデータが第１のシャッフリング規則に従って遅延回路
1109、評価回路1110に出力され、フレームメモリ1108か
ら前フレームのデータが第２のシャッフリング規則に従
って遅延回路1111、評価回路1112に出力される。

【００８３】また、入力データがフレームメモリ1106と
1108に書き込まれているときにはフレームメモリ1105か
ら前のフレームのデータが第１のシャッフリング規則に
従って遅延回路1109、評価回路1110に出力され、フレー
ムメモリ1107から前フレームのデータが第２のシャッフ
リング規則に従って遅延回路1111、評価回路1112に出力
される。

【００８４】遅延回路1109、1111は入力データを１フレ
ーム時間遅延させる回路で、入力データは遅延させられ
た後、スイッチ1113に入力される。

【００８５】評価回路1110、1112はシャッフリング後の
データに偏りがないかどうかを評価する回路である。

【００８６】シャッフリング後のデータは、固定長ブロ
ック毎に一定量の符号量に符号化されるため、固定長ブ
ロックのもつ情報量は均一になっていることが望まし
い。

【００８７】また、本実施例では８画素×８画素のブロ
ック毎に符号化するため、固定長ブロックのもつ情報量
は、８画素×８画素のブロックの持つ情報量の和にな
る。なお、ブロックのもつ情報量を近似する値として
は、ブロック内の画素値の分散の対数やブロック内の画
素値のダイナミックレンジなどが用いられる。

【００８８】従って、評価回路1110，1112では、まず８
画素×８画素のブロック毎にブロック内の画素値の分散
の対数やダイナミックレンジが計算され、これをブロッ
クの情報量とする。次に１固定長ブロックにわたってブ
ロックの情報量の和が計算され、これを固定長ブロック
の情報量とする。そして、１フレームにわたって固定長
ブロックの情報量の分散、または固定長ブロックの情報
量のダイナミックレンジが計算され、この値が評価回路
の評価値としてスイッチ1113に入力する。ここで、評価
値が小さいほど固定長ブロックの情報量が均一になって
いると考えられる。

【００８９】スイッチ1113では、評価回路1110、1112か
らの入力値を比較し、評価回路1110からの入力値の方が
小さい場合は遅延回路1109からの入力値を１フレーム分
ＤＣＴ回路12に出力し、‘０’をシャッフリング規則情
報として誤り訂正符号化器14に出力する。

【００９０】評価回路1112からの入力値の方が小さい場
合は遅延回路1111からの入力値を１フレーム分ＤＣＴ回
路12に出力し、‘１’をシャッフリング規則情報として
誤り訂正符号化器14に出力する。

【００９１】本実施例では、２つのシャッフリング規則
のうち最適な規則を選択するため、シャッフリング規則
情報は１ビットである。

【００９２】図５の実施例では、遅延回路1109，1111は
入力データを１フレーム時間遅延させる回路であるが、
より少ない時間遅延させる回路にすれば、評価精度は若
干悪くなるが、遅延は少なくなる。例えば、遅延回路11
09，1111を１フレーム時間の半分の時間遅延させる回路
にすれば、評価回路1110，1112でも１フレームの半分の
データで評価値が計算される。そのため、１フレーム全
ての値を用いて評価する場合に比べると精度は悪くなる
が遅延は半分で済む。

【００９３】また、図５の実施例は、２種類のシャッフ
リング規則から最適な規則を選択する回路であるが、２
つのメモリコントローラ、メモリコントローラに制御さ
れる２つのフレームメモリ、及び遅延回路と評価回路を
追加することにより、さらに多くのシャッフリング規則
から最適な規則を選択する回路が実現できる。

【００９４】図５の実施例では多くのフレームメモリを
必要とするが、より高速に動作するメモリコントロー
ラ、フレームメモリを用いれば、メモリ容量を減らすこ
とができる。

【００９５】図６は、本発明の動画像符号化装置におけ
る第３実施例の構成を示すブロック図である。

【００９６】本実施例のシャッフリング回路は、高速で
動作するメモリコントローラ、フレームメモリを用いて
いる。

【００９７】図６のメモリコントローラ1114，1115は、
図５の実施例と同様にそれぞれフレームメモリ1116、11
17を１フレーム時間毎にフレームメモリへデータの書き
込みとフレームメモリからデータの読み出しを交互に行
うように制御する。そして、本実施例では、メモリコン
トローラはデータを読み出すとき、最初に第１のシャッ
フリング手段で１フレーム分のデータを高速に読み出す
と共にスイッチ1118、判定回路1122にシャッフリング規
則情報として‘０’を出力する。次に第２のシャッフリ
ング手段で１フレーム分のデータを高速に読み出すと共
に、スイッチ1118、判定回路1122にシャッフリング規則
情報として‘１’を出力する。

【００９８】２フレーム分のデータが出力された時点
で、後に説明する判定回路1122で最適なシャッフリング
規則が選択される。

【００９９】フレームメモリ1116またはフレームメモリ
1117から出力されたデータはスイッチ1118、評価回路11
21に入力される。スイッチ1118では、シャッフリング規
則情報として‘０’が入力されているときには入力デー
タをＦＩＦＯバッファ1119に入力し、シャッフリング規
則情報として‘１’が入力されているときには、入力デ
ータをＦＩＦＯバッファ1120に入力する。

【０１００】ＦＩＦＯバッファ1119，1120はフレーム分
のデータが蓄積できるバッファである。入力データが、
次に説明する評価回路1121で２フレーム分の評価値が計
算される間、ＦＩＦＯバッファに蓄積された後、スイッ
チ1123に出力される。

【０１０１】評価回路1121は図５の評価回路と同様の計
算をする回路で、まず１固定長ブロック毎に情報量を近
似する値が計算され、１フレーム内で固定長ブロックの
情報量のダイナミックレンジまたは分散が計算され、評
価回路1121の評価値として判定回路1122に出力される。

【０１０２】判定回路1122では、評価回路1121からの評
価値によって、シャッフリング規則として最適な規則が
選ばれ、シャッフリング規則情報がスイッチ1123に入力
される。

【０１０３】スイッチ1123はＦＩＦＯバッファ1119，11
20と判定回路1122に接続されており、判定回路1122から
の入力情報が‘０’の場合はＦＩＦＯバッファ1119から
データをＤＣＴ回路12に出力し、‘１’の場合はＦＩＦ
Ｏバッファ1120からのデータをＤＣＴ回路12に出力す
る。

【０１０４】図７は、上記メモリコントローラ1114の動
作を説明するためのフローチャートである。

【０１０５】図７で、ステップＴ１〜Ｔ４は、図４のス
テップＳ１〜Ｓ４と同一で、１フレーム分のデータをラ
スタースキャン順にフレームメモリ1116に書き込む。

【０１０６】次にステップＴ５〜Ｔ１５で第１のシャッ
フリング規則と第２のシャッフリング規則を用いてそれ
ぞれ１フレーム分のデータを高速に読み出す。

【０１０７】まず、シャッフリング規則情報を示すｉを
０とする（ステップＴ５）。以下ステップＴ６〜Ｔ１３
で１フレーム分のデータを高速に読み出す。

【０１０８】ステップＴ６〜Ｔ１３は図４のステップＳ
６〜Ｓ１３と同一である。そして１フレーム分のデータ
入力が終了すると、ステップＴ１４でシャッフリング規
則情報を示すｉをインクリメントする。そして、第２の
シャッフリング規則を用いてステップＴ６〜Ｔ１３を繰
り返す。

【０１０９】なお、ステップＴ６〜Ｔ１３では、通常の
２倍の速さでデータを読み出す（即ち、ここでは０．５
の時間を１として扱っている）。そのため、１フレーム
時間で２フレーム分のデータを読み出すことができる。

【０１１０】図６の実施例は、２種類のシャッフリング
規則から最適な規則を選択する回路であるが、フレーム
メモリから高速にデータを読み出すときの速度をさらに
速め、ＦＩＦＯバッファを追加することにより、さらに
多くのシャッフリング規則から最適な規則を選択する回
路が実現できる。

【０１１１】また、図４の実施例と同様に、ＦＩＦＯバ
ッファの容量を少なくすることによって、若干シャッフ
リング規則の判定精度は悪くなるが、遅延を少なくする
ことができる。

【０１１２】図６の実施例では、多くのシャッフリング
規則から最適な規則を選択する場合でも、連続する画像
で同じシャッフリング規則が用いられることがある。そ
こで、判定回路1122で前画面で用いられたシャッフリン
グ規則を記憶しておき、前画面で用いられたシャッフリ
ング規則以外で、評価値が最小の規則を選択するように
すれば、上述した第１実施例の効果も取り入れることが
できる。

【０１１３】また、動き判定する回路を付加し、動きの
激しい画像では、前画面との相関が少ないので、前画面
で用いられたシャッフリング規則も含めて最適な規則を
選択し、静止領域では、前画面で用いられたシャッフリ
ング規則以外の規則のうち、最適な規則を選択するよう
にすれば、更に良好な画質が得られる。

【０１１４】図８は、本発明の動画像符号化装置で符号
化されたデータを復号する復号装置の一実施例の構成を
示すブロック図である。

【０１１５】図８の復号装置は、記録媒体15に接続され
た誤り訂正復号器16、誤り訂正復号器16に接続された逆
量子化器17、逆量子化器17に接続された逆ＤＣＴ回路1
8、誤り訂正復号器16及び逆ＤＣＴ回路18に接続された
デシャッフリング回路19を備えている。

【０１１６】次に、図８の復号装置の動作を説明する。

【０１１７】まず、記録媒体15から読み出したデータ
や、伝送媒体で伝送されたデータが誤り訂正復号器16に
入力される。

【０１１８】誤り訂正復号器16では、誤り訂正復号さ
れ、記録誤り、伝送誤り、再生誤り等が訂正される。そ
して、量子化インデックス、付加情報を逆量子化器17に
入力し、シャッフリング規則情報をデシャッフリング回
路19に入力する。

【０１１９】逆量子化器17では、入力データが付加情報
と量子化インデックスに分離され、付加情報と量子化イ
ンデックスから得られる逆量子化値（ＤＣＴ係数値）が
逆ＤＣＴ回路18に出力される。

【０１２０】逆ＤＣＴ回路18ではブロック毎に逆ＤＣＴ
し、ブロック毎の画素データが得られる。得られた画素
データはデシャッフリング回路19に入力される。

【０１２１】デシャッフリング回路19では、入力画素デ
ータが誤り訂正復号器16から入力されるシャッフリング
規則情報に従って、元のラスタースキャン順に並べ替え
られ、出力される。

【０１２２】図９は、図１の動画像符号化装置及び図８
の復号装置によって構成されている動画像処理システム
の一構成例を示す。

【０１２３】図９の動画像処理システムは、シャッフリ
ング回路11、シャッフリング回路11に接続されたＤＣＴ
回路12、ＤＣＴ回路12に接続された適応量子化器13、及
びシャッフリング回路11と適応量子化器13に接続された
誤り訂正符号化器14を備えている動画像符号化装置と、
誤り訂正符号化器14に接続された記録媒体15と、記録媒
体15に接続された誤り訂正復号器16、誤り訂正復号器16
に接続された逆量子化器17、逆量子化器17に接続された
逆ＤＣＴ回路18、誤り訂正復号器16及び逆ＤＣＴ回路18
に接続されたデシャッフリング回路19を備えている復号
装置とによって構成されている。

【０１２４】図９の動画像処理システムの動作は、図１
の動画像符号化装置及び図８の復号装置の動作に準する
ので説明を省略する。

【０１２５】

【発明の効果】第１発明の動画像符号化装置では、画像
データを複数のブロックに分割し、連続する画像毎にシ
ャッフリング規則を変更してブロック単位でシャッフリ
ングするシャッフリング回路を備えているので、１フレ
ーム毎にシャッフリング規則が変わるため、画面上の特
定の部分に連続して劣化が生じない。

【０１２６】また、第２発明の動画像符号化装置では、
画像データを複数のブロックに分割し、画像毎にシャッ
フリング規則を適応的に選択してブロック単位でシャッ
フリングする適応シャッフリング回路を備えているの
で、１フレーム毎に複数のシャッフリング規則のうちの
最適な規則が用いられるため、１種類のシャッフリング
規則を用いている場合より良好な再生画像が得られる。

【図面の簡単な説明】

【図１】本発明の動画像符号化装置の第１実施例の構成
を示すブロック図である。

【図２】図１のシャッフリング回路の一構成例を示すブ
ロック図である。

【図３】図２のシャッフリング回路に用いられたシャッ
フリング規則の一例の説明図である。

【図４】図２のメモリコントローラの動作を説明するた
めのフローチャートである。

【図５】図１の動画像符号化装置に適用される適応シャ
ッフリング回路の一実施例の構成を示すブロック図であ
る。

【図６】図１の動画像符号化装置に適用される適応シャ
ッフリング回路の他の実施例の構成を示すブロック図で
ある。

【図７】図６のメモリコントローラの動作を説明するた
めのフローチャートである。

【図８】図１の動画像符号化装置に適用される復号装置
の一実施例の構成を示すブロック図である。

【図９】図１の動画像符号化装置及び図８の復号装置を
備えた動画像処理システムの一構成例を示すブロック図
である。

【符号の説明】

11 シャッフリング回路 12 ＤＣＴ回路 13 適応量子化器 14 誤り訂正符号化器 15 記録媒体

フロントページの続き (72)発明者 野口 要治 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内

Claims (2)

【特許請求の範囲】
1. 【請求項１】 画像データを複数のブロックに分割し、
   連続する画像毎にシャッフリング規則を変更して該ブロ
   ック単位でシャッフリングするシャッフリング回路を備
   えていることを特徴とする動画像符号化装置。
2. 【請求項２】 画像データを複数のブロックに分割し、
   画像毎にシャッフリング規則を適応的に選択して該ブロ
   ック単位でシャッフリングする適応シャッフリング回路
   を備えていることを特徴とする動画像符号化装置。