JPH06125481A - Correction range designation circuit for black level correction circuit - Google Patents
Correction range designation circuit for black level correction circuitInfo
- Publication number
- JPH06125481A JPH06125481A JP4299338A JP29933892A JPH06125481A JP H06125481 A JPH06125481 A JP H06125481A JP 4299338 A JP4299338 A JP 4299338A JP 29933892 A JP29933892 A JP 29933892A JP H06125481 A JPH06125481 A JP H06125481A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- video signal
- black
- black level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Picture Signal Circuits (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、テレビジョン受信機や
ビデオテープレコーダ等の映像信号処理回路における黒
レベル補正回路において、その補正範囲を指定するため
の補正範囲指定回路に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a correction range designation circuit for designating a correction range in a black level correction circuit in a video signal processing circuit such as a television receiver or a video tape recorder.
【０００２】[0002]
【従来の技術】従来、この種の補正範囲指定回路は図４
に示すように構成されていた。すなわち、黒レベル補正
回路１０の前段に補正範囲指定のためのマスク回路１２
を設け、図５の（ａ）に示す複合映像信号を入力端子１
４に入力し、図５の（ｂ）に示すブランキングパルスＢ
をマスク回路１２に入力することによって、複合映像信
号中に含まれる同期信号Ｄ（例えば水平同期信号ＨＤ）
をマスクし、このブランキング期間Ｔｂは黒レベル補正
回路１０による黒レベル補正がかからないようにしてい
た。2. Description of the Related Art Conventionally, a correction range designating circuit of this type is shown in FIG.
Was configured as shown in. That is, the mask circuit 12 for designating the correction range is provided in front of the black level correction circuit 10.
Is provided, and the composite video signal shown in FIG.
4 and the blanking pulse B shown in FIG.
To the mask circuit 12 to input the sync signal D (for example, the horizontal sync signal HD) included in the composite video signal.
Is masked so that black level correction by the black level correction circuit 10 is not performed during the blanking period Tb.
【０００３】そして、黒レベル補正回路１０は、複合映
像信号中の映像信号Ｖｉを一定の振幅内で増幅するなど
して、映像信号Ｖｉの黒レベルＶｂ（最も黒側の表示と
なる信号レベル）が所定のレベル（例えばペデスタルレ
ベルＰｌ）と一致するように補正し、出力端子１６から
図５の（ｃ）に示すような複合映像信号を出力するよう
にしていた。Then, the black level correction circuit 10 amplifies the video signal Vi in the composite video signal within a constant amplitude, for example, to thereby obtain a black level Vb of the video signal Vi (a signal level which is the most black side display). Is corrected so as to match a predetermined level (for example, pedestal level Pl), and the composite video signal as shown in FIG. 5C is output from the output terminal 16.
【０００４】[0004]
【発明が解決しようとする課題】しかしながら、図４に
示した従来例では、マスク回路１２はブランキングパル
スＢによって複合映像信号中の同期信号Ｄ（例えば水平
同期信号ＨＤ）をマスクしていただけなので、アスペク
ト比の異なるモニタで複合映像信号の映像を表示した場
合に、アスペクト比の違いにより画面に付加する黒領域
の影響で映像表示領域に対して正確な黒レベル補正が行
なえないという問題点があった。However, in the conventional example shown in FIG. 4, the mask circuit 12 only masks the synchronizing signal D (for example, the horizontal synchronizing signal HD) in the composite video signal by the blanking pulse B. However, when a composite video signal image is displayed on a monitor with a different aspect ratio, the black area added to the screen may be affected by the difference in the aspect ratio, and the black level cannot be accurately corrected for the image display area. there were.
【０００５】例えば、アスペクト比が４：３のＮＴＳＣ
方式の複合映像信号を、アスペクト比が１６：９のハイ
ビジョンモニタで表示する場合について考える。ＮＴＳ
Ｃ方式の複合映像信号に時間軸圧縮や倍速走査などの信
号処理をし、内部で作成した黒表示用信号Ｋｓを付加を
して、図６の（ｂ）に示すような、水平同期信号ＨＤ
と、この水平同期信号ＨＤの前後に付加した黒表示用信
号Ｋｓ、Ｋｓと、映像信号Ｖｉとからなる複合映像信号
を作成し、この複合映像信号をハイビジョンモニタ２０
に出力して図６の（ａ）に示すように表示するものとす
る。For example, NTSC with an aspect ratio of 4: 3
Consider a case where a composite video signal of the H.264 system is displayed on a high-definition monitor with an aspect ratio of 16: 9. NTS
Signal processing such as time-axis compression and double-speed scanning is performed on the C system composite video signal, and the black display signal Ks created internally is added to the horizontal synchronization signal HD as shown in FIG. 6B.
And the black display signals Ks and Ks added before and after the horizontal synchronizing signal HD, and a video signal Vi are created, and the composite video signal is generated.
It is assumed that the data is output to and displayed as shown in FIG.
【０００６】この図６の（ｂ）に示すような複合映像信
号の映像をアスペクト比が１６：９のハイビジョンモニ
タ２０で表示する場合、図６の（ａ）に示すように、ア
スペクト比が４：３の映像表示領域２２の両側に黒領域
２４、２４を表示することになるので、水平同期信号Ｈ
Ｄの両側に付加した黒表示用信号Ｋｓ、Ｋｓも映像信号
Ｖｉの一部として黒レベル補正してしまい、その影響で
映像表示領域２２に対して正確な黒レベル補正が行なえ
ないという問題点があった。When a video of a composite video signal as shown in FIG. 6B is displayed on the high-definition monitor 20 having an aspect ratio of 16: 9, the aspect ratio is 4 as shown in FIG. 6A. : Since the black areas 24, 24 are displayed on both sides of the image display area 22 of 3, the horizontal synchronization signal H
The black display signals Ks and Ks added to both sides of D are also black level corrected as a part of the video signal Vi, and as a result, the black display cannot be accurately corrected in the video display area 22. there were.
【０００７】本発明は上述の問題点に鑑みなされたもの
で、アスペクト比の異なるモニタで複合映像信号の映像
を表示する場合に、アスペクト比の違いに基づいて画面
に付加する黒領域の影響で映像表示領域に黒浮きが生じ
ることのない、黒レベル補正回路の補正範囲指定回路を
提供することを目的とするものである。The present invention has been made in view of the above-mentioned problems, and when a video of a composite video signal is displayed on a monitor having a different aspect ratio, it is affected by the black area added to the screen based on the difference in the aspect ratio. It is an object of the present invention to provide a correction range designation circuit of a black level correction circuit that does not cause black floating in an image display area.
【０００８】[0008]
【課題を解決するための手段】本発明による黒レベル補
正回路の補正範囲指定回路は、マスク回路で複合映像信
号の補正範囲外をマスクすることによって黒レベル補正
回路で補正する範囲を指定するようにした補正範囲指定
回路であって、前記複合映像信号は、映像信号と、同期
信号と、アスペクト比の異なるモニタで表示するために
前記同期信号の前後に付加された黒表示用信号とを具備
してなり、前記複合映像信号中の同期信号および黒表示
用信号をマスクするためのブランキングパルスを前記マ
スク回路に出力するブランキングパルス生成回路を設け
てなることを特徴とするものである。A correction range specifying circuit of a black level correction circuit according to the present invention specifies a range to be corrected by a black level correction circuit by masking the outside of a correction range of a composite video signal by a mask circuit. In the correction range designating circuit, the composite video signal includes a video signal, a sync signal, and a black display signal added before and after the sync signal for display on a monitor having a different aspect ratio. A blanking pulse generating circuit for outputting a blanking pulse for masking the synchronizing signal and the black display signal in the composite video signal to the mask circuit is provided.
【０００９】[0009]
【作用】ブランキングパルス生成回路から出力するブラ
ンキングパルスは、複合映像信号中の同期信号だけでな
く、この同期信号の前後に付加された黒表示用信号をも
マスクするので、複合映像信号中の同期信号および黒表
示用信号が、黒レベル補正回路の補正対象範囲から除外
され、複合映像信号中の映像信号だけが黒レベル補正回
路で補正される。このため、アスペクト比の異なるモニ
タで映像を表示する場合、アスペクト比の違いに基づい
て画面に付加する黒領域の影響を排除して、映像表示領
域に対して正確な黒レベル補正が行える。The blanking pulse output from the blanking pulse generation circuit masks not only the sync signal in the composite video signal but also the black display signal added before and after the sync signal. The sync signal and the black display signal are excluded from the correction target range of the black level correction circuit, and only the video signal in the composite video signal is corrected by the black level correction circuit. Therefore, when displaying a video on a monitor having a different aspect ratio, it is possible to eliminate the influence of the black area added to the screen based on the difference in the aspect ratio, and perform accurate black level correction on the video display area.
【００１０】[0010]
【実施例】以下、本発明による黒レベル補正回路の補正
範囲指定回路の一実施例を図１から図３を用いて説明す
る。図１において図４と同一部分は同一符号とする。図
１において、１０は黒レベル補正回路で、この黒レベル
補正回路１０の前段には、補正範囲指定のためのマスク
回路１２が設けられている。前記マスク回路１２の入力
側には入力端子１４が結合し、この入力端子１４には同
期分離回路３０が結合している。前記黒レベル補正回路
１０の後段には出力端子１６が結合している。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of a correction range designation circuit of a black level correction circuit according to the present invention will be described below with reference to FIGS. 1, the same parts as those in FIG. 4 are designated by the same reference numerals. In FIG. 1, reference numeral 10 denotes a black level correction circuit, and a mask circuit 12 for designating a correction range is provided in the preceding stage of the black level correction circuit 10. An input terminal 14 is coupled to the input side of the mask circuit 12, and a sync separation circuit 30 is coupled to the input terminal 14. An output terminal 16 is coupled to the subsequent stage of the black level correction circuit 10.
【００１１】３２はブランキングパルス生成回路で、こ
のブランキングパルス生成回路３２は、前記同期分離回
路３０から出力する水平同期信号ＨＤ（例えば水平同期
周波数Ｆｈが（８／９１０）×Ｆｓｃ（Ｆｓｃは色副搬
送波周波数（約３．５８ＭＨｚ）を表わす））と垂直同
期信号ＶＤ（例えば垂直同期周波数Ｆｖが６０Ｈｚ）に
基づいて水平ブランキングパルスＢｈと垂直ブランキン
グパルスＢｖとを生成し、前記マスク回路１２に出力す
るように構成されている。Reference numeral 32 denotes a blanking pulse generation circuit. This blanking pulse generation circuit 32 outputs a horizontal synchronizing signal HD (for example, horizontal synchronizing frequency Fh is (8/910) × Fsc (Fsc is A horizontal blanking pulse Bh and a vertical blanking pulse Bv are generated based on a color subcarrier frequency (representing about 3.58 MHz)) and a vertical synchronizing signal VD (for example, a vertical synchronizing frequency Fv is 60 Hz), and the mask circuit is generated. It is configured to output to 12.
【００１２】前記ブランキングパルス生成回路３２は、
水平同期信号ＨＤの立ち下がりでリセットし第１クロッ
ク信号ＣＬＫ１（例えばクロック周波数が９１０×Ｆｈ
＝８×Ｆｓｃ）を計数する第１カウンタ３４と、垂直同
期信号ＶＤの立ち下がりでリセットし第２クロック信号
ＣＬＫ２（例えばクロック周波数が水平同期信号ＨＤの
周波数と同じＦｈ）を計数する第２カウンタ３６と、前
記第１、第２カウンタ３４、３６のそれぞれの出力側に
結合した第１、第２論理回路３８、４０と、この第１、
第２論理回路３８、４０の論値和出力を前記マスク回路
１２に出力するオア回路４２とからなっている。The blanking pulse generation circuit 32 is
The first clock signal CLK1 (for example, the clock frequency is 910 × Fh) is reset at the fall of the horizontal synchronizing signal HD.
= 8 × Fsc) and a second counter 34 that counts the second clock signal CLK2 (for example, the clock frequency is the same as the frequency of the horizontal synchronization signal HD, Fh) that is reset at the fall of the vertical synchronization signal VD. 36, first and second logic circuits 38 and 40 coupled to the respective output sides of the first and second counters 34 and 36, and the first and second logic circuits 38 and 40.
The OR circuit 42 outputs the logical sum output of the second logic circuits 38 and 40 to the mask circuit 12.
【００１３】前記第１論理回路３８は、前記第１カウン
タ３４の計数値が１から１８２までの間と７９７から９
１０までの間はＨレベルの信号を出力し、その他の計数
値（１８３から７９６までの計数値）の間はＬレベルの
信号を出力する用に構成されている。前記第２論理回路
４０は、前記第２カウンタ３６の計数値が１から４０ま
での間はＨレベルの信号を出力し、その他の計数値（４
１から５２５までの計数値）の間はＬレベルの信号を出
力するように構成されている。In the first logic circuit 38, the count value of the first counter 34 is between 1 and 182 and 797 to 9
It is configured to output an H level signal during 10 and output an L level signal during other count values (count values from 183 to 796). The second logic circuit 40 outputs an H-level signal while the count value of the second counter 36 is from 1 to 40, and outputs the other count value (4
It is configured to output an L level signal during a count value of 1 to 525).
【００１４】つぎに、前記実施例の作用を図２および図
３を併用して説明する。 （イ）ＮＴＳＣ方式の複合映像信号に時間軸圧縮や倍速
走査等の信号処理や黒表示用信号Ｋｓ、Ｋｓの付加をし
て、図２の（ａ）に示すような複合映像信号を作成し、
この複合映像信号を入力端子１４に入力する。この複合
映像信号は、１水平期間（１Ｈ）に水平同期信号ＨＤ
（例えば水平同期周波数Ｆｈが（８／９１０）×Ｆｓ
ｃ）と、この水平同期信号ＨＤの前後に付加した黒表示
用信号Ｋｓ、Ｋｓと、映像信号Ｖｉとを具備し、さらに
垂直同期信号ＶＤ（例えば垂直同期周波数Ｆｖが６０Ｈ
ｚ）を付加して構成されている。Next, the operation of the above embodiment will be described with reference to FIGS. (A) The composite video signal as shown in (a) of FIG. 2 is created by performing signal processing such as time-axis compression and double speed scanning, and adding black display signals Ks and Ks to the composite video signal of the NTSC system. ,
This composite video signal is input to the input terminal 14. This composite video signal is a horizontal sync signal HD during one horizontal period (1H).
(For example, the horizontal synchronization frequency Fh is (8/910) × Fs
c), black display signals Ks and Ks added before and after the horizontal synchronizing signal HD, and a video signal Vi, and further includes a vertical synchronizing signal VD (for example, a vertical synchronizing frequency Fv of 60H).
z) is added.
【００１５】（ロ）同期分離回路３０は、上述の複合映
像信号から図２の（ｂ）に示すような水平同期信号ＨＤ
と、図３の（ａ）に示すような垂直同期信号ＶＤとを分
離し、ブランキングパルス生成回路３２に出力する。 （ハ）ブランキングパルス生成回路３２の第１カウンタ
３４は、図２の（ｃ）、（ｄ）に示すように第１クロッ
ク信号ＣＬＫ１を計数して、その計数値（１から９１０
までの計数値）を１０ビットのデータとして第１論理回
路３８に出力し、第２カウンタ３６は、図３の（ｂ）、
（ｃ）に示すように第２クロック信号ＣＬＫ２を計数し
て、その計数値（１から５２５までの計数値）を１０ビ
ットのデータとして第２論理回路４０に出力する。(B) The sync separation circuit 30 uses the above-mentioned composite video signal to output a horizontal sync signal HD as shown in FIG.
And a vertical synchronizing signal VD as shown in FIG. 3A are separated and output to the blanking pulse generation circuit 32. (C) The first counter 34 of the blanking pulse generation circuit 32 counts the first clock signal CLK1 as shown in (c) and (d) of FIG. 2 and outputs the counted value (1 to 910).
(Count value up to) is output to the first logic circuit 38 as 10-bit data, and the second counter 36 is
As shown in (c), the second clock signal CLK2 is counted, and the count value (count value from 1 to 525) is output to the second logic circuit 40 as 10-bit data.
【００１６】（ニ）ブランキングパルス生成回路３２の
第１論理回路３８は、第１カウンタ３４の計数値が、図
２の（ｃ）、（ｄ）に示すように、１から１８２までの
間と７９７から９１０までの間はＨレベルの信号を出力
し、その他の計数値の間はＬレベルの信号を出力するの
で、図２の（ｅ）に示すような水平ブランキングパルス
Ｂｈをオア回路４２を介してマスク回路１２に出力す
る。このため、黒レベル補正回路１０での補正範囲は、
マスク回路１２によって水平ブランキングパルスＢｈが
Ｈレベルの期間除外された範囲となり、アスペクト比の
違いにより付加された黒表示用信号Ｋｓ、Ｋｓによる影
響を受けない。(D) In the first logic circuit 38 of the blanking pulse generation circuit 32, the count value of the first counter 34 is between 1 and 182, as shown in (c) and (d) of FIG. And 797 to 910, an H level signal is output, and during other count values, an L level signal is output. Therefore, the horizontal blanking pulse Bh as shown in FIG. It outputs to the mask circuit 12 via 42. Therefore, the correction range in the black level correction circuit 10 is
The horizontal blanking pulse Bh is excluded by the mask circuit 12 during the H level period and is not affected by the black display signals Ks and Ks added due to the difference in aspect ratio.
【００１７】（ホ）ブランキングパルス生成回路３２の
第２論理回路４０は、第２カウンタ３６の計数値が１か
ら４０までの間はＨレベルの信号を出力し、その他の計
数値の間はＬレベルの信号を出力するので、図３の
（ｄ）に示すような垂直ブランキングパルスＢｖをオア
回路４２を介してマスク回路１２に出力する。(E) The second logic circuit 40 of the blanking pulse generation circuit 32 outputs an H level signal while the count value of the second counter 36 is from 1 to 40, and during the other count values. Since the L level signal is output, the vertical blanking pulse Bv as shown in FIG. 3D is output to the mask circuit 12 via the OR circuit 42.
【００１８】前記実施例では、アスペクト比が４：３の
画面用の複合映像信号をアスペクト比が１６：９のハイ
ビジョンモニタで表示するために時間軸圧縮や倍速走査
などの信号処理と黒表示用信号の付加をした複合映像信
号の黒レベル補正範囲を指定するようにしたが、本発明
はこれに限るものでなく、映像信号と、同期信号と、ア
スペクト比の異なるモニタで表示するために同期信号の
前後に付加された黒表示用信号とを具備した複合映像信
号の黒レベル補正範囲を指定する回路に利用することが
できる。In the above embodiment, in order to display a composite video signal for a screen having an aspect ratio of 4: 3 on a high-definition monitor having an aspect ratio of 16: 9, signal processing such as time axis compression or double speed scanning and black display are performed. The black level correction range of the composite video signal to which the signal is added is specified, but the present invention is not limited to this, and the video signal, the synchronization signal, and the synchronization for displaying on a monitor having different aspect ratios are used. It can be used in a circuit for designating a black level correction range of a composite video signal including a black display signal added before and after the signal.
【００１９】例えば、アスペクト比が１６：９の画面用
の映像信号をアスペクト比が４：３のＮＴＳＣモニタで
表示するために時間軸伸長や走査線数変換等の信号処理
と黒表示用信号の付加をした複合映像信号の黒レベル補
正範囲を指定する回路に利用することができる。For example, in order to display an image signal for a screen having an aspect ratio of 16: 9 on an NTSC monitor having an aspect ratio of 4: 3, signal processing such as time axis expansion and scanning line number conversion and a black display signal are performed. It can be used in a circuit for designating the black level correction range of the added composite video signal.
【００２０】[0020]
【発明の効果】本発明による黒レベル補正回路の補正範
囲指定回路は、ブランキングパルス生成回路から出力す
るブランキングパルスによって、複合映像信号中の同期
信号だけでなく、この同期信号の前後に付加された黒表
示用信号をもマスクし、複合映像信号中の映像信号だけ
を黒レベル補正回路で補正するように構成したので、ア
スペクト比の異なるモニタで映像を表示する場合、アス
ペクト比の違いによって画面に付加する黒領域の影響を
排除して、映像表示領域に対して正確な黒レベル補正が
行なえ、黒浮きが生じるのを防止することができる。The correction range designation circuit of the black level correction circuit according to the present invention adds not only the synchronizing signal in the composite video signal but also before and after the synchronizing signal by the blanking pulse output from the blanking pulse generating circuit. The black signal for black display is also masked, and only the video signal in the composite video signal is corrected by the black level correction circuit.Therefore, when displaying the video on the monitor with different aspect ratio, It is possible to eliminate the influence of the black area added to the screen, correct the black level in the video display area accurately, and prevent the black floating.
【図１】本発明による黒レベル補正回路の補正範囲指定
回路の一実施例を示すブロック図である。FIG. 1 is a block diagram showing an embodiment of a correction range designation circuit of a black level correction circuit according to the present invention.
【図２】図１の作用を説明するタイミングチャートであ
る。FIG. 2 is a timing chart for explaining the operation of FIG.
【図３】図１の作用を説明するタイミングチャートであ
る。FIG. 3 is a timing chart illustrating the operation of FIG.
【図４】従来例のブロック図である。FIG. 4 is a block diagram of a conventional example.
【図５】図４の作用を説明するタイミングチャートであ
る。5 is a timing chart for explaining the operation of FIG.
【図６】アスペクト比が４：３の映像をアスペクト比が
１６：９のハイビジョンモニタで表示する場合の説明図
で、（ａ）は映像の表示例を説明する図、（ｂ）は時間
軸圧縮などの信号処理をした複合映像信号の説明図であ
る。6A and 6B are explanatory diagrams of a case where an image with an aspect ratio of 4: 3 is displayed on a high-definition monitor with an aspect ratio of 16: 9, FIG. 6A is a diagram illustrating a display example of the image, and FIG. 6B is a time axis. It is explanatory drawing of the composite video signal which performed signal processings, such as compression.
１０…黒レベル補正回路、 １２…マスク回路、１４…
入力端子、 １６…出力端子、２０…ハイビジョンモニ
タ、 ２２…映像表示領域、２４…黒領域、 ３０…同
期分離回路、３２…ブランキングパルス生成回路、 ３
４…第１カウンタ、３６…第２カウンタ、 ３８…第１
論理回路、４０…第２論理回路、 ４２…オア回路、１
Ｈ…１水平走査期間、 １Ｖ…１垂直走査期間、Ｂｈ…
水平ブランキングパルス、 Ｂｖ…垂直ブランキングパ
ルス、ＣＬＫ１、ＣＬＫ２…クロック信号、 ＨＤ…水
平同期信号、Ｋｓ…黒表示用信号、 ＶＤ…垂直同期信
号、 Ｖｉ…映像信号。10 ... Black level correction circuit, 12 ... Mask circuit, 14 ...
Input terminal, 16 ... Output terminal, 20 ... Hi-vision monitor, 22 ... Image display area, 24 ... Black area, 30 ... Sync separation circuit, 32 ... Blanking pulse generation circuit, 3
4 ... 1st counter, 36 ... 2nd counter, 38 ... 1st
Logic circuit, 40 ... Second logic circuit, 42 ... OR circuit, 1
H ... 1 horizontal scanning period, 1V ... 1 vertical scanning period, Bh ...
Horizontal blanking pulse, Bv ... Vertical blanking pulse, CLK1, CLK2 ... Clock signal, HD ... Horizontal synchronizing signal, Ks ... Black display signal, VD ... Vertical synchronizing signal, Vi ... Video signal.
Claims (2)
マスクすることによって黒レベル補正回路で補正する範
囲を指定するようにした補正範囲指定回路であって、前
記複合映像信号は、映像信号と、同期信号と、アスペク
ト比の異なるモニタで表示するために前記同期信号の前
後に付加された黒表示用信号とを具備してなり、前記複
合映像信号中の同期信号および黒表示用信号をマスクす
るためのブランキングパルスを前記マスク回路に出力す
るブランキングパルス生成回路を設けてなることを特徴
とする黒レベル補正回路の補正範囲指定回路。1. A correction range designation circuit for designating a range to be corrected by a black level correction circuit by masking the outside of the correction range of a composite video signal by a mask circuit, wherein the composite video signal is a video signal. And a sync signal, and a black display signal added before and after the sync signal for displaying on a monitor having a different aspect ratio. The sync signal and the black display signal in the composite video signal are provided. A correction range designation circuit for a black level correction circuit, comprising a blanking pulse generation circuit for outputting a blanking pulse for masking to the mask circuit.
画面用の複合映像信号をアスペクト比が１６：９のハイ
ビジョンモニタで表示するために時間軸圧縮や倍速走査
などの信号処理をした信号としてなり、前記複合映像信
号中の黒表示用信号は、水平同期信号の前後に付加され
た信号としてなる請求項１記載の黒レベル補正回路の補
正範囲指定回路。2. The composite video signal is subjected to signal processing such as time axis compression or double speed scanning in order to display the composite video signal for a screen having an aspect ratio of 4: 3 on a high-definition monitor having an aspect ratio of 16: 9. The correction range designation circuit of the black level correction circuit according to claim 1, wherein the black display signal in the composite video signal is a signal added before and after the horizontal synchronizing signal.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4299338A JPH06125481A (en) | 1992-10-12 | 1992-10-12 | Correction range designation circuit for black level correction circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4299338A JPH06125481A (en) | 1992-10-12 | 1992-10-12 | Correction range designation circuit for black level correction circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06125481A true JPH06125481A (en) | 1994-05-06 |
Family
ID=17871264
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4299338A Pending JPH06125481A (en) | 1992-10-12 | 1992-10-12 | Correction range designation circuit for black level correction circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06125481A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0677959A1 (en) * | 1994-04-15 | 1995-10-18 | Matsushita Electric Industrial Co., Ltd. | Picture information detecting apparatus for a video signal |
-
1992
- 1992-10-12 JP JP4299338A patent/JPH06125481A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0677959A1 (en) * | 1994-04-15 | 1995-10-18 | Matsushita Electric Industrial Co., Ltd. | Picture information detecting apparatus for a video signal |
| US5748257A (en) * | 1994-04-15 | 1998-05-05 | Matsushita Electric Industrial Co., Ltd. | Picture information detecting apparatus for a video signal |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5896179A (en) | System for displaying computer generated images on a television set | |
| US6654065B1 (en) | Apparatus for generating timing and synchronizing signals for a digital display device | |
| JP3847826B2 (en) | Subtitle data display control device | |
| JPS5881386A (en) | Television receiver | |
| JPS6049398B2 (en) | special effects method | |
| JPH06125481A (en) | Correction range designation circuit for black level correction circuit | |
| US6008855A (en) | Double-speed image signal display method, display unit and television receiver | |
| JPH07131734A (en) | Television receiver and on-screen signal generator | |
| KR100405275B1 (en) | Character display device | |
| KR100268142B1 (en) | Apparatus and method for video signal processing | |
| JPH06125482A (en) | Correction range designation circuit for black level correction circuit | |
| JP2865665B2 (en) | Television receiver | |
| JPS6017981Y2 (en) | Video information signal display device | |
| JP2832789B2 (en) | Timing signal generating circuit for television video signal and video signal processing device | |
| JPH01303880A (en) | Large sized display system for high definition television receiver | |
| JPH0413375A (en) | Synchronizing separator circuit | |
| JP3440491B2 (en) | Superimpose device | |
| JPH0349378A (en) | Television signal processing circuit | |
| JPH09181994A (en) | Video signal processor | |
| JPH03101575A (en) | Television receiver | |
| JPH02301272A (en) | Picture display system | |
| JPH02214383A (en) | Picture displaying device | |
| JPS6281892A (en) | Composite signal generating method | |
| JPS62180689A (en) | Display control clock generating circuit device | |
| JPH04189087A (en) | High definition television receiver |