JPH06124168A - Data decoder - Google Patents
Data decoderInfo
- Publication number
- JPH06124168A JPH06124168A JP27453592A JP27453592A JPH06124168A JP H06124168 A JPH06124168 A JP H06124168A JP 27453592 A JP27453592 A JP 27453592A JP 27453592 A JP27453592 A JP 27453592A JP H06124168 A JPH06124168 A JP H06124168A
- Authority
- JP
- Japan
- Prior art keywords
- data
- circuit
- ring buffer
- video
- audio
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Optical Recording Or Reproduction (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、例えば動画像がディジ
タル化されて記録されているディスクを再生する場合に
用いて好適なデータ復号化装置に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a data decoding apparatus suitable for use in reproducing a disc on which a moving image is digitized and recorded.
【０００２】[0002]
【従来の技術】従来の、例えば動画像がディジタル化さ
れて記録されているディスクを再生する場合に用いられ
るデータ復号化装置の一例として、可変レート対応デー
タ復号化装置の例を図２に示す。2. Description of the Related Art FIG. 2 shows an example of a variable-rate-compatible data decoding device as an example of a conventional data decoding device used for reproducing a disc on which a moving image is digitized and recorded. .
【０００３】この図２において、光ディスク１に記録さ
れているデータは、ピックアップ２により再生されるよ
うになされている。このピックアップ２は、上記光ディ
スク１にレーザ光を照射し、その反射光から当該光ディ
スク１に記録されているデータを再生する。上記ピック
アップ２で再生された信号は、復調回路３に送られる。
この復調回路３は、上記ピックアップ１が出力した再生
信号を復調し、セクタ検出回路４に出力する。In FIG. 2, the data recorded on the optical disk 1 is reproduced by the pickup 2. The pickup 2 irradiates the optical disc 1 with laser light and reproduces the data recorded on the optical disc 1 from the reflected light. The signal reproduced by the pickup 2 is sent to the demodulation circuit 3.
The demodulation circuit 3 demodulates the reproduction signal output from the pickup 1 and outputs it to the sector detection circuit 4.
【０００４】上記セクタ検出回路４は、供給されたデー
タから各セクタ毎に記録されているアドレスを検出し、
リングバッファ制御回路６に出力すると共に、後段のＥ
ＣＣ回路５にセクタ同期をとった状態でデータを出力す
る。さらに、セクタ検出回路４は、アドレスを検出する
ことができなかったり、検出したアドレスが、例えば連
続していなかったりした場合、上記リングバッファ制御
回路６を介してセクタナンバ異常信号をトラックジャン
プ判定回路１８に出力する。The sector detection circuit 4 detects the address recorded for each sector from the supplied data,
It outputs to the ring buffer control circuit 6 and E
The data is output to the CC circuit 5 in the sector synchronization state. Further, when the sector detection circuit 4 cannot detect an address or the detected addresses are not consecutive, for example, the sector number abnormality signal is sent to the track jump determination circuit 18 via the ring buffer control circuit 6. Output to.
【０００５】上記ＥＣＣ回路５は、上記セクタ検出回路
４より供給されるデータの誤りを検出し、データに付加
されている冗長ビットを用いて誤り訂正を行い、トラッ
クジャンプ用のリングバッファメモリ（ＦＩＦＯ）７に
出力する。さらに、ＥＣＣ回路５は、データの誤りを訂
正することができなかった場合、エラー発生信号をトラ
ックジャンプ判定回路１８に出力する。The ECC circuit 5 detects an error in the data supplied from the sector detection circuit 4, corrects the error using a redundant bit added to the data, and a track jump ring buffer memory (FIFO). ) Output to 7. Further, the ECC circuit 5 outputs an error occurrence signal to the track jump determination circuit 18 when the data error cannot be corrected.
【０００６】上記リングバッファ制御回路６は、リング
バッファメモリ７の書き込みと読み出しを制御するとと
もに、多重化データ分離回路８より出力されるデータを
要求するコードリクエスト信号を監視する。The ring buffer control circuit 6 controls writing and reading of the ring buffer memory 7 and monitors a code request signal requesting data output from the multiplexed data separation circuit 8.
【０００７】上記トラックジャンプ判定回路１８は上記
リングバッファ制御回路６の出力をモニタし、トラック
ジャンプが必要なときトラックジャンプ信号をトラッキ
ングサーボ回路１７に出力し、上記ピックアップ２の光
ディスク１に対する再生位置をトラックジャンプさせる
ようになっている。さらに、トラックジャンプ判定回路
１８は、セクタ検出回路４からのセクタナンバ異常信号
またはＥＣＣ回路５からのエラー発生信号を検出し、ト
ラックジャンプ信号を上記トラッキングサーボ回路１７
に出力し、ピックアップ２の再生位置をトラックジャン
プさせるようになっている。The track jump determination circuit 18 monitors the output of the ring buffer control circuit 6 and outputs a track jump signal to the tracking servo circuit 17 when a track jump is required to determine the reproduction position of the pickup 2 with respect to the optical disk 1. It is designed to make a track jump. Further, the track jump determination circuit 18 detects the sector number abnormal signal from the sector detection circuit 4 or the error occurrence signal from the ECC circuit 5, and outputs the track jump signal to the tracking servo circuit 17 described above.
Is output to the reproduction position of the pickup 2 to cause a track jump.
【０００８】上記リングバッファメモリ７の出力は、多
重化データ分離回路８に供給される。当該多重化データ
分離回路８のヘッダ分離回路９は、上記リングバッファ
メモリ７から供給されたデータからパックヘッダ及びパ
ケットヘッダを分離して分離回路制御回路１１に供給す
ると共に、時分割多重されたデータをスイッチング回路
１０の入力端子Ｇに供給する。スイッチング回路１０の
出力端子（被切換端子）Ｈ１，Ｈ２はそれぞれビデオコ
ードバッファ１３、オーディオコードバッファ１５の入
力端子に接続されている。さらにビデオコードバッファ
１３の出力はビデオデコーダ１４の入力に、またオーデ
ィオコードバッファ１５の出力はオーディオデコーダ１
６の入力にそれぞれ接続されている。The output of the ring buffer memory 7 is supplied to the multiplexed data separation circuit 8. The header separation circuit 9 of the multiplexed data separation circuit 8 separates the pack header and the packet header from the data supplied from the ring buffer memory 7 and supplies them to the separation circuit control circuit 11 and the time division multiplexed data. Is supplied to the input terminal G of the switching circuit 10. Output terminals (switched terminals) H1 and H2 of the switching circuit 10 are connected to input terminals of a video code buffer 13 and an audio code buffer 15, respectively. The output of the video code buffer 13 is input to the video decoder 14, and the output of the audio code buffer 15 is output to the audio decoder 1.
6 inputs are connected respectively.
【０００９】また、ビデオデコーダ１４が発生するコー
ドリクエスト信号はビデオコードバッファ１３に入力さ
れ、ビデオコードバッファ１３の発生するコードリクエ
スト信号は多重化データ分離回路８に入力されている。
同様にオーディオデコーダ１６が発生するコードリクエ
スト信号はオーディオコードバッファ１５に入力され、
オーディオコードバッファ１５の発生するコードリクエ
スト信号は多重化データ分離回路８に入力されている。The code request signal generated by the video decoder 14 is input to the video code buffer 13, and the code request signal generated by the video code buffer 13 is input to the multiplexed data separation circuit 8.
Similarly, the code request signal generated by the audio decoder 16 is input to the audio code buffer 15,
The code request signal generated by the audio code buffer 15 is input to the multiplexed data separation circuit 8.
【００１０】次に、このデータ復号化装置の各部の動作
を説明する。上記ピックアップ２は光ディスク１にレー
ザ光を照射し、その反射光から光ディスク１に記録され
ているデータを再生する。当該ピックアップ２が出力す
る再生信号は復調回路３に入力され、復調される。復調
回路３により復調されたデータは、セクタ検出回路４を
介してＥＣＣ回路５に入力され、誤りの検出、訂正が行
われる。なお、セクタ検出回路４において、セクタナン
バ（光ディスク１のセクタに割り当てられたアドレス）
が正常に検出されなかった場合、トラックジャンプ判定
回路１８にセクタナンバ異常信号が出力される。ＥＣＣ
回路５は、訂正不能のデータが生じた場合、トラックジ
ャンプ判定回路１８にエラー発生信号を出力する。誤り
の訂正が行われたデータは、ＥＣＣ回路５からリングバ
ッファメモリ７に供給され、記憶されるNext, the operation of each section of this data decoding apparatus will be described. The pickup 2 irradiates the optical disc 1 with laser light and reproduces the data recorded on the optical disc 1 from the reflected light. The reproduction signal output from the pickup 2 is input to the demodulation circuit 3 and demodulated. The data demodulated by the demodulation circuit 3 is input to the ECC circuit 5 via the sector detection circuit 4, and error detection and correction are performed. In the sector detection circuit 4, the sector number (address assigned to the sector of the optical disc 1)
Is not normally detected, a sector number abnormality signal is output to the track jump determination circuit 18. ECC
The circuit 5 outputs an error occurrence signal to the track jump determination circuit 18 when uncorrectable data is generated. The error-corrected data is supplied from the ECC circuit 5 to the ring buffer memory 7 and stored therein.
【００１１】上記リングバッファ制御回路６は、セクタ
検出回路４の出力から各セクタ毎のアドレスを読み取
り、そのアドレスに対応するリングバッファメモリ７上
の書き込みアドレス（書き込みポイント（ＷＰ））を指
定する。The ring buffer control circuit 6 reads an address for each sector from the output of the sector detection circuit 4 and specifies a write address (write point (WP)) on the ring buffer memory 7 corresponding to the address.
【００１２】また、リングバッファ制御回路６は、後段
の多重化データ分離回路８からのコードリクエスト信号
に基づき、リングバッファメモリ７に書き込まれたデー
タの読み出しアドレス（再生ポイント（ＲＰ））を指定
し、その再生ポイント（ＲＰ）からデータを読み出し、
多重化データ分離回路８に供給する。Further, the ring buffer control circuit 6 designates the read address (reproduction point (RP)) of the data written in the ring buffer memory 7 based on the code request signal from the multiplexed data separation circuit 8 in the subsequent stage. , Read data from the playback point (RP),
It is supplied to the multiplexed data separation circuit 8.
【００１３】多重化データ分離回路８のヘッダ分離回路
９はリングバッファメモリ７から供給されたデータから
パックヘッダ及びパケットヘッダを分離して分離回路制
御回路１１に供給する。分離回路制御回路１１はヘッダ
分離回路９から供給されたパケットヘッダのストリーム
ｉｄ（steram id)情報に従い、スイッチング回路１０の
入力端子Ｇと出力端子（被切換端子）Ｈ１，Ｈ２を順次
接続状態にして、時分割多重されたデータを正しく分離
し、対応するコードバッファに供給する。The header separating circuit 9 of the multiplexed data separating circuit 8 separates the pack header and the packet header from the data supplied from the ring buffer memory 7 and supplies the pack header and the packet header to the separating circuit control circuit 11. The separation circuit control circuit 11 sequentially connects the input terminal G and the output terminals (switched terminals) H1 and H2 of the switching circuit 10 in accordance with the stream id (steram id) information of the packet header supplied from the header separation circuit 9. , The time-division multiplexed data is correctly separated and supplied to the corresponding code buffer.
【００１４】上記ビデオコードバッファ１３は内部のコ
ードバッファの残量により、多重化データ分離回路８に
対してコードリクエストを発生する。そして受け取った
データを記憶する。また、ビデオデコーダ１４からのコ
ードリクエストを受付け、内部のデータを出力する。ビ
デオデコーダ１４は供給されたデータからビデオ信号を
再生し、出力端子９１から出力する。The video code buffer 13 issues a code request to the multiplexed data separation circuit 8 depending on the remaining amount of the internal code buffer. Then, the received data is stored. It also receives a code request from the video decoder 14 and outputs internal data. The video decoder 14 reproduces a video signal from the supplied data and outputs it from the output terminal 91.
【００１５】オーディオコードバッファ１５は内部のコ
ードバッファの残量により、多重化データ分離回路８に
対してコードリクエストを発生する。そして受け取った
データを記憶する。また、オーディオデコーダ１６から
のコードリクエストを受付け、内部のデータを出力す
る。オーディオデコーダ１６は供給されたデータからオ
ーディオ信号を再生し、出力端子９２から出力する。The audio code buffer 15 issues a code request to the multiplexed data separation circuit 8 depending on the remaining amount of the internal code buffer. Then, the received data is stored. It also receives a code request from the audio decoder 16 and outputs internal data. The audio decoder 16 reproduces an audio signal from the supplied data and outputs it from the output terminal 92.
【００１６】このように、ビデオデコーダ１４はビデオ
コードバッファ１３にデータを要求し、ビデオコードバ
ッファ１３は多重化データ分離回路８に要求を出し、多
重化データ分離回路８はリングバッファ制御回路６に対
して要求を出す。この時にはデータがリングバッファメ
モリ７から、今度は要求とは逆向きに流れていく。As described above, the video decoder 14 requests data from the video code buffer 13, the video code buffer 13 issues a request to the multiplexed data separation circuit 8, and the multiplexed data separation circuit 8 sends to the ring buffer control circuit 6. Make a request to. At this time, data flows from the ring buffer memory 7 this time in the opposite direction to the request.
【００１７】ところで、例えば、単純な画面に関するデ
ータ処理が続き、上記ビデオデコーダ１４の単位時間当
たりのデータ消費量が少なくなると、上記リングバッフ
ァメモリ７からの読み出しも少なくなる。この場合、上
記リングバッファメモリ７の記憶データ量が多くなり、
オーバーフローする虞れがある。このため、上記トラッ
クジャンプ判定回路１８は、書き込みポイント（ＷＰ）
および再生ポイント（ＲＰ）により上記リングバッファ
メモリ７が現在記憶しているデータ量を算出（検出）
し、そのデータがあらかじめ設定された所定の基準値を
越えた場合に、リングバッファメモリ７がオーバーフロ
ーする虞れがあると判断して、トラッキングサーボ回路
１７にトラックジャンプ指令を出力する。By the way, for example, when data processing relating to a simple screen continues and the data consumption of the video decoder 14 per unit time decreases, the amount of data read from the ring buffer memory 7 also decreases. In this case, the amount of data stored in the ring buffer memory 7 increases,
There is a risk of overflow. For this reason, the track jump determination circuit 18 has a write point (WP).
And the amount of data currently stored in the ring buffer memory 7 is calculated (detected) from the reproduction point (RP).
Then, when the data exceeds a predetermined reference value set in advance, it is determined that the ring buffer memory 7 may overflow, and a track jump command is output to the tracking servo circuit 17.
【００１８】また、トラックジャンプ判定回路１８は、
セクタ検出回路４からのセクタナンバ異常信号またはＥ
ＣＣ回路５からのエラー発生信号を検出した場合、書き
込みアドレス（ＷＰ）と読み出しアドレス（ＲＰ）から
リングバッファメモリ７内に残存しているデータ量を求
めるとともに、現在のトラック位置から、光ディスク１
が１回転する間に（光ディスク１の１回転待ちの間
に）、リングバッファメモリ７から多重化データ分離回
路８への読み出しを保証するのに必要なデータ量を求め
る。リングバッファメモリ７の残存データ量が大きい場
合、リングバッファメモリ７から最高の転送レートでデ
ータが読み出されてもリングバッファメモリ７にはアン
ダーフローが生じないため、トラックジャンプ判定回路
１８は、エラー発生位置をピックアップ２で再度再生す
ることによりエラー回復が可能であると判断して、上記
トラッキングサーボ回路１７にトラックジャンプ指令を
出力する。Further, the track jump determination circuit 18 is
Sector number abnormal signal or E from the sector detection circuit 4
When the error occurrence signal from the CC circuit 5 is detected, the amount of data remaining in the ring buffer memory 7 is obtained from the write address (WP) and the read address (RP), and the optical disc 1 is read from the current track position.
During one rotation of the optical disk 1 (while waiting for one rotation of the optical disk 1), the amount of data required to guarantee the reading from the ring buffer memory 7 to the multiplexed data separation circuit 8 is obtained. When the amount of remaining data in the ring buffer memory 7 is large, underflow does not occur in the ring buffer memory 7 even if data is read from the ring buffer memory 7 at the highest transfer rate. It is judged that error recovery is possible by reproducing the generation position again with the pickup 2, and a track jump command is output to the tracking servo circuit 17.
【００１９】上記トラックジャンプ判定回路１８により
トラックジャンプ指令が出力されると、トラッキングサ
ーボ回路１７は、例えば図３に示すようにピックアップ
２による再生位置を、位置Ａから１トラック内周の位置
Ｂにジャンプさせる。そして、リングバッファ制御回路
６において、その再生位置が光ディスク１が再び１回転
して位置Ｂから位置Ａに到来するまでの間、すなわちセ
クタ検出回路４から得られるセクタナンバがトラックジ
ャンプ時のセクタナンバになるまでの間、新たなデータ
のリングバッファメモリ７への書き込みが禁止され、必
要に応じてリングバッファメモリ７に既に記憶されてい
るデータが、多重化データ分離回路８に転送される。When the track jump determination circuit 18 outputs a track jump command, the tracking servo circuit 17 shifts the reproduction position by the pickup 2 from the position A to the position B on the inner circumference of one track as shown in FIG. Make them jump. Then, in the ring buffer control circuit 6, until the reproduction position reaches the position A from the position B after the optical disk 1 makes one revolution again, that is, the sector number obtained from the sector detection circuit 4 becomes the sector number at the time of the track jump. Until then, writing of new data to the ring buffer memory 7 is prohibited, and the data already stored in the ring buffer memory 7 is transferred to the multiplexed data separation circuit 8 as needed.
【００２０】また、トラックジャンプ後、セクタ検出回
路４から得られるセクタナンバが、トラックジャンプ時
のセクタナンバと一致しても、リングバッファメモリ７
に記憶されているデータ量が所定の基準値を越えている
場合、すなわちリングバッファメモリ７がオーバーフロ
ーする可能性がある場合には、リングバッファメモリ７
へのデータの書き込みは再開されず、再びトラックジャ
ンプが行われる。After the track jump, even if the sector number obtained from the sector detection circuit 4 matches the sector number at the time of the track jump, the ring buffer memory 7
When the amount of data stored in the ring buffer memory 7 exceeds a predetermined reference value, that is, when the ring buffer memory 7 may overflow, the ring buffer memory 7
The writing of data to is not restarted, and the track jump is performed again.
【００２１】以上のようなことから、上記データ復号化
装置においては、リングバッファメモリ７を持つことに
より可変レート対応ができ、さらにエラーに対してリト
ライを行うことができる。From the above, the data decoding apparatus has the ring buffer memory 7 so that the variable rate can be supported and the error can be retried.
【００２２】[0022]
【発明が解決しようとする課題】ところで、上記従来の
装置においては、上述したように、リングバッファメモ
リ７とビデオコードバッファ１３、オーディオコードバ
ッファ１５が独立しているため、複数のメモリ素子、及
びメモリコントローラが必要であり、構成が大型化する
と共に高コスト化することが欠点となっている。By the way, in the above-mentioned conventional apparatus, since the ring buffer memory 7, the video code buffer 13, and the audio code buffer 15 are independent as described above, a plurality of memory elements, and A drawback is that a memory controller is required, and the configuration is large and the cost is high.
【００２３】そこで、本発明はこのような状態に鑑みて
なされたものであり、構成の小型化及び低コスト化を実
現することを目的とするものである。Therefore, the present invention has been made in view of such a situation, and it is an object of the present invention to realize downsizing of the structure and cost reduction.
【００２４】[0024]
【課題を解決するための手段】本発明のデータ復号化装
置は、上述の目的を達成するために提案されたものであ
り、多重化された複数の可変レートの音声データ及び／
又は映像データを復号化するデータ復号化装置であっ
て、環状にデータの書き込み／読み出しを行うリングバ
ッファメモリと、上記リングバッファメモリの読み出し
位置を指定するための複数の読み出しポインタとを有し
てなるものである。DISCLOSURE OF THE INVENTION The data decoding apparatus of the present invention is proposed to achieve the above-mentioned object, and multiple multiplexed variable-rate audio data and / or
Or a data decoding device for decoding video data, comprising a ring buffer memory for writing / reading data in a ring, and a plurality of read pointers for designating a read position of the ring buffer memory. It will be.
【００２５】ここで、上記読み出しポインタは、音声デ
ータ及び／又は映像データに応じた数だけ持つ。また、
上記リングバッファメモリは、復号する音声データ及び
／又は映像データの数に対応する領域を持つ。Here, the read pointers are provided in the number corresponding to the audio data and / or the video data. Also,
The ring buffer memory has an area corresponding to the number of audio data and / or video data to be decoded.
【００２６】さらに、本発明のデータ復号化装置は、上
記リングバッファと読み出しポインタと共に、多重化さ
れた複数の可変レートの音声データ及び／又は映像デー
タを分離する多重化データ分離回路をも有してなり、上
記多重化データ分離回路は内部状態（多重化分離状態）
を保持する複数のステータスメモリを含んでなる。Further, the data decoding device of the present invention also has a multiplexed data separation circuit for separating a plurality of multiplexed variable-rate audio data and / or video data together with the ring buffer and the read pointer. The above-mentioned multiplexed data separation circuit has an internal state (multiplexed separation state)
Comprising a plurality of status memories holding.
【００２７】ここで、上記複数のステータスメモリは、
内部状態として上記リングバッファメモリからの読み出
しデータの音声データ及び／又は映像データを指示する
データを保持する。Here, the plurality of status memories are
As an internal state, the audio data and / or the video data of the read data from the ring buffer memory is held.
【００２８】すなわち、本発明のデータ復号化装置は、
複数の可変レートデータを多重化して得られた多重化デ
ータから、元の複数のデータを再現し、デコードして出
力する再生装置であって、中間バッファメモリからの読
み出しポインタを再生するデータに応じた数だけ持ち、
さらに、多重化データ分離回路の状態メモリを再生する
データに応じた数だけ持つことを特徴とするものであ
る。That is, the data decoding device of the present invention is
A reproducing device that reproduces a plurality of original data from the multiplexed data obtained by multiplexing a plurality of variable rate data, decodes the data, and outputs the read data. Have as many as
Further, it is characterized in that the state memory of the multiplexed data separation circuit is provided with the number corresponding to the data to be reproduced.
【００２９】[0029]
【作用】本発明のデータ符号化装置によれば、読み出し
ポインタが音声データ及び／又は映像データに応じた数
だけ存在しており、音声データ及び／又は映像データの
読み出し要求に応じた読み出しポインタが使用されてリ
ングバッファメモリから読み出されたデータに対して、
多重化データ分離回路の内部状態（多重化分離状態）を
保持するステータスメモリからの内容が使用されて、そ
れぞれ対応した多重化分離が行われる。したがって、リ
ングバッファがビデオコードバッファや、オーディオコ
ードバッファの役目を兼ねることができるようになる。According to the data encoding apparatus of the present invention, the read pointers exist in the number corresponding to the audio data and / or the video data, and the read pointers corresponding to the read request of the audio data and / or the video data are provided. For the data used and read from the ring buffer memory,
The contents from the status memory holding the internal state (multiplexing / demultiplexing state) of the multiplexed data demultiplexing circuit are used to perform the corresponding demultiplexing. Therefore, the ring buffer can also serve as a video code buffer and an audio code buffer.
【００３０】さらに、多重化データ分離回路は、複数の
多重化分離状態を保持するステータスメモリを有するこ
とで、一つの実体で複数の多重化データ分離回路の機能
を果たすことが可能となる。Further, since the multiplexed data separation circuit has a status memory for holding a plurality of multiplexed separation states, it is possible for one entity to fulfill the functions of a plurality of multiplexed data separation circuits.
【００３１】[0031]
【実施例】以下、本発明のデータ復号化装置の実施例を
図面を参照しながら説明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of a data decoding apparatus of the present invention will be described below with reference to the drawings.
【００３２】図１は、本発明のデータ復号化装置の一実
施例の構成を示すブロック図である。すなわち、本実施
例のデータ復号化装置は、図１に示すように、多重化さ
れた複数の可変レートの音声データ及び／又は映像デー
タを復号化するデータ復号化装置であって、環状にデー
タの書き込み／読み出しを行うリングバッファメモリ７
と、上記リングバッファメモリ７の読み出し位置を指定
するための複数の読み出しポインタ２２，２３とを有し
てなるものである。FIG. 1 is a block diagram showing the configuration of an embodiment of the data decoding apparatus of the present invention. That is, as shown in FIG. 1, the data decoding device of the present embodiment is a data decoding device that decodes a plurality of multiplexed variable-rate audio data and / or video data, and the data decoding device forms a ring-shaped data. Buffer memory 7 for writing / reading
And a plurality of read pointers 22 and 23 for designating the read position of the ring buffer memory 7.
【００３３】ここで、上記読み出しポインタ２２，２３
は、音声データ及び／又は映像データに応じた数だけ持
つ。また、上記リングバッファメモリ７は、復号する音
声データ及び／又は映像データの数に対応する領域を持
つ。Here, the read pointers 22 and 23
Have as many as audio data and / or video data. The ring buffer memory 7 has an area corresponding to the number of audio data and / or video data to be decoded.
【００３４】さらに、本実施例のデータ復号化装置は、
上記リングバッファメモリ７と読み出しポインタ２２，
２３と共に、多重化された複数の可変レートの音声デー
タ及び／又は映像データを分離する多重化データ分離回
路３８をも有してなり、上記多重化データ分離回路３８
は内部状態を保持する複数のステータスメモリ１９，２
０を含んでなる。なお、上記複数のステータスメモリ１
９，２０は、上記リングバッファメモリ７からの読み出
しデータの音声データ及び／又は映像データを指示する
データを保持する。Further, the data decoding apparatus of this embodiment is
The ring buffer memory 7 and the read pointer 22,
23, a multiplexed data separation circuit 38 for separating a plurality of multiplexed variable-rate audio data and / or video data is also provided, and the multiplexed data separation circuit 38 is provided.
Is a plurality of status memories 19 and 2 for holding the internal state.
Comprises 0. In addition, the plurality of status memories 1
Reference numerals 9 and 20 hold data indicating the audio data and / or the video data of the read data from the ring buffer memory 7.
【００３５】なお、この図１の構成において、前述した
図２の構成と対応する部分には同一の指示符号を付して
ある。すなわち、光ディスク１、ピックアップ２、復調
回路３、セクタ検出回路４、ＥＣＣ回路５、トラックジ
ャンプ判定回路１８、トラッキングサーボ回路１７、ビ
デオデコーダ１４、オーディオデコーダ１６の構成及び
動作は図２と同一なので説明を省略する。In the structure of FIG. 1, parts corresponding to those of the structure shown in FIG. 2 are designated by the same reference numerals. That is, the configurations and operations of the optical disc 1, the pickup 2, the demodulation circuit 3, the sector detection circuit 4, the ECC circuit 5, the track jump determination circuit 18, the tracking servo circuit 17, the video decoder 14, and the audio decoder 16 are the same as those in FIG. Is omitted.
【００３６】この図１において、上記光ディスク１から
読み出されたデータは、復調、ＥＣＣ等の処理が行われ
た後、リングバッファメモリ７に入力される。リングバ
ッファメモリ７の出力は多重化データ分離回路３８の入
力に接続される。In FIG. 1, the data read from the optical disc 1 is input to the ring buffer memory 7 after being subjected to demodulation, ECC processing and the like. The output of the ring buffer memory 7 is connected to the input of the multiplexed data separation circuit 38.
【００３７】多重化データ分離回路３８のヘッダ分離回
路３９は、リングバッファメモリ７から供給されたデー
タからパックヘッダ及びパケットヘッダを分離して分離
回路制御回路４１に送る。また、ヘッダ分離回路３９は
時分割多重されたデータをスイッチング回路４０の入力
端子Ｇに供給する。スイッチング回路４０の出力端子
（被切換端子）Ｈ１，Ｈ２はスイッチング回路２６を経
て、それぞれビデオデコーダ１４、オーディオデコーダ
１６の入力端子に接続されている。The header separation circuit 39 of the multiplexed data separation circuit 38 separates the pack header and the packet header from the data supplied from the ring buffer memory 7 and sends them to the separation circuit control circuit 41. Further, the header separation circuit 39 supplies the time-division multiplexed data to the input terminal G of the switching circuit 40. The output terminals (switched terminals) H1 and H2 of the switching circuit 40 are connected to the input terminals of the video decoder 14 and the audio decoder 16 via the switching circuit 26, respectively.
【００３８】また、ビデオデコーダ１４及びオーディオ
デコーダが発生するコードリクエスト信号は、調停回路
２５に入力されている。調停回路２５は２つのコードリ
クエスト信号の競合を優先順位によって回避し、その結
果としての単一のコードリクエスト信号をリングバッフ
ァ制御回路４６、分離回路制御回路４１、スイッチング
回路２６に出力する。The code request signal generated by the video decoder 14 and the audio decoder is input to the arbitration circuit 25. The arbitration circuit 25 avoids contention between the two code request signals according to the priority order, and outputs the resulting single code request signal to the ring buffer control circuit 46, the separation circuit control circuit 41, and the switching circuit 26.
【００３９】リングバッファ制御回路４６は、内部に書
き込みポインタ（ＷＰ）を持ち、リングバッファメモリ
７への書き込みを制御する。また調停回路２５から入力
されるコードリクエスト信号を監視し、読み出しを制御
する。２系統の読み出しリクエストに応じるために、リ
ングバッファ制御回路４６はビデオ用読み出しポインタ
（ＲＰＶ）２２及びオーディオ用読み出しポインタ（Ｒ
ＰＡ）２３を持ち、コードリクエスト信号により使い分
けている。The ring buffer control circuit 46 has a write pointer (WP) inside and controls writing to the ring buffer memory 7. Further, it monitors the code request signal input from the arbitration circuit 25 and controls the reading. In order to respond to the two read requests, the ring buffer control circuit 46 uses the video read pointer (RPV) 22 and the audio read pointer (R).
PA) 23 and is used properly according to the code request signal.
【００４０】ヘッダ分離回路３９及び分離回路制御回路
４１も、２系統の読み出し位置に対応するため、内部の
状態をビデオ用ステータスメモリ１９あるいはオーディ
オ用ステータスメモリ２０に保持する。調停回路２５か
ら入力されるコードリクエスト信号により、この２つの
ステータスメモリを切り替える。The header separation circuit 39 and the separation circuit control circuit 41 also correspond to the read positions of the two systems, so that the internal state is held in the video status memory 19 or the audio status memory 20. A code request signal input from the arbitration circuit 25 switches between these two status memories.
【００４１】また、例えばビデオデコーダ１６のコード
リクエストにより、リングバッファメモリ７よりデータ
が読み出され、多重化データ分離回路３８が動作してい
る際に、分離されたデータのうち当該ビデオデータ以外
の信号（ここではオーディオデータ）は捨て去られるべ
きである。Data is read from the ring buffer memory 7 in response to a code request from the video decoder 16, and when the multiplexed data separation circuit 38 is operating, data other than the video data is extracted from the separated data. The signal, here the audio data, should be discarded.
【００４２】このためにスイッチング回路２６を設け、
調停回路２５の出力がビデオリクエスト信号の場合に
は、多重化データ分離回路３８からのビデオデータ出力
がビデオデコーダ１４に接続される。この時、多重化デ
ータ分離回路３８からのオーディオデータ出力とオーデ
ィオデコーダ１５入力は遮断される。また、逆に調停回
路２５の出力がオーディオリクエスト信号の場合には、
多重化データ分離回路３８からのビデオデータ出力とビ
デオデコーダ入力は遮断され、オーディオデータ出力と
オーディオデコーダ２５が接続される。For this purpose, a switching circuit 26 is provided,
When the output of the arbitration circuit 25 is a video request signal, the video data output from the multiplexed data separation circuit 38 is connected to the video decoder 14. At this time, the audio data output from the multiplexed data separation circuit 38 and the audio decoder 15 input are cut off. On the contrary, when the output of the arbitration circuit 25 is an audio request signal,
The video data output and the video decoder input from the multiplexed data separation circuit 38 are cut off, and the audio data output and the audio decoder 25 are connected.
【００４３】次に、本実施例のデータ復号化装置の動作
を説明する。上記光ディスク１から読み出されたデータ
は復調回路３、ＥＣＣ回路５を経てリングバッファメモ
リ７に入力される。リングバッファ制御回路４６は、セ
クタ検出回路４の出力から各セクタ毎のアドレスを読み
取り、そのアドレスに対応するリングバッファメモリ７
上の書き込みアドレス（書き込みポイント（ＷＰ））を
指定する。リングバッファメモリ７は、ディスクから読
み出されたデータを指定された位置に書き込む。Next, the operation of the data decoding apparatus of this embodiment will be described. The data read from the optical disc 1 is input to the ring buffer memory 7 via the demodulation circuit 3 and the ECC circuit 5. The ring buffer control circuit 46 reads the address of each sector from the output of the sector detection circuit 4, and the ring buffer memory 7 corresponding to the address.
Designate the upper write address (write point (WP)). The ring buffer memory 7 writes the data read from the disk at a designated position.
【００４４】リングバッファメモリ７はＦＩＦＯメモリ
であり、書き込みポイント（ＷＰ）が読み出しポイント
（ＲＰＶまたはＲＰＡ）を追い越すことは許されない。
このためＷＰの追越しを禁止するための比較対象として
は、ＲＰＶまたはＲＰＡのどちらか進行の遅いほうを使
用する。The ring buffer memory 7 is a FIFO memory, and the write point (WP) is not allowed to overtake the read point (RPV or RPA).
Therefore, RPV or RPA, whichever is slower, is used as a comparison target for prohibiting overtaking of WP.
【００４５】ここで、後段のビデオデコーダ１４からの
コードリクエストが発生したと仮定し、動作を説明す
る。Now, assuming that a code request is issued from the video decoder 14 in the subsequent stage, the operation will be described.
【００４６】ビデオデコーダ１４で発生したコードリク
エスト信号は調停回路２５に入力される。オーディオデ
コーダ１６はコードリクエスト信号を発生していないと
する。この時、上記調停回路２５からリングバッファ制
御回路４６、分離回路制御回路４１及びスイッチング回
路２６の３つにビデオコードリクエスト信号が送られ
る。The code request signal generated by the video decoder 14 is input to the arbitration circuit 25. It is assumed that the audio decoder 16 does not generate the code request signal. At this time, a video code request signal is sent from the arbitration circuit 25 to the ring buffer control circuit 46, the separation circuit control circuit 41, and the switching circuit 26.
【００４７】ビデオコードリクエスト信号を受け取った
リングバッファ制御回路４６はスイッチ２４の接点をビ
デオ用読み出しポインタ（ＲＰＶ）２２側に倒し、ビデ
オ用の読み出し位置をリングバッファメモリ７に対して
指定する。リングバッファ７からは指定された位置のデ
ータが多重化データ分離回路３８に対して出力される。
出力後にビデオ用読み出しポインタ（ＲＰＶ）２２は更
新される。Upon receiving the video code request signal, the ring buffer control circuit 46 tilts the contact of the switch 24 to the video read pointer (RPV) 22 side and designates the video read position to the ring buffer memory 7. The data at the designated position is output from the ring buffer 7 to the multiplexed data separation circuit 38.
After output, the video read pointer (RPV) 22 is updated.
【００４８】また、ビデオコードリクエスト信号を受け
取った多重化データ分離回路３８は、スイッチ２１の接
点をビデオ用ステータスメモリ１９側に倒す。これによ
りヘッダ分離回路３９と分離回路制御回路４１がビデオ
用の読み込み位置に合致するように回復される。Further, the multiplexed data separation circuit 38 which has received the video code request signal tilts the contact of the switch 21 to the video status memory 19 side. As a result, the header separation circuit 39 and the separation circuit control circuit 41 are restored so as to match the video read position.
【００４９】ビデオ用ステータスメモリ１９及びオーデ
ィオ用ステータスメモリ２０には、ヘッダ分離回路３９
及び分離回路制御回路４１の現在の状態（すなわちパッ
クヘッダ／パケットヘッダ／タイムスタンプ／データの
どこの部分を読み出しているかや、現在のストリームｉ
ｄ、またパケットサイズ（packet size)などの情報であ
る。）が書き込まれている。スイッチ２１を操作してビ
デオ用ステータスメモリ１９およびオーディオ用ステー
タスメモリ２０を切り替えることで、一つの多重化デー
タ分離回路３８をあたかも２つあるように使用すること
が出来る。The video status memory 19 and the audio status memory 20 include a header separation circuit 39.
And the current state of the separation circuit control circuit 41 (that is, which part of the pack header / packet header / time stamp / data is being read, the current stream i
d, and information such as packet size. ) Has been written. By operating the switch 21 to switch between the video status memory 19 and the audio status memory 20, one multiplexed data separation circuit 38 can be used as if there were two.
【００５０】ヘッダ分離回路３９は、リングバッファメ
モリ７から供給されたデータから、ビデオ用ステータス
メモリ１９の情報を使って、パックヘッダ及びパケット
ヘッダを分離し分離回路制御回路４１に供給する。これ
らの情報はビデオ用ステータスメモリ１９に記憶され
る。分離回路制御回路４１はビデオ用ステータスメモリ
中のパケットヘッダのストリームｉｄ情報に従い、スイ
ッチング回路４０の入力端子Ｇと出力端子（被切換端
子）Ｈ１，Ｈ２を順次接続状態にして、時分割多重され
たデータを正しく分離する。The header separation circuit 39 separates the pack header and the packet header from the data supplied from the ring buffer memory 7 by using the information in the video status memory 19 and supplies them to the separation circuit control circuit 41. These pieces of information are stored in the video status memory 19. The separation circuit control circuit 41 sequentially connects the input terminal G and the output terminals (switched terminals) H1 and H2 of the switching circuit 40 according to the stream id information of the packet header in the video status memory, and performs time division multiplexing. Isolate the data correctly.
【００５１】また、ビデオコードリクエスト信号を受け
取ったスイッチング回路２６はビデオコード入力端子Ｉ
を被切換端子Ｊ１に接続し、ビデオコードデータをビデ
オデコーダ１４に渡す。そしてオーディオコード入力端
子Ｋを被切換端子Ｌ１に接続し、オーディオデータを捨
てる。The switching circuit 26 which has received the video code request signal has a video code input terminal I.
Is connected to the switched terminal J1 and the video code data is passed to the video decoder 14. Then, the audio code input terminal K is connected to the switched terminal L1 and the audio data is discarded.
【００５２】このようにしてビデオデコーダ１４からの
コードリクエストが発生したときには、リングバッファ
メモリ７の対応する位置からデータが読み出され、多重
化データ分離が行われ、ビデオデコーダ１４に渡され
る。この時不必要なデータ（オーディオデータ等）は捨
てられる。When a code request is issued from the video decoder 14 in this way, the data is read from the corresponding position of the ring buffer memory 7, the multiplexed data is separated, and passed to the video decoder 14. At this time, unnecessary data (audio data, etc.) is discarded.
【００５３】オーディオデコーダ１６からのコードリク
エストが発生したときにも全く同様な処理が発生し、リ
ングバッファメモリ７の対応する位置からデータが読み
出され、多重化データ分離が行われ、オーディオデコー
ダ１６に渡される。この時不必要なデータ（ビデオデー
タ等）は捨てられる。When a code request is issued from the audio decoder 16, exactly the same processing occurs, the data is read from the corresponding position of the ring buffer memory 7, the multiplexed data is separated, and the audio decoder 16 is executed. Passed to. At this time, unnecessary data (video data, etc.) is discarded.
【００５４】ところでビデオデコーダ１４の単位時間当
たりのデータ消費量が少なくなると、リングバッファメ
モリ７からの読み出しも少なくなる。この時、リングバ
ッファメモリ７の記憶データ量が多くなり、オーバーフ
ローする虞れがある。このため、トラックジャンプ判定
回路１８は、書き込みポイント（ＷＰ）および再生ポイ
ント（ＲＰＶ及びＲＰＡのどちらか遅いほう）によりリ
ングバッファメモリ７が現在記憶しているデータ量を算
出（検出）し、そのデータがあらかじめ設定された所定
の基準値を越えた場合、リングバッファメモリ７がオー
バーフローする虞れがあると判断して、トラッキングサ
ーボ回路１７にトラックジャンプ指令を出力する。By the way, when the amount of data consumed by the video decoder 14 per unit time decreases, the amount of data read from the ring buffer memory 7 also decreases. At this time, the amount of data stored in the ring buffer memory 7 increases, which may cause overflow. Therefore, the track jump determination circuit 18 calculates (detects) the amount of data currently stored in the ring buffer memory 7 based on the write point (WP) and the reproduction point (RPV or RPA, whichever is later), and the data is stored. When the value exceeds a predetermined reference value set in advance, it is determined that the ring buffer memory 7 may overflow, and a track jump command is output to the tracking servo circuit 17.
【００５５】上述したようなことから、本発明実施例の
データ符号化装置においては、リングバッファメモリ７
からの読み出しポインタがデコーダの数だけ存在（ポイ
ンタ２２，２３）し、各デコーダ１４，１６からのデー
タの要求に応じた読み出しポインタが使用されること
で、リングバッファメモリ７からは、この要求したデコ
ーダに対応するデータが読み出され、その後、この読み
出されたデータに対してそれぞれ対応した多重化分離状
態メモリ（ビデオ用ステータスメモリ１９あるいはオー
ディオ用ステータスメモリ２０）内容が使用されて多重
化分離が行われてデータが出力される。したがって、リ
ングバッファメモリ７が前述した従来例のビデオコード
バッファや、オーディオコードバッファの役目を兼ねる
ことが出来るので、複数必要だったメモリ素子を一つに
まとめることができる。すなわち、リングバッファメモ
リ７の読み出しポインタを複数用意することで、ビデオ
デコーダ、オーディオデコーダの読み出し位置の変化に
対応できるようになり、従来構成の各デコーダ１４，１
６の直前にあったコードバッファ１３，１５を省くこと
ができ、コストも低減することが可能となる。From the above, in the data encoding device of the embodiment of the present invention, the ring buffer memory 7 is used.
There are as many read pointers from the decoder as the number of decoders (pointers 22 and 23), and the read pointers corresponding to the data requests from the decoders 14 and 16 are used. The data corresponding to the decoder is read out, and then the contents of the demultiplexing state memory (video status memory 19 or audio status memory 20) corresponding to the read data are used to demultiplex. Is performed and the data is output. Therefore, the ring buffer memory 7 can also serve as the above-described conventional video code buffer and audio code buffer, and a plurality of required memory elements can be combined into one. That is, by preparing a plurality of read pointers for the ring buffer memory 7, it becomes possible to deal with changes in the read positions of the video decoder and the audio decoder.
The code buffers 13 and 15 located immediately before 6 can be omitted, and the cost can be reduced.
【００５６】また、本実施例のデータ復号化装置におい
ては、多重化データ分離回路３８が複数の状態記憶回路
（ビデオ用ステータスメモリ１９あるいはオーディオ用
ステータスメモリ２０）を持つことで、一つの実体で複
数の多重化データ分離回路の機能を果たすことが可能と
なり、したがって、回路規模を小さくすることができる
と共に、コストを低減することが可能となる。In the data decoding apparatus of this embodiment, the multiplexed data demultiplexing circuit 38 has a plurality of state storage circuits (the video status memory 19 or the audio status memory 20), so that it is a single entity. It is possible to perform the functions of a plurality of multiplexed data separation circuits, and therefore it is possible to reduce the circuit scale and cost.
【００５７】なお、本発明はこの実施例にのみ限定され
るものではなく、例えば、可変レートとは関係なく複数
のコードバッファのみを一つにするものや、多重化デー
タ分離回路を複数もつもの、光ディスク１を例えば光磁
気ディスクや磁気ディスクなどにしたもの、というよう
な種々の変形が考えられる。The present invention is not limited to this embodiment. For example, one having only a plurality of code buffers regardless of the variable rate or one having a plurality of multiplexed data separation circuits. Various modifications are conceivable, such as a magneto-optical disk or a magnetic disk as the optical disk 1.
【００５８】[0058]
【発明の効果】上述したように、本発明のデータ復号化
装置においては、読み出しポインタが音声データ及び／
又は映像データに応じた数だけ存在しており、音声デー
タ及び／又は映像データの読み出し要求に応じた読み出
しポインタが使用されてリングバッファメモリから読み
出されたデータに対して、多重化データ分離回路の内部
状態（多重化分離状態）を保持するステータスメモリか
らの内容が使用されて、それぞれ対応した多重化分離が
行われる。したがって、リングバッファがビデオコード
バッファや、オーディオコードバッファの役目を兼ねる
ことができるようになり、複数必要だったコードバッフ
ァを１つに纏めることが可能となり、構成の小型化とコ
ストの低減が可能となる。As described above, in the data decoding apparatus of the present invention, the read pointer is the voice data and / or
Alternatively, the multiplexed data demultiplexing circuit is provided for the data read from the ring buffer memory by using the read pointer corresponding to the read request of the audio data and / or the video data that is present in the number corresponding to the video data. The contents from the status memory holding the internal state (demultiplexing / demultiplexing state) are used to perform the corresponding demultiplexing. Therefore, the ring buffer can also serve as a video code buffer and an audio code buffer, and it is possible to combine multiple code buffers, which was required, into a single unit, which enables downsizing of the configuration and cost reduction. Becomes
【００５９】さらに、多重化データ分離回路は、複数の
多重化分離状態を保持するステータスメモリを有するこ
とで、一つの実体で複数の多重化データ分離回路の機能
を果たすことが可能となり、構成の小型化と、コストの
低減が可能となる。Furthermore, since the multiplexed data separation circuit has a status memory for holding a plurality of multiplexed separation states, it is possible for one entity to fulfill the functions of a plurality of multiplexed data separation circuits. It is possible to reduce the size and cost.
【図１】本発明の一実施例のデータ復号化装置の構成を
示すブロック回路図である。FIG. 1 is a block circuit diagram showing a configuration of a data decoding device according to an embodiment of the present invention.
【図２】従来のデータ復号化装置の構成を示すブロック
回路図である。FIG. 2 is a block circuit diagram showing a configuration of a conventional data decoding device.
【図３】図２の従来例におけるトラックジャンプの様子
を示す図である。FIG. 3 is a diagram showing a state of a track jump in the conventional example of FIG.
１・・・・・・光ディスク ２・・・・・・ピックアップ ３・・・・・・復調回路 ４・・・・・・セクタ検出回路 ５・・・・・・ＥＣＣ回路 ７・・・・・・トラックジャンプ用リングバッファメモ
リ １４・・・・・ビデオデコーダ １６・・・・・オーディオデコーダ １７・・・・・トラッキングサーボ回路 １８・・・・・トラックジャンプ判定回路 １９・・・・・ビデオ用ステータスメモリ ２０・・・・・オーディオ用ステータスメモリ ２１・・・・・スイッチ回路 ２２・・・・・ビデオ用読み出しポインタ ２３・・・・・オーディオ用読み出しポインタ ２４・・・・・スイッチ回路 ２５・・・・・調停回路 ２６・・・・・スイッチ回路 ３８・・・・・多重化データ分離回路 ３９・・・・・ヘッダ分離回路 ４０・・・・・スイッチ回路 ４１・・・・・分離回路制御回路 ４６・・・・・リングバッファ制御回路1-Optical disc 2-Pickup 3--Demodulation circuit 4--Sector detection circuit 5--ECC circuit 7- -Ring buffer memory for track jump 14-Video decoder 16-Audio decoder 17-Tracking servo circuit 18-Track jump judgment circuit 19-Video Status memory 20: Audio status memory 21: Switch circuit 22: Video read pointer 23: Audio read pointer 24: Switch circuit 25. .... Arbitration circuit 26 ... Switch circuit 38 ... Multiplexed data separation circuit 39 ... Header separation circuit 40 ... Switch Circuit 41 ..... separation circuit control circuit 46 ..... ring buffer control circuit
Claims (5)
ータ及び／又は映像データを復号化するデータ復号化装
置であって、 環状にデータの書き込み／読み出しを行うリングバッフ
ァメモリと、 上記リングバッファメモリの読み出し位置を指定するた
めの複数の読み出しポインタとを有してなることを特徴
とするデータ復号化装置。1. A data decoding device for decoding a plurality of multiplexed variable-rate audio data and / or video data, comprising: a ring buffer memory for annularly writing / reading data; and the ring buffer. A data decoding device comprising a plurality of read pointers for designating a read position of a memory.
び／又は映像データに応じた数だけ持つことを特徴とす
る請求項１記載のデータ復号化装置。2. The data decoding apparatus according to claim 1, wherein the read pointers are provided in a number corresponding to audio data and / or video data.
音声データ及び／又は映像データの数に対応する領域を
持つことを特徴とする請求項１記載のデータ復号化装
置。3. The data decoding device according to claim 1, wherein the ring buffer memory has an area corresponding to the number of audio data and / or video data to be decoded.
音声データ及び／又は映像データを分離する多重化デー
タ分離回路を設け、 上記多重化データ分離回路は、内部状態を保持する複数
のステータスメモリを有してなることを特徴とする請求
項１記載のデータ復号化装置。4. A multiplexed data separation circuit for separating a plurality of multiplexed variable-rate audio data and / or video data is provided, and the multiplexed data separation circuit has a plurality of status memories for holding internal states. The data decoding device according to claim 1, further comprising:
態として上記リングバッファメモリからの読み出しデー
タの音声データ及び／又は映像データを指示する情報を
保持することを特徴とする請求項４記載のデータ復号化
装置。5. The data decoding according to claim 4, wherein the plurality of status memories hold information indicating audio data and / or video data of read data from the ring buffer memory as an internal state. Device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27453592A JPH06124168A (en) | 1992-10-13 | 1992-10-13 | Data decoder |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27453592A JPH06124168A (en) | 1992-10-13 | 1992-10-13 | Data decoder |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06124168A true JPH06124168A (en) | 1994-05-06 |
Family
ID=17543064
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27453592A Withdrawn JPH06124168A (en) | 1992-10-13 | 1992-10-13 | Data decoder |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06124168A (en) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5845021A (en) * | 1994-12-28 | 1998-12-01 | Kabushiki Kaisha Toshiba | Image information encoding/decoding system |
| US6009202A (en) * | 1994-12-28 | 1999-12-28 | Kabushiki Kaisha Toshiba | Image information encoding/decoding system |
| JP2002541698A (en) * | 1999-04-06 | 2002-12-03 | マイクロソフト コーポレイション | Streaming information equipment with buffer read / write synchronization function |
| KR100426985B1 (en) * | 1995-02-17 | 2004-07-09 | 소니 가부시끼 가이샤 | Appratus and method of decoding data |
| EP1667147A1 (en) | 1993-12-18 | 2006-06-07 | Sony Corporation | Data reproduction apparatus and data storage |
| WO2006059449A1 (en) * | 2004-12-02 | 2006-06-08 | Sony Corporation | Demultiplexing device and demultiplexing method |
| US7498883B2 (en) | 2005-10-07 | 2009-03-03 | University Of Rochester | Distributed amplifier with built-in filtering functions |
| US8134902B2 (en) | 2008-04-11 | 2012-03-13 | Hitachi, Ltd. | Optical disc drive apparatus and its control method |
-
1992
- 1992-10-13 JP JP27453592A patent/JPH06124168A/en not_active Withdrawn
Cited By (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1667147A1 (en) | 1993-12-18 | 2006-06-07 | Sony Corporation | Data reproduction apparatus and data storage |
| US6081208A (en) * | 1994-12-28 | 2000-06-27 | Kabushiki Kaisha Toshiba | Image information encoding/decoding system |
| US5845021A (en) * | 1994-12-28 | 1998-12-01 | Kabushiki Kaisha Toshiba | Image information encoding/decoding system |
| US6011867A (en) * | 1994-12-28 | 2000-01-04 | Kabushiki Kaisha Toshiba | Image information encoding/decoding system |
| US6016364A (en) * | 1994-12-28 | 2000-01-18 | Kabushiki Kaisha Toshiba | Image information encoding/decoding system |
| US6016363A (en) * | 1994-12-28 | 2000-01-18 | Kabushiki Kaisha Toshiba | Image information encoding/decoding system |
| US6018594A (en) * | 1994-12-28 | 2000-01-25 | Kabushiki Kaisha Toshiba | Image information encoding/decoding system |
| US6021226A (en) * | 1994-12-28 | 2000-02-01 | Kabushiki Kaisha Toshiba | Image information encoding/decoding system |
| US6047086A (en) * | 1994-12-28 | 2000-04-04 | Kabushiki Kaisha Toshiba | Image information encoding/decoding system |
| US6009202A (en) * | 1994-12-28 | 1999-12-28 | Kabushiki Kaisha Toshiba | Image information encoding/decoding system |
| US6044175A (en) * | 1994-12-28 | 2000-03-28 | Kabushiki Kaisha Toshiba | Image information encoding/decoding system |
| US5995667A (en) * | 1994-12-28 | 1999-11-30 | Kabushiki Kaisha Toshiba | Image information encoding/decoding system |
| KR100426985B1 (en) * | 1995-02-17 | 2004-07-09 | 소니 가부시끼 가이샤 | Appratus and method of decoding data |
| JP2002541698A (en) * | 1999-04-06 | 2002-12-03 | マイクロソフト コーポレイション | Streaming information equipment with buffer read / write synchronization function |
| EP1850339A4 (en) * | 2004-12-02 | 2009-03-11 | Sony Corp | Demultiplexing device and demultiplexing method |
| JP2006164333A (en) * | 2004-12-02 | 2006-06-22 | Sony Corp | Device and method for multiplexing/demultiplexing |
| EP1850339A1 (en) * | 2004-12-02 | 2007-10-31 | Sony Corporation | Demultiplexing device and demultiplexing method |
| WO2006059449A1 (en) * | 2004-12-02 | 2006-06-08 | Sony Corporation | Demultiplexing device and demultiplexing method |
| JP4562505B2 (en) * | 2004-12-02 | 2010-10-13 | ソニー株式会社 | Multiplexing separation device and multiplexing separation method |
| US7498883B2 (en) | 2005-10-07 | 2009-03-03 | University Of Rochester | Distributed amplifier with built-in filtering functions |
| US8134902B2 (en) | 2008-04-11 | 2012-03-13 | Hitachi, Ltd. | Optical disc drive apparatus and its control method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7555201B2 (en) | Optical disc player system and method of controlling a decoding unit in the optical disc player system to read encoded bitstream data from a buffer memory | |
| EP0949619B1 (en) | Data reproduction apparatus | |
| JP3319209B2 (en) | Data decryption device | |
| JPH06111495A (en) | Device for reproducing data | |
| JPH06124168A (en) | Data decoder | |
| US5917782A (en) | Method of reproducing high-speed audio data by a CD-ROM player | |
| KR100233722B1 (en) | Apparatus for testing a digital signal process part of digital video disk player | |
| JPH09259532A (en) | Data-processing system | |
| US7929392B2 (en) | Optical disk apparatus and optical disk processing method | |
| US20050144542A1 (en) | Error handling of storage device data in real time systems | |
| US5761374A (en) | Method and apparatus for reproducing information from a video disc | |
| JPH0917124A (en) | Disk reproducing apparatus | |
| KR100303481B1 (en) | Device for correcting errors and method therefor | |
| JPH07272415A (en) | Recording medium and reproducer thereof | |
| KR100189529B1 (en) | Disk data decoder memory control apparatus and method for dvdp | |
| KR100214334B1 (en) | Digital video disc-rom reproducing apparatus | |
| JPH0887840A (en) | Reproducer and data processor | |
| JP3849944B2 (en) | Data playback device | |
| JP3846734B2 (en) | Data playback device | |
| AU708660B2 (en) | Data reproducing device and data recording medium | |
| JP3978732B2 (en) | Data reproducing apparatus and method | |
| JP3849943B2 (en) | Data playback device | |
| JPH08212698A (en) | Data processing device | |
| JP2000090566A (en) | Reproducing device | |
| JPH08167226A (en) | Video cd player |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000104 |