JPH06120973A - Atmクロスコネクト回路 - Google Patents
Atmクロスコネクト回路Info
- Publication number
- JPH06120973A JPH06120973A JP26722792A JP26722792A JPH06120973A JP H06120973 A JPH06120973 A JP H06120973A JP 26722792 A JP26722792 A JP 26722792A JP 26722792 A JP26722792 A JP 26722792A JP H06120973 A JPH06120973 A JP H06120973A
- Authority
- JP
- Japan
- Prior art keywords
- output
- input
- cell
- wavelength
- module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Optical Communication System (AREA)
- Time-Division Multiplex Systems (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Abstract
(57)【要約】
【目的】 大容量のATMクロスコネクト回路を簡易か
つ経済的に実現することを目的とする。 【構成】 各入力バッファ部は、各バッファ部単位でセ
ルのルーチングを行う小規模のATMスイッチ回路、お
よび到着したセルの宛先情報を含むセル送出要求を出力
するとともにそれらのセル送出要求に応じた転送情報を
得る制御部を含む。各出力バッファ部は、各バッファ部
単位でセルのルーチングを行う小規模のATMスイッチ
回路で構成される。そして、各入力バッファ部と各出力
バッファ部との間が小規模の空間スイッチで結合され
る。また、共通制御部は、セル送出要求を受け取り、出
力バッファ部に至るセル転送制御に用いられる転送情報
を各入力バッファ部に返送する。
つ経済的に実現することを目的とする。 【構成】 各入力バッファ部は、各バッファ部単位でセ
ルのルーチングを行う小規模のATMスイッチ回路、お
よび到着したセルの宛先情報を含むセル送出要求を出力
するとともにそれらのセル送出要求に応じた転送情報を
得る制御部を含む。各出力バッファ部は、各バッファ部
単位でセルのルーチングを行う小規模のATMスイッチ
回路で構成される。そして、各入力バッファ部と各出力
バッファ部との間が小規模の空間スイッチで結合され
る。また、共通制御部は、セル送出要求を受け取り、出
力バッファ部に至るセル転送制御に用いられる転送情報
を各入力バッファ部に返送する。
Description
【0001】
【産業上の利用分野】本発明は、広帯域ISDN用の多
重化方式として国際標準化されているATM方式を基本
とした通信網のノードにおいて使用され、入力セルを宛
先の出力ポートにルーチングするATMクロスコネクト
回路に関し、特に、入出力速度が数100Mb/s 〜数G
b/s であって、入出力ポートが数100本(システム容
量が数10Gb/s 〜数100Gb/s )以上である高速大
容量のATMクロスコネクト回路に関する。
重化方式として国際標準化されているATM方式を基本
とした通信網のノードにおいて使用され、入力セルを宛
先の出力ポートにルーチングするATMクロスコネクト
回路に関し、特に、入出力速度が数100Mb/s 〜数G
b/s であって、入出力ポートが数100本(システム容
量が数10Gb/s 〜数100Gb/s )以上である高速大
容量のATMクロスコネクト回路に関する。
【0002】
【従来の技術】図12は、従来のATMクロスコネクト
回路の構成のうちもっとも基本的な構成である共通バッ
ファ構成によるATMクロスコネクト回路の構成を示す
構成図である。図12において、121は固定長の情報
ブロックであるATMセル(いか、セルという。)を示
している。セル121は、長さ53バイトであり、宛先
に対応する情報などを含む5バイトのヘッダ部と48バ
イトの情報部で構成される。
回路の構成のうちもっとも基本的な構成である共通バッ
ファ構成によるATMクロスコネクト回路の構成を示す
構成図である。図12において、121は固定長の情報
ブロックであるATMセル(いか、セルという。)を示
している。セル121は、長さ53バイトであり、宛先
に対応する情報などを含む5バイトのヘッダ部と48バ
イトの情報部で構成される。
【0003】入力ポート部10の各入力ポート10a〜
10cには、宛先の異なるセルが到着するが、それらの
セルは、多重化回路(MUX)122で多重化され共通
メモリ123に書き込まれる。同時に、セルの宛先とそ
のセルが書き込まれた共通メモリ123の書き込みアド
レスが制御部124に送られる。多重分離回路(DM
X)125は、出力ポート部12の各出力ポート12a
〜12cを順に共通メモリ123と接続し、制御部14
から与えられる読み出しアドレスに従って、出力ポー
ト部12に送出すべきセルを共通メモリ123から読み
出す。
10cには、宛先の異なるセルが到着するが、それらの
セルは、多重化回路(MUX)122で多重化され共通
メモリ123に書き込まれる。同時に、セルの宛先とそ
のセルが書き込まれた共通メモリ123の書き込みアド
レスが制御部124に送られる。多重分離回路(DM
X)125は、出力ポート部12の各出力ポート12a
〜12cを順に共通メモリ123と接続し、制御部14
から与えられる読み出しアドレスに従って、出力ポー
ト部12に送出すべきセルを共通メモリ123から読み
出す。
【0004】ここで、図13に示す制御部124の構成
例にもとづいて、共通メモリ123の読み出し動作につ
いて説明する。制御部124には各出力ポート12a〜
12cに対応したFIFOメモリ131〜133が設け
られ、セルの書き込みアドレスは、そのセルの行き先
のポートに対応したFIFOメモリに書き込まれる。一
方、選択回路134は、多重分離回路125の出力ポー
ト接続動作と同期して、共通メモリ123に接続された
ポートに対応したFIFOメモリからアドレスを取り出
し、それを読み出しアドレスとして共通メモリ123
に供給する。
例にもとづいて、共通メモリ123の読み出し動作につ
いて説明する。制御部124には各出力ポート12a〜
12cに対応したFIFOメモリ131〜133が設け
られ、セルの書き込みアドレスは、そのセルの行き先
のポートに対応したFIFOメモリに書き込まれる。一
方、選択回路134は、多重分離回路125の出力ポー
ト接続動作と同期して、共通メモリ123に接続された
ポートに対応したFIFOメモリからアドレスを取り出
し、それを読み出しアドレスとして共通メモリ123
に供給する。
【0005】このように、共通バッファ構成によるAT
Mクロスコネクト回路は、セルそのものを時分割処理し
て単一の共通メモリに書き込むこととセルが書き込まれ
たメモリのアドレスを出力側のポート対応に配置するこ
ととでルーティング処理を進めている。ここで、アドレ
ス情報の大きさは高々2〜3バイトであり、セル長の5
3バイトに比べて非常に小さい。よって、入力ポート部
10に到着したセルを出力ポート毎に配置された専用の
メモリに収容する場合に比べて、多重処理による回路の
共用化と大群化効果による必要メモリの削減により、回
路規模を小さくすることができる。
Mクロスコネクト回路は、セルそのものを時分割処理し
て単一の共通メモリに書き込むこととセルが書き込まれ
たメモリのアドレスを出力側のポート対応に配置するこ
ととでルーティング処理を進めている。ここで、アドレ
ス情報の大きさは高々2〜3バイトであり、セル長の5
3バイトに比べて非常に小さい。よって、入力ポート部
10に到着したセルを出力ポート毎に配置された専用の
メモリに収容する場合に比べて、多重処理による回路の
共用化と大群化効果による必要メモリの削減により、回
路規模を小さくすることができる。
【0006】しかし、共通バッファ構成では共通メモリ
の動作速度が収容できる容量の上限を決め、並列展開の
上限である53バイト単位でセルを処理しても従来の技
術水準では最大容量が20Gb/s 程度に制限される。
の動作速度が収容できる容量の上限を決め、並列展開の
上限である53バイト単位でセルを処理しても従来の技
術水準では最大容量が20Gb/s 程度に制限される。
【0007】このような容量制限を回避してさらに大容
量化を図る回路の構成法として、図14〜図16にそれ
ぞれ示すATMクロスコネクト回路が提案されている。
図14に示すATMクロスコネクト回路は、図12に基
本構成として示された回路の共通メモリを全ての出力ポ
ートに対応して設置し並列バッファ構成を特徴としてい
る。このATMクロスコネクト回路において、各入力ポ
ート部101 〜103 から入力されたセルは、各多重化
回路1411 〜1413 で1本の高速信号に多重化さ
れ、出力ポート部121 〜123 に対応して設置されて
いる共通メモリ14211〜14213,14221〜142
23,14231〜14233のうちの各多重化回路1411
〜1413 に割り当てられているものに書き込まれる。
量化を図る回路の構成法として、図14〜図16にそれ
ぞれ示すATMクロスコネクト回路が提案されている。
図14に示すATMクロスコネクト回路は、図12に基
本構成として示された回路の共通メモリを全ての出力ポ
ートに対応して設置し並列バッファ構成を特徴としてい
る。このATMクロスコネクト回路において、各入力ポ
ート部101 〜103 から入力されたセルは、各多重化
回路1411 〜1413 で1本の高速信号に多重化さ
れ、出力ポート部121 〜123 に対応して設置されて
いる共通メモリ14211〜14213,14221〜142
23,14231〜14233のうちの各多重化回路1411
〜1413 に割り当てられているものに書き込まれる。
【0008】ここで、共通メモリは出力ポート部121
〜123 に対応して設置されているので、各出力ポート
部121 〜123 において、独立してセルを読み出すこ
とが可能になる。
〜123 に対応して設置されているので、各出力ポート
部121 〜123 において、独立してセルを読み出すこ
とが可能になる。
【0009】図15に示すATMクロスコネクト回路
は、共通メモリがマトリックス状に配置されたクロスポ
イントバッファ構成を特徴としている。この構成は、図
14に示したものと等価であり、両図において、同一符
号の共通メモリは同じ動作を行う。図14に示したもの
との相違は、回路分割の違いにある。すなわち、図14
に示した構成は、共通メモリを出力ポート部121 〜1
23 対応に集中配置するものであるが、図15に示す構
成は、クロスポイントに存在する個々の共通メモリを独
立させたものである。
は、共通メモリがマトリックス状に配置されたクロスポ
イントバッファ構成を特徴としている。この構成は、図
14に示したものと等価であり、両図において、同一符
号の共通メモリは同じ動作を行う。図14に示したもの
との相違は、回路分割の違いにある。すなわち、図14
に示した構成は、共通メモリを出力ポート部121 〜1
23 対応に集中配置するものであるが、図15に示す構
成は、クロスポイントに存在する個々の共通メモリを独
立させたものである。
【0010】図15に示すATMクロスコネクト回路に
おいても、共通メモリが出力ポート部121 〜123 に
対応して設置されているので、各出力ポート部121 〜
12 3 において、独立してセルを読み出すことが可能に
なる。従って、いずれの構成においても、入出力ポート
の増加に対して、共通メモリを追加することにより共通
メモリ動作速度が一定のままで対処でき、大容量化が可
能である。
おいても、共通メモリが出力ポート部121 〜123 に
対応して設置されているので、各出力ポート部121 〜
12 3 において、独立してセルを読み出すことが可能に
なる。従って、いずれの構成においても、入出力ポート
の増加に対して、共通メモリを追加することにより共通
メモリ動作速度が一定のままで対処でき、大容量化が可
能である。
【0011】しかし、これらの構成では、複数の共通メ
モリが並列にあるいはマトリックス状に配置されるの
で、配線数と回路規模がポート数の2乗に比例して大き
くなり、実際に実現可能な容量は、図12に示す基本構
成の場合に比べて数倍程度が限界である。
モリが並列にあるいはマトリックス状に配置されるの
で、配線数と回路規模がポート数の2乗に比例して大き
くなり、実際に実現可能な容量は、図12に示す基本構
成の場合に比べて数倍程度が限界である。
【0012】図14または図15に示された複数の共通
メモリ配置によるATMクロスコネクト回路が有する問
題点を解決するために、図16に示すATMクロスコネ
クト回路が提案されている。このATMクロスコネクト
回路は、各出力ポート部12対応に共通バッファが配置
され、それらと入力側とを空間スイッチ166で結合す
ることを特徴とする。ここで、共通バッファを出力バッ
ファ部163と呼ぶ。入力ポート部10の各入力ポート
に到着したセルは、各ヘッダチェック回路161に入力
する。ヘッダチェック回路161は、入力されたセルの
バッファ機能を有するが、さらにセルの宛先を解読し、
制御リンク168を介してその宛先に応じた出力ポート
番号をセル送出要求信号として共通制御部167に送出
する。共通制御部167は、セル転送に必要な制御デー
タ(空間スイッチ166のルーチング情報)を、制御リ
ンク168を介してヘッダチェック回路161に返送す
る。
メモリ配置によるATMクロスコネクト回路が有する問
題点を解決するために、図16に示すATMクロスコネ
クト回路が提案されている。このATMクロスコネクト
回路は、各出力ポート部12対応に共通バッファが配置
され、それらと入力側とを空間スイッチ166で結合す
ることを特徴とする。ここで、共通バッファを出力バッ
ファ部163と呼ぶ。入力ポート部10の各入力ポート
に到着したセルは、各ヘッダチェック回路161に入力
する。ヘッダチェック回路161は、入力されたセルの
バッファ機能を有するが、さらにセルの宛先を解読し、
制御リンク168を介してその宛先に応じた出力ポート
番号をセル送出要求信号として共通制御部167に送出
する。共通制御部167は、セル転送に必要な制御デー
タ(空間スイッチ166のルーチング情報)を、制御リ
ンク168を介してヘッダチェック回路161に返送す
る。
【0013】図17は、共通制御部167の構成例を示
すものであり、図において、171は、出力ポート番号
が示す出力ポートが属する出力バッファ部163を識別
するデコーダ、172は、出力バッファ部対応に設置さ
れその出力バッファ部宛のセル数を計数するカウンタで
ある。
すものであり、図において、171は、出力ポート番号
が示す出力ポートが属する出力バッファ部163を識別
するデコーダ、172は、出力バッファ部対応に設置さ
れその出力バッファ部宛のセル数を計数するカウンタで
ある。
【0014】共通制御部167において、セル送出要求
信号が受信されると、その信号が示す宛先に応じた出力
ポート番号に対応したカウンタの計数値が+1される。
そして、その計数値はヘッダチェック回路161に返送
されるが、返送された値は、そのセルに割り当てられた
出力バッファ部163の入力リンク部165における入
力リンクの番号を示す制御データである。よって、その
セルは、空間スイッチ166によって、制御データの示
す番号の入力リンクを経由して宛先に応じた出力ポート
が属する出力バッファ部163に、転送される。そし
て、出力バッファ部163において、図12に示した基
本構成における処理と同様の処理が行われる。
信号が受信されると、その信号が示す宛先に応じた出力
ポート番号に対応したカウンタの計数値が+1される。
そして、その計数値はヘッダチェック回路161に返送
されるが、返送された値は、そのセルに割り当てられた
出力バッファ部163の入力リンク部165における入
力リンクの番号を示す制御データである。よって、その
セルは、空間スイッチ166によって、制御データの示
す番号の入力リンクを経由して宛先に応じた出力ポート
が属する出力バッファ部163に、転送される。そし
て、出力バッファ部163において、図12に示した基
本構成における処理と同様の処理が行われる。
【0015】ここで、ある出力バッファ部163には、
同時に、入力リンク数と同数のセルを出力することがで
きる。よって、複数の入力ポートに、ある1つの出力バ
ッファ部163に転送されるべきセルが同時に到着して
も、それらの数が出力バッファ部163の入力リンク数
以下であれば、それらは全てその出力バッファ部163
に転送される。ただし、到着したセルの数が入力リンク
数を越えると、入力リンク数の値を越えるリンク番号が
割り当てられるセルが生ずることになり、その場合にそ
のセルは廃棄される。ただし、出力バッファ部163の
リンクサイズをある程度大きくするとセルの廃棄率は小
さくなることが知られているので、そのようにして入力
リンク部165におけるセルの競合を緩和することがで
きる。
同時に、入力リンク数と同数のセルを出力することがで
きる。よって、複数の入力ポートに、ある1つの出力バ
ッファ部163に転送されるべきセルが同時に到着して
も、それらの数が出力バッファ部163の入力リンク数
以下であれば、それらは全てその出力バッファ部163
に転送される。ただし、到着したセルの数が入力リンク
数を越えると、入力リンク数の値を越えるリンク番号が
割り当てられるセルが生ずることになり、その場合にそ
のセルは廃棄される。ただし、出力バッファ部163の
リンクサイズをある程度大きくするとセルの廃棄率は小
さくなることが知られているので、そのようにして入力
リンク部165におけるセルの競合を緩和することがで
きる。
【0016】
【発明が解決しようとする課題】図16に示す構成は、
出力バッファ部163以外に空間スイッチ166および
共通制御部167を必要とするが、共通メモリ14211
〜14233が並列にまたはマトリックス状に接続された
構成に比べると、空間スイッチ166および共通制御部
167ともに回路規模は小さい。また、出力バッファ部
163の回路規模はATMクロスコネクト回路のスイッ
チサイズに比例して増加するので、所定のスイッチサイ
ズを越える場合には、図12および図14に示す共通バ
ッファ構成のATMクロスコネクト回路に比べ、回路規
模を小さくすることができる。
出力バッファ部163以外に空間スイッチ166および
共通制御部167を必要とするが、共通メモリ14211
〜14233が並列にまたはマトリックス状に接続された
構成に比べると、空間スイッチ166および共通制御部
167ともに回路規模は小さい。また、出力バッファ部
163の回路規模はATMクロスコネクト回路のスイッ
チサイズに比例して増加するので、所定のスイッチサイ
ズを越える場合には、図12および図14に示す共通バ
ッファ構成のATMクロスコネクト回路に比べ、回路規
模を小さくすることができる。
【0017】しかし、図16に示す構成にあっても、以
下のような問題点がある。 (1) スイッチサイズが大きくなると、大規模な空間スイ
ッチ166が必要になる。空間スイッチ166はゲート
回路のみで構成できるので、回路構成は簡単である。し
かし、クロスバ型の空間スイッチ166の回路規模はポ
ート数の2乗のオーダで増大するために、ある程度以上
の大規模な空間スイッチ166の実現は困難である。ま
た、空間スイッチ166を用いたものは、要求される容
量が小さい場合であっても、拡張性を考慮すると最初か
ら大規模な空間スイッチ166が求められるので、シス
テム導入当初の経済性が問題になる。
下のような問題点がある。 (1) スイッチサイズが大きくなると、大規模な空間スイ
ッチ166が必要になる。空間スイッチ166はゲート
回路のみで構成できるので、回路構成は簡単である。し
かし、クロスバ型の空間スイッチ166の回路規模はポ
ート数の2乗のオーダで増大するために、ある程度以上
の大規模な空間スイッチ166の実現は困難である。ま
た、空間スイッチ166を用いたものは、要求される容
量が小さい場合であっても、拡張性を考慮すると最初か
ら大規模な空間スイッチ166が求められるので、シス
テム導入当初の経済性が問題になる。
【0018】(2) 出力バッファ部163へのセル転送に
先立って、ヘッダチェック回路161がセル送出要求信
号を共通制御部167に送出し共通制御部167から制
御データ受信する処理が必要である。この処理は1セル
時間内に実行されなければならないが、スイッチサイズ
が大きくなると、ヘッダチェック回路161と共通制御
部167との間の距離に起因する信号伝搬遅延時間が大
きくなり、処理時間が1セル時間を越えてしまう。
先立って、ヘッダチェック回路161がセル送出要求信
号を共通制御部167に送出し共通制御部167から制
御データ受信する処理が必要である。この処理は1セル
時間内に実行されなければならないが、スイッチサイズ
が大きくなると、ヘッダチェック回路161と共通制御
部167との間の距離に起因する信号伝搬遅延時間が大
きくなり、処理時間が1セル時間を越えてしまう。
【0019】(3) 到着した全てのセルの転送制御を共通
制御部167で集中的に実行するので、スイッチサイズ
が大きくなると共通制御部167に要求される処理能力
が増大する。すなわち、共通制御部167の処理能力で
スイッチサイズが規制される。
制御部167で集中的に実行するので、スイッチサイズ
が大きくなると共通制御部167に要求される処理能力
が増大する。すなわち、共通制御部167の処理能力で
スイッチサイズが規制される。
【0020】よって、本発明は、大容量のATMクロス
コネクト回路を簡易かつ経済的に実現することを目的と
し、併せて、空間スイッチを用いた構成において回路構
成がモジュール化されたものを提供することを目的とす
る。また、ある1つの出力モジュールにその入力リンク
数を越えるセルが配信されないように競合制御を行う際
に、効率の改善を図りうるもの、および、競合制御に必
要な処理部分がモジュール化されるとともに簡易かつ低
速の回路で実現しうるものを提供することをも目的とす
る。
コネクト回路を簡易かつ経済的に実現することを目的と
し、併せて、空間スイッチを用いた構成において回路構
成がモジュール化されたものを提供することを目的とす
る。また、ある1つの出力モジュールにその入力リンク
数を越えるセルが配信されないように競合制御を行う際
に、効率の改善を図りうるもの、および、競合制御に必
要な処理部分がモジュール化されるとともに簡易かつ低
速の回路で実現しうるものを提供することをも目的とす
る。
【0021】
【課題を解決するための手段】請求項1記載の発明に係
るATMクロスコネクト回路は、セルが到着する複数の
入力ポートおよびセルが出力される出力ポートがグルー
プ分けされたものであって、各グループにおける入力ポ
ートを収容しそれらの入力ポートに到着したセルを転送
情報に従って複数の出力リンクのいずれかに出力する各
入力モジュールと、各グループにおける出力ポートを収
容しいずれかの入力リンクに入力したセルを宛先情報に
従って収容されている出力ポートのいずれかに送出する
各出力モジュールとを備え、さらに、各入力モジュール
の出力リンクおよび各出力モジュールの入力リンクがグ
ループ分けされたものであって、各グループにおける出
力リンクと各グループにおける入力リンクとを接続しそ
れらの出力リンクに出力されたセルを転送情報に従って
いずれかの出力モジュールの入力リンクに送出する各空
間スイッチと、各入力モジュール対応に設けられ、入力
モジュールに到着したセルの宛先情報を含むセル送出要
求を出力するとともに、それらのセル送出要求に応じた
転送情報を得てその転送情報を入力モジュールに供給す
る各入力制御手段と、各入力制御手段からセル送出要求
を受け取り、出力モジュールに至るセル転送制御に用い
られる転送情報を各入力制御手段に返送する競合制御手
段とを備えたものである。
るATMクロスコネクト回路は、セルが到着する複数の
入力ポートおよびセルが出力される出力ポートがグルー
プ分けされたものであって、各グループにおける入力ポ
ートを収容しそれらの入力ポートに到着したセルを転送
情報に従って複数の出力リンクのいずれかに出力する各
入力モジュールと、各グループにおける出力ポートを収
容しいずれかの入力リンクに入力したセルを宛先情報に
従って収容されている出力ポートのいずれかに送出する
各出力モジュールとを備え、さらに、各入力モジュール
の出力リンクおよび各出力モジュールの入力リンクがグ
ループ分けされたものであって、各グループにおける出
力リンクと各グループにおける入力リンクとを接続しそ
れらの出力リンクに出力されたセルを転送情報に従って
いずれかの出力モジュールの入力リンクに送出する各空
間スイッチと、各入力モジュール対応に設けられ、入力
モジュールに到着したセルの宛先情報を含むセル送出要
求を出力するとともに、それらのセル送出要求に応じた
転送情報を得てその転送情報を入力モジュールに供給す
る各入力制御手段と、各入力制御手段からセル送出要求
を受け取り、出力モジュールに至るセル転送制御に用い
られる転送情報を各入力制御手段に返送する競合制御手
段とを備えたものである。
【0022】請求項2記載の発明に係るATMクロスコ
ネクト回路は、請求項1記載の発明に係るATMクロス
コネクト回路において、空間スイッチが、各入力モジュ
ールの出力リンクのそれぞれに対応して配置され転送情
報に応じた波長の光信号であって入力されたセルのデー
タで変調された光信号を送出する各波長可変光信号出力
手段と、各波長可変光信号出力手段が送出した光信号を
波長多重し、その多重光を分配する波長多重分配手段
と、各出力モジュールの入力リンクのそれぞれに対応し
て配置され、波長多重分配手段の出力信号から、対応す
る出力モジュール宛の光信号を選択的に受信する選択受
信手段とものである。
ネクト回路は、請求項1記載の発明に係るATMクロス
コネクト回路において、空間スイッチが、各入力モジュ
ールの出力リンクのそれぞれに対応して配置され転送情
報に応じた波長の光信号であって入力されたセルのデー
タで変調された光信号を送出する各波長可変光信号出力
手段と、各波長可変光信号出力手段が送出した光信号を
波長多重し、その多重光を分配する波長多重分配手段
と、各出力モジュールの入力リンクのそれぞれに対応し
て配置され、波長多重分配手段の出力信号から、対応す
る出力モジュール宛の光信号を選択的に受信する選択受
信手段とものである。
【0023】請求項3記載の発明に係るATMクロスコ
ネクト回路は、請求項1記載の発明に係るATMクロス
コネクト回路において、空間スイッチが、各入力モジュ
ールの出力リンクのそれぞれに対応して配置され固定波
長の光信号であって入力されたセルのデータで変調され
た光信号を送出する各固定波長光信号出力手段と、各固
定波長光信号出力手段が送出した光信号を転送情報に応
じてスイッチングする光スイッチング手段と、各出力モ
ジュールに対応して配置され光スイッチング手段によっ
て配信されたその出力モジュールに至る光信号を波長多
重する波長多重手段と、波長多重手段によって波長多重
され光信号を単一波長光信号に分離して出力する波長分
離手段とを備えたものである。
ネクト回路は、請求項1記載の発明に係るATMクロス
コネクト回路において、空間スイッチが、各入力モジュ
ールの出力リンクのそれぞれに対応して配置され固定波
長の光信号であって入力されたセルのデータで変調され
た光信号を送出する各固定波長光信号出力手段と、各固
定波長光信号出力手段が送出した光信号を転送情報に応
じてスイッチングする光スイッチング手段と、各出力モ
ジュールに対応して配置され光スイッチング手段によっ
て配信されたその出力モジュールに至る光信号を波長多
重する波長多重手段と、波長多重手段によって波長多重
され光信号を単一波長光信号に分離して出力する波長分
離手段とを備えたものである。
【0024】請求項4記載の発明に係るATMクロスコ
ネクト回路は、請求項1ないし請求項3記載の発明に係
るATMクロスコネクト回路において、各入力制御手段
が、入力モジュールから各空間スイッチに送出されるセ
ルの数をセル送出時間毎に管理する時間管理手段を備え
たものである。
ネクト回路は、請求項1ないし請求項3記載の発明に係
るATMクロスコネクト回路において、各入力制御手段
が、入力モジュールから各空間スイッチに送出されるセ
ルの数をセル送出時間毎に管理する時間管理手段を備え
たものである。
【0025】請求項5記載の発明に係るATMクロスコ
ネクト回路は、請求項1記載の発明に係るATMクロス
コネクト回路において、競合制御手段が、各出力モジュ
ールに対応して設けられ各入力モジュールから入力され
たセル送出要求の個数を計数するとともに積算値を保持
する競合制御エレメントと、それらの競合制御エレメン
トによって算出された計数値を転送情報として各入力モ
ジュールに返送する返送手段とを有するものである。
ネクト回路は、請求項1記載の発明に係るATMクロス
コネクト回路において、競合制御手段が、各出力モジュ
ールに対応して設けられ各入力モジュールから入力され
たセル送出要求の個数を計数するとともに積算値を保持
する競合制御エレメントと、それらの競合制御エレメン
トによって算出された計数値を転送情報として各入力モ
ジュールに返送する返送手段とを有するものである。
【0026】そして、請求項6記載の発明に係るATM
クロスコネクト回路は、請求項1記載の発明に係るAT
Mクロスコネクト回路において、各入力制御手段が、セ
ル送出要求を蓄積する第1の蓄積手段と、その第1の蓄
積手段から出力されたセル送出要求を複製して蓄積する
第2の蓄積手段と、送出されたセルに対応したセル送出
要求を第2の蓄積手段から削除するとともに、第2の蓄
積手段および第1の蓄積手段に蓄積されているセル送出
要求のいずれかを競合制御手段に出力する出力手段と備
えたものである。
クロスコネクト回路は、請求項1記載の発明に係るAT
Mクロスコネクト回路において、各入力制御手段が、セ
ル送出要求を蓄積する第1の蓄積手段と、その第1の蓄
積手段から出力されたセル送出要求を複製して蓄積する
第2の蓄積手段と、送出されたセルに対応したセル送出
要求を第2の蓄積手段から削除するとともに、第2の蓄
積手段および第1の蓄積手段に蓄積されているセル送出
要求のいずれかを競合制御手段に出力する出力手段と備
えたものである。
【0027】
【作用】請求項1記載の発明において、各入力モジュー
ルおよび各出力モジュールは、各グループ単位でセルの
ルーチングを行う小規模のATMスイッチ回路を構成す
る。そして、各入力モジュールと各出力モジュールとの
間が小規模の空間スイッチで結合されることにより、装
置全体が複数の小規模モジュールで構成され、回路規模
の増加を最小限に抑えうる。
ルおよび各出力モジュールは、各グループ単位でセルの
ルーチングを行う小規模のATMスイッチ回路を構成す
る。そして、各入力モジュールと各出力モジュールとの
間が小規模の空間スイッチで結合されることにより、装
置全体が複数の小規模モジュールで構成され、回路規模
の増加を最小限に抑えうる。
【0028】例えば、空間スイッチの規模をクロスポイ
ント数で評価すると、N入力×N入力の空間スイッチ回
路のクロスポイント数はN2 であるが、同じ入出力数の
空間スイッチ回路を(N/K)入力×(N/K)入力の
K個の空間スイッチで実現した場合には、クロスポイン
ト数は(N2 /K)となり、クロスポイント数は1/K
で済む。
ント数で評価すると、N入力×N入力の空間スイッチ回
路のクロスポイント数はN2 であるが、同じ入出力数の
空間スイッチ回路を(N/K)入力×(N/K)入力の
K個の空間スイッチで実現した場合には、クロスポイン
ト数は(N2 /K)となり、クロスポイント数は1/K
で済む。
【0029】請求項2記載の発明において、空間スイッ
チは波長多重技術で実現される。一般に、波長多重手段
等は小型受動部品で実現可能であり、空間スイッチを小
規模かつ低消費電力のものにする。
チは波長多重技術で実現される。一般に、波長多重手段
等は小型受動部品で実現可能であり、空間スイッチを小
規模かつ低消費電力のものにする。
【0030】請求項3記載の発明においても、空間スイ
ッチは波長多重技術で実現される。かつ、光スイッチン
グ手段や波長多重手段が分散配置され、そのような空間
スイッチの構成要素は、入力モジュールまたは出力モジ
ュールに分散設置することができる。すなわち、より少
ない種類のモジュールでATMクロスコネクト回路が実
現される。
ッチは波長多重技術で実現される。かつ、光スイッチン
グ手段や波長多重手段が分散配置され、そのような空間
スイッチの構成要素は、入力モジュールまたは出力モジ
ュールに分散設置することができる。すなわち、より少
ない種類のモジュールでATMクロスコネクト回路が実
現される。
【0031】請求項4記載の発明において、時間管理手
段は、到着したセルのうち現在のセル送出時間において
送出できないものを管理し、それらのセルについて以降
のセル送出時間において再度競合制御を実行するという
スループットの低下を防止する。
段は、到着したセルのうち現在のセル送出時間において
送出できないものを管理し、それらのセルについて以降
のセル送出時間において再度競合制御を実行するという
スループットの低下を防止する。
【0032】請求項5記載の発明においては、競合制御
エレメントが各出力モジュールに対応して設けられるの
で、競合制御手段もモジュール化される。また、入力し
たセルに対して、ある1つの出力モジュールにその入力
リンク数を越えるセルが配信されないように競合制御を
行う際に、各出力モジュールについて、その出力モジュ
ールに至るセル送出要求の数を積算するだけでセルの転
送に必要な転送情報を容易に得られるので、回路構成は
簡略化される。
エレメントが各出力モジュールに対応して設けられるの
で、競合制御手段もモジュール化される。また、入力し
たセルに対して、ある1つの出力モジュールにその入力
リンク数を越えるセルが配信されないように競合制御を
行う際に、各出力モジュールについて、その出力モジュ
ールに至るセル送出要求の数を積算するだけでセルの転
送に必要な転送情報を容易に得られるので、回路構成は
簡略化される。
【0033】そして、請求項6記載の発明において、第
2の蓄積手段は、第1の蓄積手段から出力されたセル送
出要求を複製して蓄積するので、競合制御手段の応答に
対応したセル送出要求は必ず第2の蓄積手段に保持され
ている。すなわち、応答待ちのセル送出要求は第2の蓄
積手段に転送されていることになり、出力手段は、後続
のセル送出要求を第1の蓄積手段から取り出して競合制
御手段に連続的に送出できる。
2の蓄積手段は、第1の蓄積手段から出力されたセル送
出要求を複製して蓄積するので、競合制御手段の応答に
対応したセル送出要求は必ず第2の蓄積手段に保持され
ている。すなわち、応答待ちのセル送出要求は第2の蓄
積手段に転送されていることになり、出力手段は、後続
のセル送出要求を第1の蓄積手段から取り出して競合制
御手段に連続的に送出できる。
【0034】
【実施例】図1は、本発明の一実施例によるATMクロ
スコネクト回路の構成を示す構成図である。この場合に
は、複数の入出力リンクを収容する共通バッファ構成の
小規模のATMスイッチ回路が入力側と出力側に複数設
置され、それらが複数の空間スイッチで結合されること
により、全体のスイッチサイズが拡張される。以下、入
力側に設置される小規模のATMスイッチ回路を有する
部分を入力バッファ部、出力側に設置される小規模のA
TMスイッチ回路を出力バッファ部と呼ぶ。
スコネクト回路の構成を示す構成図である。この場合に
は、複数の入出力リンクを収容する共通バッファ構成の
小規模のATMスイッチ回路が入力側と出力側に複数設
置され、それらが複数の空間スイッチで結合されること
により、全体のスイッチサイズが拡張される。以下、入
力側に設置される小規模のATMスイッチ回路を有する
部分を入力バッファ部、出力側に設置される小規模のA
TMスイッチ回路を出力バッファ部と呼ぶ。
【0035】図1において、入力ポート部10の各入力
ポートには、入力バッファ部11が接続される。また、
出力ポート部12の各出力ポートには、出力バッファ部
13が接続される。入力バッファ部11の出力リンク部
14における各出力リンクと出力バッファ部13の入力
リンク部14における各入力リンクとは、空間スイッチ
161 〜162 を介して結合される。そして、共通制御
部17は、各入力バッファ部11の制御部25と制御リ
ンク18により接続される。
ポートには、入力バッファ部11が接続される。また、
出力ポート部12の各出力ポートには、出力バッファ部
13が接続される。入力バッファ部11の出力リンク部
14における各出力リンクと出力バッファ部13の入力
リンク部14における各入力リンクとは、空間スイッチ
161 〜162 を介して結合される。そして、共通制御
部17は、各入力バッファ部11の制御部25と制御リ
ンク18により接続される。
【0036】よって、この場合には、特許請求の範囲に
記載された入力モジュールは入力バッファ部11のAT
Mスイッチ回路部分で実現され、出力モジュールは出力
バッファ部13で実現される。また、入力制御部は入力
バッファ部11の制御部25で、競合制御手段は共通制
御部17で実現される。
記載された入力モジュールは入力バッファ部11のAT
Mスイッチ回路部分で実現され、出力モジュールは出力
バッファ部13で実現される。また、入力制御部は入力
バッファ部11の制御部25で、競合制御手段は共通制
御部17で実現される。
【0037】このような構成において、入力ポート部1
0に到着したセルは、一旦入力バッファ部11に収容さ
れる。同時に、そのセルの宛先の出力ポート番号が、セ
ル送出要求信号として共通制御部17に送出される。ま
た、共通制御部17は、それに応じてそのセルを出力ポ
ート番号に対応する出力バッファ部13に転送するため
に必要となる制御データを返送する。
0に到着したセルは、一旦入力バッファ部11に収容さ
れる。同時に、そのセルの宛先の出力ポート番号が、セ
ル送出要求信号として共通制御部17に送出される。ま
た、共通制御部17は、それに応じてそのセルを出力ポ
ート番号に対応する出力バッファ部13に転送するため
に必要となる制御データを返送する。
【0038】ここで、各入力バッファ部11に収容され
る入力ポートの数および各出力バッファ部13に収容さ
れる出力ポートの数をそれぞれk、各入力バッファ部1
1の出力リンクの数および各出力バッファ部13の入力
リンクの数をそれぞれn、各入力バッファ部11から1
つの空間スイッチに至る出力リンクの数および1つの空
間スイッチから各出力バッファ部13に至る入力リンク
の数をそれぞれmとする。また、入力バッファ部11の
個数および出力バッファ部13の個数をgとする。する
と、ATMクロスコネクト回路全体のスイッチサイズは
k・g×k・g、1つの空間スイッチのスイッチサイズ
はm・g×m・g、空間スイッチの個数はn/mであ
る。
る入力ポートの数および各出力バッファ部13に収容さ
れる出力ポートの数をそれぞれk、各入力バッファ部1
1の出力リンクの数および各出力バッファ部13の入力
リンクの数をそれぞれn、各入力バッファ部11から1
つの空間スイッチに至る出力リンクの数および1つの空
間スイッチから各出力バッファ部13に至る入力リンク
の数をそれぞれmとする。また、入力バッファ部11の
個数および出力バッファ部13の個数をgとする。する
と、ATMクロスコネクト回路全体のスイッチサイズは
k・g×k・g、1つの空間スイッチのスイッチサイズ
はm・g×m・g、空間スイッチの個数はn/mであ
る。
【0039】次に、図2に示す入力バッファ部11の構
成例を参照して、到着したセルを転送する制御について
説明する。図2において、入力ポート部10の各入力ポ
ートに到着したセルは、多重化回路21で時分割多重さ
れる。その際、1セル毎に共通メモリ22の空きアドレ
スが書き込みアドレス発生回路22から供給され、セル
は共通メモリ22の空きアドレスに書き込まれる。同時
に、そのセルの宛先に応じた出力ポート番号と書き込
みアドレスが、宛先に応じた出力リンクに対応して設
置されたFIFO23に蓄積される。また、出力ポート
番号は、セル送出要求キュー28にも蓄積される。そ
して、セル送出要求キュー28から、出力ポート番号
がセル送出要求信号として共通制御部17に送出され
る。なお、セル送出要求キュー28の詳しい動作につい
ては後で述べる。
成例を参照して、到着したセルを転送する制御について
説明する。図2において、入力ポート部10の各入力ポ
ートに到着したセルは、多重化回路21で時分割多重さ
れる。その際、1セル毎に共通メモリ22の空きアドレ
スが書き込みアドレス発生回路22から供給され、セル
は共通メモリ22の空きアドレスに書き込まれる。同時
に、そのセルの宛先に応じた出力ポート番号と書き込
みアドレスが、宛先に応じた出力リンクに対応して設
置されたFIFO23に蓄積される。また、出力ポート
番号は、セル送出要求キュー28にも蓄積される。そ
して、セル送出要求キュー28から、出力ポート番号
がセル送出要求信号として共通制御部17に送出され
る。なお、セル送出要求キュー28の詳しい動作につい
ては後で述べる。
【0040】共通制御部17は、セル送出要求信号の応
答である制御データとして、宛先に応じた出力ポート
が属する出力バッファ部13の各入力リンクのうち空い
ている入力リンクの番号を返送する。その際、共通制御
部167において、各出力バッファ部13に対応したカ
ウンタが設けられているが、セル送出要求信号を受ける
と、その信号が示す宛先に応じた出力バッファ部13の
カウンタの計数値が+1される。そして、その計数値が
制御データとして返送される。なお、共通制御部17
の詳しい構成については後で述べる。
答である制御データとして、宛先に応じた出力ポート
が属する出力バッファ部13の各入力リンクのうち空い
ている入力リンクの番号を返送する。その際、共通制御
部167において、各出力バッファ部13に対応したカ
ウンタが設けられているが、セル送出要求信号を受ける
と、その信号が示す宛先に応じた出力バッファ部13の
カウンタの計数値が+1される。そして、その計数値が
制御データとして返送される。なお、共通制御部17
の詳しい構成については後で述べる。
【0041】制御データの値が出力バッファ部13の
入力リンク数nを越えている場合には、セルの転送は不
可能であるため、以下に述べる空間スイッチの経路探索
処理は実行されず、次の時刻で再度セル転送制御が実行
される。制御データの値が出力バッファ部13の入力
リンク数n以下であれば、以下の処理が実行される。
入力リンク数nを越えている場合には、セルの転送は不
可能であるため、以下に述べる空間スイッチの経路探索
処理は実行されず、次の時刻で再度セル転送制御が実行
される。制御データの値が出力バッファ部13の入力
リンク数n以下であれば、以下の処理が実行される。
【0042】すなわち、宛先の出力バッファ部13の入
力リンクが与えられれば、そのセルが送出されるべき空
間スイッチの番号とその空間スイッチの出力リンク番号
は、以下のように容易に導出される。
力リンクが与えられれば、そのセルが送出されるべき空
間スイッチの番号とその空間スイッチの出力リンク番号
は、以下のように容易に導出される。
【0043】このATMクロスコネクト回路全体におけ
る出力ポート番号を上から0,1,・・・,k・g−1
とする。また、各出力バッファ部13の番号を上から
0,1,・・・,g−1とし、各出力バッファ部13に
おける入力リンクの番号を上から0,1,・・・,n−
1とし、空間スイッチの番号を順に0,1,・・・,n
/(m−1)とする。そして、セルの宛先に応じた出力
ポート番号をdとし、共通制御部17によって割り当て
られた出力バッファ部13の入力リンク番号をj(0≦
J≦n−1)とする。すると、宛先の出力ポートが属す
る出力バッファ部13の番号Bi は、 Bi =INT〔d/k〕 で与えられる。ここで、INT〔x〕は、xを越えない
最大の整数を示す。
る出力ポート番号を上から0,1,・・・,k・g−1
とする。また、各出力バッファ部13の番号を上から
0,1,・・・,g−1とし、各出力バッファ部13に
おける入力リンクの番号を上から0,1,・・・,n−
1とし、空間スイッチの番号を順に0,1,・・・,n
/(m−1)とする。そして、セルの宛先に応じた出力
ポート番号をdとし、共通制御部17によって割り当て
られた出力バッファ部13の入力リンク番号をj(0≦
J≦n−1)とする。すると、宛先の出力ポートが属す
る出力バッファ部13の番号Bi は、 Bi =INT〔d/k〕 で与えられる。ここで、INT〔x〕は、xを越えない
最大の整数を示す。
【0044】また、割り当てられた出力バッファ部13
の入力リンク番号をjに対応する空間スイッチの番号s
は、 s=INT〔j/m〕 で与えられる。ここで、dおよびkが2のべき乗なら
ば、Bi はdを2進表示したベクトルの上位の部分ベク
トルとして容易に与えられる。また、jおよびmが2の
べき乗ならば、sはjを2進表示したベクトルの上位の
部分ベクトルとして容易に与えられる。
の入力リンク番号をjに対応する空間スイッチの番号s
は、 s=INT〔j/m〕 で与えられる。ここで、dおよびkが2のべき乗なら
ば、Bi はdを2進表示したベクトルの上位の部分ベク
トルとして容易に与えられる。また、jおよびmが2の
べき乗ならば、sはjを2進表示したベクトルの上位の
部分ベクトルとして容易に与えられる。
【0045】割り当てられた出力バッファ部13の入力
リンク番号をjに対応する空間スイッチの出力リンク番
号lは、 l=(m×Bi )+(j−m×s) で与えられる。ここで、m,Bi およびjが2のべき乗
ならば、lは、レジスタのシフト動作と加算処理によっ
て容易に得られる。
リンク番号をjに対応する空間スイッチの出力リンク番
号lは、 l=(m×Bi )+(j−m×s) で与えられる。ここで、m,Bi およびjが2のべき乗
ならば、lは、レジスタのシフト動作と加算処理によっ
て容易に得られる。
【0046】このように、宛先の出力ポート番号と出力
バッファ部13の入力リンク番号が与えられれば、容易
に空間スイッチの経路が導出される。さらに、入力バッ
ファ部11の制御部25は、接続される空間スイッチ1
61〜162 毎に送出すべきセルの個数を積算するレジ
スタ(アキュムレータ)を有し、共通制御部17から制
御データを受信する度にセルの送出個数を積算する。
積算の結果各空間スイッチ161 〜162 に送出するセ
ルの個数がm以下であれば、それらのセルを送出可能で
あるから、該当するセルが共通メモリ22から読み出さ
れる。すなわち、制御部25は、選択回路24に対し
て、FIFOメモリ23から該当するもののアドレスを
取り出しそれを読み出しアドレスとして共通メモリ22
に与えるように指示する。また、それに応じて共通メモ
リ22から読み出されたセルに空間スイッチの出力リン
ク番号を付加し、多重分離回路26に対して、入力リ
ンク部11の出力リンクのうちそのセルが送出されるべ
き空間スイッチへのリンクを選ぶよう指示する。
バッファ部13の入力リンク番号が与えられれば、容易
に空間スイッチの経路が導出される。さらに、入力バッ
ファ部11の制御部25は、接続される空間スイッチ1
61〜162 毎に送出すべきセルの個数を積算するレジ
スタ(アキュムレータ)を有し、共通制御部17から制
御データを受信する度にセルの送出個数を積算する。
積算の結果各空間スイッチ161 〜162 に送出するセ
ルの個数がm以下であれば、それらのセルを送出可能で
あるから、該当するセルが共通メモリ22から読み出さ
れる。すなわち、制御部25は、選択回路24に対し
て、FIFOメモリ23から該当するもののアドレスを
取り出しそれを読み出しアドレスとして共通メモリ22
に与えるように指示する。また、それに応じて共通メモ
リ22から読み出されたセルに空間スイッチの出力リン
ク番号を付加し、多重分離回路26に対して、入力リ
ンク部11の出力リンクのうちそのセルが送出されるべ
き空間スイッチへのリンクを選ぶよう指示する。
【0047】各空間スイッチ161 〜162 は、セルに
付加された出力リンク番号に従ってセルを該当する出
力バッファ部13に転送する。なお、空間スイッチ16
1 〜162 は、公知のクロスバ型やバッチャ−バンヤン
(Batcher-Banyan)型の空間スイッチな実現できる。
付加された出力リンク番号に従ってセルを該当する出
力バッファ部13に転送する。なお、空間スイッチ16
1 〜162 は、公知のクロスバ型やバッチャ−バンヤン
(Batcher-Banyan)型の空間スイッチな実現できる。
【0048】以上の処理の結果、入力したセルについて
のセル送出要求信号に応じて共通制御部17が返送した
制御データによって、入力バッファ部11は、そのセル
が送出可能かどうか判定できる。そして、送出可能であ
れば、そのセルは、指定された経路で出力バッファ部1
3に転送され、送出不可であれば、次の時刻で再度上述
した処理が行われる。
のセル送出要求信号に応じて共通制御部17が返送した
制御データによって、入力バッファ部11は、そのセル
が送出可能かどうか判定できる。そして、送出可能であ
れば、そのセルは、指定された経路で出力バッファ部1
3に転送され、送出不可であれば、次の時刻で再度上述
した処理が行われる。
【0049】上述のように、1つの出力バッファ部13
に同時に到着するセルの数は、n個以下に設定され、各
セルは、該当する出力バッファ部13に正しくルーチン
グされる。出力バッファ部13に到着したセルは、該当
する出力ポートに出力される必要があるが、出力バッフ
ァ部13を、例えば、図12に示す共通バッファ構成に
よるスイッチ回路で構成することにより、そのルーチン
グは実現される。
に同時に到着するセルの数は、n個以下に設定され、各
セルは、該当する出力バッファ部13に正しくルーチン
グされる。出力バッファ部13に到着したセルは、該当
する出力ポートに出力される必要があるが、出力バッフ
ァ部13を、例えば、図12に示す共通バッファ構成に
よるスイッチ回路で構成することにより、そのルーチン
グは実現される。
【0050】以上の動作説明は、入力バッファ部11が
共通制御部17から応答信号(制御データ)として該
当する出力バッファ部13の入力リンク番号のみを受け
取る場合についての説明である。以下、その場合の制御
方法を第1の制御法と呼ぶ。これに対して、共通制御部
17から該当する出力バッファ部13の入力リンク番号
とともに、セルの送出可能な時刻に関する情報を受け取
る制御方法が考えられる。以下、その制御方法を第2の
制御法と呼ぶ。
共通制御部17から応答信号(制御データ)として該
当する出力バッファ部13の入力リンク番号のみを受け
取る場合についての説明である。以下、その場合の制御
方法を第1の制御法と呼ぶ。これに対して、共通制御部
17から該当する出力バッファ部13の入力リンク番号
とともに、セルの送出可能な時刻に関する情報を受け取
る制御方法が考えられる。以下、その制御方法を第2の
制御法と呼ぶ。
【0051】第1の制御法によれば、制御データの値
が出力バッファ部13の入力リンク数nを越えている場
合には、そのセルはその時間では送出不可と判定されて
いた。よって、次のセル送出時間において、再度セル送
出要求信号を共通制御部17に出力する必要がある。こ
れはスループット低下の一因となる。これに対して、第
2の制御法では、制御データの値が出力バッファ部1
3の入力リンク数nを越えている場合には以下のような
処理を行う。
が出力バッファ部13の入力リンク数nを越えている場
合には、そのセルはその時間では送出不可と判定されて
いた。よって、次のセル送出時間において、再度セル送
出要求信号を共通制御部17に出力する必要がある。こ
れはスループット低下の一因となる。これに対して、第
2の制御法では、制御データの値が出力バッファ部1
3の入力リンク数nを越えている場合には以下のような
処理を行う。
【0052】第1の制御法においては、制御データの
値はセル送出要求数の積算値であったが、扱い方によっ
ては、制御データの値に送出時刻の情報を含ませるこ
とができる。すなわち、第1の制御法においては、共通
制御部17における各出力バッファ部13に対応した各
カウンタは、その値がセル送出時刻が更新される毎にリ
セットされるものであるが、この場合には、リセットさ
れない。
値はセル送出要求数の積算値であったが、扱い方によっ
ては、制御データの値に送出時刻の情報を含ませるこ
とができる。すなわち、第1の制御法においては、共通
制御部17における各出力バッファ部13に対応した各
カウンタは、その値がセル送出時刻が更新される毎にリ
セットされるものであるが、この場合には、リセットさ
れない。
【0053】例えば、時刻0において、制御部25は、
ある出力バッファ部13へのセル送出要求数がnを越
え、一部のセルについてはn+x(1≦x≦n−1)の
制御データを受け取ったとする。すると、制御部25
は、それらのセルについて次の時刻(時刻1)において
空間スイッチ161 〜162 に送出する処理を行う。要
求セルが多い場合には、2n+xの制御データを受け
取る場合がある。その場合には、それらのセルを時刻2
において送出する処理を行う。同様に、セル送出要求数
がIn+x(Iは自然数)の場合には、それらのセルを
時刻Iにおいて送出する。このように、第2の制御法
は、第1の制御法における制御データの時間の次元を
拡張したものである。
ある出力バッファ部13へのセル送出要求数がnを越
え、一部のセルについてはn+x(1≦x≦n−1)の
制御データを受け取ったとする。すると、制御部25
は、それらのセルについて次の時刻(時刻1)において
空間スイッチ161 〜162 に送出する処理を行う。要
求セルが多い場合には、2n+xの制御データを受け
取る場合がある。その場合には、それらのセルを時刻2
において送出する処理を行う。同様に、セル送出要求数
がIn+x(Iは自然数)の場合には、それらのセルを
時刻Iにおいて送出する。このように、第2の制御法
は、第1の制御法における制御データの時間の次元を
拡張したものである。
【0054】ある時刻において同時に送出しうるセルに
関しては、出力バッファ部13の入力リンク数nによる
制約とともに入力バッファ部11から1つの空間スイッ
チに至る出力リンクの数mによる制約があった。そこ
で、現在の時刻以外の時刻において送出されるセルに関
して、空間スイッチに至る出力リンク数についての管理
する他に、出力バッファ部についてその時刻とセル数を
管理する必要がある。そこで、図2に示す管理テーブル
27が活用される。管理テーブル27には、時刻に対応
しておよび各空間スイッチに対応して、その入力バッフ
ァ部11から送出されるセルのアドレスあるいはそのア
ドレスを間接的に指し示すポインタなどを記録するアド
レステーブルと、各時刻における各空間スイッチに送出
予定のセル数を記録する送出数管理テーブルとが含まれ
る。送出数管理テーブルの内容はアドレステーブルの参
照により求めることもできるので省略することも可能で
あるが、送出数管理テーブルの設置によりその参照処理
が不要になる。
関しては、出力バッファ部13の入力リンク数nによる
制約とともに入力バッファ部11から1つの空間スイッ
チに至る出力リンクの数mによる制約があった。そこ
で、現在の時刻以外の時刻において送出されるセルに関
して、空間スイッチに至る出力リンク数についての管理
する他に、出力バッファ部についてその時刻とセル数を
管理する必要がある。そこで、図2に示す管理テーブル
27が活用される。管理テーブル27には、時刻に対応
しておよび各空間スイッチに対応して、その入力バッフ
ァ部11から送出されるセルのアドレスあるいはそのア
ドレスを間接的に指し示すポインタなどを記録するアド
レステーブルと、各時刻における各空間スイッチに送出
予定のセル数を記録する送出数管理テーブルとが含まれ
る。送出数管理テーブルの内容はアドレステーブルの参
照により求めることもできるので省略することも可能で
あるが、送出数管理テーブルの設置によりその参照処理
が不要になる。
【0055】前述のように、制御部25は、セル送出要
求を共通制御部17に送出し、それに対する応答(制御
データ)を受信する。その応答にもとづいて、前述の
演算によりセル送出時刻と送出経路(空間スイッチの番
号とその出力リンク番号)とを得る。その入力バッファ
部11より指定時刻にセルが送出可能であるかどうか
は、該当する空間スイッチに対応する送出数管理テーブ
ルの内容を参照すれば即座に判定できる。
求を共通制御部17に送出し、それに対する応答(制御
データ)を受信する。その応答にもとづいて、前述の
演算によりセル送出時刻と送出経路(空間スイッチの番
号とその出力リンク番号)とを得る。その入力バッファ
部11より指定時刻にセルが送出可能であるかどうか
は、該当する空間スイッチに対応する送出数管理テーブ
ルの内容を参照すれば即座に判定できる。
【0056】すなわち、演算によって得られた空間スイ
ッチの指定された時刻における送出数管理テーブルの内
容がm−1以下であれば、制御部25は、そのセルを送
出可能と判断する。そして、送出数管理テーブルの内容
を+1するとともに、その空間スイッチに対応するアド
レステーブルの指定時刻にそのセルのアドレスを書き込
む。送出不可能な場合、すなわち、送出数管理テーブル
の内容がmに達している場合には、制御部25は、送出
数管理テーブルおよびアドレステーブルに対して何の処
理も行わない。そのセルについては、次の時刻に再度セ
ル送出要求が出される。
ッチの指定された時刻における送出数管理テーブルの内
容がm−1以下であれば、制御部25は、そのセルを送
出可能と判断する。そして、送出数管理テーブルの内容
を+1するとともに、その空間スイッチに対応するアド
レステーブルの指定時刻にそのセルのアドレスを書き込
む。送出不可能な場合、すなわち、送出数管理テーブル
の内容がmに達している場合には、制御部25は、送出
数管理テーブルおよびアドレステーブルに対して何の処
理も行わない。そのセルについては、次の時刻に再度セ
ル送出要求が出される。
【0057】制御部25は、セル送出時間毎にアドレス
テーブルを参照することによって送出すべきセルのアド
レス情報を得て、該当するセルをその入力バッファ部1
1から送出する制御を行う。この場合、アドレステーブ
ルの内容を各時刻に各空間スイッチに対して読み出され
る共通メモリ22のアドレスそのものとしてもよいが、
アドレステーブルの内容をどの出力バッファ部を選択す
るか示すポインタ値として、図2に示す出力バッファ部
対応に設けられているFIFO23からアドレスを得る
ようにしてもよい。
テーブルを参照することによって送出すべきセルのアド
レス情報を得て、該当するセルをその入力バッファ部1
1から送出する制御を行う。この場合、アドレステーブ
ルの内容を各時刻に各空間スイッチに対して読み出され
る共通メモリ22のアドレスそのものとしてもよいが、
アドレステーブルの内容をどの出力バッファ部を選択す
るか示すポインタ値として、図2に示す出力バッファ部
対応に設けられているFIFO23からアドレスを得る
ようにしてもよい。
【0058】上に説明したような入力バッファ部11の
動作は、指定された時刻に指定したアドレスのデータを
読み出すという従来の時間スイッチ(Tスイッチ)の動
作と同様である。だだし、ATMクロスコネクト回路の
場合には、セルの書き込みアドレスと読み出しアドレス
とがいずれもランダムになる。ATMスイッチ用に設計
されたこのような入力バッファ部の構成については、例
えば、文献(H.Obara,M.Sasagawa, I.Tokizawa, ”An
ATM Cross-Connect System for Broadband Transport N
etworks Based on Virtual Path Concept ”, Proceed
ing of the International Conference on Communicati
ons, Atlanta, Georgia, U.S.A, 1991年 4月, pp.839-8
43)にも詳述されている。
動作は、指定された時刻に指定したアドレスのデータを
読み出すという従来の時間スイッチ(Tスイッチ)の動
作と同様である。だだし、ATMクロスコネクト回路の
場合には、セルの書き込みアドレスと読み出しアドレス
とがいずれもランダムになる。ATMスイッチ用に設計
されたこのような入力バッファ部の構成については、例
えば、文献(H.Obara,M.Sasagawa, I.Tokizawa, ”An
ATM Cross-Connect System for Broadband Transport N
etworks Based on Virtual Path Concept ”, Proceed
ing of the International Conference on Communicati
ons, Atlanta, Georgia, U.S.A, 1991年 4月, pp.839-8
43)にも詳述されている。
【0059】各空間スイッチ161 〜162 は、第1の
制御法による場合と同様に、セルに付加された出力リン
ク番号に従ってセルを該当する出力バッファ部13に
転送する。この場合にも、1つの出力バッファ部13に
同時に到着するセルの数は、n個以下に設定され、各セ
ルは、該当する出力バッファ部13に正しくルーチング
される。そして、出力バッファ部13に到着したセル
は、該当する出力ポートに出力される。ただし、図1に
示す出力バッファ部13の入力リンク部15において、
上側の入力リンクに到着したセルが時間的に早く入力ポ
ート部10に到着したものであるから、セルの時間順序
を保存するためには、出力バッファ部13の入力リンク
部15の上側の入力リンクから順に処理する必要があ
る。
制御法による場合と同様に、セルに付加された出力リン
ク番号に従ってセルを該当する出力バッファ部13に
転送する。この場合にも、1つの出力バッファ部13に
同時に到着するセルの数は、n個以下に設定され、各セ
ルは、該当する出力バッファ部13に正しくルーチング
される。そして、出力バッファ部13に到着したセル
は、該当する出力ポートに出力される。ただし、図1に
示す出力バッファ部13の入力リンク部15において、
上側の入力リンクに到着したセルが時間的に早く入力ポ
ート部10に到着したものであるから、セルの時間順序
を保存するためには、出力バッファ部13の入力リンク
部15の上側の入力リンクから順に処理する必要があ
る。
【0060】以上のように、第2の制御法によれば、共
通制御部17における各出力バッファ部13に対応した
各カウンタをリセットしなくてよく単に積算動作を継続
すればよいという利点がある。また、セル割当情報(制
御データ)の時間の次元を拡張したものとなっている
ので、出力バッファ部13のサイズを等価的に大きくし
たことに相当し、大群化効果によりスイッチング効果が
改善される。
通制御部17における各出力バッファ部13に対応した
各カウンタをリセットしなくてよく単に積算動作を継続
すればよいという利点がある。また、セル割当情報(制
御データ)の時間の次元を拡張したものとなっている
ので、出力バッファ部13のサイズを等価的に大きくし
たことに相当し、大群化効果によりスイッチング効果が
改善される。
【0061】図3は、本発明の他の実施例によるATM
クロスコネクト回路の構成を示す構成図である。その論
理的な構成は、図1に示したものの構成と同じである
が、この場合には、空間スイッチとして公知の波長多重
光スイッチが用いられる。図において、311 〜3112
は各入力バッファ部10の各出力リンクにそれぞれ設け
られた発振波長がλ1 〜λ6 のうちの任意の波長にチュ
ーニングできるチューナブルレーザ、321 〜322 は
スターカプラ、331 ,332 ,335 ,336,33
9 ,3310はスターカプラ321 から各出力バッファ部
13の各入力リンクにいたる経路にそれぞれ設けられた
それぞれの選択波長の中心波長がλ1 ,λ 2 ,λ3 ,λ
4 ,λ5 ,λ6 のフィルタおよび光電変換回路を含む回
路(以下、フィルタの呼称で代表させる。)、333 ,
334 ,337 ,338 ,3311,3312はスターカプ
ラ322 から各出力バッファ部13の各入力リンクにい
たる経路にそれぞれ設けられたそれぞれの中心波長がλ
1 ,λ2 ,λ3 ,λ4 ,λ5,λ6 のフィルタである。
クロスコネクト回路の構成を示す構成図である。その論
理的な構成は、図1に示したものの構成と同じである
が、この場合には、空間スイッチとして公知の波長多重
光スイッチが用いられる。図において、311 〜3112
は各入力バッファ部10の各出力リンクにそれぞれ設け
られた発振波長がλ1 〜λ6 のうちの任意の波長にチュ
ーニングできるチューナブルレーザ、321 〜322 は
スターカプラ、331 ,332 ,335 ,336,33
9 ,3310はスターカプラ321 から各出力バッファ部
13の各入力リンクにいたる経路にそれぞれ設けられた
それぞれの選択波長の中心波長がλ1 ,λ 2 ,λ3 ,λ
4 ,λ5 ,λ6 のフィルタおよび光電変換回路を含む回
路(以下、フィルタの呼称で代表させる。)、333 ,
334 ,337 ,338 ,3311,3312はスターカプ
ラ322 から各出力バッファ部13の各入力リンクにい
たる経路にそれぞれ設けられたそれぞれの中心波長がλ
1 ,λ2 ,λ3 ,λ4 ,λ5,λ6 のフィルタである。
【0062】なお、この場合には、特許請求の範囲に記
載された波長可変光信号出力手段は、チューナブルレー
ザ311 〜3112および図示されていない光変調器で、
波長多重分配手段はスターカプラ321 〜322 で、選
択受信手段はフィルタ331〜3312で実現される。こ
こで、チューナブルレーザ311 ,312 ,315 ,3
16 ,319 ,3110、スターカプラ321 およびフィ
ルタ331 ,332 ,335 ,336 ,339,3310
は図1における空間スイッチ161 に相当し、チューナ
ブルレーザ31 3 ,314 ,317 ,318 ,3111,
3112、スターカプラ322 およびフィルタ333 ,3
34 ,337 ,338 ,3311,3312は図1における
空間スイッチ162 に相当する。
載された波長可変光信号出力手段は、チューナブルレー
ザ311 〜3112および図示されていない光変調器で、
波長多重分配手段はスターカプラ321 〜322 で、選
択受信手段はフィルタ331〜3312で実現される。こ
こで、チューナブルレーザ311 ,312 ,315 ,3
16 ,319 ,3110、スターカプラ321 およびフィ
ルタ331 ,332 ,335 ,336 ,339,3310
は図1における空間スイッチ161 に相当し、チューナ
ブルレーザ31 3 ,314 ,317 ,318 ,3111,
3112、スターカプラ322 およびフィルタ333 ,3
34 ,337 ,338 ,3311,3312は図1における
空間スイッチ162 に相当する。
【0063】この構成により、例えば、チューナブルレ
ーザ311 の発振波長をλ1 にチューニングすれば、そ
の出力光はフィルタ331 に接続される。また、λ4 に
チューニングすれば、その出力光はフィルタ336 に接
続される。よって、空間スイッチにおけるルーチングを
実現するために、各チューナブルレーザ311 〜31 12
は、共通制御部17が割り当てた出力バッファ部13の
入力リンクの番号に応じて制御部25が設定した空間ス
イッチの出力リンク番号に対応した発振波長で発振す
る。そして、光変調器(図示せず)がセルのデータ(2
値の場合には0または1)に応じてレーザの振幅や位相
を変調することにより、セルデータが転送される。
ーザ311 の発振波長をλ1 にチューニングすれば、そ
の出力光はフィルタ331 に接続される。また、λ4 に
チューニングすれば、その出力光はフィルタ336 に接
続される。よって、空間スイッチにおけるルーチングを
実現するために、各チューナブルレーザ311 〜31 12
は、共通制御部17が割り当てた出力バッファ部13の
入力リンクの番号に応じて制御部25が設定した空間ス
イッチの出力リンク番号に対応した発振波長で発振す
る。そして、光変調器(図示せず)がセルのデータ(2
値の場合には0または1)に応じてレーザの振幅や位相
を変調することにより、セルデータが転送される。
【0064】図1に示す構成によれば、空間スイッチに
おける接続制御に関するデータとして、共通メモリ22
から読み出されたセルに空間スイッチの出力リンク番号
を付加したり、あるいは、外部からデータが設定され
る必要があった。そして、各空間スイッチ161 〜16
2 がその接続制御に関するデータに従ってルーチング処
理を行う必要があった。しかし、図3に示す構成によれ
ば、各チューナブルレーザ311 〜3112の発振波長
を、設定された空間スイッチの出力リンク番号に対応し
た波長にチューニングするだけで空間スイッチにおける
ルーチングが実現できる。
おける接続制御に関するデータとして、共通メモリ22
から読み出されたセルに空間スイッチの出力リンク番号
を付加したり、あるいは、外部からデータが設定され
る必要があった。そして、各空間スイッチ161 〜16
2 がその接続制御に関するデータに従ってルーチング処
理を行う必要があった。しかし、図3に示す構成によれ
ば、各チューナブルレーザ311 〜3112の発振波長
を、設定された空間スイッチの出力リンク番号に対応し
た波長にチューニングするだけで空間スイッチにおける
ルーチングが実現できる。
【0065】スターカプラは小型の受動回路部品で実現
できるため、この場合には、空間スイッチは小規模かつ
低消費電力で実現される。また、複数の空間スイッチを
設置したこと、すなわち、スターカプラを複数個設置し
たことにより波長の重複使用が可能になり、各チューナ
ブルレーザ311 〜3112に要求される波長可変幅は小
さくてよい。
できるため、この場合には、空間スイッチは小規模かつ
低消費電力で実現される。また、複数の空間スイッチを
設置したこと、すなわち、スターカプラを複数個設置し
たことにより波長の重複使用が可能になり、各チューナ
ブルレーザ311 〜3112に要求される波長可変幅は小
さくてよい。
【0066】ところで、図3に示す構成では、チューナ
ブルレーザ311 〜3112の発振波長を高速に切り替え
る必要がある。そのために、駆動回路が複雑化したり大
規模化する点が問題となる場合がある。その問題を解決
した本発明のさらに他の実施例によるATMクロスコネ
クト回路の空間スイッチの構成を図4に示す。なお、図
4に示す構成は、論理的には、図1に示す構成における
空間スイッチの個数が入力バッファ部11および出力バ
ッファ部13の個数に等しい場合に対応している。図4
において、411 〜414 は発振波長がそれぞれλ1 ,
λ2 ,λ3 ,λ 4 の固定波長レーザ、415 〜418 も
発振波長がそれぞれλ1 ,λ2 ,λ3 ,λ4 の固定波長
レーザであり、419 〜4112も発振波長がそれぞれλ
1 ,λ2,λ3 ,λ4 の固定波長レーザである。また、
421 〜423 は多波長選択型の光スイッチ、43は各
光スイッチ421 〜423 と各光カプラ441 〜443
とを接続する各光ファイバを含む光ファイバ部、451
〜453 は波長多重分離回路、461 〜4612は光─電
気変換器である。
ブルレーザ311 〜3112の発振波長を高速に切り替え
る必要がある。そのために、駆動回路が複雑化したり大
規模化する点が問題となる場合がある。その問題を解決
した本発明のさらに他の実施例によるATMクロスコネ
クト回路の空間スイッチの構成を図4に示す。なお、図
4に示す構成は、論理的には、図1に示す構成における
空間スイッチの個数が入力バッファ部11および出力バ
ッファ部13の個数に等しい場合に対応している。図4
において、411 〜414 は発振波長がそれぞれλ1 ,
λ2 ,λ3 ,λ 4 の固定波長レーザ、415 〜418 も
発振波長がそれぞれλ1 ,λ2 ,λ3 ,λ4 の固定波長
レーザであり、419 〜4112も発振波長がそれぞれλ
1 ,λ2,λ3 ,λ4 の固定波長レーザである。また、
421 〜423 は多波長選択型の光スイッチ、43は各
光スイッチ421 〜423 と各光カプラ441 〜443
とを接続する各光ファイバを含む光ファイバ部、451
〜453 は波長多重分離回路、461 〜4612は光─電
気変換器である。
【0067】なお、この場合には、特許請求の範囲に記
載された固定波長光信号出力手段が、レーザ411 〜4
112および図示されていない光変調器で、光スイッチン
グ手段が多波長選択型の光スイッチ421 〜423 で、
波長多重手段が光カプラ44 1 〜443 で、波長分離手
段が波長多重分離回路451 〜453 で実現される。
載された固定波長光信号出力手段が、レーザ411 〜4
112および図示されていない光変調器で、光スイッチン
グ手段が多波長選択型の光スイッチ421 〜423 で、
波長多重手段が光カプラ44 1 〜443 で、波長分離手
段が波長多重分離回路451 〜453 で実現される。
【0068】ここで、光─電気変換器461 〜464 は
それぞれ波長がλ1 ,λ2 ,λ3 ,λ4 の光信号を受信
し、受信した信号を電気信号に変換する。また、光─電
気変換器465 〜468 もそれぞれ波長がλ1 ,λ2 ,
λ3 ,λ4 の光信号を受信し、受信した信号を電気信号
に変換し、光─電気変換器469 〜4612もそれぞれ波
長がλ1 ,λ2 ,λ3 ,λ4 の光信号を受信し、受信し
た信号を電気信号に変換する。
それぞれ波長がλ1 ,λ2 ,λ3 ,λ4 の光信号を受信
し、受信した信号を電気信号に変換する。また、光─電
気変換器465 〜468 もそれぞれ波長がλ1 ,λ2 ,
λ3 ,λ4 の光信号を受信し、受信した信号を電気信号
に変換し、光─電気変換器469 〜4612もそれぞれ波
長がλ1 ,λ2 ,λ3 ,λ4 の光信号を受信し、受信し
た信号を電気信号に変換する。
【0069】そして、空間スイッチの出力リンク番号が
λ1 ,λ2 ,λ3 ,λ4 の波長に対応付けられる。例え
ば、空間スイッチの出力リンク番号が1〜12であると
すると、1,5,9がλ1 に、2,6,10がλ2 に、
3,7,11がλ3 に、そして、4,8,12がλ4 に
対応付けられる。入力バッファ部11において扱われる
セルは、出力ポート番号とともに割当済の空間スイッ
チの出力リンク番号を含んでいるので、入力バッファ
部11は、送出すべきセルを、出力リンク部14におい
て、空間スイッチの出力リンク番号に対応した波長を
発振する固定波長レーザが位置する出力リンクに出力す
る。各光スイッチ421 〜423 は波長λ1 ,λ2 ,λ
3 ,λ4 の光信号を任意の光ファイバにスイッチングす
る機能を有する。従って、波長λ1 ,λ2 ,λ3 ,λ4
の光信号を全て1の光ファイバに送出することもある。
λ1 ,λ2 ,λ3 ,λ4 の波長に対応付けられる。例え
ば、空間スイッチの出力リンク番号が1〜12であると
すると、1,5,9がλ1 に、2,6,10がλ2 に、
3,7,11がλ3 に、そして、4,8,12がλ4 に
対応付けられる。入力バッファ部11において扱われる
セルは、出力ポート番号とともに割当済の空間スイッ
チの出力リンク番号を含んでいるので、入力バッファ
部11は、送出すべきセルを、出力リンク部14におい
て、空間スイッチの出力リンク番号に対応した波長を
発振する固定波長レーザが位置する出力リンクに出力す
る。各光スイッチ421 〜423 は波長λ1 ,λ2 ,λ
3 ,λ4 の光信号を任意の光ファイバにスイッチングす
る機能を有する。従って、波長λ1 ,λ2 ,λ3 ,λ4
の光信号を全て1の光ファイバに送出することもある。
【0070】光変調器(図示せず)によってセルのデー
タで変調された出力光は、光スイッチによって、出力ポ
ート番号が示す出力ポートを収容する出力バッファ部
13に至る光カプラに向けて、光ファイバ部43の該当
する光ファイバに送出される。各光カプラ441 〜44
3 に到達した光信号は、そこでカップリングされて各波
長多重分離回路451 〜453 に与えられる。そして、
多重光は、各波長多重分離回路451 〜453 で分離さ
れ、各光─電気変換器461 〜4612で各電気信号とな
る。
タで変調された出力光は、光スイッチによって、出力ポ
ート番号が示す出力ポートを収容する出力バッファ部
13に至る光カプラに向けて、光ファイバ部43の該当
する光ファイバに送出される。各光カプラ441 〜44
3 に到達した光信号は、そこでカップリングされて各波
長多重分離回路451 〜453 に与えられる。そして、
多重光は、各波長多重分離回路451 〜453 で分離さ
れ、各光─電気変換器461 〜4612で各電気信号とな
る。
【0071】ここで、波長選択型の光スイッチ421 〜
423 は、公知のAO(音響光学)スイッチを適用する
ことにより、単一の素子で実現できる。また、図5に示
すように、個別の光素子の組合せによって構成すること
もできる。図5において、511 〜514 はそれぞれ1
入力×s出力(sは正の整数)の光マルチプレクサ、5
2は光マルチプレクサ511 〜514 の出力リンク、5
31 〜533 は図4に示した光カプラ441 〜443 と
同様の光カプラである。この場合には、固定波長レーザ
411 〜414 が出力した光信号は、光マルチプレクサ
511 〜514によって宛先に対応する方路に振り分け
られる。そして、光カプラ531 〜53 4 は、同一の出
力バッファ部13に向かう光信号を合流させる。
423 は、公知のAO(音響光学)スイッチを適用する
ことにより、単一の素子で実現できる。また、図5に示
すように、個別の光素子の組合せによって構成すること
もできる。図5において、511 〜514 はそれぞれ1
入力×s出力(sは正の整数)の光マルチプレクサ、5
2は光マルチプレクサ511 〜514 の出力リンク、5
31 〜533 は図4に示した光カプラ441 〜443 と
同様の光カプラである。この場合には、固定波長レーザ
411 〜414 が出力した光信号は、光マルチプレクサ
511 〜514によって宛先に対応する方路に振り分け
られる。そして、光カプラ531 〜53 4 は、同一の出
力バッファ部13に向かう光信号を合流させる。
【0072】図4に示す構成は、レーザの発振波長が固
定でよく発振波長の切替えが不要なこと、多波長選択型
の光スイッチ421 〜423 を適用したこと、および光
カプラ441 〜443 を各出力バッファ部13対応に設
けたことが特徴である。
定でよく発振波長の切替えが不要なこと、多波長選択型
の光スイッチ421 〜423 を適用したこと、および光
カプラ441 〜443 を各出力バッファ部13対応に設
けたことが特徴である。
【0073】また、図4に示すように構成すると、光フ
ァイバ部43を除き、入力バッファ部11、固定波長レ
ーザ411 、光スイッチ421 、光カプラ441 および
光─電気変換器461 を1つの入出力モジュールとする
ことができ、図4に示す例では計3つの入出力モジュー
ルで実現することができる。よって、図1に示すような
独立した空間スイッチ161 〜162 を設置する必要は
ない。すなわち、回路モジュールの種類が少なくなり、
ATMクロスコネクト回路全体がモジュール化される。
また、モジュール間の配線数が少なく増設が容易にな
る。つまり、図1に示すような構成にあっては最初から
増設を見越して余裕をもって空間スイッチを設置する必
要があるが、図4に示す構成であれば、増設の際に必要
な回路モジュールを新たに用意しそれらの間を光ファイ
バ部43で接続するだけでよい。さらに、必要な入出力
モジュールを統合してATMクロスコネクト回路を全体
を単一モジュール化することもできる。
ァイバ部43を除き、入力バッファ部11、固定波長レ
ーザ411 、光スイッチ421 、光カプラ441 および
光─電気変換器461 を1つの入出力モジュールとする
ことができ、図4に示す例では計3つの入出力モジュー
ルで実現することができる。よって、図1に示すような
独立した空間スイッチ161 〜162 を設置する必要は
ない。すなわち、回路モジュールの種類が少なくなり、
ATMクロスコネクト回路全体がモジュール化される。
また、モジュール間の配線数が少なく増設が容易にな
る。つまり、図1に示すような構成にあっては最初から
増設を見越して余裕をもって空間スイッチを設置する必
要があるが、図4に示す構成であれば、増設の際に必要
な回路モジュールを新たに用意しそれらの間を光ファイ
バ部43で接続するだけでよい。さらに、必要な入出力
モジュールを統合してATMクロスコネクト回路を全体
を単一モジュール化することもできる。
【0074】ここで、共通制御部17の動作について詳
しく説明する。共通制御部17は、入力バッファ部11
から出力ポート番号をセル送出要求信号として受け取
ると、その出力ポートが属する出力バッファ部13の各
入力リンクのうち空いている入力リンクの番号を返送す
る制御を行うものであった。その制御は、例えば、図6
に示すような構成で実現される。
しく説明する。共通制御部17は、入力バッファ部11
から出力ポート番号をセル送出要求信号として受け取
ると、その出力ポートが属する出力バッファ部13の各
入力リンクのうち空いている入力リンクの番号を返送す
る制御を行うものであった。その制御は、例えば、図6
に示すような構成で実現される。
【0075】図6において、61〜63は各入力バッフ
ァ部11に対応して設けられている計数回路であり、対
応する入力バッファ部11に入力したセルについてのセ
ル要求を、そのセルの宛先の出力ポートが属する出力バ
ッファ部13対応に集計するものである。65〜67は
それぞれ各出力バッファ部13に対応して設けられてい
る競合制御回路であり、各入力バッファ部11に返送さ
れる制御データ(出力バッファ部13の入力リンク番
号)のもとになる値を発生するものである。また、64
は計数回路61〜63と競合制御エレメント65〜67
とをスター状に接続する結合リンクであり、20は、入
力バッファ部11との間の制御リンクである。
ァ部11に対応して設けられている計数回路であり、対
応する入力バッファ部11に入力したセルについてのセ
ル要求を、そのセルの宛先の出力ポートが属する出力バ
ッファ部13対応に集計するものである。65〜67は
それぞれ各出力バッファ部13に対応して設けられてい
る競合制御回路であり、各入力バッファ部11に返送さ
れる制御データ(出力バッファ部13の入力リンク番
号)のもとになる値を発生するものである。また、64
は計数回路61〜63と競合制御エレメント65〜67
とをスター状に接続する結合リンクであり、20は、入
力バッファ部11との間の制御リンクである。
【0076】各計数回路61〜63には、各出力バッフ
ァ部13に対応して計数処理エレメントが設けられる
が、図7は計数回路61の構成例を示したものである。
計数回路62〜63も図7に示したものと同一構成であ
る。計数回路61には、各出力バッファ部13に対応し
た計数処理エレメントが設けられるが、図7には、その
一部が示されている。すなわち、ある1つの出力バッフ
ァ部13に対応した計数処理エレメント74が示されて
いる。なお、その出力バッファ部13に競合制御エレメ
ント65が対応しているとする。
ァ部13に対応して計数処理エレメントが設けられる
が、図7は計数回路61の構成例を示したものである。
計数回路62〜63も図7に示したものと同一構成であ
る。計数回路61には、各出力バッファ部13に対応し
た計数処理エレメントが設けられるが、図7には、その
一部が示されている。すなわち、ある1つの出力バッフ
ァ部13に対応した計数処理エレメント74が示されて
いる。なお、その出力バッファ部13に競合制御エレメ
ント65が対応しているとする。
【0077】入力バッファ部11から送出されたセル送
出要求信号(セルの宛先の出力ポート番号を示す。)
は、計数回路61の内部バス70〜73に与えられ、全
ての計数処理エレメントに分配される。計数処理エレメ
ント74は、競合制御エレメント65に対応した出力バ
ッファ部13に収容されている出力ポートの出力ポート
番号に応じたセル送出要求のみの個数を計数する。例え
ば、内部バス70,73に該当するセル送出要求が現れ
たとする。すると、計数処理エレメント74は、競合制
御エレメント65に至るデータ出力パス80aにセル送
出要求数「2」を出力する。このような処理は、内部バ
ス70〜73をアドレス入力とし、データ出力パス80
aをデータ出力とするメモリ(ROM)で容易に実現さ
れる。もちろん、個別回路の組合せでも実現できる。
出要求信号(セルの宛先の出力ポート番号を示す。)
は、計数回路61の内部バス70〜73に与えられ、全
ての計数処理エレメントに分配される。計数処理エレメ
ント74は、競合制御エレメント65に対応した出力バ
ッファ部13に収容されている出力ポートの出力ポート
番号に応じたセル送出要求のみの個数を計数する。例え
ば、内部バス70,73に該当するセル送出要求が現れ
たとする。すると、計数処理エレメント74は、競合制
御エレメント65に至るデータ出力パス80aにセル送
出要求数「2」を出力する。このような処理は、内部バ
ス70〜73をアドレス入力とし、データ出力パス80
aをデータ出力とするメモリ(ROM)で容易に実現さ
れる。もちろん、個別回路の組合せでも実現できる。
【0078】図8は競合制御エレメント65の構成例を
示したものである。競合制御エレメント66〜67も図
8に示したものと同一構成である。図において、81〜
83は各計数回路61〜63の競合制御エレメント65
宛の各データ出力パスが結合リンク64を通ってきたも
のであるデータ入力パス、85〜87は各計数回路61
〜63に至るデータ出力パス、89は最後に割り当てら
れた送出制御情報(制御データ)を保持するレジス
タ、84はレジスタ89からメモリ90に至るパス、8
8はメモリ90からレジスタ89に至るパスである。こ
の場合にも、各データ入力パス81〜83およびパス8
4をアドレス入力とし、データ出力パス85〜87およ
びパス89をデータ出力とするメモリ90で、競合制御
エレメントが実現されている。
示したものである。競合制御エレメント66〜67も図
8に示したものと同一構成である。図において、81〜
83は各計数回路61〜63の競合制御エレメント65
宛の各データ出力パスが結合リンク64を通ってきたも
のであるデータ入力パス、85〜87は各計数回路61
〜63に至るデータ出力パス、89は最後に割り当てら
れた送出制御情報(制御データ)を保持するレジス
タ、84はレジスタ89からメモリ90に至るパス、8
8はメモリ90からレジスタ89に至るパスである。こ
の場合にも、各データ入力パス81〜83およびパス8
4をアドレス入力とし、データ出力パス85〜87およ
びパス89をデータ出力とするメモリ90で、競合制御
エレメントが実現されている。
【0079】メモリ90は、各計数回路61〜63が出
力したセル送出要求数に応じて送出制御情報のベース値
を出力する。例えば、レジスタ89に「T」という値が
保持され、データ入力パス82に「3」、データ入力パ
ス83に「2」のセル送出要求数が現れたとする。それ
らの入力に応じて、メモリ90は、データ出力パス86
に「T」、データ出力パス87に「T+3」、パス88
に「T+5」を出力する。「T+5」は、次の処理のた
めに、レジスタ89に保持される。なお、ある出力バッ
ファ部13についてセル送出要求がない状態が続いた場
合、レジスタ89の値は更新される必要があるが、レジ
スタ内容を書き換えることにより容易に実現される。
力したセル送出要求数に応じて送出制御情報のベース値
を出力する。例えば、レジスタ89に「T」という値が
保持され、データ入力パス82に「3」、データ入力パ
ス83に「2」のセル送出要求数が現れたとする。それ
らの入力に応じて、メモリ90は、データ出力パス86
に「T」、データ出力パス87に「T+3」、パス88
に「T+5」を出力する。「T+5」は、次の処理のた
めに、レジスタ89に保持される。なお、ある出力バッ
ファ部13についてセル送出要求がない状態が続いた場
合、レジスタ89の値は更新される必要があるが、レジ
スタ内容を書き換えることにより容易に実現される。
【0080】各計数回路61〜63は、競合制御エレメ
ント65〜67から送出制御情報のベース値を結合リン
ク64を介して受け取ると、送出制御情報を入力バッフ
ァ部11に返送する。例えば、図7において、計数回路
61は、競合制御エレメント65から結合リンク64を
介したデータ入力パス80bによって、送出制御情報の
ベース値として「S」を受け取ったとする。上述のよう
に、内部バス70,73に該当するセル送出要求が現れ
ていたのであるから、メモリ80は、データ入力パス8
0bをもアドレス入力として、出力76に「S」、出力
79に「S+1」を出力する。それらの出力は、各3ス
テートゲート75を介して内部出力バスに出力され、さ
らに、入力バッファ部11に返送される。よって、入力
バッファ部11は、制御データによって、出力ポート
番号「S」および「S+1」が通知されたことになる。
なお、3ステートゲート75は、その競合制御エレメン
ト65が送出制御情報を出力していないときに、競合制
御エレメント65を内部出力バスから切り離すためのも
のである。以上のことから、この場合には、特許請求の
範囲に記載された演算手段はメモリ80で実現され、返
送手段は計数回路61〜63の一部で実現されているこ
とになる。共通制御部17は、図9に示すように構成す
ることもできる。図9において、91〜93はそれぞれ
選択回路、94〜96はそれぞれ選択回路91〜93の
1つに接続され、入力バッファ部11からのセル送出要
求信号および入力バッファ部11への送出制御情報が多
重化されて通過するバス、97〜99はそれぞれ各出力
バッファ部13に対応して設けられている競合制御エレ
メントである。
ント65〜67から送出制御情報のベース値を結合リン
ク64を介して受け取ると、送出制御情報を入力バッフ
ァ部11に返送する。例えば、図7において、計数回路
61は、競合制御エレメント65から結合リンク64を
介したデータ入力パス80bによって、送出制御情報の
ベース値として「S」を受け取ったとする。上述のよう
に、内部バス70,73に該当するセル送出要求が現れ
ていたのであるから、メモリ80は、データ入力パス8
0bをもアドレス入力として、出力76に「S」、出力
79に「S+1」を出力する。それらの出力は、各3ス
テートゲート75を介して内部出力バスに出力され、さ
らに、入力バッファ部11に返送される。よって、入力
バッファ部11は、制御データによって、出力ポート
番号「S」および「S+1」が通知されたことになる。
なお、3ステートゲート75は、その競合制御エレメン
ト65が送出制御情報を出力していないときに、競合制
御エレメント65を内部出力バスから切り離すためのも
のである。以上のことから、この場合には、特許請求の
範囲に記載された演算手段はメモリ80で実現され、返
送手段は計数回路61〜63の一部で実現されているこ
とになる。共通制御部17は、図9に示すように構成す
ることもできる。図9において、91〜93はそれぞれ
選択回路、94〜96はそれぞれ選択回路91〜93の
1つに接続され、入力バッファ部11からのセル送出要
求信号および入力バッファ部11への送出制御情報が多
重化されて通過するバス、97〜99はそれぞれ各出力
バッファ部13に対応して設けられている競合制御エレ
メントである。
【0081】制御リンク20を通ったセル送出要求信号
は、各選択回路91〜93に入力する。各選択回路91
〜93は、セル送出要求信号を多重化して各バス94〜
96に送出する。競合制御エレメント97〜99は、バ
ス94〜96上のセル送出要求信号をモニタし、自エレ
メント宛の要求を検出するとその要求を積算する。そし
て、各要求に対する送出制御情報を作成しバス94〜9
6に出力する。各選択回路91〜93は、バス上の送出
制御情報を入力バッファ部11に返送する。
は、各選択回路91〜93に入力する。各選択回路91
〜93は、セル送出要求信号を多重化して各バス94〜
96に送出する。競合制御エレメント97〜99は、バ
ス94〜96上のセル送出要求信号をモニタし、自エレ
メント宛の要求を検出するとその要求を積算する。そし
て、各要求に対する送出制御情報を作成しバス94〜9
6に出力する。各選択回路91〜93は、バス上の送出
制御情報を入力バッファ部11に返送する。
【0082】図10は競合制御エレメント97の構成例
を示したものである。競合制御エレメント98〜99も
図10に示したものと同一構成である。図において、1
00〜102は各バス94〜96に対応して設けられて
いる比較回路であり、バス94〜96において自エレメ
ント宛の要求を検出すると「1」を出力する。そうでな
ければ、「0」を出力する。109は図8におけるメモ
リ90と同様のメモリであり、アドレス信号103〜1
05,111の状態に応じてデータ出力106〜10
8,112を出力するものである。データ出力106〜
108はバス94〜96に出力される送出制御情報であ
り、データ出力112は次の処理のためにレジスタ11
0に保持される累積セル送出要求数である。
を示したものである。競合制御エレメント98〜99も
図10に示したものと同一構成である。図において、1
00〜102は各バス94〜96に対応して設けられて
いる比較回路であり、バス94〜96において自エレメ
ント宛の要求を検出すると「1」を出力する。そうでな
ければ、「0」を出力する。109は図8におけるメモ
リ90と同様のメモリであり、アドレス信号103〜1
05,111の状態に応じてデータ出力106〜10
8,112を出力するものである。データ出力106〜
108はバス94〜96に出力される送出制御情報であ
り、データ出力112は次の処理のためにレジスタ11
0に保持される累積セル送出要求数である。
【0083】例えば、レジスタ110に「T」という値
が保持され、2つのバス94,95に同時にセル送出要
求があったとする。それらの要求は比較回路100また
は比較回路101で検出され、アドレス信号103,1
04が「1」になる。それらのアドレス信号103,1
04は、レジスタ110からのアドレス信号に現れる
「T」とともにメモリ109に与えられる。メモリ10
9は、それらのアドレス信号に応じて、データ出力10
6に「T」を出力しデータ出力107に「T+1」を出
力する。また、メモリ109は、さらに、その次の値
「T+2」を累積セル送出要求数として出力するように
その内容が設定されているので、データ出力112に
「T+2」を出力する。この値は、次の処理のためにレ
ジスタ110に保持される。以上のことから、この場合
には、特許請求の範囲に記載された返送手段は選択回路
91〜93の一部で実現されていることになる。
が保持され、2つのバス94,95に同時にセル送出要
求があったとする。それらの要求は比較回路100また
は比較回路101で検出され、アドレス信号103,1
04が「1」になる。それらのアドレス信号103,1
04は、レジスタ110からのアドレス信号に現れる
「T」とともにメモリ109に与えられる。メモリ10
9は、それらのアドレス信号に応じて、データ出力10
6に「T」を出力しデータ出力107に「T+1」を出
力する。また、メモリ109は、さらに、その次の値
「T+2」を累積セル送出要求数として出力するように
その内容が設定されているので、データ出力112に
「T+2」を出力する。この値は、次の処理のためにレ
ジスタ110に保持される。以上のことから、この場合
には、特許請求の範囲に記載された返送手段は選択回路
91〜93の一部で実現されていることになる。
【0084】共通制御部17は、図6または図9に示す
構成とすることができるが、図6に示す構成によれば、
共通制御部17はモジュール化され、また、全ての回路
が1セル時間単位で動作するので、スイッチ規模が大き
くなっても処理時間は大きくならない。図9に示す構成
によっても、共通制御部17はモジュール化される。こ
の場合、図6に示す構成に比べて処理時間は大きくなる
が、図17に示す従来の構成に比べれば処理時間は小さ
くなっている。
構成とすることができるが、図6に示す構成によれば、
共通制御部17はモジュール化され、また、全ての回路
が1セル時間単位で動作するので、スイッチ規模が大き
くなっても処理時間は大きくならない。図9に示す構成
によっても、共通制御部17はモジュール化される。こ
の場合、図6に示す構成に比べて処理時間は大きくなる
が、図17に示す従来の構成に比べれば処理時間は小さ
くなっている。
【0085】図11はセル入力バッファ部11の送出要
求キュー28の構成例を示したものである。図におい
て、11aは到着したセルの宛先に応じた出力ポート番
号を示している。また、11bは出力ポート番号を蓄積
する第1のFIFO、11cは共通制御部17に送出さ
れたセル送出要求信号(出力ポート番号を示してい
る。)を再度収容する第2のFIFO、11dはセル送
出要求信号として第1のFIFO11bと第2のFIF
O11cとのいずれかの出力を選択するセレクタ回路で
ある。
求キュー28の構成例を示したものである。図におい
て、11aは到着したセルの宛先に応じた出力ポート番
号を示している。また、11bは出力ポート番号を蓄積
する第1のFIFO、11cは共通制御部17に送出さ
れたセル送出要求信号(出力ポート番号を示してい
る。)を再度収容する第2のFIFO、11dはセル送
出要求信号として第1のFIFO11bと第2のFIF
O11cとのいずれかの出力を選択するセレクタ回路で
ある。
【0086】この場合には、特許請求の範囲に記載され
た第1の蓄積手段は第1のFIFO11bで実現され、
第2の蓄積手段は第2のFIFO11cで実現されてい
る。また、出力手段はセレクタ回路11dで実現されて
いる。
た第1の蓄積手段は第1のFIFO11bで実現され、
第2の蓄積手段は第2のFIFO11cで実現されてい
る。また、出力手段はセレクタ回路11dで実現されて
いる。
【0087】このような構成によれば、セル送出要求信
号送出後、1セル送出時間以上遅れて共通制御部17か
ら応答(送出制御情報)が返送されるような場合であっ
ても、それを待たずに次のセル送出要求信号を連続的に
送出できる。応答を受信した場合に、それは第2のFI
FO11cの先頭の出力ポート番号に対応したセルにつ
いてのものであり、そのセルが送出可能であれば、第2
のFIFO11cの先頭のデータは除去される。なお、
セルが送出可能か否かの判定の制御については既に述べ
た。そのセルが送出不可能であれば、セレクタ回路11
dは、次のセル送出時間で、第2のFIFO11cの先
頭の出力ポート番号をセル送出要求信号として共通制御
部17に送出する。この場合も、送出されたセル送出要
求信号は第2のFIFO11cに再度収容される。
号送出後、1セル送出時間以上遅れて共通制御部17か
ら応答(送出制御情報)が返送されるような場合であっ
ても、それを待たずに次のセル送出要求信号を連続的に
送出できる。応答を受信した場合に、それは第2のFI
FO11cの先頭の出力ポート番号に対応したセルにつ
いてのものであり、そのセルが送出可能であれば、第2
のFIFO11cの先頭のデータは除去される。なお、
セルが送出可能か否かの判定の制御については既に述べ
た。そのセルが送出不可能であれば、セレクタ回路11
dは、次のセル送出時間で、第2のFIFO11cの先
頭の出力ポート番号をセル送出要求信号として共通制御
部17に送出する。この場合も、送出されたセル送出要
求信号は第2のFIFO11cに再度収容される。
【0088】このように、セル送出要求キュー28の構
成を2つのFIFOを持つ構成としたので、応答時間が
1セル送出時間以上であっても、入力バッファ部11
は、連続的(パイプライン的)に処理を行える。また、
処理待ちキューをFIFOで構成できるので、回路構成
は簡単である。なお、第2のFIFO11cの深さは応
答の遅れ時間に相当するものでよく小さくてよい。
成を2つのFIFOを持つ構成としたので、応答時間が
1セル送出時間以上であっても、入力バッファ部11
は、連続的(パイプライン的)に処理を行える。また、
処理待ちキューをFIFOで構成できるので、回路構成
は簡単である。なお、第2のFIFO11cの深さは応
答の遅れ時間に相当するものでよく小さくてよい。
【0089】
【発明の効果】以上説明したように、請求項1記載の発
明によれば、ATMクロスコネクト回路が、複数の小規
模の入出力モジュールと複数の小規模の空間スイッチと
の組み合わせによって構成されるので、大規模なATM
クロスコネクト回路をモジュール化されているものとし
て得ることができ、かつ、全体の回路規模を小さくでき
るという効果がある。
明によれば、ATMクロスコネクト回路が、複数の小規
模の入出力モジュールと複数の小規模の空間スイッチと
の組み合わせによって構成されるので、大規模なATM
クロスコネクト回路をモジュール化されているものとし
て得ることができ、かつ、全体の回路規模を小さくでき
るという効果がある。
【0090】請求項2記載の発明によれば、ATMクロ
スコネクト回路における空間スイッチが、波長多重技術
によって実現されるので、空間スイッチにおけるルーチ
ング処理を分散処理で実現できる効果がある。また、波
長多重分配手段は一般に小型の受動回路部品で実現でき
るので、空間スイッチを小規模かつ低消費電力で実現で
きる。
スコネクト回路における空間スイッチが、波長多重技術
によって実現されるので、空間スイッチにおけるルーチ
ング処理を分散処理で実現できる効果がある。また、波
長多重分配手段は一般に小型の受動回路部品で実現でき
るので、空間スイッチを小規模かつ低消費電力で実現で
きる。
【0091】請求項3記載の発明によれば、ATMクロ
スコネクト回路における空間スイッチが、波長多重技術
によって実現され、かつ、かつ、光スイッチング手段や
波長多重手段が分散配置されるので、空間スイッチを入
力モジュールまたは出力モジュールに分散設置すること
ができる効果がある。すなわち、より少ない種類のモジ
ュールでATMクロスコネクト回路が実現され、モジュ
ール間の配線数も減らすことができる。さらには、回路
全体を単一のモジュールで構成することもでき、モジュ
ールの追加接続によって、既存の回路部分が動作状態の
ままで容易に増設を行うことができる。
スコネクト回路における空間スイッチが、波長多重技術
によって実現され、かつ、かつ、光スイッチング手段や
波長多重手段が分散配置されるので、空間スイッチを入
力モジュールまたは出力モジュールに分散設置すること
ができる効果がある。すなわち、より少ない種類のモジ
ュールでATMクロスコネクト回路が実現され、モジュ
ール間の配線数も減らすことができる。さらには、回路
全体を単一のモジュールで構成することもでき、モジュ
ールの追加接続によって、既存の回路部分が動作状態の
ままで容易に増設を行うことができる。
【0092】請求項4記載の発明によれば、ATMクロ
スコネクト回路における入力制御手段が、入力モジュー
ルから各空間スイッチに送出されるセルの数をセル送出
時間毎に管理する時間管理手段を有する構成であるの
で、時間次元での大群化効果によってスイッチ効率が改
善される効果がある。また、ATMクロスコネクト回路
における競合制御動作を時間次元でパイプライン化で
き、入力制御手段の処理能力は改善される。
スコネクト回路における入力制御手段が、入力モジュー
ルから各空間スイッチに送出されるセルの数をセル送出
時間毎に管理する時間管理手段を有する構成であるの
で、時間次元での大群化効果によってスイッチ効率が改
善される効果がある。また、ATMクロスコネクト回路
における競合制御動作を時間次元でパイプライン化で
き、入力制御手段の処理能力は改善される。
【0093】請求項5記載の発明によれば、ATMクロ
スコネクト回路における競合制御手段が、各出力モジュ
ールに対応して設けられた競合制御エレメントが競合制
御を分散処理する構成としたので、競合制御手段のモジ
ュール化が図られ、処理能力の改善と増設の容易化が実
現される。
スコネクト回路における競合制御手段が、各出力モジュ
ールに対応して設けられた競合制御エレメントが競合制
御を分散処理する構成としたので、競合制御手段のモジ
ュール化が図られ、処理能力の改善と増設の容易化が実
現される。
【0094】そして、請求項6記載の発明によれば、A
TMクロスコネクト回路における入力制御手段が、2つ
の蓄積手段を有する構成としたので、あるセル送出要求
に対する応答が得られる前に後続のセル送出要求を競合
制御手段に送出でき、あるセル送出要求の送出とそれに
対する応答の受信との間の時間が1セル時間を越えて
も、その影響を回避しうる効果がある。
TMクロスコネクト回路における入力制御手段が、2つ
の蓄積手段を有する構成としたので、あるセル送出要求
に対する応答が得られる前に後続のセル送出要求を競合
制御手段に送出でき、あるセル送出要求の送出とそれに
対する応答の受信との間の時間が1セル時間を越えて
も、その影響を回避しうる効果がある。
【図1】本発明の一実施例によるATMクロスコネクト
回路の構成を示す構成図である。
回路の構成を示す構成図である。
【図2】入力バッファ部の構成を示す構成図である。
【図3】本発明の他の実施例によるATMクロスコネク
ト回路の構成を示す構成図である。
ト回路の構成を示す構成図である。
【図4】空間スイッチの一構成例を示す構成図である。
【図5】空間スイッチの他の構成例を示す構成図であ
る。
る。
【図6】共通制御部の一構成例を示す構成図である。
【図7】図6における計数回路の構成例を示す構成図で
ある。
ある。
【図8】図6における競合制御回路の構成例を示す構成
図である。
図である。
【図9】共通制御部の他の構成例を示す構成図である。
【図10】図9における競合制御エレメントの構成例を
示す構成図である。
示す構成図である。
【図11】セル送出要求キューの構成例を示す構成図で
ある。
ある。
【図12】従来のATMクロスコネクト回路の基本構成
を示す構成図である。
を示す構成図である。
【図13】図12における制御部の構成を示す構成図で
ある。
ある。
【図14】大容量化に適した従来のATMクロスコネク
ト回路の構成を示す構成図である。
ト回路の構成を示す構成図である。
【図15】大容量化に適した従来のATMクロスコネク
ト回路の他の構成を示す構成図である。
ト回路の他の構成を示す構成図である。
【図16】大容量化に適した従来のATMクロスコネク
ト回路のさらに他の構成を示す構成図である。
ト回路のさらに他の構成を示す構成図である。
【図17】従来の共通制御部の構成を示す構成図であ
る。
る。
10 入力ポート部 11 入力バッファ部 12 出力ポート部 13 出力バッファ部 161 〜162 空間スイッチ 17 共通制御部 22 共通メモリ 24 選択回路 25 制御部 27 管理テーブル 321 〜322 スターカプラ 421 〜423 光スイッチ 44 光カプラ 451 〜453 波長多重分離回路 511 〜514 光マルチプレクサ 531 〜533 光カプラ 61〜63 計数回路 65〜67 競合制御回路 74 競合制御エレメント 89 レジスタ 90 メモリ 91〜93 選択回路 97〜99 競合制御エレメント 100〜102 比較回路 109 メモリ 110 レジスタ 11d セレクタ回路
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 FI 技術表示箇所 H04Q 3/52 C 9076−5K 101 Z 9076−5K 11/04 9076−5K H04Q 11/04 R
Claims (6)
- 【請求項1】 それぞれにセルが到着する複数の入力ポ
ートがグループ分けされたものの各グループの入力ポー
トを収容し、それらの入力ポートに到着したセルを転送
情報に従って複数の出力リンクのいずれかに出力する各
入力モジュールと、 それぞれからセルが送出される複数の出力ポートがグル
ープ分けされたものの各グループの出力ポートを収容
し、いずれかの入力リンクに入力したセルを宛先情報に
従って収容されている出力ポートのいずれかに送出する
各出力モジュールと、 前記各入力モジュールの出力リンクがグループ分けされ
たものの各グループの出力リンクと前記各出力モジュー
ルの入力リンクがグループ分けされたものの各グループ
の入力リンクとを接続し、グループ内の出力リンクに出
力されたセルを転送情報に従ってグループ内のいずれか
の出力モジュールの入力リンクに送出する各空間スイッ
チと、 前記各入力モジュール対応に、入力モジュールに到着し
たセルの宛先情報を含むセル送出要求を出力するととも
に、それらのセル送出要求に応じた転送情報を得てその
転送情報を入力モジュールに供給する入力制御手段と、 前記入力制御手段からセル送出要求を受け取り、前記出
力モジュールに至るセル転送制御に用いられる転送情報
を入力制御手段に返送する競合制御手段とを備えたAT
Mクロスコネクト回路。 - 【請求項2】 空間スイッチは、各入力モジュールの出
力リンクのそれぞれに対応して配置され転送情報に応じ
た波長の光信号であって入力されたセルのデータで変調
された光信号を送出する各波長可変光信号出力手段と、 前記各波長可変光信号出力手段が送出した光信号を波長
多重し、その多重光を分配する波長多重分配手段と、 各出力モジュールの入力リンクのそれぞれに対応して配
置され前記波長多重分配手段の出力信号から、対応する
出力モジュール宛の光信号を選択的に受信する選択受信
手段とを備えた請求項1記載のATMクロスコネクト回
路。 - 【請求項3】 空間スイッチは、各入力モジュールの出
力リンクのそれぞれに対応して配置され固定波長の光信
号であって入力されたセルのデータで変調された光信号
を送出する各固定波長光信号出力手段と、 前記各固定波長光信号出力手段が送出した光信号を転送
情報に応じてスイッチングする光スイッチング手段と、 各出力モジュールに対応して配置され、前記光スイッチ
ング手段によって配信されたその出力モジュールに至る
光信号を波長多重する波長多重手段と、 前記波長多重手段によって波長多重され光信号を単一波
長光信号に分離して出力する波長分離手段とを備えた請
求項1記載のATMクロスコネクト回路。 - 【請求項4】 各入力制御手段は、入力モジュールから
各空間スイッチに送出されるセルの数をセル送出時間毎
に管理する時間管理手段を備えた請求項1ないし請求項
3記載のATMクロスコネクト回路。 - 【請求項5】 競合制御手段は、各出力モジュールに対
応して設けられたエレメントであって、各入力モジュー
ルからのセル送出要求の個数を計数するとともに積算値
を保持する競合制御エレメントと、 前記競合制御エレメントの計数値を転送情報として前記
各入力モジュールに返送する返送手段とを有する請求項
1記載のATMクロスコネクト回路。 - 【請求項6】 各入力制御手段は、セル送出要求を蓄積
する第1の蓄積手段と、 この第1の蓄積手段から出力されたセル送出要求を複製
して蓄積する第2の蓄積手段と、 送出されたセルに対応したセル送出要求を前記第2の蓄
積手段から削除するとともに、前記第2の蓄積手段およ
び第1の蓄積手段に蓄積されているセル送出要求いずれ
かを競合制御手段に出力する出力手段と備えた請求項1
記載のATMクロスコネクト回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26722792A JPH06120973A (ja) | 1992-10-06 | 1992-10-06 | Atmクロスコネクト回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26722792A JPH06120973A (ja) | 1992-10-06 | 1992-10-06 | Atmクロスコネクト回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH06120973A true JPH06120973A (ja) | 1994-04-28 |
Family
ID=17441910
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP26722792A Pending JPH06120973A (ja) | 1992-10-06 | 1992-10-06 | Atmクロスコネクト回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH06120973A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5619495A (en) * | 1994-09-02 | 1997-04-08 | Mitsubishi Denki Kabushiki Kaisha | Cell switching apparatus and a cell switching system |
JP2005346015A (ja) * | 2004-06-07 | 2005-12-15 | Nippon Telegr & Teleph Corp <Ntt> | 自動光ファイバ接続切替装置の保守・運用システム、端子情報管理方法および端子情報管理プログラム |
WO2006129789A1 (ja) * | 2005-06-02 | 2006-12-07 | Nec Corporation | スイッチ装置、スイッチング方法およびスイッチ制御用プログラム |
US7529483B2 (en) | 2001-03-20 | 2009-05-05 | Roke Manor Research Limited | Communication systems |
-
1992
- 1992-10-06 JP JP26722792A patent/JPH06120973A/ja active Pending
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5619495A (en) * | 1994-09-02 | 1997-04-08 | Mitsubishi Denki Kabushiki Kaisha | Cell switching apparatus and a cell switching system |
US7529483B2 (en) | 2001-03-20 | 2009-05-05 | Roke Manor Research Limited | Communication systems |
JP2005346015A (ja) * | 2004-06-07 | 2005-12-15 | Nippon Telegr & Teleph Corp <Ntt> | 自動光ファイバ接続切替装置の保守・運用システム、端子情報管理方法および端子情報管理プログラム |
JP4608243B2 (ja) * | 2004-06-07 | 2011-01-12 | 日本電信電話株式会社 | 自動光ファイバ接続切替装置の保守・運用システム、端子情報管理方法および端子情報管理プログラム |
WO2006129789A1 (ja) * | 2005-06-02 | 2006-12-07 | Nec Corporation | スイッチ装置、スイッチング方法およびスイッチ制御用プログラム |
JPWO2006129789A1 (ja) * | 2005-06-02 | 2009-01-08 | 日本電気株式会社 | スイッチ装置、スイッチング方法およびスイッチ制御用プログラム |
JP4698673B2 (ja) * | 2005-06-02 | 2011-06-08 | 日本電気株式会社 | スイッチ装置、スイッチング方法およびスイッチ制御用プログラム |
US8040821B2 (en) | 2005-06-02 | 2011-10-18 | Nec Corporation | Switching device, switching method, and switch control program |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR0142186B1 (ko) | Atm 시스템용 스위칭네트워크 및 스위칭네트워크 모듈 | |
US5475679A (en) | Large capacity ATM switch | |
US6031838A (en) | ATM switching system | |
JP3705851B2 (ja) | 光学式パケット切換システム | |
US6021128A (en) | Asynchronous transfer mode switching system | |
EP0590877B1 (en) | Multistage optical packet distribution network with bypass | |
US4939721A (en) | Node for a fast packet-switching network in optical-electrical technology | |
CA2100038C (en) | Chuted, growable packet switching arrangement | |
US5311345A (en) | Free space optical, growable packet switching arrangement | |
JPH0583292A (ja) | 光スイツチおよびスイツチングモジユール | |
US5499239A (en) | Large capacity modular ATM switch | |
KR100246627B1 (ko) | 트래픽 흐름제어 및 감시기능을 갖는 멀티채널 패킷 스위칭 장치 | |
JP3105614B2 (ja) | 光交換マトリックス | |
JPH06120973A (ja) | Atmクロスコネクト回路 | |
JP2002325087A (ja) | 非閉塞スイッチシステム及びそのスイッチング方法並びにプログラム | |
JPH08102749A (ja) | Atmスイッチ及びatmスイッチによるパス張り替え方法 | |
JP2578946B2 (ja) | 光atm交換方式 | |
Masetti | System functionalities and architectures in photonic packet switching | |
JP2670312B2 (ja) | 光交換機 | |
JP3549224B2 (ja) | Atmスイッチ装置 | |
AU630728B2 (en) | Switching network for an atm system | |
JPH05160852A (ja) | Atmクロスコネクト装置 | |
Chen et al. | Efficient shared buffer optical stars for bursty traffic and fault tolerance in 3-stage ATM switches | |
JPH08242235A (ja) | 光atm交換器 | |
Li et al. | Self-routing multistage switch with repeated contention resolution algorithm for B-ISDN |