JPH06120747A - Differential amplifier - Google Patents
Differential amplifierInfo
- Publication number
- JPH06120747A JPH06120747A JP27149692A JP27149692A JPH06120747A JP H06120747 A JPH06120747 A JP H06120747A JP 27149692 A JP27149692 A JP 27149692A JP 27149692 A JP27149692 A JP 27149692A JP H06120747 A JPH06120747 A JP H06120747A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- transistors
- transistor
- constant current
- cascode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Amplifiers (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】この発明は差動増幅器に係り、特
に差動増幅器内部で発生する同相信号成分や電源変動に
対するノイズ成分などを低減するのに好適な差動増幅器
に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a differential amplifier, and more particularly to a differential amplifier suitable for reducing a common-mode signal component generated inside the differential amplifier and a noise component due to power supply fluctuation.
【０００２】[0002]
【従来技術】従来より、カスコードブートストラップ回
路を有した差動増幅器は図６に示す回路図のものが多く
提供されていた。図において、１及び２は差動増幅器の
入力端子であり、この入力端子１に印加された入力信号
は第１のトランジスタQ1のベースに供給され、また、入
力端子２に印加された入力信号は第２のトランジスタQ2
のベースに供給される。抵抗R3,R4 はバイアス抵抗であ
る。2. Description of the Related Art Conventionally, many differential amplifiers having a cascode bootstrap circuit having the circuit diagram shown in FIG. 6 have been provided. In the figure, 1 and 2 are the input terminals of the differential amplifier, the input signal applied to this input terminal 1 is supplied to the base of the first transistor Q 1 , and the input signal applied to the input terminal 2 Is the second transistor Q 2
Supplied to the base of. The resistors R 3 and R 4 are bias resistors.
【０００３】差動対に構成した第１、第２のトランジス
タQ1,Q2 のコレクタは第３、第４のトランジスタQ3,Q4
で形成したブートストラップ回路３にカスコード接続さ
れていて負荷抵抗R1,R2 を介して供給電源VCC に接続さ
れ、この負荷抵抗R1,R2 と第３、第４のトランジスタ
Q3,Q4 のコレクタとの接続点より出力を出力端子9,10に
取り出していた。The collectors of the first and second transistors Q 1 and Q 2 formed in a differential pair are the third and fourth transistors Q 3 and Q 4, respectively.
In is the bootstrap circuit 3 which is formed by being cascoded connected to the load resistor R 1, supplied via the R 2 supply V CC, the load resistance R 1, R 2 and the third, fourth transistor
The output was taken out to the output terminals 9 and 10 from the connection point with the collector of Q 3 and Q 4 .
【０００４】上記、カスコードブートストラップ回路３
の第３、第４のトランジスタQ3,Q4のベースは直接接続
されて共通ベースを形成し、この共通ベースに正供給電
源VCC より抵抗R20 とレベルシフトダイオードD3とを接
続し、上記カスコードブートストラップ回路３のバイア
ス回路５を形成している。The above cascode bootstrap circuit 3
The bases of the third and fourth transistors Q 3 and Q 4 are directly connected to form a common base, and a resistor R 20 and a level shift diode D 3 are connected to the common base from the positive power supply V CC . The bias circuit 5 of the cascode bootstrap circuit 3 is formed.
【０００５】一方、第１、第２のトランジスタQ1,Q2 の
共通エミッタは定電流回路４を形成した第５のトランジ
スタQ5と抵抗R21 を介して負供給電源-VCCに接続され、
第５のトランジスタQ5のベースは負供給電源-VCCから接
続されたレベルシフトダイオードD20 と定電流ダイオー
ドD2及び抵抗R22 によってバイアスされている。On the other hand, the common emitters of the first and second transistors Q 1 and Q 2 are connected to the negative supply voltage -V CC via the fifth transistor Q 5 forming the constant current circuit 4 and the resistor R 21. ,
It is biased by a fifth transistor Q based 5 of the level shift diode D 20 connected from the negative power supply -V CC constant current diode D 2 and resistor R 22.
【０００６】この様に構成した差動増幅器の入力端子1,
2 に入力信号が供給されて差動増幅動作を行う場合、第
１のトランジスタQ1の動作電流をI1とし、第２のトラン
ジスタQ2の動作電流をI2とし、更に、カスコードブート
ストラップ回路３の第３、第４のトランジスタQ3,Q4 を
ブートストラップ動作させるため、第３、第４のトラン
ジスタQ3,Q4 のベースバイアス電圧を形成するレベルシ
フトダイオードD3のアノードを第１、第２のトランジス
タQ1,Q2 の共通エミッタに接続し、このバイアス電流を
I3とすると、定電流回路５に流れる電流Ｉは、 Ｉ＝I1＋I2＋I3 となって定電流動作する。The input terminals 1 of the differential amplifier configured as above
When an input signal is supplied to 2 for differential amplification operation, the operating current of the first transistor Q 1 is I 1 , the operating current of the second transistor Q 2 is I 2, and the cascode bootstrap circuit 3 of the third, in order to fourth transistors Q 3, Q 4 bootstrap operation, third and fourth transistors Q 3, Q 4 of the base bias the anode of the level shift diode D 3 to form a voltage first , The common emitter of the second transistors Q 1 and Q 2
When I 3 is set, the current I flowing in the constant current circuit 5 becomes I = I 1 + I 2 + I 3, and the constant current operation is performed.
【０００７】即ち、第１、第２のトランジスタQ1,Q2 の
入力信号レベルによる動作はカスコードブートストラッ
プ回路３のバイアス電流I3が定電流回路４の定電流Ｉに
よってバイアスされ、直線的にブートストラップされた
出力信号を出力端子9,10より得ることができる。That is, the operation according to the input signal levels of the first and second transistors Q 1 and Q 2 is linear because the bias current I 3 of the cascode bootstrap circuit 3 is biased by the constant current I of the constant current circuit 4. The bootstrapped output signal can be obtained from the output terminals 9 and 10.
【０００８】また、差動増幅の第１、第２のトランジス
タQ1,Q2 の負荷抵抗R1,R2 及びカスコードブートストラ
ップ回路３の第３、第４のトランジスタQ3,Q4 のブート
ストラップ動作が同じ条件である場合、入力端子1,2 に
印加された各々の入力電圧に対して差動増幅して差の出
力電圧を得ることができ、この各々の入力電圧の同相成
分を除去することができる。Further, the load resistances R 1 and R 2 of the first and second transistors Q 1 and Q 2 for differential amplification and the booting of the third and fourth transistors Q 3 and Q 4 of the cascode bootstrap circuit 3 are performed. When the strapping operation is the same, the differential output voltage can be obtained by differentially amplifying each input voltage applied to input terminals 1 and 2, and the common mode component of each input voltage is removed. can do.
【０００９】[0009]
【発明が解決しようとする課題】しかし、上記した従来
の差動増幅器はカスコードブートストラップ回路３に必
要なバイアス電圧を抵抗R20 とレベルシフトダイオード
D3に流れるバイアス電流I3で作っているが、このバイア
ス電流I3は前述したように、第１、第２のトランジスタ
Q1,Q2 の共通エミッタ電流I1,I2 に重畳して定電流Ｉに
なっているため、第１、第２のトランジスタQ1,Q2 の共
通エミッタ電圧が入力信号の同相成分により変動する
と、バイアス回路電流I3が変動して抵抗R20 の両端に発
生する電圧も同様に変動し、また、レベルシフトダイオ
ードD3の内部インピーダンスがゼロで無いため、バイア
ス電流I3の変動により定電流Ｉが変動して差動増幅器の
本来の同相除去特性の悪化を招くという欠点があり、ま
た、供給電源電圧VCC の変動などによって抵抗R20 の発
生電圧が大きく変動すると、上記同様に定電流Ｉが変動
して差動増幅特性を損なうことがあった。However, in the above-described conventional differential amplifier, the bias voltage required for the cascode bootstrap circuit 3 is the resistance R 20 and the level shift diode.
The bias current I 3 is generated by the bias current I 3 flowing through D 3 , and this bias current I 3 is, as described above, the first and second transistors.
Since superimposed to the common emitter current I 1, I 2 of Q 1, Q 2 has the constant current I, first, the phase component of the second transistor Q 1, Q 2 of the common emitter voltage of the input signal When it fluctuates, the bias circuit current I 3 also fluctuates, and the voltage generated across the resistor R 20 also fluctuates, and since the internal impedance of the level shift diode D 3 is not zero, the bias current I 3 fluctuates. There is a drawback that the constant current I fluctuates and the original common-mode rejection characteristic of the differential amplifier is deteriorated. Further, if the generated voltage of the resistor R 20 fluctuates greatly due to fluctuations of the supply voltage V CC , etc. The constant current I may fluctuate to impair the differential amplification characteristic.
【００１０】更に、第１、第２のトランジスタQ1,Q2 の
コレクタ負荷抵抗R1,R2 の誤差や、差動増幅器の後段の
入力インピーダンスの差がある場合、同様に差動増幅作
用の同相成分の出力が除去されず出力に現われるという
問題もあり、上記負荷抵抗R1,R2 や後段の入力インピー
ダンスの誤差を小さくするために、高精度（最大1%以下
の誤差）の回路素子を使用しなくてはならなくなり、コ
ストアップになるという欠点があった。Further, if there is an error in the collector load resistances R 1 and R 2 of the first and second transistors Q 1 and Q 2 or a difference in the input impedance of the latter stage of the differential amplifier, the differential amplification action is similarly performed. There is also a problem that the output of the in-phase component of is not removed and appears in the output. In order to reduce the error of the load resistances R 1 and R 2 and the input impedance of the latter stage, the circuit of high precision (error of 1% or less at the maximum) There is a drawback that the cost must be increased because the element has to be used.
【００１１】今、例えば、図４に示す測定用差動増幅器
の回路図の入力回路を用い、図６に示した差動増幅器回
路を構成し、入力端子１に入力信号を印加すると、この
入力信号は第１のトランジスタQ1のベースに供給され、
一方、第２のトランジスタQ2のベースには抵抗R10=10Ω
と接地間に接続されたベース入力抵抗R11=100kΩを介し
て入力信号が供給される。Now, for example, when the input circuit of the circuit diagram of the differential amplifier for measurement shown in FIG. 4 is used to form the differential amplifier circuit shown in FIG. 6 and an input signal is applied to the input terminal 1, this input The signal is fed to the base of the first transistor Q 1 ,
On the other hand, the base of the second transistor Q 2 has a resistance R 10 = 10Ω.
The input signal is supplied through a base input resistor R 11 = 100kΩ connected between the ground and ground.
【００１２】即ち、第１、第２のトランジスタQ1,Q2 の
ベースに供給される入力信号レベル差は同相入力レベル
の-80dB の信号差になり、出力端子9,10に現われる出力
信号は、逆相成分をａ，同相成分をｂとすると、 出力端子9 の出力電圧：VO1 ＝ａ＋ｂ 出力端子10の出力電圧：VO2 ＝−ａ＋ｂ となり、出力電圧V01 と出力電圧VO2 とを加算すること
により、逆相成分ａは除去されて同相成分＝2bのみを得
ることができ、この同相成分2bは図７に示すようにな
る。That is, the input signal level difference supplied to the bases of the first and second transistors Q 1 and Q 2 becomes a signal difference of -80 dB of the in-phase input level, and the output signals appearing at the output terminals 9 and 10 are , And the in-phase component is a and the in-phase component is b, the output voltage of the output terminal 9 is V O1 = a + b, the output voltage of the output terminal 10 is V O2 = −a + b, and the output voltage V 01 and the output voltage V O2 are By adding, the anti-phase component a can be removed and only the in-phase component = 2b can be obtained, and the in-phase component 2b becomes as shown in FIG.
【００１３】図７は図４で示したオシロスコープ11で測
定した出力信号波形であり、図７の波形図において、30
は出力端子9 の出力電圧V01 の同相信号波形、31は出力
端子10の出力電圧VO2 の同相信号波形を表わし、32は同
相信号波形30,31 を加算した波形である。この様に従来
の差動増幅器では、実際上はカスコードブートストラッ
プ回路３のバイアス電流I3の変動や電源電圧変動などに
影響して同相信号成分が大きく出力され、本来の差動増
幅特性を確保することが困難であった。FIG. 7 shows an output signal waveform measured by the oscilloscope 11 shown in FIG. 4, and in the waveform diagram of FIG.
Is a common-mode signal waveform of the output voltage V 01 of the output terminal 9, 31 is a common-mode signal waveform of the output voltage V O2 of the output terminal 10, and 32 is a waveform obtained by adding the common-mode signal waveforms 30 and 31. As described above, in the conventional differential amplifier, in practice, the common-mode signal component is largely output by influencing the fluctuation of the bias current I 3 of the cascode bootstrap circuit 3 and the fluctuation of the power supply voltage. It was difficult to secure.
【００１４】また、定電流回路４は第５のトランジスタ
Q5のベースバイアスを負の供給電源-VCCに接続したレベ
ルシフトダイオードD20 と定電流ダイオードD2及び抵抗
R22で常に一定に形成して定電流化したものであるが、
コレクタ電位が入力信号の同相成分により変動し、第５
のトランジスタQ5のミラー容量C1により、特に高い周波
数に対して定電流特性が悪化する。更に、第５のトラン
ジスタQ5のコレクタ出力インピーダンスは無限大でない
ため理想的な定電流特性にならず、第５のトランジスタ
Q5のコレクタ−エミッタ間の電圧変動に対し電流値が変
化するという欠点もあった。The constant current circuit 4 is a fifth transistor.
Level-shift diode D 20 and constant-current diode D 2 and resistor with base bias of Q 5 connected to negative supply-V CC
Although R 22 is always formed to constant current constant,
The collector potential fluctuates due to the in-phase component of the input signal,
Due to the mirror capacitance C 1 of the transistor Q 5 of, the constant current characteristic is deteriorated especially at high frequencies. Furthermore, since the collector output impedance of the fifth transistor Q 5 is not infinite, ideal constant current characteristics cannot be obtained.
There is also a drawback that the current value changes with the collector-emitter voltage fluctuation of Q 5 .
【００１５】即ち、差動増幅器の出力端子9,10の出力は
差動（逆相）成分の信号以外に同相成分や電源変動分が
出力されるという欠点があった。That is, the output of the output terminals 9 and 10 of the differential amplifier has a drawback that the in-phase component and the power fluctuation component are output in addition to the signal of the differential (anti-phase) component.
【００１６】この発明は上記した点に鑑みてなされたも
のであり、その目的とするところは従来例の欠点を解消
し、第３、第４のトランジスタQ3,Q4 のカスコードブー
トストラップ回路のバイアス回路を第１、第２のトラン
ジスタQ1,Q2 の共通エミッタに設けたエミッタフォロワ
−回路を介して構成し、入力同相成分によるバイアス電
流の変動分がエミッタフォロワ−回路を介して流れ、上
記共通エミッタの定電流に上記バイアス電流が重畳せ
ず、定電流の変動を押えて定電流特性を改善することが
でき、正確な差動増幅を行うことが可能な差動増幅器を
提供するところにある。The present invention has been made in view of the above points, and an object thereof is to solve the drawbacks of the conventional example and to provide a cascode bootstrap circuit for the third and fourth transistors Q 3 and Q 4 . The bias circuit is configured through an emitter follower circuit provided in the common emitter of the first and second transistors Q 1 and Q 2 , and the fluctuation amount of the bias current due to the input common-mode component flows through the emitter follower circuit. (EN) A differential amplifier capable of improving constant current characteristics by suppressing fluctuation of constant current without superimposing the bias current on the constant current of the common emitter and performing accurate differential amplification. It is in.
【００１７】[0017]
【課題を解決するための手段】この発明の差動増幅器は
差動対を構成した第１、第２のトランジスタと、この第
１、第２のトランジスタの各コレクタに接続した第１の
カスコードブートストラップ回路と、この第１のカスコ
ードブートストラップ回路と供給電源間に設けた負荷抵
抗と、上記第１、第２のトランジスタの各エミッタを接
続した共通エミッタと負供給電源間に設けた定電流回路
と、上記第１のカスコードブートストラップ回路にバイ
アス電圧を供給するバイアス回路と、前記第１、第２の
トランジスタの各ベースに入力信号を印加する入力手段
と、前記第１のカスコードブートストラップ回路と負荷
抵抗との接続点より出力信号を取り出す出力手段とを備
えた差動増幅器であって、前記第１、第２のトランジス
タの共通エミッタに接続したエミッタフォロワ−回路を
設け、このエミッタフォロワ−回路を介して前記第１の
カスコードブートストラップ回路のバイアス回路を構成
し、前記定電流回路と負供給電源間に第２のカスコード
ブートストラップ回路を設け、この第２のカスコードブ
ートストラップ回路のバイアス電圧が前記エミッタフォ
ロワ−回路に接続したレベルシフト回路によって供給さ
れるよう構成したものである。A differential amplifier according to the present invention comprises a first and a second transistor forming a differential pair, and a first cascode boot connected to each collector of the first and second transistors. A strap circuit, a load resistor provided between the first cascode bootstrap circuit and a power supply, a constant current circuit provided between a common emitter connecting the emitters of the first and second transistors and a negative power supply. A bias circuit for supplying a bias voltage to the first cascode bootstrap circuit, input means for applying an input signal to each base of the first and second transistors, and the first cascode bootstrap circuit. A differential amplifier having output means for extracting an output signal from a connection point with a load resistor, the common emitter of the first and second transistors A connected emitter follower circuit is provided, a bias circuit of the first cascode bootstrap circuit is configured through the emitter follower circuit, and a second cascode bootstrap circuit is provided between the constant current circuit and the negative power supply. A bias voltage of the second cascode bootstrap circuit is provided so that it is supplied by a level shift circuit connected to the emitter follower circuit.
【００１８】また、前記第１のカスコードブートストラ
ップ回路を第３、第４のトランジスタで形成し、この第
３、第４のトランジスタの各ベースを接続した共通ベー
スと供給電源間に接続した定電流ダイオードと、前記エ
ミッタフォロワ−回路を第７、第８のトランジスタで形
成し、上記第８のトランジスタのエミッタと前記第３、
第４のトランジスタの共通ベース間に接続したレベルシ
フトダイオードとを設け、前記エミッタフォロワ−回路
を介して前記定電流ダイオードとレベルシフトダイオー
ドとでバイアス回路を構成し、前記定電流回路を第５の
トランジスタで形成し、この第５のトランジスタのコレ
クタと負供給電源間に設けた第２のカスコードブートス
トラップ回路を第６のトランジスタで形成し、この第６
のトランジスタのベースバイアス電圧が前記エミッタフ
ォロワ−回路の第７のトランジスタのエミッタと負供給
電源間に設けたレベルシフトダイオードによって供給さ
れるよう構成しても良い。The first cascode bootstrap circuit is formed by third and fourth transistors, and a constant current is connected between a common base to which the bases of the third and fourth transistors are connected and a power supply. A diode and the emitter follower circuit are formed by seventh and eighth transistors, and the emitter of the eighth transistor and the third and eighth transistors are formed.
A level shift diode connected between the common bases of the fourth transistors is provided, and a bias circuit is constituted by the constant current diode and the level shift diode via the emitter follower circuit, and the constant current circuit is connected to a fifth circuit. A second cascode bootstrap circuit formed of a transistor and provided between the collector of the fifth transistor and the negative power supply is formed of a sixth transistor.
The base bias voltage of the transistor may be supplied by a level shift diode provided between the emitter of the seventh transistor of the emitter follower circuit and the negative power supply.
【００１９】[0019]
【作用】この発明によれば、差動対を構成した第１、第
２のトランジスタQ1,Q2 の共通エミッタにエミッタフォ
ロワ−回路６を接続し、このエミッタフォロワ−回路６
を第７、第８のトランジスタQ7,Q8 で形成し、この第８
のトランジスタQ8のエミッタよりレベルシフトダイオー
ドD3を介して第１のカスコードブートストラップ回路３
の第３、第４のトランジスタQ3,Q4 の共通ベースにバイ
アスする。According to the present invention, the emitter follower circuit 6 is connected to the common emitters of the first and second transistors Q 1 and Q 2 forming a differential pair, and the emitter follower circuit 6 is connected.
Is formed by the seventh and eighth transistors Q 7 and Q 8 ,
The first cascode bootstrap circuit 3 via the level shift diode D 3 from the emitter of the transistor Q 8 of
Is biased to the common base of the third and fourth transistors Q 3 and Q 4 .
【００２０】正供給電源VCC から定電流ダイオードD1を
介して上記レベルシフトダイオードD3によってバイアス
電圧を定め、このバイアス電流I3は第８のトランジスタ
Q8から定電流回路４に接続した第２のカスコードブート
ストラップ回路７を介して負供給電源-VCCに流れる。A bias voltage is determined by the level shift diode D 3 from the positive power supply V CC through the constant current diode D 1, and the bias current I 3 is supplied to the eighth transistor.
The current flows from Q 8 to the negative power supply −V CC through the second cascode bootstrap circuit 7 connected to the constant current circuit 4.
【００２１】上記、定電流回路４は第１、第２のトラン
ジスタQ1,Q2 の差動増幅の動作電流I1,I2 を定電流化
し、第２のカスコードブートストラップ回路７を形成し
た第６のトランジスタQ6を介して負供給電源-VCCに流れ
る。この第２のカスコードブートストラップ回路７の第
６のトランジスタQ6のベースバイアス電圧は前記エミッ
タフォロワ−回路６の第７のトランジスタQ7に接続した
レベルシフトダイオードD4,D5 と定電流ダイオードD2と
によってバイアスされてブートストラップ動作を行って
いる。The constant current circuit 4 makes the operating currents I 1 and I 2 of the differential amplification of the first and second transistors Q 1 and Q 2 constant currents to form the second cascode bootstrap circuit 7. It flows to the negative power supply -V CC through the sixth transistor Q 6 . The base bias voltage of the sixth transistor Q 6 of the second cascode bootstrap circuit 7 is the level shift diodes D 4 and D 5 and the constant current diode D connected to the seventh transistor Q 7 of the emitter follower circuit 6. It is biased by 2 and bootstrap operation.
【００２２】即ち、差動増幅の定電流Ｉ＝I1＋I2には第
１のカスコードブートストラップ回路３のバイアス電流
I3が重畳されずに形成されているため、入力信号の同相
成分による共通エミッタ電圧の変動に対してバイアス電
流I3が変動しても、上記定電流Ｉは上記エミッタフォロ
ワ−回路６のバッファ作用によって変動を押さえること
ができ、差動増幅に対する定電流特性を良好の状態にす
ることができる。That is, the constant current I = I 1 + I 2 of the differential amplification is the bias current of the first cascode bootstrap circuit 3.
Since I 3 is formed without being superimposed, even if the bias current I 3 fluctuates with respect to the fluctuation of the common emitter voltage due to the in-phase component of the input signal, the constant current I remains the buffer of the emitter follower circuit 6. Fluctuations can be suppressed by the action, and the constant current characteristics for differential amplification can be made good.
【００２３】また、定電流回路４に第６のトランジスタ
Q6によるカスコードブートストラップ回路７を設けたの
で、定電流回路４のブートストラップ作用により、第５
のトランジスタQ5のミラー効果を無くすことができ、高
周波数信号に対する定電流特性を良くすることが可能に
なり、高い周波数範囲の広帯域化ができる。また、定電
流回路４の出力インピーダンスを高くすることができ理
想的な定電流特性を得ることができる。The constant current circuit 4 has a sixth transistor.
Since the cascode bootstrap circuit 7 by Q 6 is provided, the bootstrap action of the constant current circuit 4 causes
The mirror effect of the transistor Q 5 can be eliminated, the constant current characteristic for a high frequency signal can be improved, and the wide frequency range can be widened. In addition, the output impedance of the constant current circuit 4 can be increased and ideal constant current characteristics can be obtained.
【００２４】即ち、この発明の差動増幅器は第１のカス
コードブートストラップ回路３のバイアス電圧源の内部
インピーダンスをゼロ、定電流源の内部インピーダンス
を無限大にした理想差動増幅器に近い回路構成で動作さ
せることができる。That is, the differential amplifier of the present invention has a circuit configuration close to that of an ideal differential amplifier in which the internal impedance of the bias voltage source of the first cascode bootstrap circuit 3 is zero and the internal impedance of the constant current source is infinite. It can be operated.
【００２５】[0025]
【実施例】この発明に係る差動増幅器の実施例を図１乃
至図５に基づいて説明する。尚、従来例と同一部分には
同一符号を付してその説明を省略する。図１は第２のカ
スコードブートストラップ回路を設けた差動増幅器のブ
ロック図であり、図２は図１の実施例を示した回路図、
図３は他の実施例を示した簡略化した回路図、図４は差
動増幅器の同相除去特性を測定するための回路図、図５
は同相除去特性を表した波形図である。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the differential amplifier according to the present invention will be described with reference to FIGS. The same parts as those of the conventional example are designated by the same reference numerals and the description thereof will be omitted. FIG. 1 is a block diagram of a differential amplifier provided with a second cascode bootstrap circuit, and FIG. 2 is a circuit diagram showing the embodiment of FIG.
FIG. 3 is a simplified circuit diagram showing another embodiment, FIG. 4 is a circuit diagram for measuring the common mode rejection characteristic of the differential amplifier, and FIG.
FIG. 4 is a waveform diagram showing the common mode rejection characteristic.
【００２６】図１及び図２において、３は差動増幅の第
１、第２のトランジスタQ1,Q2 のコレクタに接続した第
１のカスコードブートストラップ回路であり、この第１
のカスコードブートストラップ回路３は第３、第４のト
ランジスタQ3,Q4 で構成し、この第３、第４のトランジ
スタQ3,Q4 のベースは各々直接接続され共通ベースを形
成している。４は第１、第２のトランジスタQ1,Q2 の共
通エミッタに接続した定電流回路であり、この定電流回
路４は共通エミッタから抵抗R5を介して第５のトランジ
スタQ5のエミッタに接続して形成する。In FIGS. 1 and 2, reference numeral 3 is a first cascode bootstrap circuit connected to the collectors of the first and second transistors Q 1 and Q 2 for differential amplification.
Cascode bootstrap circuit 3 third and fourth transistors Q 3, composed of Q 4, the third, base of the fourth transistor Q 3, Q 4 forms a respectively directly connected common base . 4 is a constant current circuit connected to the common emitters of the first and second transistors Q 1 and Q 2 , and this constant current circuit 4 is from the common emitter to the emitter of the fifth transistor Q 5 via the resistor R 5. Connect and form.
【００２７】５は第３、第４のトランジスタQ3,Q4 のバ
イアス回路であり、このバイアス回路５は正供給電源V
CC に接続した定電流ダイオードD1とレベルシフトダイ
オードD3の接続点を第３、第４のトランジスタQ3,Q4 の
共通ベースに接続して形成し、上記バイアス回路５は第
７、第８のトランジスタQ7,Q8 で形成したエミッタフォ
ロワ−回路６を介して上記共通エミッタに接続されてい
る。Reference numeral 5 is a bias circuit for the third and fourth transistors Q 3 and Q 4 , and this bias circuit 5 is a positive power supply V
The connection point of the constant current diode D 1 and the level shift diode D 3 connected to CC is formed by connecting to the common base of the third and fourth transistors Q 3 and Q 4 , and the bias circuit 5 is the seventh and the seventh. 8 is connected to the common emitter through an emitter follower circuit 6 formed by transistors Q 7 and Q 8 .
【００２８】７は第２のカスコードブートストラップ回
路であり、この第２のカスコードブートストラップ回路
７は第６のトランジスタQ6で形成し、定電流回路４の第
５のトランジスタQ5のコレクタと第６のトランジスタQ6
のエミッタとが接続されたカスコード接続回路を形成
し、第６のトランジスタQ6のベースは上記エミッタフォ
ロワ−回路６の第７のトランジスタQ7のエミッタから負
供給電源-VCCに接続したレベルシフト回路８のレベルシ
フトダイオードD4,D5 及び定電流ダイオードD2によって
バイアスされ、ブートストラップ動作を行っている。Reference numeral 7 is a second cascode bootstrap circuit. This second cascode bootstrap circuit 7 is formed by a sixth transistor Q 6 , and is connected to the collector of the fifth transistor Q 5 of the constant current circuit 4 and the fifth transistor Q 5 . 6 transistor Q 6
Form a cascode connection circuit in which the base of the sixth transistor Q 6 is connected to the negative supply voltage -V CC from the emitter of the seventh transistor Q 7 of the emitter follower circuit 6 Biased by the level shift diodes D 4 and D 5 and the constant current diode D 2 of the circuit 8, the bootstrap operation is performed.
【００２９】この様に構成した差動増幅器は、第１のカ
スコードブートストラップ回路３の第３、第４のトラン
ジスタQ3,Q4 の共通ベースに接続したレベルシフトダイ
オードD3によって第３、第４のトランジスタQ3,Q4 のV
CE を決定し、このレベルシフトダイオードD3に流れる
バイアス電流I3はエミッタフォロワ−回路６を介して負
供給電源-VCCに流れるため、第１、第２のトランジスタ
Q1,Q2 の共通エミッタに接続した定電流回路４に重畳さ
れること無く第１のカスコードブートストラップ回路３
のブートストラップ動作を行うことができる。The differential amplifier configured as described above is provided with the third and fourth level shift diodes D 3 connected to the common bases of the third and fourth transistors Q 3 and Q 4 of the first cascode bootstrap circuit 3. 4 of the transistor Q 3, Q 4 of V
Since the bias current I 3 that determines CE and flows through the level shift diode D 3 flows through the emitter follower circuit 6 to the negative power supply −V CC , the first and second transistors
The first cascode bootstrap circuit 3 without being superimposed on the constant current circuit 4 connected to the common emitter of Q 1 and Q 2.
Bootstrap operation can be performed.
【００３０】定電流回路５の第５のトランジスタQ5のベ
ースバイアスは、図のように、エミッタフォロワ−回路
６の第７のトランジスタQ7のエミッタに接続したレベル
シフトダイオードD4,D5 の接点より供給され、第２のカ
スコードブートストラップ回路７の第６のトランジスタ
Q6のベースバイアスはレベルシフトダイオードD5と定電
流ダイオードD2との接続点より供給されて定電流動作と
ブートストラップ動作を行う。The base bias of the fifth transistor Q 5 of the constant-current circuit 5, as shown, the emitter follower - of the seventh transistor Q 7 level shift diode D 4 connected to the emitter of the circuit 6, D 5 The sixth transistor of the second cascode bootstrap circuit 7 supplied from the contact
The base bias of Q 6 is supplied from the connection point of the level shift diode D 5 and the constant current diode D 2 to perform the constant current operation and the bootstrap operation.
【００３１】この様に、第１、第２のトランジスタQ1,Q
2 の差動増幅の動作電流I1,I2 が共通エミッタから定電
流回路４で制御されて定電流Ｉになり、この定電流Ｉ＝
I1＋I2に同相入力信号や電源電圧の変動によるノイズ源
となる第３、第４のトランジスタQ3,Q4 のバイアス電流
I3や他の回路電流が、共通エミッタに接続したエミッタ
フォロワ−回路６のバッファによって流れ込むことがな
くなり、入力信号などに含まれる同相成分の影響を定電
流Ｉに及ぼすことを防ぐことができる。In this way, the first and second transistors Q 1 , Q
The operating currents I 1 and I 2 of the differential amplification of 2 are controlled by the constant current circuit 4 from the common emitter to become the constant current I, and this constant current I =
Bias currents of the 3rd and 4th transistors Q 3 and Q 4 that become noise sources due to fluctuations of the in-phase input signal and power supply voltage to I 1 + I 2
I 3 and other circuit currents are prevented from flowing into the buffer of the emitter follower circuit 6 connected to the common emitter, and it is possible to prevent the influence of the in-phase component contained in the input signal or the like on the constant current I.
【００３２】更に、定電流回路４の第５のトランジスタ
Q5は第６のトランジスタQ6によりカスコードされたブー
トストラップが掛かっているので、第５のトランジスタ
Q5のVCE は一定になって第５のトランジスタQ5のミラー
容量C1による影響が無くなり、高い周波数に対しても安
定した定電流特性を得ることができ、差動増幅器の広帯
域周波数特性を良くすることができる。Further, a fifth transistor of the constant current circuit 4
Since Q 5 is bootstrapped cascoded by the 6th transistor Q 6 , the 5th transistor
The V CE of Q 5 is constant and the influence of the Miller capacitance C 1 of the fifth transistor Q 5 is eliminated, and stable constant current characteristics can be obtained even at high frequencies. Can be better.
【００３３】図４は第３、第４のトランジスタQ3,Q4 の
共通ベースに内部抵抗ゼロの直流電圧源Ｅでバイアス
し、共通エミッタに内部抵抗を無限大の定電流源Ｉを接
続した理想差動増幅器の回路図であり、11は出力信号の
同相除去特性を測定するオシロスコープである。In FIG. 4, the common bases of the third and fourth transistors Q 3 and Q 4 are biased by a DC voltage source E having no internal resistance, and a constant current source I having an infinite internal resistance is connected to the common emitter. FIG. 1 is a circuit diagram of an ideal differential amplifier, and 11 is an oscilloscope that measures the common mode rejection characteristic of an output signal.
【００３４】この理想差動増幅器に対して、実際には本
発明の図１の回路によって構成し、差動増幅の第１、第
２のトランジスタQ1,Q2 の入力信号は、従来例で説明し
たと同様に第１のトランジスタQ1の入力レベルに対して
第２のトランジスタQ2の入力レベルは、抵抗 R10＝10Ω
とR11=100kΩとにより-80dB の同相入力レベル差を有し
たものであり、この入力条件は、一般に音声信号増幅器
で使用される帰還増幅器の初段増幅の入力条件と同等で
ある。In contrast to this ideal differential amplifier, the input signal of the first and second transistors Q 1 and Q 2 of the differential amplification is actually constructed by the circuit of FIG. As described above, the input level of the second transistor Q 2 with respect to the input level of the first transistor Q 1 is resistance R 10 = 10Ω.
And R 11 = 100 kΩ, there is a common mode input level difference of -80 dB, and this input condition is equivalent to the input condition of the first stage amplification of the feedback amplifier generally used in the audio signal amplifier.
【００３５】この様に構成した測定用差動増幅器の出力
端子9,10に現われる出力信号はオシロスコープ11によっ
て測定することができる。前述した従来例の図７の測定
波形図と同様に、出力端子9,10に現われる出力信号は、
逆相成分をａ，同相成分をｂとすると、 出力端子9 の出力電圧：VO1 ＝ａ＋ｂ 出力端子10の出力電圧：VO2 ＝−ａ＋ｂ となり、出力電圧V01 と出力電圧VO2 とを加算すること
により、逆相成分ａは除去されて同相成分2bのみを得る
ことができ、この同相成分2bは図５に示す波形図のよう
になる。The output signals appearing at the output terminals 9 and 10 of the differential amplifier for measurement thus configured can be measured by the oscilloscope 11. Similar to the measurement waveform diagram of FIG. 7 of the conventional example described above, the output signals appearing at the output terminals 9 and 10 are
When the negative phase component is a and the in-phase component is b, the output voltage of the output terminal 9 is: V O1 = a + b The output voltage of the output terminal 10 is: V O2 = −a + b, and the output voltage V 01 and the output voltage V O2 are added. By doing so, the anti-phase component a can be removed and only the in-phase component 2b can be obtained, and this in-phase component 2b becomes the waveform diagram shown in FIG.
【００３６】図５において、20は出力端子9 の出力電圧
V01 の出力信号波形であり、21は出力端子10の出力電圧
VO2 の出力信号波形である。22は出力電圧V01 波形20と
出力電圧V02 波形21とを加算した合成波形であり、図の
ように、出力電圧V01 波形20と出力電圧V02 波形21は逆
相成分のみで加算信号波形22には同相成分の出力は認め
られない。即ち、差動増幅器の出力端子9,10間より出力
を加算して取り出せば出力に現われる同相成分は無視す
ることができ、図４に示した理想差動増幅器に近い差動
増幅動作の性能を出すことができる。In FIG. 5, 20 is the output voltage of the output terminal 9.
V 01 output signal waveform, 21 is the output voltage of output terminal 10.
It is the output signal waveform of V O2 . 22 is a composite waveform in which the output voltage V 01 waveform 20 and the output voltage V 02 waveform 21 are added, and as shown in the figure, the output voltage V 01 waveform 20 and the output voltage V 02 waveform 21 are the addition signal with only the anti-phase component. The output of the in-phase component is not recognized in the waveform 22. That is, if the outputs are added and output from between the output terminals 9 and 10 of the differential amplifier, the in-phase component appearing in the output can be ignored, and the performance of the differential amplification operation close to that of the ideal differential amplifier shown in FIG. 4 can be obtained. Can be issued.
【００３７】また、図３は他の実施例を示した回路図で
あり、図１の差動増幅器を簡略化して構成したものであ
る。図において、エミッタフォロワ−回路６を第８のト
ランジスタQ8のみで形成し、図のように、この第８のト
ランジスタQ8のエミッタからレベルシフトダイオードD3
を介して第３、第４のトランジスタQ3,Q4 の共通ベース
にバイアスを掛け、カスコードブートストラップ回路３
をブートストラップ動作させたものである。FIG. 3 is a circuit diagram showing another embodiment, which is a simplified configuration of the differential amplifier of FIG. In the figure, the emitter follower circuit 6 is formed only by the eighth transistor Q 8 , and as shown in the figure, the emitter of the eighth transistor Q 8 is connected to the level shift diode D 3
The common base of the third and fourth transistors Q 3 and Q 4 is biased via the cascode bootstrap circuit 3
Bootstrap operation.
【００３８】また、第１、第２のトランジスタQ1,Q2 の
共通エミッタからの定電流回路４を定電流ダイオードD6
で構成して簡略化したものである。Further, the constant current circuit 4 from the common emitter of the first and second transistors Q 1 and Q 2 is connected to the constant current diode D 6
It is configured and simplified.
【００３９】この様に、前記同様に、エミッタフォロワ
−回路６を用いてカスコードブートストラップ回路３の
バイアス回路を形成し、このバイアス回路の動作バイア
ス電流I3をエミッタフォロワ−回路６に流してバイアス
動作させ、バイアス電流I3が定電流回路６の定電流ダイ
オードD6に重畳すること無くしたので、差動増幅時の定
電流Ｉをノイズ源であるバイアス電流I3などから防ぐこ
とができる。As described above, the emitter follower circuit 6 is used to form the bias circuit of the cascode bootstrap circuit 3, and the operating bias current I 3 of the bias circuit is supplied to the emitter follower circuit 6 in the same manner as described above. Since the bias current I 3 is operated so as not to be superimposed on the constant current diode D 6 of the constant current circuit 6, the constant current I at the time of differential amplification can be prevented from the bias current I 3 which is a noise source.
【００４０】上記、定電流Ｉ特性は定電流ダイオードD6
の内部抵抗によって定電流化され、図１の回路図に比べ
て簡略化されているが、定電流回路の浮遊容量なども少
なくすることができ比較的高い周波数まで使用可能であ
る。この簡略化した図３の回路は、一般に、同相入力信
号レベルの小さい回路に適していて、例えば D/A変換回
路などのポストアンプなどに使用すると良い。The constant current I characteristic is the constant current diode D 6
Although the current is converted to a constant current by the internal resistance of 1 and is simplified as compared with the circuit diagram of FIG. 1, the stray capacitance of the constant current circuit can be reduced and it can be used up to a relatively high frequency. The simplified circuit of FIG. 3 is generally suitable for a circuit having a low in-phase input signal level, and may be used for a post amplifier such as a D / A conversion circuit.
【００４１】以上、差動増幅器の増幅素子を第１、第２
のトランジスタQ1,Q2 で構成し、他の回路素子もトラン
ジスタを用いて説明したが、このトランジスタ増幅素子
の代わりに他のデバイス、例えば FETなどに置き換えて
構成しても良い。As described above, the first and second amplifying elements of the differential amplifier are used.
The transistors Q 1 and Q 2 are used for the other circuit elements, and the transistor is also used for the other circuit elements. However, the transistor amplifying element may be replaced with another device such as a FET.
【００４２】[0042]
【発明の効果】この発明に係る差動増幅器は前述のよう
に、差動増幅する第１、第２のトランジスタQ1,Q2 の動
作電流のみを定電流回路６で定電流化し、入力同相成分
や電源電圧変動によるノイズ電流が共通エミッタに接続
したエミッタフォロワ−回路によってバッファされ、ノ
イズ電流が定電流回路に重畳されること無く作用するた
め、差動増幅器の差動増幅動作を理想差動増幅器に近い
状態で動作させることができ、より精密な差動増幅器を
構築することができるという効果がある。As described above, in the differential amplifier according to the present invention, only the operating currents of the first and second transistors Q 1 and Q 2 which are differentially amplified are made constant by the constant current circuit 6, and the input common mode Noise current due to component and power supply voltage fluctuations is buffered by the emitter follower circuit connected to the common emitter, and the noise current works without being superimposed on the constant current circuit. There is an effect that it can be operated in a state close to an amplifier and a more accurate differential amplifier can be constructed.
【００４３】図４に示した差動増幅器の同相除去特性を
測定する回路において、従来例に示した同相成分の出力
波形レベル（図７の加算波形32）と、本発明の図１の回
路の実施例の同相成分の出力波形22（図５の波形22）の
レベル比は40dB以上あり、従来回路（図６の回路図）で
同相成分を-40dB 改善するためには、差動増幅器の合成
負荷インピーダンスの誤差を最大1%以下にしなければ成
らず究めて困難であったものが、本発明の回路では簡単
に実現できる。In the circuit for measuring the common mode rejection characteristic of the differential amplifier shown in FIG. 4, the output waveform level of the common mode component shown in the conventional example (added waveform 32 in FIG. 7) and the circuit of FIG. 1 of the present invention are shown. The level ratio of the output waveform 22 of the in-phase component (waveform 22 in FIG. 5) of the embodiment is 40 dB or more, and in order to improve the in-phase component by -40 dB in the conventional circuit (circuit diagram of FIG. 6), the synthesis of the differential amplifier is performed. Although the error of the load impedance must be 1% or less at the maximum, which is extremely difficult, the circuit of the present invention can easily realize it.
【００４４】また、定電流回路のカスコードブートスト
ラップ回路により周波数特性が改善されるので、差動増
幅の高周波数帯域までの動作が可能になり、差動増幅器
の広帯域化が可能になるという効果もある。Further, since the frequency characteristic is improved by the cascode bootstrap circuit of the constant current circuit, it is possible to operate up to a high frequency band of differential amplification, and it is possible to widen the band of the differential amplifier. is there.
【００４５】しかも、構造が簡単であって、また、安価
に構成することができるため実施も容易であるなどの優
れた特長を有している。Moreover, it has excellent features such as a simple structure and easy implementation because it can be constructed at low cost.
【図１】この発明に係る差動増幅器の実施例を示したブ
ロック図である。FIG. 1 is a block diagram showing an embodiment of a differential amplifier according to the present invention.
【図２】図１のブロック図の実施例を示した回路図であ
る。FIG. 2 is a circuit diagram showing an embodiment of the block diagram of FIG.
【図３】他の簡略化した実施例を示した回路図である。FIG. 3 is a circuit diagram showing another simplified embodiment.
【図４】差動増幅器の同相除去特性を測定するための回
路図である。FIG. 4 is a circuit diagram for measuring the common mode rejection characteristic of the differential amplifier.
【図５】図４の回路で測定した同相除去特性を表した出
力波形図である。5 is an output waveform diagram showing common mode rejection characteristics measured by the circuit of FIG.
【図６】従来例を示した回路図である。FIG. 6 is a circuit diagram showing a conventional example.
【図７】図４の測定回路における図６の従来例の回路で
測定した出力波形図である。7 is an output waveform diagram measured by the circuit of the conventional example of FIG. 6 in the measurement circuit of FIG.
1,2 差動増幅器の入力端子 ３ 第１のカスコードブートストラップ回路 ４ 定電流回路 ５ バイアス回路 ６ エミッタフォロワ−回路 ７ 第２のカスコードブートストラップ回路 ８ レベルシフト回路 9、10 出力端子 11 オシロスコープ 12 バイアス電圧源Ｅ 13 定電流源Ｉ 20 出力端子９の出力電圧波形 21 出力端子10の出力電圧波形 22 両出力電圧を加算した合成出力波形 1,2 Input terminal of differential amplifier 3 First cascode bootstrap circuit 4 Constant current circuit 5 Bias circuit 6 Emitter follower circuit 7 Second cascode bootstrap circuit 8 Level shift circuit 9, 10 Output terminal 11 Oscilloscope 12 Bias Voltage source E 13 Constant current source I 20 Output voltage waveform of output terminal 9 21 Output voltage waveform of output terminal 22 Combined output waveform of both output voltages added
Claims (2)
スタと、この第１、第２のトランジスタの各コレクタに
接続した第１のカスコードブートストラップ回路と、こ
の第１のカスコードブートストラップ回路と供給電源間
に設けた負荷抵抗と、上記第１、第２のトランジスタの
各エミッタを接続した共通エミッタと負供給電源間に設
けた定電流回路と、上記第１のカスコードブートストラ
ップ回路にバイアス電圧を供給するバイアス回路と、前
記第１、第２のトランジスタの各ベースに入力信号を印
加する入力手段と、前記第１のカスコードブートストラ
ップ回路と負荷抵抗との接続点より出力信号を取り出す
出力手段とを備えた差動増幅器であって、 前記第１、第２のトランジスタの共通エミッタに接続し
たエミッタフォロワ−回路を設け、このエミッタフォロ
ワ−回路を介して前記第１のカスコードブートストラッ
プ回路のバイアス回路を構成し、前記定電流回路と負供
給電源間に第２のカスコードブートストラップ回路を設
け、この第２のカスコードブートストラップ回路のバイ
アス電圧が前記エミッタフォロワ−回路に接続したレベ
ルシフト回路によって供給されるよう構成したことを特
徴とする差動増幅器。1. A first and second transistor forming a differential pair, a first cascode bootstrap circuit connected to respective collectors of the first and second transistors, and the first cascode bootstrap circuit. A load resistance provided between the circuit and the power supply, a constant current circuit provided between the common emitter connecting the emitters of the first and second transistors and the negative power supply, and the first cascode bootstrap circuit. An output signal is taken out from a bias circuit that supplies a bias voltage, an input unit that applies an input signal to each base of the first and second transistors, and a connection point between the first cascode bootstrap circuit and a load resistor. A differential amplifier including output means, comprising an emitter follower circuit connected to a common emitter of the first and second transistors. A bias circuit of the first cascode bootstrap circuit is configured through the emitter follower circuit, and a second cascode bootstrap circuit is provided between the constant current circuit and the negative power supply, and the second cascode bootstrap circuit is provided. A differential amplifier characterized in that the bias voltage of the strap circuit is supplied by a level shift circuit connected to the emitter follower circuit.
回路を第３、第４のトランジスタで形成し、この第３、
第４のトランジスタの各ベースを接続した共通ベースと
供給電源間に接続した定電流ダイオードと、前記エミッ
タフォロワ−回路を第７、第８のトランジスタで形成
し、この第８のトランジスタのエミッタと前記第３、第
４のトランジスタの共通ベース間に接続したレベルシフ
トダイオードとを設け、前記エミッタフォロワ−回路を
介して前記定電流ダイオードと上記レベルシフトダイオ
ードとでバイアス回路を構成し、 前記定電流回路を第５のトランジスタで形成し、この第
５のトランジスタのコレクタと負供給電源間に設けた第
２のカスコードブートストラップ回路を第６のトランジ
スタで形成し、この第６のトランジスタのベースバイア
ス電圧が前記エミッタフォロワ−回路の第７のトランジ
スタのエミッタと負供給電源間に設けたレベルシフトダ
イオードによって供給されるよう構成したことを特徴と
する請求項１記載の差動増幅器。2. The first cascode bootstrap circuit is formed of third and fourth transistors, and the third and fourth transistors are formed.
A constant current diode connected between a common base to which each base of the fourth transistor is connected and a supply power source, and the emitter follower circuit are formed by seventh and eighth transistors, and the emitter of the eighth transistor and the above-mentioned A level shift diode connected between the common bases of the third and fourth transistors is provided, and a bias circuit is configured by the constant current diode and the level shift diode via the emitter follower circuit. Is formed of a fifth transistor, a second cascode bootstrap circuit provided between the collector of the fifth transistor and the negative power supply is formed of a sixth transistor, and the base bias voltage of the sixth transistor is A diode provided between the emitter of the seventh transistor of the emitter follower circuit and the negative power supply. 2. The differential amplifier according to claim 1, wherein the differential amplifier is configured to be supplied by a bell shift diode.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04271496A JP3080488B2 (en) | 1992-10-09 | 1992-10-09 | Differential amplifier |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04271496A JP3080488B2 (en) | 1992-10-09 | 1992-10-09 | Differential amplifier |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06120747A true JPH06120747A (en) | 1994-04-28 |
| JP3080488B2 JP3080488B2 (en) | 2000-08-28 |
Family
ID=17500869
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04271496A Expired - Fee Related JP3080488B2 (en) | 1992-10-09 | 1992-10-09 | Differential amplifier |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3080488B2 (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002232239A (en) * | 2001-02-01 | 2002-08-16 | Akita Kaihatsu Center Ard:Kk | Operational amplifier |
| JP2008131347A (en) * | 2006-11-21 | 2008-06-05 | Kenwood Corp | Differential amplifier circuit |
| KR20120132322A (en) | 2011-05-25 | 2012-12-05 | 미쓰미덴기가부시기가이샤 | Amplifier circuit for thermocouple and temperature monitoring system |
| CN106487339A (en) * | 2015-08-28 | 2017-03-08 | 贵州煜立电子科技有限公司 | The improved method of non-resistance semiconductor integrated universal operational amplifier and its amplifier |
| CN113746437A (en) * | 2020-05-27 | 2021-12-03 | 瑞昱半导体股份有限公司 | Operational amplifier and DC voltage level control method |
-
1992
- 1992-10-09 JP JP04271496A patent/JP3080488B2/en not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002232239A (en) * | 2001-02-01 | 2002-08-16 | Akita Kaihatsu Center Ard:Kk | Operational amplifier |
| JP2008131347A (en) * | 2006-11-21 | 2008-06-05 | Kenwood Corp | Differential amplifier circuit |
| KR20120132322A (en) | 2011-05-25 | 2012-12-05 | 미쓰미덴기가부시기가이샤 | Amplifier circuit for thermocouple and temperature monitoring system |
| CN106487339A (en) * | 2015-08-28 | 2017-03-08 | 贵州煜立电子科技有限公司 | The improved method of non-resistance semiconductor integrated universal operational amplifier and its amplifier |
| CN113746437A (en) * | 2020-05-27 | 2021-12-03 | 瑞昱半导体股份有限公司 | Operational amplifier and DC voltage level control method |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3080488B2 (en) | 2000-08-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4999585A (en) | Circuit technique for cancelling non-linear capacitor-induced harmonic distortion | |
| US5497123A (en) | Amplifier circuit having high linearity for cancelling third order harmonic distortion | |
| JPH0775289B2 (en) | Transconductance amplifier circuit | |
| JP3088262B2 (en) | Low distortion differential amplifier circuit | |
| JP2005509347A (en) | Power amplifier with distortion compensation | |
| KR910008545B1 (en) | Current-voltage converter | |
| EP0526423A1 (en) | An integrated instrumentation amplifier with differential input and a single power supply, with integrated frequency-compensating capacitance | |
| JPS6333727B2 (en) | ||
| JPH06120747A (en) | Differential amplifier | |
| KR20040045902A (en) | A power amplifier module | |
| US4385364A (en) | Electronic gain control circuit | |
| US5047729A (en) | Transconductance amplifier | |
| US7612609B1 (en) | Self-stabilizing differential load circuit with well controlled complex impedance | |
| US7679442B2 (en) | Output distortion cancellation circuit | |
| JPH06169225A (en) | Voltage current conversion circuit | |
| US7061300B2 (en) | Low supply voltage analog multiplier | |
| JPH1041750A (en) | Gain controlled frequency converter circuit | |
| JPH0697725B2 (en) | Amplifier circuit | |
| JPS641785Y2 (en) | ||
| JPH0113453Y2 (en) | ||
| JP2600648B2 (en) | Differential amplifier circuit | |
| JPS60163511A (en) | High frequency amplifier circuit | |
| KR830001979B1 (en) | Power amplification circuit | |
| JPH06232654A (en) | Operational amplifier circuit | |
| JPH0241034A (en) | Fm receiver |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 8 Free format text: PAYMENT UNTIL: 20080623 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20090623 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090623 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100623 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20100623 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 11 Free format text: PAYMENT UNTIL: 20110623 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120623 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |