JPH06120065A - 積層セラミックインダクタの製造方法 - Google Patents
積層セラミックインダクタの製造方法Info
- Publication number
- JPH06120065A JPH06120065A JP29078592A JP29078592A JPH06120065A JP H06120065 A JPH06120065 A JP H06120065A JP 29078592 A JP29078592 A JP 29078592A JP 29078592 A JP29078592 A JP 29078592A JP H06120065 A JPH06120065 A JP H06120065A
- Authority
- JP
- Japan
- Prior art keywords
- printing
- pattern
- conductor pattern
- line width
- conductive paste
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
- H05K1/092—Dispersed materials, e.g. conductive pastes or inks
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
Landscapes
- Manufacturing Cores, Coils, And Magnets (AREA)
- Coils Or Transformers For Communication (AREA)
Abstract
(57)【要約】
【目的】 内部導体パターンの線幅が細い場合であって
も、積層ズレの発生を防止することができる積層セラミ
ックインダクタの製造方法の提供。 【構成】 まず、厚さ30μｍのセラミックグリーンシー
ト１の表面に、図１（ａ）に示すような内部導体パター
ン形状（線幅 120μｍ）の開口部を有し、該パターンの
線幅方向と直交する方向にパターンを２分割する10μｍ
幅のマスキング部が設けられた印刷スクリーン版を用い
て25μｍの厚さで内部電極用導電ペースト２を印刷す
る。印刷後、印圧が除かれると、断面が矩形状であった
スリット３を挟んで並列する２本の内部電極用導電ペー
スト２は、すぐにレベリングによって中央部が凹んだ半
円形状に変形し、スリット３は完全に消失する。次に、
上記シート１を所定の構成で複数枚積層および圧着し、
得られた積層体をチップサイズに裁断し、これを焼成し
た後、コイル末端が導出している端面に外部電極を形成
する。
も、積層ズレの発生を防止することができる積層セラミ
ックインダクタの製造方法の提供。 【構成】 まず、厚さ30μｍのセラミックグリーンシー
ト１の表面に、図１（ａ）に示すような内部導体パター
ン形状（線幅 120μｍ）の開口部を有し、該パターンの
線幅方向と直交する方向にパターンを２分割する10μｍ
幅のマスキング部が設けられた印刷スクリーン版を用い
て25μｍの厚さで内部電極用導電ペースト２を印刷す
る。印刷後、印圧が除かれると、断面が矩形状であった
スリット３を挟んで並列する２本の内部電極用導電ペー
スト２は、すぐにレベリングによって中央部が凹んだ半
円形状に変形し、スリット３は完全に消失する。次に、
上記シート１を所定の構成で複数枚積層および圧着し、
得られた積層体をチップサイズに裁断し、これを焼成し
た後、コイル末端が導出している端面に外部電極を形成
する。
Description
【０００１】
【産業上の利用分野】本発明は、積層セラミックインダ
クタの製造方法に関し、さらに詳しくは、積層体の圧着
時における積層ズレの発生が著しく抑制された積層セラ
ミックインダクタの製造方法に関する。
クタの製造方法に関し、さらに詳しくは、積層体の圧着
時における積層ズレの発生が著しく抑制された積層セラ
ミックインダクタの製造方法に関する。
【０００２】
【従来の技術】従来より、積層セラミックインダクタ
は、一般に次のような方法で製造されてきた。まず、ス
ルーホールを形成した複数枚のセラミックグリーンシー
トに、積層してスルーホール接続することによってらせ
ん状のコイルが構成される内部導体パターン形状の開口
部が形成された印刷スクリーン版を用い、内部電極用導
電ペーストをスクリーン印刷する。次いで、これらのシ
ートを所定の構成で積層し、圧着する。次に、得られた
積層体をチップサイズに裁断し、焼成した後、コイル末
端が導出されている端面に外部電極を形成する。
は、一般に次のような方法で製造されてきた。まず、ス
ルーホールを形成した複数枚のセラミックグリーンシー
トに、積層してスルーホール接続することによってらせ
ん状のコイルが構成される内部導体パターン形状の開口
部が形成された印刷スクリーン版を用い、内部電極用導
電ペーストをスクリーン印刷する。次いで、これらのシ
ートを所定の構成で積層し、圧着する。次に、得られた
積層体をチップサイズに裁断し、焼成した後、コイル末
端が導出されている端面に外部電極を形成する。
【０００３】一般に、上記シート上に印刷された内部電
極用導電ペーストの線幅方向の断面は、その濡れ性によ
って裾幅が多少広がり、側面が表面張力によってなだら
かな曲面で立ち上がり、上面が平坦になる（これをレベ
リングという）。
極用導電ペーストの線幅方向の断面は、その濡れ性によ
って裾幅が多少広がり、側面が表面張力によってなだら
かな曲面で立ち上がり、上面が平坦になる（これをレベ
リングという）。
【０００４】
【発明が解決しようとする課題】上記のようにして製造
される積層セラミックインダクタは、近年の小型化の進
行に伴って、内部導体パターンの線幅が細くなり、セラ
ミックグリーンシートの厚さが、内部導体パターンの厚
さとほぼ同程度の厚さにまで薄層化している。
される積層セラミックインダクタは、近年の小型化の進
行に伴って、内部導体パターンの線幅が細くなり、セラ
ミックグリーンシートの厚さが、内部導体パターンの厚
さとほぼ同程度の厚さにまで薄層化している。
【０００５】しかしながら、内部導体パターンの線幅を
細くすると、シート上に印刷された内部電極用導電ペー
ストは、前記レベリングによってもその上面が平坦にな
らず、線幅方向の断面は中央部が高く盛り上がった半円
状となってしまう。そのため、このような断面半円状の
内部導電ペーストが印刷されたセラミックグリーンシー
トを積層し、これを圧着すると、断面半円状の内部電極
用導電ペーストにおける頂点部分に圧力が集中し、積層
ズレが発生し易くなってしまうという問題点があった。
細くすると、シート上に印刷された内部電極用導電ペー
ストは、前記レベリングによってもその上面が平坦にな
らず、線幅方向の断面は中央部が高く盛り上がった半円
状となってしまう。そのため、このような断面半円状の
内部導電ペーストが印刷されたセラミックグリーンシー
トを積層し、これを圧着すると、断面半円状の内部電極
用導電ペーストにおける頂点部分に圧力が集中し、積層
ズレが発生し易くなってしまうという問題点があった。
【０００６】そこで本発明は、上述従来の技術の問題点
を解決し、内部導体パターンの線幅が細い場合であって
も、積層ズレの発生を防止することができる積層セラミ
ックインダクタの製造方法を提供することを目的とす
る。
を解決し、内部導体パターンの線幅が細い場合であって
も、積層ズレの発生を防止することができる積層セラミ
ックインダクタの製造方法を提供することを目的とす
る。
【０００７】
【課題を解決するための手段】本発明者等は、上記目的
を達成するために鋭意研究した結果、内部導体パターン
における線幅方向と直交する方向に、該パターンを２分
割する一定幅のスリットが形成されるような開口部を有
する印刷スクリーン版を用いて内部電極用導電ペースト
を印刷することにより、上記課題が解決されることを見
い出し、本発明に到達した。
を達成するために鋭意研究した結果、内部導体パターン
における線幅方向と直交する方向に、該パターンを２分
割する一定幅のスリットが形成されるような開口部を有
する印刷スクリーン版を用いて内部電極用導電ペースト
を印刷することにより、上記課題が解決されることを見
い出し、本発明に到達した。
【０００８】すなわち、本発明は、スルーホールを形成
した複数枚のセラミックグリーンシートに、積層してス
ルーホール接続することによってらせん状のコイルが構
成される内部導体パターン形状の開口部を有する印刷ス
クリーン版を用いて内部電極用導電ペーストを印刷し、
これらのシートを積層および圧着した後焼成し、コイル
末端が導出している端面に外部電極を形成する積層セラ
ミックインダクタの製造方法であって、上記内部電極用
導電ペーストを、内部導体パターン形状の開口部を有
し、該パターンの線幅方向と直交する方向にパターンを
２分割する一定幅のマスキング部が設けられた印刷スク
リーン版を用いて印刷することを特徴とする積層セラミ
ックインダクタの製造方法を提供するものである。
した複数枚のセラミックグリーンシートに、積層してス
ルーホール接続することによってらせん状のコイルが構
成される内部導体パターン形状の開口部を有する印刷ス
クリーン版を用いて内部電極用導電ペーストを印刷し、
これらのシートを積層および圧着した後焼成し、コイル
末端が導出している端面に外部電極を形成する積層セラ
ミックインダクタの製造方法であって、上記内部電極用
導電ペーストを、内部導体パターン形状の開口部を有
し、該パターンの線幅方向と直交する方向にパターンを
２分割する一定幅のマスキング部が設けられた印刷スク
リーン版を用いて印刷することを特徴とする積層セラミ
ックインダクタの製造方法を提供するものである。
【０００９】
【作用】本発明法によると、内部電極用導電ペースト
を、内部導体パターン形状の開口部を有し、該パターン
の線幅方向と直交する方向にパターンを２分割する一定
幅のマスキング部が設けられた印刷スクリーン版を用い
て印刷している。このようなスクリーン版を用いて印刷
された内部電極用導電ペーストは、内部導体パターンの
中心ラインに沿ってスリット、すなわちペースト未塗布
溝が形成され、このスリットを挟んで２本に分割され
る。
を、内部導体パターン形状の開口部を有し、該パターン
の線幅方向と直交する方向にパターンを２分割する一定
幅のマスキング部が設けられた印刷スクリーン版を用い
て印刷している。このようなスクリーン版を用いて印刷
された内部電極用導電ペーストは、内部導体パターンの
中心ラインに沿ってスリット、すなわちペースト未塗布
溝が形成され、このスリットを挟んで２本に分割され
る。
【００１０】上記のように、スリットを挟んで並列した
２本の内部電極用導電ペーストは、スクリーン印刷後、
印圧が除かれるとすぐにレベリングによってその線幅を
広げ、スリットを埋めて一体化する。すなわち、本発明
法におけるスリットの幅は、印刷後に起こる導電ペース
トのレベリングによって埋められてしまう程度の幅でな
ければならないのである。
２本の内部電極用導電ペーストは、スクリーン印刷後、
印圧が除かれるとすぐにレベリングによってその線幅を
広げ、スリットを埋めて一体化する。すなわち、本発明
法におけるスリットの幅は、印刷後に起こる導電ペース
トのレベリングによって埋められてしまう程度の幅でな
ければならないのである。
【００１１】このように、スリットの存在によって２本
に分割して印刷された内部電極用導電ペーストは、その
レベリングにより一体化するが、スリットがあった部分
は、導電ペーストが十分に供給されないため多少窪んだ
状態となる。そのため、シート上に形成される内部導体
パターンの線幅方向の断面は、半円の中央部を凹ませた
２つの盛り上がりを有する形状、すなわちＢを横に寝か
せたような形状をしているのである。
に分割して印刷された内部電極用導電ペーストは、その
レベリングにより一体化するが、スリットがあった部分
は、導電ペーストが十分に供給されないため多少窪んだ
状態となる。そのため、シート上に形成される内部導体
パターンの線幅方向の断面は、半円の中央部を凹ませた
２つの盛り上がりを有する形状、すなわちＢを横に寝か
せたような形状をしているのである。
【００１２】断面がこのような形状の内部導体パターン
が形成されたシートを積層すると、シート下側主面は、
下層の内部導体パターン表面における２つの盛り上がり
部分の頂点と接触する。そのため、積層体を圧着した際
における圧力は、従来の断面半円状の内部導体パターン
のように１つの盛り上がり部分の頂点に集中せず、２つ
の盛り上がり部分の頂点に分散されるようになり、積層
ズレの発生が著しく減少するのである。
が形成されたシートを積層すると、シート下側主面は、
下層の内部導体パターン表面における２つの盛り上がり
部分の頂点と接触する。そのため、積層体を圧着した際
における圧力は、従来の断面半円状の内部導体パターン
のように１つの盛り上がり部分の頂点に集中せず、２つ
の盛り上がり部分の頂点に分散されるようになり、積層
ズレの発生が著しく減少するのである。
【００１３】以下、実施例により本発明をさらに詳細に
説明する。しかし本発明の範囲は以下の実施例により制
限されるものではない。
説明する。しかし本発明の範囲は以下の実施例により制
限されるものではない。
【００１４】
【実施例１】まず、スルーホール（図示せず）が形成さ
れた厚さ30μｍのセラミックグリーンシート１の表面
に、図１（ａ）に示すような積層してスルーホール接続
することによってらせん状のコイルが構成される線幅 1
20μｍの内部導体パターン形状の開口部を有し、該パタ
ーンの線幅方向と直交する方向にパターンを２分割する
幅10μｍのマスキング部が設けられた印刷スクリーン版
を用いて厚さ25μｍの内部電極用導電ペースト２を印刷
した（図１）。
れた厚さ30μｍのセラミックグリーンシート１の表面
に、図１（ａ）に示すような積層してスルーホール接続
することによってらせん状のコイルが構成される線幅 1
20μｍの内部導体パターン形状の開口部を有し、該パタ
ーンの線幅方向と直交する方向にパターンを２分割する
幅10μｍのマスキング部が設けられた印刷スクリーン版
を用いて厚さ25μｍの内部電極用導電ペースト２を印刷
した（図１）。
【００１５】印刷後、印圧が除かれると、線幅方向と直
交する方向の断面が図１（ｂ）に示すような形状であっ
たスリット３を挟んで並列する２本の内部電極用導電ペ
ースト２は、すぐにレベリングによって一体化し、その
線幅方向と直交する方向の断面は図２（ｂ）に示すよう
な形状を呈した（図２）。
交する方向の断面が図１（ｂ）に示すような形状であっ
たスリット３を挟んで並列する２本の内部電極用導電ペ
ースト２は、すぐにレベリングによって一体化し、その
線幅方向と直交する方向の断面は図２（ｂ）に示すよう
な形状を呈した（図２）。
【００１６】次に、上記シート１を所定の構成で複数枚
積層し、圧着した。次いで、得られた積層体をチップサ
イズに裁断し、これを焼成した後、コイル末端が導出し
ている端面に外部電極を形成し、積層セラミックインダ
クタを得た。
積層し、圧着した。次いで、得られた積層体をチップサ
イズに裁断し、これを焼成した後、コイル末端が導出し
ている端面に外部電極を形成し、積層セラミックインダ
クタを得た。
【００１７】上記のようにして製造した積層セラミック
インダクタは、積層ズレの発生が著しく少なく、本発明
法の効果が確認された。
インダクタは、積層ズレの発生が著しく少なく、本発明
法の効果が確認された。
【００１８】
【比較例１】スルーホール（図示せず）が形成された厚
さ30μｍのセラミックグリーンシート１の表面に、図３
に示すような積層してスルーホール接続することによっ
てらせん状のコイルが構成される線幅 120μｍの内部導
体パターン形状の開口部を有する印刷スクリーン版（マ
スキング部は設けられていない）を用いて厚さ25μｍの
内部電極用導電ペースト２を印刷したこと以外は実施例
１と同様にして積層セラミックインダクタを製造した。
さ30μｍのセラミックグリーンシート１の表面に、図３
に示すような積層してスルーホール接続することによっ
てらせん状のコイルが構成される線幅 120μｍの内部導
体パターン形状の開口部を有する印刷スクリーン版（マ
スキング部は設けられていない）を用いて厚さ25μｍの
内部電極用導電ペースト２を印刷したこと以外は実施例
１と同様にして積層セラミックインダクタを製造した。
【００１９】その結果、得られた積層セラミックインダ
クタは、実施例１と比較してはるかに積層ズレの発生が
多かった。
クタは、実施例１と比較してはるかに積層ズレの発生が
多かった。
【００２０】
【発明の効果】本発明法の開発により、積層体の圧着時
における積層ズレの発生が著しく抑制されるようになっ
た。そのため、生産性が向上し、積層セラミックインダ
クタとしての信頼性が向上した。
における積層ズレの発生が著しく抑制されるようになっ
た。そのため、生産性が向上し、積層セラミックインダ
クタとしての信頼性が向上した。
【図１】本発明法によってセラミックシート上に、内部
電極用導電ペーストによって内部導体パターンの一例を
印刷した直後（レベリング前）の態様を示す模式図であ
って、（ａ）は上面図、（ｂ）は（ａ）における一点鎖
線部分の理想的に形成された場合の断面図である。
電極用導電ペーストによって内部導体パターンの一例を
印刷した直後（レベリング前）の態様を示す模式図であ
って、（ａ）は上面図、（ｂ）は（ａ）における一点鎖
線部分の理想的に形成された場合の断面図である。
【図２】図１におけるセラミックシート上に印刷された
内部電極用導電ペーストのレベリング後の態様を示す図
であって、（ａ）は上面図、（ｂ）は（ａ）における一
点鎖線部分の断面図である。
内部電極用導電ペーストのレベリング後の態様を示す図
であって、（ａ）は上面図、（ｂ）は（ａ）における一
点鎖線部分の断面図である。
【図３】従来法によってセラミックシート上に、内部電
極用導電ペーストによって内部導体パターンの一例を印
刷した後（レベリング後）の態様を示す図であって、
（ａ）は上面図、（ｂ）は（ａ）における一点鎖線部分
の断面図である。
極用導電ペーストによって内部導体パターンの一例を印
刷した後（レベリング後）の態様を示す図であって、
（ａ）は上面図、（ｂ）は（ａ）における一点鎖線部分
の断面図である。
１‥‥‥セラミックグリーンシート ２‥‥‥内部電極用導電ペースト ３‥‥‥スリット
Claims (1)
- 【請求項１】 スルーホールを形成した複数枚のセラミ
ックグリーンシートに、積層してスルーホール接続する
ことによってらせん状のコイルが構成される内部導体パ
ターン形状の開口部を有する印刷スクリーン版を用いて
内部電極用導電ペーストを印刷し、これらのシートを積
層および圧着した後焼成し、コイル末端が導出している
端面に外部電極を形成する積層セラミックインダクタの
製造方法であって、上記内部電極用導電ペーストを、内
部導体パターン形状の開口部を有し、該パターンの線幅
方向と直交する方向にパターンを２分割するマスキング
部が設けられた印刷スクリーン版を用いて印刷すること
を特徴とする積層セラミックインダクタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29078592A JP2807135B2 (ja) | 1992-10-05 | 1992-10-05 | 積層セラミックインダクタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29078592A JP2807135B2 (ja) | 1992-10-05 | 1992-10-05 | 積層セラミックインダクタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06120065A true JPH06120065A (ja) | 1994-04-28 |
| JP2807135B2 JP2807135B2 (ja) | 1998-10-08 |
Family
ID=17760481
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29078592A Expired - Fee Related JP2807135B2 (ja) | 1992-10-05 | 1992-10-05 | 積層セラミックインダクタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2807135B2 (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004080023A (ja) * | 2002-07-30 | 2004-03-11 | Sumitomo Special Metals Co Ltd | 積層型インダクタ |
| JP2005167029A (ja) * | 2003-12-03 | 2005-06-23 | Tdk Corp | 積層型インダクタ |
| JP2009117664A (ja) * | 2007-11-07 | 2009-05-28 | Tdk Corp | 積層型インダクタ及びその製造方法 |
| JP2009117665A (ja) * | 2007-11-07 | 2009-05-28 | Tdk Corp | 積層型インダクタ及びその製造方法 |
| WO2013054587A1 (ja) * | 2011-10-13 | 2013-04-18 | 株式会社村田製作所 | 電子部品及びその製造方法 |
| US9041506B2 (en) | 2011-07-29 | 2015-05-26 | Samsung Electro-Mechanics Co., Ltd. | Multilayer inductor and method of manufacturing the same |
| US9245675B2 (en) | 2013-11-18 | 2016-01-26 | National Synchrotron Radiation Research Center | Generating apparatus of a pulsed magnetic field |
| JP2018060909A (ja) * | 2016-10-05 | 2018-04-12 | Tdk株式会社 | 積層コイル部品の製造方法 |
| CN111837205A (zh) * | 2018-03-16 | 2020-10-27 | 日东电工株式会社 | 磁性布线电路基板及其制造方法 |
-
1992
- 1992-10-05 JP JP29078592A patent/JP2807135B2/ja not_active Expired - Fee Related
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004080023A (ja) * | 2002-07-30 | 2004-03-11 | Sumitomo Special Metals Co Ltd | 積層型インダクタ |
| JP2005167029A (ja) * | 2003-12-03 | 2005-06-23 | Tdk Corp | 積層型インダクタ |
| JP2009117664A (ja) * | 2007-11-07 | 2009-05-28 | Tdk Corp | 積層型インダクタ及びその製造方法 |
| JP2009117665A (ja) * | 2007-11-07 | 2009-05-28 | Tdk Corp | 積層型インダクタ及びその製造方法 |
| JP4737181B2 (ja) * | 2007-11-07 | 2011-07-27 | Ｔｄｋ株式会社 | 積層型インダクタ及びその製造方法 |
| US9041506B2 (en) | 2011-07-29 | 2015-05-26 | Samsung Electro-Mechanics Co., Ltd. | Multilayer inductor and method of manufacturing the same |
| US9240273B2 (en) | 2011-10-13 | 2016-01-19 | Murata Manufacturing Co., Ltd. | Electronic component and method for producing same |
| JP5610081B2 (ja) * | 2011-10-13 | 2014-10-22 | 株式会社村田製作所 | 電子部品及びその製造方法 |
| WO2013054587A1 (ja) * | 2011-10-13 | 2013-04-18 | 株式会社村田製作所 | 電子部品及びその製造方法 |
| US9245675B2 (en) | 2013-11-18 | 2016-01-26 | National Synchrotron Radiation Research Center | Generating apparatus of a pulsed magnetic field |
| JP2018060909A (ja) * | 2016-10-05 | 2018-04-12 | Tdk株式会社 | 積層コイル部品の製造方法 |
| CN107919220A (zh) * | 2016-10-05 | 2018-04-17 | Tdk株式会社 | 层叠线圈部件的制造方法 |
| US10665388B2 (en) | 2016-10-05 | 2020-05-26 | Tdk Corporation | Method of manufacturing laminated coil component |
| CN107919220B (zh) * | 2016-10-05 | 2020-10-16 | Tdk株式会社 | 层叠线圈部件的制造方法 |
| US11127529B2 (en) | 2016-10-05 | 2021-09-21 | Tdk Corporation | Method of manufacturing laminated coil component |
| CN111837205A (zh) * | 2018-03-16 | 2020-10-27 | 日东电工株式会社 | 磁性布线电路基板及其制造方法 |
| CN111837205B (zh) * | 2018-03-16 | 2022-08-12 | 日东电工株式会社 | 磁性布线电路基板及其制造方法 |
| US11508507B2 (en) | 2018-03-16 | 2022-11-22 | Nitto Denko Corporation | Magnetic wiring circuit board and producing method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2807135B2 (ja) | 1998-10-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8159322B2 (en) | Laminated coil | |
| US7607216B2 (en) | Method for manufacturing monolithic ceramic electronic component | |
| JP2001044035A (ja) | 積層インダクタ | |
| JP2807135B2 (ja) | 積層セラミックインダクタの製造方法 | |
| JP2000012377A (ja) | 積層セラミック電子部品及びその製造方法 | |
| US6912761B2 (en) | Method of producing multilayer piezoelectric resonator | |
| JPH09190947A (ja) | 積層セラミック電子部品 | |
| JPH0669057A (ja) | 積層チップインダクタの製造方法 | |
| JP3264037B2 (ja) | コンデンサアレイ | |
| JP2000277382A (ja) | 多連型積層セラミックコンデンサ及びその製造方法 | |
| JP2858609B2 (ja) | 積層セラミック電子部品の製造方法 | |
| JP2590019Y2 (ja) | 積層チップインダクタ | |
| JP2002299149A (ja) | 積層セラミックコンデンサ | |
| JPH11354326A (ja) | 積層型インダクタ、及びその製造方法 | |
| JP2002246752A (ja) | セラミック多層基板のビアホール構造 | |
| JP2002305123A (ja) | 積層セラミック電子部品の製造方法及び積層インダクタの製造方法 | |
| JP3582480B2 (ja) | スクリーン印刷版、スクリーン印刷方法、および積層コンデンサ | |
| JP2002343640A (ja) | 積層セラミック型電子部品 | |
| US11972900B2 (en) | Multilayer ceramic capacitor | |
| JPH0684690A (ja) | 積層コンデンサ | |
| JP2001044059A (ja) | 積層セラミックコンデンサ | |
| JPH10199746A (ja) | 積層セラミック電子部品及びその製造方法 | |
| JPH0338812A (ja) | 積層コンデンサ | |
| JPH0684689A (ja) | 積層コンデンサ | |
| JPH0737719A (ja) | チップインダクタ及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980707 |
|
| LAPS | Cancellation because of no payment of annual fees |