JPH06103337A - Automatic wiring method - Google Patents

Automatic wiring method

Info

Publication number
JPH06103337A
JPH06103337A JP4251227A JP25122792A JPH06103337A JP H06103337 A JPH06103337 A JP H06103337A JP 4251227 A JP4251227 A JP 4251227A JP 25122792 A JP25122792 A JP 25122792A JP H06103337 A JPH06103337 A JP H06103337A
Authority
JP
Japan
Prior art keywords
wiring
processing
grid
label
term
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP4251227A
Other languages
Japanese (ja)
Inventor
Ryoichi Oe
良一 大江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP4251227A priority Critical patent/JPH06103337A/en
Publication of JPH06103337A publication Critical patent/JPH06103337A/en
Withdrawn legal-status Critical Current

Links

Abstract

PURPOSE:To omit the second resetting jib and to shorten the processing time by using the series of different types when each wiring route is processed. CONSTITUTION:A 1st label, i.e., the odd numerical value is allocated to each grating (P13) when the processing is started with a 1st wiring, since code is set at '1'. When the processing of the 1st wiring is completed, a 2nd wiring is carried out. That is, the contents of the code are decided (P18) basing on the NO instruction (P17). In this case, the contents of the code are changed into '2' because the code is set at '1' (S19). Then, the 2nd wiring is processed (P15, P16) by means of a 2nd label (even numerical value) basing on the NO instruction (P12). That is, the different types of series (odd and even series) are used for the processing of the 1st and 2nd wirings.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、LSIに好適な自動配
線方法に関し、特に「迷路法」と呼ばれる自動配線アル
ゴリズムの改良に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an automatic wiring method suitable for an LSI, and more particularly to improvement of an automatic wiring algorithm called "maze method".

【0002】[0002]

【従来の技術】図8〜図10は迷路法による従来の自動
配線方法の説明図である。図8において、多数の格子か
らなる平面は、ソフトウエアで認識される仮想の平面で
あり、この平面は、LSI上の実際の配線領域に対応し
ている。いくつかの格子が黒で塗りつぶされている。こ
れは既に配線経路として指定済みであるか、または、配
線不能の部分を表している。符号A、Aが割り当てられ
た2つの格子は、敷設予定の配線の始点と終点である。
8 to 10 are explanatory views of a conventional automatic wiring method by a maze method. In FIG. 8, a plane composed of a large number of lattices is a virtual plane recognized by software, and this plane corresponds to the actual wiring area on the LSI. Some grids are filled with black. This represents a portion which has already been designated as a wiring route or in which wiring is impossible. The two grids assigned the reference signs A and A are the start point and the end point of the wiring to be laid.

【0003】迷路法では、符号Aの1つの格子から順
に、数値(1、2、3、4、……、n)を割り当ててゆ
き、符号Aのもう1つの格子に到達すると、割り当てた
数値を逆にたどって最短経路を探索する。この例では、
図9に示すように、7から1までの7個の格子が最短の
経路(かつ最小コーナ)となる。ここで、上記の数値
(1、2、3、4、……、n)は、初項を1、公差を
1、末項をnとする等差級数である。
In the maze method, numerical values (1, 2, 3, 4, ..., N) are assigned in order from one grid of code A, and when the other grid of code A is reached, the assigned numerical value is assigned. Reverse the search for the shortest path. In this example,
As shown in FIG. 9, 7 lattices 7 to 1 are the shortest paths (and the minimum corners). Here, the above numerical values (1, 2, 3, 4, ..., N) are arithmetic series in which the first term is 1, the tolerance is 1, and the last term is n.

【0004】[0004]

【発明が解決しようとする課題】しかしながら、かかる
従来の自動配線方法にあっては、初項を1、公差を1、
末項をnとする1種類の等差級数を使用するものであっ
たため、配線経路の処理の前後で全ての格子の内容を初
期値、具体的には初項よりも小さい値(すなわち0)に
リセットする必要があり、処理時間のより一層の高速化
といった点で改善すべき課題があった。
However, in such a conventional automatic wiring method, the first term is 1, the tolerance is 1,
Since one type of arithmetic series with the last term as n was used, the contents of all the lattices before and after the processing of the wiring route were initial values, specifically, values smaller than the first term (that is, 0). However, there is a problem to be solved in terms of further speeding up the processing time.

【0005】すなわち、従来の自動配線方法は、そのフ
ローチャートを図10に示すように、全ての格子を初期
化(0)するステップP1 と、配線の始点に相当する格
子を起点としてラベル(1種類の等差級数の各数値)を
発生するステップP2 と、配線の終点に相当する格子か
ら数値を逆にたどって最短経路を探索するステップP 3
と、探索の対象となる残りの配線の有無を判別するステ
ップP4 とを含み、1つの配線経路の処理を行う前と後
で、必ず領域の初期化を実行するものであった。 [目的]そこで、本発明は、リセット処理を不要にして
処理時間のより一層の高速化を図ることを目的とする。
That is, the conventional automatic wiring method is
Initialize all grids as shown in the row chart in Figure 10.
Step P to convert (0)1And the case corresponding to the starting point of the wiring
Labels (each numerical value of one type of arithmetic series) starting from the child
Step P that occurs2And the grid corresponding to the end of the wiring
Step P to search the shortest path by tracing the numerical values in reverse 3
And a step for determining the presence or absence of the remaining wiring to be searched.
Up PFourIncluding and before and after processing one wiring route
Therefore, the area was always initialized. [Purpose] Therefore, the present invention eliminates the need for reset processing.
The purpose is to further speed up the processing time.

【0006】[0006]

【課題を解決するための手段】本発明は、上記目的を達
成するために、配線領域に対応する仮想の平面空間を多
数の格子で区分けし、敷設予定の配線の始点と終点とに
対応する少なくとも2つの格子を指定し、一方の格子を
起点として各格子に所定の数列の数値を順次に割り当て
た後、他方の格子から一方の格子へと数値を逆にたどっ
て2つの格子間の最短経路を探索する自動配線方法にお
いて、前記自動配線法法に基づく第1の配線処理と第2
の配線処理とを順次に行うにあたり、探索の対象となる
配線ごとに数列の種類を入れ替えると共に、該第1の配
線処理において前記格子の各々に割り当てる数値とは異
なる数値を、第2の配線処理において前記格子の各々に
割り当てるようにしたことを特徴とする。
In order to achieve the above object, the present invention divides a virtual plane space corresponding to a wiring area into a large number of lattices, and corresponds to a start point and an end point of a wiring to be laid. Specify at least two grids, sequentially assign a predetermined number of numerical values to each grid starting from one grid, and then reverse the numerical values from the other grid to the one grid to find the shortest distance between the two grids. In an automatic wiring method for searching a route, a first wiring processing and a second wiring processing based on the automatic wiring method are provided.
In performing the wiring process of the second wiring process, the type of the sequence is exchanged for each wiring to be searched, and a numerical value different from the numerical value assigned to each of the grids in the first wiring process is changed to the second wiring process. In the above, it is assigned to each of the lattices.

【0007】[0007]

【作用】本発明では、それぞれの配線経路を処理する際
に、種類の異なる数列が用いられる。従って、任意の配
線処理の前後において格子上の残された数値は、当該処
理で使用する数値とは異なるものであるから、あらため
てリセットを行う必要がなくなり、処理時間のより一層
の高速化が図られる。
According to the present invention, different series of numbers are used when processing each wiring route. Therefore, the numerical value left on the grid before and after any wiring processing is different from the numerical value used in the processing, so it is not necessary to reset again, and the processing time can be further improved. To be

【0008】[0008]

【実施例】以下、本発明の実施例を図面に基づいて説明
する。図1〜図7は本発明に係る自動配線方法の一実施
例を示す図である。図1は、本実施例のフローチャート
であり、このフローチャートでは、まず、ステップP11
で識別コード(以下、単にコード)に「1」を代入す
る。次に、ステップP12でコードの内容が「1」である
か否かを判別する。「1」の場合には、ステップP13
第1のラベル(後述)を発生した後、ステップP14で当
該ラベルを逆順にたどって最短経路を探索するが、
「1」でない場合には、ステップP 15で第2のラベル
(後述)を発生した後、ステップP16で当該ラベルを逆
順にたどって最短経路を探索する。
Embodiments of the present invention will now be described with reference to the drawings.
To do. 1 to 7 show one embodiment of the automatic wiring method according to the present invention.
It is a figure which shows an example. FIG. 1 is a flowchart of this embodiment.
In this flowchart, first, in step P11
Substitute "1" for the identification code (hereinafter, simply code) with
It Next, step P12And the content of the code is "1"
Or not. If "1", step P13so
After generating the first label (discussed below), step P14This
The label is traced in reverse order to find the shortest path,
If not "1", step P 15With the second label
After occurrence of (described later), step P16Reverse the label with
The shortest route is searched in order.

【0009】ここで、第1のラベルは、初項をa、公差
をd、末項をmとする等差級数の各数値、第2のラベル
は、初項をa’、公差をd’、末項をm’とする等差級
数の各数値である。なお、第1のラベルは、初項をa、
公比をr、末項をmとする等比級数の各数値、第2のラ
ベルは、初項をa’、公比をr’、末項をm’とする等
比級数の各数値であってもよい。
Here, the first label is each numerical value of an arithmetic series in which the first term is a, the tolerance is d, and the last term is m, and the second label is the first term a'and the tolerance d '. , And the last term is m ′, which is each numerical value of an arithmetic series. The first label is a with the first term a,
Each value of the geometric series with the common ratio r and the final term m, the second label is the numerical value of the geometric series with the initial term a ', the common ratio r', and the final term m '. It may be.

【0010】初項、公差(または公比)および末項の選
び方は、以下に示すような様々なパターンがある。 (1)奇数と偶数に分けるパターン 第1のラベルの初項aを奇数の任意の数(例えばa=
1)とすると共に、第2のラベルの初項a’を偶数の任
意の数(例えばa’=2)とする。但し、第1のラベル
の公差dと第2のラベルの公差d’は何れも偶数(例え
ばd=d’=2)である。これにより必然的に第1のラ
ベルの末項mが奇数、第2のラベルの末項m’が偶数に
なる。なお、d及びd’は偶数であればよく、d≠d’
であってもよい。 (2)正数と負数に分けるパターン 第1のラベルの初項aと末項mの数を正数とし、第2の
ラベルの初項a’と末項m’の数を負数とする。 (3)範囲で分けるパターン 第1のラベルの範囲と第2のラベルの範囲が互いに重複
しないようにそれぞれの初項の値と末項の値を適宜に選
定する。例えば、簡単な例で説明すると、第1のラベル
の初項aを10、末項mを100とし、第2のラベルの
初項a’を1000、末項m’を1100とすれば、2
つのラベルの範囲は重複しない。
There are various patterns for selecting the first term, the tolerance (or the common ratio) and the last term as shown below. (1) Pattern for dividing into odd number and even number The first term a of the first label is an odd number (for example, a =
1), and the first term a ′ of the second label is an even number (for example, a ′ = 2). However, the tolerance d of the first label and the tolerance d ′ of the second label are both even (for example, d = d ′ = 2). As a result, the end term m of the first label is inevitably odd, and the end term m ′ of the second label is even. Note that d and d'may be even numbers, and d ≠ d '
May be (2) Pattern for dividing into positive number and negative number The number of the first term a and the last term m of the first label is a positive number, and the number of the first term a ′ and the last term m ′ of the second label is a negative number. (3) Pattern to be divided by range The value of the first term and the value of the last term are appropriately selected so that the range of the first label and the range of the second label do not overlap each other. For example, in a simple example, if the first term a of the first label is 10, the last term m is 100, and the first term a ′ of the second label is 1000 and the last term m ′ is 1100, then 2
The ranges of one label do not overlap.

【0011】次に、上記のパターン(1)を使用した場
合の配線経路処理の実際を説明する。今、図2に示す多
数の格子からなる仮想平面Eに、敷設予定の2つの配線
の始点と終点を対応させた場合を考える。符号A、Aは
第1の配線の始点と終点、符号B、Bは第2の配線の始
点と終点である。
Next, the actual wiring route processing when the above pattern (1) is used will be described. Now, consider a case where the start point and the end point of two wirings to be laid are associated with a virtual plane E composed of a large number of grids shown in FIG. Reference numerals A and A are the start and end points of the first wiring, and reference numerals B and B are the start and end points of the second wiring.

【0012】第1の配線から処理を開始すると、このと
きのコードは「1」であるから、図1のステップP13
進み、第1のラベル、すなわち奇数の数値(1、3、
5、……)がそれぞれの格子に順次に割り当てられる。
図3は符号Aの一方の格子を起点に同符号の他方の格子
まで第1のラベルの割当てを完了した状態図である。符
号A−A間の最短経路は、奇数の数値を逆にたどること
によって求められる。すなわち、この場合の最短経路
は、図4の黒で塗りつぶした格子で示すように「A→5
→3→1→A」となる。
[0012] When the processing is started from the first line, because the code in this case is "1", the flow proceeds to step P 13 in FIG. 1, a first label, i.e. odd numbers (1, 3,
5, ...) Are sequentially assigned to each grid.
FIG. 3 is a state diagram in which the allocation of the first label is completed from one lattice of the code A to the other lattice of the same code. The shortest path between the symbols A-A is obtained by tracing an odd number in reverse. That is, the shortest path in this case is "A → 5", as shown by the grid filled with black in FIG.
→ 3 → 1 → A ”.

【0013】第1の配線の処理を完了すると、続いて第
2の配線の処理を実行する。すなわち、図1のステップ
17のNo命令に従ってステップP18に進み、コードの
内容を判別するが、ここでは、コード=1であるから、
ステップP19でコードの内容を「2」に変更し、ステッ
プP12のNo命令に従ってステップP15、P16に進み、
第2のラベル(偶数の数値)を用いて第2の配線の処理
を実行する。
When the processing of the first wiring is completed, the processing of the second wiring is subsequently executed. That is, the process proceeds to step P 18 in accordance with the No command of step P 17 in FIG. 1 to determine the content of the code, but here, since code = 1,
At step P 19 , the content of the code is changed to “2”, and in accordance with the No command of step P 12 , proceed to steps P 15 and P 16 ,
The processing of the second wiring is executed using the second label (numerical value of even number).

【0014】図5は符号Bの一方の格子を起点として第
2のラベルの割当てを行った途中経過状態図であり、ま
た、図6は符号Bの他方の格子までの割り当てを完了し
た状態図である。符号B−B間の最短経路は、奇数の数
値を逆にたどることによって求められる。すなわち、こ
の場合の最短経路は、図7のハッチングを施した格子で
示すように「B→14→12→10→8→6→4→2→
B」となる。
FIG. 5 is a state diagram showing the progress of the assignment of the second label starting from one of the lattices of the reference symbol B, and FIG. 6 is a state diagram in which the assignment to the other lattice of the reference symbol B is completed. Is. The shortest path between the symbols BB is obtained by tracing the odd numbers in reverse. That is, the shortest path in this case is “B → 14 → 12 → 10 → 8 → 6 → 4 → 2 → as shown by the hatched grid in FIG.
B ”.

【0015】従って、以上の実施例によれば、第1の配
線の処理と第2の配線の処理で種類の異なる数列、具体
的には、奇数と偶数の2種類の数列を使用するので、仮
に、第2の配線の処理を実行する際に、格子上に先の処
理の数値が残っていたとしてもその数値を無視すること
ができるから、処理の前後で格子上の数値を初期化(リ
セット)する必要はない。
Therefore, according to the above-described embodiment, since different kinds of numerical sequences are used in the processing of the first wiring and the processing of the second wiring, specifically, two kinds of numerical sequences of odd number and even number are used. If the value of the previous process remains on the grid when the process of the second wiring is executed, that value can be ignored, so that the value on the grid is initialized before and after the process ( There is no need to reset).

【0016】なお、実施例では、2種類の数列を交互に
使用する例を示したが、これに限るものではない。例え
ば、3種類またはそれ以上の数列を用意しておき、これ
らを順次に使用するようにしてもよい。また、何回目か
の処理ごとに全ての数値を初期化(リセット)するよう
にしてもよい。少なくとも1回の処理ごとに初期化する
もの(従来例)よりも処理を高速化できる。
In the embodiment, an example in which two kinds of number sequences are alternately used has been shown, but the present invention is not limited to this. For example, a sequence of three or more types may be prepared and these sequences may be used sequentially. Also, all the numerical values may be initialized (reset) every several times of processing. The processing can be sped up compared to the initialization (conventional example) performed at least once every processing.

【0017】[0017]

【発明の効果】本発明によれば、探索の対象となる配線
ごとに数列の種類を入れ替えるようにしたので、リセッ
ト処理を不要にでき、処理時間のより一層の高速化を図
ることができる。
As described above, according to the present invention, the number of types of sequences is exchanged for each wiring to be searched, so that the reset process can be eliminated and the processing time can be further increased.

【図面の簡単な説明】[Brief description of drawings]

【図1】一実施例のフローチャートである。FIG. 1 is a flowchart of an embodiment.

【図2】一実施例の仮想平面の概念図である。FIG. 2 is a conceptual diagram of a virtual plane according to an embodiment.

【図3】一実施例の第1の配線に対する数列割り当ての
完了状態図である。
FIG. 3 is a diagram showing the completion state of sequence assignment for the first wiring according to the exemplary embodiment.

【図4】一実施例の第1の配線に対する最短経路の探索
図である。
FIG. 4 is a search diagram of a shortest path for a first wiring according to an embodiment.

【図5】一実施例の第2の配線に対する数列割り当ての
途中経過状態図である。
FIG. 5 is a state diagram in the middle of assigning a sequence of numbers to a second wiring according to an embodiment.

【図6】一実施例の第2の配線に対する数列割り当ての
完了状態図である。
FIG. 6 is a diagram showing the completion state of sequence assignment for the second wiring according to the exemplary embodiment.

【図7】一実施例の第2の配線に対する最短経路の探索
図である。
FIG. 7 is a search diagram of the shortest path for the second wiring according to the embodiment.

【図8】従来例の数列割り当ての完了状態図である。FIG. 8 is a diagram showing a state of completion of sequence assignment in the conventional example.

【図9】従来例の最短経路の探索図である。FIG. 9 is a search diagram of a shortest route in a conventional example.

【図10】従来例のフローチャートである。FIG. 10 is a flowchart of a conventional example.

【符号の説明】[Explanation of symbols]

A、A:第1の配線の始点および終点 B、B:第2の配線の始点および終点 E:仮想平面 A, A: Start point and end point of first wiring B, B: Start point and end point of second wiring E: Virtual plane

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】配線領域に対応する仮想の平面空間を多数
の格子で区分けし、 敷設予定の配線の始点と終点とに対応する少なくとも2
つの格子を指定し、 一方の格子を起点として各格子に所定の数列の数値を順
次に割り当てた後、 他方の格子から一方の格子へと数値を逆にたどって2つ
の格子間の最短経路を探索する自動配線方法において、 前記自動配線法法に基づく第1の配線処理と第2の配線
処理とを順次に行うにあたり、 探索の対象となる配線ごとに数列の種類を入れ替えると
共に、 該第1の配線処理において前記格子の各々に割り当てる
数値とは異なる数値を、第2の配線処理において前記格
子の各々に割り当てるようにしたことを特徴とする自動
配線方法。
1. A virtual plane space corresponding to a wiring area is divided by a large number of grids, and at least 2 corresponding to a start point and an end point of a wiring to be laid.
Specify one grid, assign one grid a predetermined number of numerical values sequentially from each grid, and then reverse the values from the other grid to the one grid to find the shortest path between the two grids. In the automatic wiring method for searching, when the first wiring processing and the second wiring processing based on the automatic wiring method are sequentially performed, the types of sequences are exchanged for each wiring to be searched, and the first wiring processing is performed. The automatic wiring method is characterized in that a numerical value different from the numerical value assigned to each of the grids in the wiring process is assigned to each of the grids in the second wiring process.
【請求項2】2種類の数列を用意し、探索の対象となる
配線ごとに数列の種類を交互に入れ替えるようにしたこ
とを特徴とする請求項1記載の自動配線方法。
2. The automatic wiring method according to claim 1, wherein two kinds of sequences are prepared and the types of the sequences are alternately switched for each wiring to be searched.
【請求項3】前記数列の種類は、初項の値と末項の値の
組み合せから区別されることを特徴とする請求項1また
は2記載の自動配線方法。
3. The automatic wiring method according to claim 1, wherein the type of the sequence is distinguished from the combination of the value of the first term and the value of the last term.
JP4251227A 1992-09-21 1992-09-21 Automatic wiring method Withdrawn JPH06103337A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4251227A JPH06103337A (en) 1992-09-21 1992-09-21 Automatic wiring method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4251227A JPH06103337A (en) 1992-09-21 1992-09-21 Automatic wiring method

Publications (1)

Publication Number Publication Date
JPH06103337A true JPH06103337A (en) 1994-04-15

Family

ID=17219603

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4251227A Withdrawn JPH06103337A (en) 1992-09-21 1992-09-21 Automatic wiring method

Country Status (1)

Country Link
JP (1) JPH06103337A (en)

Similar Documents

Publication Publication Date Title
Armstrong A programmed algorithm for assigning internal codes to sequential machines
US6470486B1 (en) Method for delay-optimizing technology mapping of digital logic
EP0646884A2 (en) A method for restructuring physical design images into hierarchical data models
US7761397B2 (en) Rule processing method and apparatus providing automatic user input selections
KR930001025B1 (en) Method and system for automatic generation of logic circuit
KR0161712B1 (en) Method and apparatus for assigning temporary and true labels to digital image
JP4249285B2 (en) Physical conversion definition editing device
JPH06103337A (en) Automatic wiring method
JP2773836B2 (en) Net extraction method for layout wiring for integrated circuits
JP3014157B2 (en) Automatic wiring method
JPH11194480A (en) Formation of mask pattern data for writing and its apparatus
JP2831741B2 (en) Storage Element Allocation Support Device in Architecture Synthesis System
JPH02195481A (en) Method for inputting logical circuit diagram
CN115983190A (en) Integrated circuit layout wiring method and device meeting multiple mask constraints and storage medium
JP2938915B2 (en) Pattern processing method
JPH04289977A (en) Graphic data converter
JPH0512361A (en) Circuit diagram input device for logic circuit
JPH07202000A (en) Lsi wiring system by parallel processing
JPS61161575A (en) Graphic processing system
JPH0696160A (en) Area setting method for printed circuit board
JPH1115836A (en) Table for searching character string, generation method therefor and character string searching method
JPS63237544A (en) Determining of outlined wiring route
JPH06168284A (en) Display method for design rule error
JP2003005348A (en) Method and device for data conversion of layout design data
JPH0620008A (en) Logical operation system for layout data

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19991130